JP2012164770A - コイル内蔵基板およびそれを備えたｄｃ−ｄｃコンバータモジュール - Google Patents

Abstract

【課題】不要な磁束の発生を抑制して、インダクタとしての電気的特性に優れたコイルを内蔵したコイル内蔵基板を構成する。
【解決手段】第１磁性体層６１と第２磁性体層６２の一部および中間非磁性体層６０のうち所定のフェライトシートにはコイル導体９が形成されている。コイル導体９は、径の大きな外コイル導体９Ｌと外コイル導体より径の小さな内コイル導体９Ｓとが磁性体層または中間非磁性体層を介して交互に積み重ねられている。コイル導体９が積み重ねられる順に直列接続されることによりコイルが形成されている。外コイル導体９Ｌと内コイル導体９Ｓとが交互に並んでいる。積み重ねられる方向に互いに隣接するコイル導体９Ｌ同士の層間とコイル導体９Ｓ同士の層間とにはそれぞれ低透磁率領域８０が設けられている。この構造により、隣接するコイル導体９間を通過する無効な磁束φｓが生じ難く、本来必要な有効な磁束φｍが増大する。
【選択図】図２

Description

本発明は、内部にコイルを備え、ＤＣ−ＤＣコンバータモジュール等に適用されるコイル内蔵基板およびそれを備えたＤＣ−ＤＣコンバータモジュールに関する。

磁性体基板の内部にコイルが構成されたインダクタが特許文献１に開示されている。図１は特許文献１に示されているインダクタ２１の断面図である。この例では、導電体ペーストによりコイル導体３ａ〜３ｄが印刷された各磁性体グリーンシートと、低誘電率材料ペーストによる誘電体層２２ａ〜２２ｃが印刷された磁性体グリーンシートとが交互に積層されている。ここで、誘電体層２２ａ〜２２ｃは、コイル導体３ａ〜３ｄとほぼ同様なパターンに形成されている。これらの積層体が焼成されて、コイル１１を内部に備えた磁性体チップ１０が構成される。
特許文献１のインダクタは、積み重ねられる方向に隣接するコイル導体同士で生じる浮遊容量を低減させて高周波域まで使用できるとされている。

一方、フェライト基板中に径の大きな外コイル導体と径の小さな内コイル導体とを交互に積み重ねてコイルを形成し、コイルの断面のパターンが千鳥状になるようにした積層型電子部品モジュールが特許文献２に開示されている。

特許文献２の積層型電子部品モジュールは、表面の凹凸が抑制されて、搭載電子部品の接続不良および実装先の基板への実装不良が防止できるとされている。

特開平５−６８２３号公報 国際公開２００９／０８１８６５号

磁性体基板の内部の異なる高さに形成された複数のコイル導体が直列に接続されたコイルがインダクタとして機能するためには、コイル導体全体の内外を通過する大きなループ状の磁束が形成される事が望ましい。しかし、各コイル導体が磁性体層内の異なる高さに配置されているため、各コイル導体を個別に巻く不要な磁束が発生する。この不要な磁束はコイル導体全体によるインダクタのインダクタンスに寄与しないので、必要なインダクタンスを得るために多くの巻回数を必要とし、巻回数を多くするためにコイル導体の線幅を細くすると、直流抵抗が増大し、Ｑ値が低下する問題がある。

特許文献１、２のいずれでも、前記不要な磁束の発生を抑制して効率よくインダクタンス値を確保することはできない。
本発明は、不要な磁束の発生を抑制して、インダクタとしての電気的特性に優れたコイルを内蔵したコイル内蔵基板を提供することを目的としている。

（１）本発明のコイル内蔵基板は、磁性体内に複数のコイル導体が配置され、
前記複数のコイル導体が磁性体層を介して積み重ねられ、前記積み重ねられる方向に隣接するコイル導体同士の層間に低透磁率領域が設けられたことを特徴とする。

この構造により、隣接するコイル導体間を通過する不要な磁束の発生が抑制される。したがって、コイル導体を個別に周回する、または少ない層数のコイル導体を小領域で周回する磁束が抑制され、その分、コイル導体形成層の全体を周回する磁束が増加するので、効率よくインダクタンスが確保できる。

（２）複数の前記コイル導体は、径の大きな外コイル導体と前記外コイル導体より径の小さな内コイル導体とが磁性体層を介して交互に積み重ねられ、
前記積み重ねられる方向において隣接するコイル導体同士の層間が、外コイル導体同士の層間または内コイル導体同士の層間の少なくとも一方であることが好ましい。その構造により、基板表面の平坦度を向上することができる。

（３）前記低透磁率領域は外コイル導体同士の層間または内コイル導体同士の層間の一方にのみ設けられていることが好ましい。その構造により、強度劣化が抑えられるとともに形状劣化も抑制される。そのため、親基板から子基板（個片）に分割する際のブレイク不良やクラックの発生を防止できる。外コイル導体と内コイル導体のいずれの側に層間接続空洞を形成するかはＬ値やコイルの効率の高い側を選択すればよい。

（４）前記低透磁率領域は前記コイル導体が設けられた前記磁性体層内のうち、前記中間非磁性体層から離れた側または前記中間非磁性体層寄りの位置に設けられていることが好ましい。その構造により、強度劣化が抑えられるとともに形状劣化も抑制される。そのため、親基板から子基板（個片）に分割する際のブレイク不良やクラックの発生を防止できる。

（５）前記磁性体層は磁性体フェライトシートの焼成による層であることが好ましい。

（６）前記低透磁率領域は、層間に設けられた孔に充填された熱消失性ペーストの焼成時に消失した層間空洞であることが好ましい。

（７）前記低透磁率領域は前記磁性体層の積み重ねられる方向に延びる前記磁性体層による桟で複数の区画に区分されていることが好ましい。この構造により、コイル導体の低透磁率領域への落ち込みを抑制することができる。

（８）前記低透磁率領域は、層間に設けられた孔に充填された非磁性体セラミックペーストの焼成により構成された層間非磁性体柱であってもよい。この構造により、基板内に低透磁率領域を設けることによる強度劣化が防止できる。

（９）前記低透磁率領域は、層間に設けられた孔に充填された低透磁率の磁性体セラミックペーストの焼成により構成され前記磁性体層より透磁率の低い層間磁性体柱であってもよい。この構造によっても、基板内に低透磁率領域を設けることによる強度劣化が防止できる。

（１０）前記低透磁率領域の前記コイル導体の幅方向寸法は前記コイル導体の線幅より小さいことが好ましい。この構造により、コイル導体の内外周を磁性体層で確実に支えることができる。

（１１）本発明のＤＣ−ＤＣコンバータモジュールは、磁性体内に複数のコイル導体が配置されたコイル内蔵基板を備え、このコイル内蔵基板に内蔵されるコイルをコンバータ回路に含むＤＣ−ＤＣコンバータにおいて、
前記コイル内蔵基板は、前記複数のコイル導体が磁性体層を介して積み重ねられ、前記積み重ねられる方向に隣接するコイル導体同士の層間に低透磁率領域が設けられていることを特徴とする。

本発明によれば、不要な磁束の発生が抑制されて、インダクタとしての電気的特性に優れたコイルを内蔵したコイル内蔵基板が構成できる。また、変換効率の高いＤＣ−ＤＣコンバータモジュールを得ることができる。

図１は特許文献１に示されているインダクタ２１の断面図である。 図２は第１の実施形態のコイル内蔵基板、およびそれを備えたＤＣ−ＤＣコンバータモジュールの構成を示す断面図である。 図３はコイル内蔵基板１０１の各層に形成されている導体パターンを順に示す図である。 図４は第１の実施形態に係るＤＣ−ＤＣコンバータモジュールの回路図である。 図５（Ａ）、図５（Ｂ）は第２の実施形態のコイル内蔵基板、およびそれを備えたＤＣ−ＤＣコンバータモジュールの構成を示す断面図である。 図６（Ａ）、図６（Ｂ）は第３の実施形態のコイル内蔵基板、およびそれを備えたＤＣ−ＤＣコンバータモジュールの構成を示す断面図である。 図７（Ａ）、図７（Ｂ）はコイル導体９と低透磁率領域８０の大きさおよび位置の関係を示す部分拡大平面図である。 図８は第５の実施形態に係るＤＣ−ＤＣコンバータモジュールの回路図である。

《第１の実施形態》
第１の実施形態のコイル内蔵基板およびそれを備えたＤＣ−ＤＣコンバータモジュールの構成を図２〜図４を参照して説明する。
図２は第１の実施形態のコイル内蔵基板、およびそれを備えたＤＣ−ＤＣコンバータモジュールの構成を示す断面図である。このＤＣ−ＤＣコンバータモジュール１１１は、コイル内蔵基板１０１と、このコイル内蔵基板１０１の上面に搭載された電子部品７０，７１とで構成されている。

コイル内蔵基板１０１は、中間非磁性体層６０、第１磁性体層６１、第２磁性体層６２、および非磁性体層３１，３２を備えている。中間非磁性体層６０および非磁性体層３１，３２は非磁性体フェライトシートが積層された層、第１磁性体層６１および第２磁性体層６２は磁性体フェライトシートが積層された層である。

第１磁性体層６１と第２磁性体層６２の一部および中間非磁性体層６０のうち所定のフェライトシートにはコイル導体９が形成されている。

非磁性体層３１は電子部品搭載面側（第１主面側）に形成され、表面導体膜７を含む。非磁性体層３２は実装先の配線基板に対する実装面側（第２主面側）に形成され、表面導体膜７を含む。

磁性体層６１，６２、および非磁性体層３１，３２には面内配線導体６、層間接続導体８を必要に応じて備えている。
コイル導体９は、径の大きな外コイル導体９Ｌと外コイル導体より径の小さな内コイル導体９Ｓとが磁性体または非磁性体の層を介して交互に積み重ねられている。コイル導体９が積み重ねられる順に直列接続されることによりコイルが形成されている。外コイル導体９Ｌと内コイル導体９Ｓとが交互に並んでいる。

積み重ねられる方向に隣接する外コイル導体９Ｌ同士の層間と内コイル導体９Ｓ同士の層間にはそれぞれ低透磁率領域８０が設けられている。この例では低透磁率領域８０は、充填された熱消失性ペーストの焼成時に消失した層間空洞である。具体的には、磁性体フェライトのグリーンシートおよび非磁性体フェライトのグリーンシートにレーザ加工法により孔を開け、その孔内にカーボンペーストや樹脂ペーストなどの熱消失性ペーストを充填し、積層体の焼成時に消失させ空洞にしたものである。

前記低透磁率領域８０は、孔に充填された非磁性体セラミックペーストの焼成により構成してもよい。その場合には、磁性体フェライトのグリーンシートおよび非磁性体フェライトのグリーンシートに孔を開け、その孔内に非磁性体セラミックペーストを充填すればよい。積層体の焼成により前記非磁性体セラミックペーストは非磁性体セラミックとなる。そして低透磁率領域８０は非磁性体セラミックの層間非磁性体柱として構成される。

前記低透磁率領域８０は、孔に充填された低透磁率の磁性体セラミックペーストの焼成により構成してもよい。その場合には、磁性体フェライトのグリーンシートおよび非磁性体フェライトのグリーンシートに孔を開け、その孔内に低透磁率の磁性体セラミックペーストを充填すればよい。積層体の焼成により前記低透磁率の磁性体セラミックペーストは磁性体層６１，６２より低い透磁率を有する磁性体セラミックとなる。そして低透磁率領域８０は低透磁率磁性体セラミックの層間非磁性体柱として構成される。

このように、複数層に形成されているコイル導体９のうち積み重ねられる方向に隣接するコイル導体９同士の層間に低透磁率領域８０を設けたことにより、隣接するコイル導体９間を通過する不要な磁束の発生が抑制される。そのため、コイル導体９を個別に周回する、または少ない層数のコイル導体を小領域で周回する磁束が抑制され、その分、コイル導体形成層の全体を周回する磁束が増加するので、効率よくインダクタンスが確保できる。

図２（Ｂ）は比較例としてのコイル内蔵基板、およびそれを備えたＤＣ−ＤＣコンバータモジュールの構成を示す断面図である。このコイル内蔵基板には、図２（Ａ）に示したような低透磁率領域８０を設けていない。このように、複数層に形成されているコイル導体９のうち積み重ねられる方向に隣接するコイル導体９同士の層間に低透磁率領域８０を設けない構造では、隣接するコイル導体９間を通過する無効な磁束φｓが生じやすい。そのため、本来必要な有効な磁束φｍが減少する。

図２（Ａ）に示した第１の実施形態によれば、図２（Ｂ）に示した無効な磁束φｓが抑えられ、有効な磁束φｍが増大する。
第１の実施形態によれば、コイル導体９の形成層内に中間非磁性体層６０を備えているので、磁気ギャップを備えたインダクタとして作用する。

なお、低透磁率領域８０のコイル導体幅方向寸法はコイル導体９の線幅より小さい。そのため、コイル導体９の内外周を磁性体層で確実に支えることができる。

図３は前記コイル内蔵基板１０１の各層に形成されている導体パターンを順に示す図である。図３において（１）は最下層の導体パターン、（１４）は最上層の導体パターンである。（２）〜（１３）は最下層と最上層との間の各層の導体パターンである。（１）に示す最下層の導体パターンのうちＧＮＤはグランド電極、Ｖｉｎは電源入力電極、Ｖｏｕｔは電源出力電極、ＥＮはイネーブル信号入力電極である。これらの電極は実装先の基板のランドに接続される。（４）〜（１１）層にはコイル導体９ａ〜９ｈが形成されている。これらのコイル導体のうち、９ａ，９ｃ，９ｅ，９ｇが外コイル導体、９ｂ，９ｄ，９ｆ，９ｈが内コイル導体である。これらのコイル導体は層間接続導体（ビア導体）を介して直列に接続されている。また、（５）〜（１０）層には低透磁率領域８０が形成されている。（１４）層には制御ＩＣ搭載用電極ＧＮＤ，Ｖｉｎ，ＥＮ，ＦＢ，Ｌｏが形成されている。また、チップコンデンサ搭載用電極Ｃａ，Ｃｂが形成されている。

このようにして、内コイル導体と外コイル導体とが交互に重なる構造であり、内コイル導体同士が対応する位置および外コイル導体同士が対向する位置に低透磁率領域８０を配置したので、層数を増すことなく低透磁率領域８０を配置することができる。

図４は第１の実施形態に係るＤＣ−ＤＣコンバータモジュールの回路図である。図４においてコンデンサＣ１は図３中のチップコンデンサ搭載用電極Ｃａ，Ｃｂに接続されたコンデンサであり、図２に示した電子部品７１に相当する。インダクタＬ１は図３中のコイル導体９ａ〜９ｈおよび磁性体層による構成されたインダクタである。電子部品７０は制御ＩＣである。この制御ＩＣの各端子ＧＮＤ，Ｖｉｎ，ＥＮ，ＦＢ，Ｌｏが図３中の制御ＩＣ搭載用電極ＧＮＤ，Ｖｉｎ，ＥＮ，ＦＢ，Ｌｏにそれぞれ接続される。なお、電源出力電極Ｖｏｕｔとグランドとの間には平滑コンデンサＣ２が接続される。制御ＩＣやコンデンサは、コイル内蔵基板１０１上に搭載しても、親基板上にコイル内蔵基板１０１と並べて、結線してもよい。コイル内蔵基板１０１上に搭載した場合、親基板における占有面積を低減できる。親基板上にコイル内蔵基板１０１と並べた場合には、より低背化できる。

電子部品７０（制御ＩＣ）は電源出力電極Ｖｏｕｔの電圧をフィードバック端子ＦＢで受けて、出力電圧が一定となるようにインダクタＬ１に流れる電流のデューティ比を制御する。

なお、前述のとおり、この実施形態のコイル内蔵基板のコイルは磁気ギャップを備えたインダクタとして作用するので、高い直流重畳特性が得られる。

《第２の実施形態》
図５（Ａ）、図５（Ｂ）は第２の実施形態のコイル内蔵基板、およびそれを備えたＤＣ−ＤＣコンバータモジュールの構成を示す断面図である。図５（Ａ）に示すＤＣ−ＤＣコンバータモジュール１１２Ａは、コイル内蔵基板１０２Ａと、このコイル内蔵基板１０２Ａの上面に搭載された電子部品７０，７１とで構成されている。図５（Ｂ）に示すＤＣ−ＤＣコンバータモジュール１１２Ｂは、コイル内蔵基板１０２Ｂと、このコイル内蔵基板１０２Ｂの上面に搭載された電子部品７０，７１とで構成されている。

図５（Ａ）の例では、内コイル導体９Ｓ同士の層間に低透磁率領域８０が設けられていて、外コイル導体９Ｌ同士の層間には低透磁率領域８０は設けられていない。
図５（Ｂ）の例では、外コイル導体９Ｌ同士の層間に低透磁率領域８０が設けられていて、内コイル導体９Ｓ同士の層間には低透磁率領域８０は設けられていない。図５（Ａ）、図５（Ｂ）のいずれについてもその他の構成は第１の実施形態と同様である。

このように、内コイル導体９Ｓ側または外コイル導体９Ｌ側のいずれかにのみ低透磁率領域８０を設けてもよい。第１の実施形態に比べて低透磁率領域８０の総合体積が少ないので、積み重ねられる方向に隣接するコイル導体９間を通過する無効な磁束の抑制効果は少ないが、コイル内蔵基板の強度劣化が抑えられるとともにモジュール基板表面の凹凸が少なくなる。すなわち形状劣化も抑制される。そのため、親基板から子基板（個片）に分割する際のブレイク不良やクラックの発生を防止できる。外コイル導体と内コイル導体のいずれの側に層間接続空洞を形成するかはインダクタンス値やコイルの効率の高い側を選択すればよい。

《第３の実施形態》
図６（Ａ）、図６（Ｂ）は第３の実施形態のコイル内蔵基板、およびそれを備えたＤＣ−ＤＣコンバータモジュールの構成を示す断面図である。図６（Ａ）に示すＤＣ−ＤＣコンバータモジュール１１３Ａは、コイル内蔵基板１０３Ａと、このコイル内蔵基板１０３Ａの上面に搭載された電子部品７０，７１とで構成されている。図６（Ｂ）に示すＤＣ−ＤＣコンバータモジュール１１３Ｂは、コイル内蔵基板１０３Ｂと、このコイル内蔵基板１０３Ｂの上面に搭載された電子部品７０，７１とで構成されている。

図６（Ａ）の例では、中間非磁性体層６０寄りの位置に低透磁率領域８０が設けられている。図６（Ｂ）の例では、中間非磁性体層６０から離れた位置に低透磁率領域８０が設けられている。

このように、中間非磁性層６０寄りの位置と中間非磁性層６０から離れた位置とのいずれかにのみ低透磁率領域８０を設けてもよい。第１の実施形態に比べて低透磁率領域８０の総合体積が少ないので、積み重ねられる方向に隣接するコイル導体９間を通過する無効な磁束の抑制効果は少ないが、コイル内蔵基板の強度劣化が抑えられるとともにモジュール基板表面の凹凸が少なくなる。すなわち形状劣化も抑制される。そのため、親基板から子基板（個片）に分割する際のブレイク不良やクラックの発生を防止できる。中間非磁性層６０寄りの位置と中間非磁性層６０から離れた位置とのいずれの側に層間接続空洞を形成するかはインダクタンス値やコイルの効率の高い側を選択すればよい。

《第４の実施形態》
第４の実施形態では、低透磁率領域の平面形状の例を示す。
図７（Ａ）、図７（Ｂ）はコイル導体９と低透磁率領域８０の大きさおよび位置の関係を示す部分拡大平面図である。いずれの例でも、低透磁率領域８０のコイル導体幅方向寸法はコイル導体９の線幅より小さい。

低透磁率領域８０の個々の平面形状は図７（Ａ）のように円形であってもよいし、図７（Ｂ）のように概略矩形またはそれをコイル導体９の形状に沿って曲げた形状であってもよい。このような非円形の孔はレーザビームのスキャンによる穴開け加工で形成できる。図７（Ｂ）の例では、低透磁率領域８０は磁性体層の積み重ねられる方向に延びる磁性体層または中間非磁性体層による桟ＧＲで複数の区画に区分されている。この構造により、コイル導体９の低透磁率領域８０への落ち込みを抑制することができる。

《第５の実施形態》
第５の実施形態のコイル内蔵基板およびそれを備えたＤＣ−ＤＣコンバータモジュール１１５の構成を図８を参照して説明する。
図８は第５の実施形態のコイル内蔵基板、およびそれを備えたＤＣ−ＤＣコンバータモジュール１１５の構成を示す断面図である。このＤＣ−ＤＣコンバータモジュール１１５は、コイル内蔵基板１０５と、このコイル内蔵基板１０５の上面に搭載された電子部品７０，７１とで構成されている。

第１の実施形態では、コイルは、径の大きな外コイル導体９Ｌと外コイル導体より径の小さな内コイル導体９Ｓとが磁性体または非磁性体の層を介して交互に積み重ねられ、直列接続されていた。第５の実施形態では、コイルは、複数のコイル導体９が磁性体層を介して積み重ねられている。複数のコイル導体は、いずれも同一の径を有する。積み重ねられる順に直列接続されることによりコイルが形成されている。積み重ねられる方向において隣接するコイル導体９同士の層間に低透磁率領域８０が設けられている。低透磁率領域８０は、充填された熱消失性ペーストの焼成時に消失した層間空洞である。具体的には、磁性体フェライトのグリーンシートおよび非磁性体フェライトのグリーンシートにレーザ加工法により孔を開け、その孔内にカーボンペーストや樹脂ペーストなどの熱消失性ペーストを充填し、積層体の焼成時に消失させ空洞にしたものである。
第５の実施形態のその他の構成は、第１の実施形態と同様に構成する。

第５の実施形態においても、第１の実施形態と同様に、複数層に形成されているコイル導体９のうち積み重ねられる方向に隣接するコイル導体同士の層間に低透磁率領域８０を設けたことにより、隣接するコイル導体９間を通過する不要な磁束の発生が抑制される。そのため、コイル導体９を個別に周回する、または少ない層数のコイル導体を小領域で周回する磁束が抑制され、その分、コイル導体形成層の全体を周回する磁束が増加するので、効率よくインダクタンスが確保できる。

また、コイル内蔵基板１０５のコイルは磁気ギャップを備えたインダクタとして作用するので、高い直流重畳特性が得られる。

Ｃａ，Ｃｂ…チップコンデンサ搭載用電極
ＧＲ…桟
６…面内配線導体
７…表面導体膜
８…層間接続導体
９…コイル導体
９ａ〜９ｈ…コイル導体
９Ｌ…外コイル導体
９Ｓ…内コイル導体
３１，３２…非磁性体層
６０…中間非磁性体層
６１…第１磁性体層
６２…第２磁性体層
７０，７１…電子部品
８０…低透磁率領域
１０１…コイル内蔵基板
１０２Ａ，１０２Ｂ…コイル内蔵基板
１０３Ａ，１０３Ｂ…コイル内蔵基板
１０５…コイル内蔵基板
１１１…ＤＣ−ＤＣコンバータモジュール
１１２Ａ，１１２Ｂ…ＤＣ−ＤＣコンバータモジュール
１１３Ａ，１１３Ｂ…ＤＣ−ＤＣコンバータモジュール
１１５…ＤＣ−ＤＣコンバータモジュール

Claims (11)

1. 磁性体内に複数のコイル導体が配置されたコイル内蔵基板において、
   前記複数のコイル導体が磁性体層を介して積み重ねられ、前記積み重ねられる方向に隣接する前記コイル導体同士の層間に低透磁率領域が設けられたことを特徴とするコイル内蔵基板。
2. 複数の前記コイル導体は、径の大きな外コイル導体と前記外コイル導体より径の小さな内コイル導体とが磁性体層を介して交互に積み重ねられ、
   前記積み重ねられる方向に隣接するコイル導体同士の層間が、外コイル導体同士の層間または内コイル導体同士の層間の少なくとも一方である、請求項１に記載のコイル内蔵基板。
3. 前記外コイル導体同士の層間または前記内コイル導体同士の層間の一方にのみ前記低透磁率領域が設けられたことを特徴とする請求項２に記載のコイル内蔵基板。
4. 前記コイル導体が形成された層範囲内のうち外層寄りまたは中間層寄りの位置に前記低透磁率領域が設けられた、請求項２または３に記載のコイル内蔵基板。
5. 前記磁性体層は磁性体フェライトシートの焼成による磁性体層である、請求項１〜４のいずれかに記載のコイル内蔵基板。
6. 前記低透磁率領域は、層間に設けられた孔に充填された熱消失性ペーストの焼成時に消失した層間空洞である、請求項１〜５のいずれかに記載のコイル内蔵基板。
7. 前記低透磁率領域は前記磁性体層の積み重ねられる方向に延びる前記磁性体層による桟で複数の区画に区分されている、請求項６に記載のコイル内蔵基板。
8. 前記低透磁率領域は、層間に設けられた孔に充填された非磁性体セラミックペーストの焼成により構成された層間非磁性体柱である、請求項１〜５のいずれかに記載のコイル内蔵基板。
9. 前記低透磁率領域は、層間に設けられた孔に充填された低透磁率の磁性体セラミックペーストの焼成により構成され、前記磁性体層より透磁率の低い層間磁性体柱である、請求項１〜５のいずれかに記載のコイル内蔵基板。
10. 前記低透磁率領域の前記コイル導体の幅方向寸法は前記コイル導体の線幅より小さい、請求項１〜９のいずれかに記載のコイル内蔵基板。
11. 磁性体内に複数のコイル導体が配置されたコイル内蔵基板を備え、このコイル内蔵基板に内蔵されるコイルをコンバータ回路に含むＤＣ−ＤＣコンバータにおいて、
    前記コイル内蔵基板は、前記複数のコイル導体が磁性体層を介して積み重ねられ、前記積み重ねられる方向に隣接するコイル導体同士の層間に低透磁率領域が設けられていることを特徴とするＤＣ−ＤＣコンバータモジュール。

Images