WO2017006784A1 - Ｄｃ－ｄｃコンバータ - Google Patents

Ｄｃ－ｄｃコンバータ Download PDF

Info

Publication number
WO2017006784A1
WO2017006784A1 PCT/JP2016/068816 JP2016068816W WO2017006784A1 WO 2017006784 A1 WO2017006784 A1 WO 2017006784A1 JP 2016068816 W JP2016068816 W JP 2016068816W WO 2017006784 A1 WO2017006784 A1 WO 2017006784A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip capacitor
converter
switching
terminal
multilayer substrate
Prior art date
Application number
PCT/JP2016/068816
Other languages
English (en)
French (fr)
Inventor
光一郎 飯島
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2017527177A priority Critical patent/JP6274362B2/ja
Publication of WO2017006784A1 publication Critical patent/WO2017006784A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only

Definitions

  • the present invention relates to a DC-DC converter, and more particularly to a technique for reducing radiation noise radiated from the DC-DC converter.
  • a DC-DC converter in which a coil is formed in a multilayer substrate and a switching IC (Integrated Circuit) chip connected to the coil is mounted on one main surface of the multilayer substrate (see, for example, Patent Document 1).
  • a coil is built in a multilayer substrate formed by laminating a plurality of magnetic layers, and a surface mount type electronic component such as a switching IC chip and a chip capacitor is formed on one main surface of the multilayer substrate.
  • a surface mount type electronic component such as a switching IC chip and a chip capacitor is formed on one main surface of the multilayer substrate.
  • an object of the present invention is to provide a DC-DC converter with reduced radiation noise.
  • a DC-DC converter includes a substrate, the input terminal and the output terminal, which are provided on the substrate, and switches a voltage input to the input terminal.
  • a switching IC for outputting from the output terminal, a coil element provided on the substrate and connected to one of the input terminal and the output terminal, and surface-mounted on the substrate, the input terminal and the output terminal A chip capacitor connected to the other terminal, and a shield material provided at least partially with respect to the chip capacitor in plan view of the substrate.
  • the shield material may be a magnetic member that covers the chip capacitor.
  • the shield material may cover the entire chip capacitor.
  • the substrate has a wiring for connecting the other terminal of the input terminal and the output terminal and the chip capacitor, and the shield material further covers the wiring in the plan view. Good.
  • the switching IC may be surface-mounted on the substrate, the shield material may not cover the switching IC, and the height dimension of the chip capacitor may be smaller than the height dimension of the switching IC.
  • the chip capacitor may be connected to a switch element provided in the switching IC.
  • the chip capacitor connected to the switch element is particularly likely to emit radiation noise, radiation noise from the DC-DC converter can be effectively reduced by partially providing a shielding material for the chip capacitor. Can be reduced.
  • the shield material may be a resin containing magnetic powder.
  • the coil element may be built in the substrate.
  • FIG. 1 is a perspective view showing an example of the appearance of the DC-DC converter according to Embodiment 1.
  • FIG. FIG. 2 is a diagram conceptually illustrating an example of a cross-sectional structure of the DC-DC converter according to the first embodiment.
  • FIG. 3 is a top view showing an example of the arrangement of conductors provided in each layer constituting the multilayer substrate in the first embodiment.
  • FIG. 4 is a circuit diagram showing an example of the circuit of the DC-DC converter according to the first embodiment.
  • FIG. 5 is a diagram illustrating an example of a measurement result of radiation noise generated from the DC-DC converter according to the comparative example of the first embodiment.
  • FIG. 6 is a circuit diagram showing an example of a circuit in which a coil element is added in the DC-DC converter according to the comparative example of the first embodiment.
  • FIG. 7 is a table showing an example of electrical characteristics in the DC-DC converter shown in FIG.
  • FIG. 8A is a side view showing an example of a configuration of a magnetic member in a modification of the first embodiment.
  • FIG. 8B is a side view showing another example of the configuration of the magnetic member in the modification of the first embodiment.
  • FIG. 9 is a perspective view showing an example of the appearance of the DC-DC converter according to Embodiment 2.
  • FIG. FIG. 10 is a circuit diagram showing an example of a circuit of the DC-DC converter according to the second embodiment.
  • FIG. 10 is a circuit diagram showing an example of a circuit of the DC-DC converter according to the second embodiment.
  • FIG. 11 is a circuit diagram showing an example of a circuit in which a coil element is added in the DC-DC converter according to the comparative example of the second embodiment.
  • FIG. 12 is a table showing an example of electrical characteristics in the DC-DC converter shown in FIG.
  • FIG. 13 is a perspective view showing an example of a DC-DC converter in another modified example.
  • the DC-DC converter according to the present embodiment molds (covers) the chip capacitor in a plan view of the substrate, the switching IC and the coil element provided on the substrate, the chip capacitor surface-mounted on the substrate.
  • a magnetic member A multilayer substrate in which the coil element is incorporated and the switching IC and the chip capacitor are surface-mounted.
  • FIG. 1 is a perspective view showing an example of the appearance of a DC-DC converter 1 according to the present embodiment.
  • FIG. 2 is a diagram conceptually illustrating an example of a cross-sectional structure of the DC-DC converter 1 according to the present embodiment.
  • the same type of components are shown in the same pattern, the reference numerals are omitted as appropriate, and strictly speaking, components in different cross sections may be shown in the same drawing and described.
  • the DC-DC converter 1 includes a switching IC 32, chip capacitors 33 and 34, and a chip capacitor 33 molded on one main surface of the multilayer substrate 10 in which the coil element 31 is built.
  • the magnetic member 30 is provided and configured to receive input DC power, convert it to stabilized output DC power, and supply it to an external circuit.
  • the DC-DC converter 1 is a step-down converter, and a detailed circuit configuration thereof will be described later.
  • the coil element 31 is a coil provided on the multilayer substrate 10 and connected to one of the input terminal and the output terminal of the switching IC 32, and functions as a choke coil constituting a smoothing circuit. In the present embodiment, it is built in the multilayer substrate 10 and connected to the output terminal of the switching IC 32. The configuration of the multilayer substrate 10 incorporating the coil element 31 will be described later.
  • the switching IC 32 is an IC that is provided on the multilayer substrate 10 and has an input terminal and an output terminal, and switches the voltage input to the input terminal and outputs the voltage from the output terminal.
  • the IC chip As shown in FIG. Specifically, the switching IC 32 is an IC for controlling switching of a switching type converter circuit.
  • the chip capacitors 33 and 34 are surface-mounted on the multilayer substrate 10. Specifically, the chip capacitor 33 is connected to the input terminal of the switching IC 32, and the chip capacitor 34 is connected to the output terminal of the switching IC 32 through the coil element 31. Has been. That is, the chip capacitor 33 is an input-side smoothing capacitor, and the chip capacitor 34 is an output-side smoothing capacitor.
  • These chip capacitors are multilayer ceramic capacitors in the present embodiment, and have end-face electrodes having a U-shaped cross section.
  • the chip capacitor 33 is shorter than the switching IC 32. That is, the surface of the chip capacitor 33 opposite to the multilayer substrate 10 is smaller in height from the multilayer substrate 10 than the surface of the switching IC 32 opposite to the multilayer substrate 10 (hereinafter referred to as “upper surface”). That is, if the height from the upper surface of the switching IC 32 to the multilayer substrate 10 is h1, and the height from the upper surface of the chip capacitor 33 to the multilayer substrate 10 is h2, h1> h2 is satisfied. In other words, the height dimension of the chip capacitor 33 is smaller than the height dimension of the switching IC 32.
  • the magnetic member 30 is a shield material provided at least partially with respect to the chip capacitor 33 in a plan view of the multilayer substrate 10 (as viewed from the thickness direction of the multilayer substrate 10). That is, the magnetic member 30 is provided so as to overlap the chip capacitor 33 in the plan view. In other words, at least a part of the upper surface of the chip capacitor 33 is covered with the magnetic member 30.
  • the magnetic member 30 selectively molds the chip capacitor 33 in the plan view. That is, the magnetic member 30 molds substantially the entire top surface of the chip capacitor 33. Note that “substantially whole” does not have to be completely the whole, but may be substantially the whole.
  • the magnetic member 30 molds the entire chip capacitor 33. That is, the magnetic member 30 molds the upper surface and all the side surfaces of the chip capacitor 33. In other words, the magnetic body member 30 is molded so as to surround the chip capacitor 33 in the plan view of the multilayer substrate 10. That is, “molding the entire chip capacitor 33” means molding substantially the entire surface other than the lower surface of the chip capacitor 33 (the surface facing the multilayer substrate 10 side).
  • the magnetic member 30 molds only the chip capacitor 33 among the components such as the switching IC 32 and the chip capacitors 33 and 34 mounted on the surface of the multilayer substrate 10, and does not mold other components. .
  • molding means covering (covering), for example, covering closely. That is, the portion molded by the magnetic member 30 of the chip capacitor 33 is sealed when the magnetic member 30 is in close contact.
  • the chip capacitor 33 and the magnetic member 30 may have a portion that is not in close contact due to thermal contraction or the like of the magnetic member 30 in a part of the portion where the magnetic member 30 is molded. That is, there may be a gap between the chip capacitor 33 and the magnetic member 30.
  • the magnetic member 30 is, for example, a resin containing magnetic powder, and the magnetic powder is dispersed in the resin.
  • the magnetic powder for example, ferrite powder containing iron oxide as a main component and containing at least one of zinc, nickel, and copper can be used.
  • the resin for example, a thermosetting resin or an ultraviolet curable resin that is cured at a reflow temperature or lower can be used.
  • the multilayer substrate 10 is configured by laminating a nonmagnetic layer 11, a magnetic layer 12, a nonmagnetic layer 13, a magnetic layer 14, and a nonmagnetic layer 15 in this order.
  • the nonmagnetic layers 11 and 15 are formed as a surface layer on one main surface and a surface layer on the other main surface of the multilayer substrate 10, respectively, and are exposed on the multilayer substrate 10.
  • the surface layer on one main surface and the surface layer on the other main surface may be constituted by magnetic layers instead of the nonmagnetic layers 11 and 15.
  • the nonmagnetic layer has a smaller coefficient of thermal expansion than the magnetic layer, and can suppress the inductance of a conductor forming a wiring or the like. Therefore, the nonmagnetic layers 11 and 15 are formed on both surface layers of the multilayer substrate 10 from the viewpoint of improving the mechanical strength and reducing the inductance of various conductors for forming the DC-DC converter circuit. It is preferable.
  • the nonmagnetic layer 11 is formed by stacking nonmagnetic layers 111 to 113
  • the magnetic layer 12 is formed by stacking magnetic layers 121 to 124
  • the nonmagnetic layer 13 is The nonmagnetic layers 131 and 132 are laminated.
  • the magnetic layer 14 is formed by stacking magnetic layers 141 to 144
  • the nonmagnetic layer 15 is formed by stacking nonmagnetic layers 151 to 153.
  • the multilayer substrate 10 is provided with various conductors for forming a DC-DC converter circuit including the coil element 31.
  • the conductor includes a surface electrode 17 for mounting the DC-DC converter 1 on a mother substrate such as a printed circuit board, a surface electrode 18 for mounting the switching IC 32 and the chip capacitors 33 and 34 on the multilayer substrate 10, and each magnetic material.
  • An in-plane conductor 19 formed along the main surface of each layer or each nonmagnetic material layer, and an interlayer conductor 20 formed through each magnetic material layer or each nonmagnetic material layer in the thickness direction are included.
  • the nonmagnetic layers 11, 13, and 15 are made of, for example, a low magnetic permeability or nonmagnetic ceramic substrate.
  • the magnetic layers 12 and 14 are made of, for example, a magnetic ceramic base material having a higher magnetic permeability than the nonmagnetic layers 11, 13, and 15.
  • the nonmagnetic layers constituting the nonmagnetic layers 11, 13, and 15 and the magnetic layers constituting the magnetic layers 12 and 14 are collectively referred to as a base material layer.
  • magnetic ferrite ceramics are used as the magnetic ceramics.
  • ferrite containing iron oxide as a main component and containing at least one of zinc, nickel, and copper can be used.
  • nonmagnetic ceramic for example, nonmagnetic ferrite ceramics or alumina ceramics mainly composed of alumina can be used.
  • the surface electrodes 17 and 18 may be plated with, for example, nickel, palladium, or gold.
  • the magnetic ferrite ceramics and non-magnetic ferrite ceramics constituting each layer of the multilayer substrate 10 are so-called LTCC ceramics (Low Temperature Co-fired Ceramics), and the firing temperature of the multilayer substrate 10 is below the melting point of silver, and Can be used.
  • LTCC ceramics Low Temperature Co-fired Ceramics
  • the firing temperature of the multilayer substrate 10 is below the melting point of silver, and Can be used.
  • FIG. 3 is a top view showing an example of the arrangement of conductors provided in each layer constituting the multilayer substrate 10.
  • the conductors in the non-magnetic layers 111 to 113, the magnetic layers 121 to 124, the non-magnetic layers 131 and 132, the magnetic layers 141 to 144, and the non-magnetic layers 151 to 153 are arranged in the order of lamination.
  • the arrangement and arrangement of conductors transferred from the transfer sheet 161 to the nonmagnetic material layer 153 are shown.
  • the arrangement of the conductor shown in FIG. 3 corresponds to a circuit (see FIG. 4) of the DC-DC converter 1 described later.
  • the multilayer substrate 10 is prepared by preparing a plurality of non-magnetic or magnetic ceramic green sheets in which a conductor paste is arranged at a position where a conductor is to be formed, Further, after the conductor to be the surface electrode 18 is transferred from the transfer sheet 161 to the green laminate block, the green laminate block is collectively fired.
  • the lower side may be expressed as the back side and the upper side as the front side in the order of lamination.
  • a ground terminal P GND an input terminal P in , an output terminal P out , an enable terminal P EN and a mode terminal P Mode are provided.
  • Each of these terminals is connected to a corresponding terminal of the mother board via a conductive bonding material such as solder.
  • a ground terminal GND an input terminal Vin, an output terminal Vout, a feedback terminal FB, an enable terminal EN, a mode terminal Mode, and a capacitor terminal Ca , Cb, Cc, Cd are provided.
  • Each of these terminals is connected to a corresponding terminal of the switching IC 32 or a corresponding terminal of the chip capacitors 33 and 34 via a conductive bonding material such as solder.
  • in-plane conductors A1, B1, C1, D1, and E1 for routing are formed on the back side of the non-magnetic layer 113.
  • the in-plane conductors A1, B1, C1, D1, and E1 are located at the interface between the nonmagnetic layer 112 and the nonmagnetic layer 113 in the multilayer substrate 10 after lamination.
  • in-plane conductors A2, B2, C2, and E2 for routing are formed on the back side of the nonmagnetic layer 151.
  • the in-plane conductors A2, B2, C2, and E2 are located at the interface between the nonmagnetic layer 151 and the magnetic layer 144 in the multilayer substrate 10 after lamination.
  • in-plane conductors A3, B3, C3, C4, D2, E3, and F1 for routing are formed on the back side of the nonmagnetic layer 153.
  • the in-plane conductors A3, B3, C3, C4, D2, E3, and F1 are located at the interface between the nonmagnetic layer 153 and the nonmagnetic layer 152 in the multilayer substrate 10 after lamination.
  • the magnetic layers 123, 124, 141 to 143 and the nonmagnetic layers 131 and 132 are formed with loop-shaped in-plane conductors W1 to W7 for constituting the coil element 31, respectively.
  • the in-plane conductors W1 to W6 are connected to adjacent in-plane conductors W2 to W7 through interlayer conductors, respectively.
  • the respective end portions of the in-plane conductors W1 and W7 constitute both ends of the coil element 31.
  • the end of the in-plane conductor W1 is connected to the feedback terminal FB via the interlayer conductor and the in-plane conductor C4.
  • the end portion of the in-plane conductor W7 is connected to the output terminal Vout via the interlayer conductor and the in-plane conductor F1.
  • the feedback terminal FB is connected to the output terminal Pout via the interlayer conductor and the in-plane conductors C2 and C1.
  • the feedback terminal FB is connected to the capacitor terminal Cd via the interlayer conductor and the in-plane conductor C3.
  • the ground terminal GND is connected to the ground terminal P GND via interlayer conductors and in-plane conductors A3, A2, and A1.
  • the ground terminal GND is connected to the capacitor terminals Cb and Cc via the interlayer conductor and the in-plane conductor A3.
  • Input terminal Vin is connected to the input terminal P in through the interlayer conductors and in-plane conductors B3, B2, B1.
  • the input terminal Vin is connected to the capacitor terminal Ca via an interlayer conductor and an in-plane conductor B3.
  • the mode terminal Mode is connected to the mode terminal P Mode via an interlayer conductor and in-plane conductors D2 and D1.
  • Enable terminal EN is connected to the enable terminal P EN via an interlayer conductor and in-plane conductors E3, E2, E1.
  • the arrangement of conductors in each layer constituting the multilayer substrate 10 is not limited to the example of FIG.
  • an appropriate change can be made, for example, the in-plane conductor 19 is disposed on the opposing main surfaces of the adjacent layers.
  • FIG. 4 is a circuit diagram showing an example of a circuit of the DC-DC converter 1 according to the present embodiment.
  • the switching IC 32 includes, for example, switch elements 321 and 322 such as MOS FETs (Field-Effect-Transistors) and the switch elements 321 and 322, for example, exclusively conducting or non-conducting. And a controller 323.
  • switch element 322 may be a diode.
  • an input voltage is applied to the input terminal Vin of the switching IC 32, and an output voltage is output from the output terminal Vout of the switching IC 32 via an inductor by the coil element 31.
  • One end of the chip capacitor 33 is connected to the input voltage supply lines between the input terminal P in and the input terminal Vin, the other end of the chip capacitor 33 is connected to the ground terminal P GND. That is, the chip capacitor 33 is connected to the switch element 321 provided in the switching IC 32.
  • One end of the chip capacitor 34 is connected to the output voltage power supply line between the output terminal P out and the output terminal Vout, the other end of the chip capacitor 34 is connected to the ground terminal P GND.
  • the feedback terminal FB of the switching IC 32 is connected to an output voltage power supply line between the coil element 31 and the output terminal P out, and the ground terminal GND of the switching IC 32 is connected to the ground terminal P GND .
  • Enable terminal EN of the switching IC32 is connected to the enable terminal P EN, mode pin Mode switching IC32 is connected to the mode terminal P Mode.
  • the DC-DC converter circuit the supplied to the input terminal P in the input voltage, the switching elements 321 and 322 incorporated in the switching IC32 is switched at a predetermined frequency by a coil element 31 and the chip capacitor 34 By smoothing, a desired output voltage is output from the output terminal Pout . Further, the switching IC 32 stabilizes the output voltage at the set voltage by, for example, PWM (Pulse Width Modulation) control that varies the pulse width while keeping the switching frequency constant based on the output voltage input to the feedback terminal FB. To control.
  • PWM Pulse Width Modulation
  • the switching IC 32 the input voltage supplied to the input terminal P in is intermittently applied to the coil element 31.
  • the coil element 31 accumulates magnetic energy from the input voltage during the conduction period of the switch element 321.
  • a voltage generated by the counter electromotive force is output via the switch element 322 without being superimposed on the input voltage.
  • the DC-DC converter circuit generates an output voltage lower than the input voltage.
  • the present inventors have identified the noise source of the radiation noise by measuring the radiation noise of the DC-DC converter according to the comparative example.
  • the DC-DC converter according to the comparative example is mainly different from the DC-DC converter 1 according to the present embodiment in that the magnetic member 30 is not provided.
  • FIG. 5 is a diagram illustrating an example of a measurement result of radiation noise generated from the DC-DC converter according to the comparative example.
  • (a) in the figure is a top view of the DC-DC converter according to the comparative example
  • (b) in the figure shows the output current Io of the DC-DC converter according to the comparative example as (i).
  • It is a figure which shows intensity distribution of the radiation noise at 0 mA, (ii) 500 mA, and (iii) 1000 mA.
  • the intensity distribution value is a peak value at a frequency of 450 MHz to 1000 MHz.
  • the intensity of radiation noise increases at the X portion in FIG. 10B corresponding to the position of the capacitor terminal Ca in FIG. I understand that The present inventors specified that the capacitor terminal Ca is a noise source from the intensity distribution of such radiation noise.
  • the reason why the capacitor terminal Ca becomes a noise source in the step-down DCDC converter is considered as follows, for example. That is, in the output voltage power supply line connected to the switching IC 32 via the coil element 31, radiation noise is suppressed by the current waveform being dulled by the coil element 31. On the other hand, in the input voltage power supply line connected to the switching IC 32 without passing through the coil element 31, the current waveform is difficult to dull, and the switching operation of the switch element 321 in the switching IC 32 causes the generation of radiation noise. Become. Therefore, the capacitor terminal Ca connected to the input voltage power supply line is considered to be a source of radiation noise.
  • a configuration in which a magnetic layer is further provided on the surface layer of the multilayer substrate 10 can be considered.
  • the present inventors have noticed that such a configuration may cause a problem because the parasitic inductance increases due to the interlayer conductor penetrating the surface magnetic layer.
  • FIG. 6 is a circuit diagram showing an example of a circuit in which coil elements 431 to 434 are added in the DC-DC converter 1A according to the comparative example.
  • the coil elements 431 to 434 are equivalent circuits of a parasitic inductance that is increased by an interlayer conductor penetrating a magnetic layer provided on the surface layer of the multilayer substrate 10.
  • the coil element 431 is an equivalent circuit of a parasitic inductance that increases when the interlayer conductor 20 for connecting the input terminal Vin and the capacitor terminal Ca penetrates the surface magnetic layer.
  • the coil element 432 is an equivalent circuit of a parasitic inductance that is increased when the interlayer conductor 20 for connecting the output terminal Vout and the capacitor terminal Cd penetrates the surface magnetic layer.
  • the coil element 433 is an equivalent circuit of a parasitic inductance that increases when the interlayer conductor 20 constituting the feedback wiring penetrates the surface magnetic layer. More specifically, the coil element 433 is an equivalent circuit of a parasitic inductance that is increased by the interlayer conductor 20 for connecting the feedback terminal FB and one end of the coil element 31.
  • the coil element 434 is an equivalent circuit of a parasitic inductance that increases when the interlayer conductor 20 constituting the feedback wiring penetrates the surface magnetic layer. More specifically, the coil element 434 is an equivalent circuit of a parasitic inductance that increases when the interlayer conductor 20 for connecting the ground terminal GND and the ground terminal P GND penetrates the surface magnetic layer.
  • FIG. 7 is a table showing an example of electrical characteristics when each of the coil elements 431 to 434 is added to the DC-DC converter 1A according to the comparative example.
  • the “insertion position of the parasitic inductance” is “Vin ⁇ ”.
  • “Ca (coil element 431)” refers to a configuration in which the coil element 431 shown in FIG. 6 is inserted and the other coil elements 432 to 434 are not inserted.
  • Electrodes are, for example, A when normal output is obtained for all items, such as output voltage level, frequency and ripple, and normal output is obtained for any item. The case where there is no output is indicated as B, and the case where no normal output is obtained for any item is indicated as C. Note that normal output is obtained when, for example, the measured value falls within an allowable error of about 3% of the design value, and when normal output cannot be obtained, it does not fall within the allowable error. Point to.
  • the present inventors have noticed that when a magnetic layer is further provided on the surface layer of the multilayer substrate 10, there may be a problem that a normal output cannot be obtained, and the DC- The idea of the DC converter 1 was obtained. That is, by partially molding the chip capacitor 33 with the magnetic member 30, more specifically, by covering only the chip capacitor of the surface-mounted component with the magnetic member 30, the capacitor terminal is maintained while maintaining the electrical characteristics. We considered reducing the radiation noise from Ca.
  • the shield material (this embodiment) partially provided to the chip capacitor 33 connected to the input terminal Vin of the switching IC 32 in the plan view of the multilayer substrate 10.
  • the magnetic member 30 for molding the chip capacitor 33, radiation noise can be reduced.
  • noise radiated from the capacitor terminal Ca is radiated from the chip capacitor 33 surface-mounted on the multilayer substrate 10. This is because, in a general chip capacitor, a plurality of stacked internal electrodes are alternately connected to external electrodes at both ends, so that radiation noise from the capacitor terminal Ca is transmitted through the external electrodes and the internal electrodes. This is because the entire chip capacitor 33 is radiated. Therefore, in the present embodiment, the radiation member from the DC-DC converter 1 can be reduced by molding the chip capacitor 33 by the magnetic member 30 in plan view.
  • the magnetic member 30 molds the entire chip capacitor 33, whereby the radiation noise can be further reduced. That is, according to the present embodiment, radiation noise can be reduced in any direction. That is, it is possible to suppress the influence of noise from the DC-DC converter to other electronic circuits, and to suppress the influence of noise from the chip capacitor to other components such as the switching IC in the DC-DC converter. it can.
  • the magnetic member 30 does not mold the switching IC 32, and the height h2 from the upper surface of the chip capacitor 33 to the multilayer substrate 10 is the height h1 from the upper surface of the switching IC 32 to the multilayer substrate 10. Smaller than. Thereby, radiation noise can be reduced while reducing the overall height of the DC-DC converter 1.
  • the portion where the chip capacitor 33 of the DC-DC converter 1 is disposed is more magnetic than that before molding.
  • the thickness is increased by a thickness d of 30.
  • the height h2 from the upper surface of the chip capacitor 33 to the multilayer substrate 10 is smaller than the height h1 from the upper surface of the switching IC 32 to the multilayer substrate 10, the overall height of the DC-DC converter 1 is suppressed.
  • the height of the chip capacitor including the magnetic member may be higher than the height of the switching IC. Since the magnetic member is insulative, for example, even if a metal case or other metal parts are located on the upper surface side of the multilayer substrate, they can be prevented from making electrical contact with the chip capacitor.
  • the height from the top of the magnetic member 30 to the multilayer substrate 10 is not more than the height h 1 from the upper surface of the switching IC 32 to the multilayer substrate 10. It is preferable.
  • the chip capacitor 33 is connected to the switch element 321 provided in the switching IC 32.
  • the chip capacitor 33 connected to the switch element 321 is particularly likely to radiate radiation noise due to the switching operation of the switch element 321, and therefore, by molding such a chip capacitor 33 with the magnetic member 30, a DC ⁇ Radiation noise from the DC converter 1 can be effectively reduced.
  • the magnetic member 30 is formed of a resin containing magnetic powder, the chip capacitor 33 can be easily molded.
  • the magnetic member 30 may be molded with other parts such as the switching IC 32.
  • the overall height of the DC-DC converter 1 increases, warpage occurs due to a difference in thermal expansion coefficient between the magnetic member 30 and the multilayer substrate 10, and heat dissipation from the switching IC 32 and the like.
  • various problems such as deterioration of the property and an increase in the concern about solder splash may occur.
  • the magnetic member 30 does not cover the switching IC 32, and further, the magnetic member 30 is connected to the input terminal or the output terminal of the switching IC 32 without the coil element 31. It is preferable to mold only the connected chip capacitor 33.
  • the DC-DC converter 1 can be downsized.
  • a ceramic green sheet to be each layer of the multilayer substrate 10 is prepared. Specifically, a ceramic green sheet for a magnetic layer is prepared by sheet-forming a slurry containing magnetic ceramic powder, and for a non-magnetic layer by forming a slurry containing non-magnetic ceramic powder. Prepare ceramic green sheets.
  • a through hole is formed at a specific position, and a conductor paste is filled in the through hole to form an interlayer conductor (via hole conductor).
  • the conductor paste is printed at a specific position on the main surface to form an in-plane conductor pattern and a surface electrode pattern.
  • the through hole is formed by, for example, laser processing, and the in-plane conductor pattern and the surface electrode pattern can be patterned by, for example, screen printing of a conductor paste containing Ag powder.
  • the plurality of ceramic green sheets on which the conductive paste is disposed are aligned, laminated and pressure-bonded, integrated into an unfired laminate, and then fired collectively.
  • the magnetic ceramic powder and the non-magnetic ceramic powder in each green sheet are sintered, and the Ag powder in the conductor paste is sintered.
  • plating is performed on the surface electrode 18 exposed on the nonmagnetic layer 153 of the fired laminate and the surface electrode 17 exposed on the nonmagnetic layer 111. Specifically, a nickel / gold plating film is formed by electroless plating. Thereafter, the switching IC 32 and the chip capacitors 33 and 34 are mounted on the surface electrode 18 by reflow soldering or the like.
  • a resin paste containing magnetic powder that becomes the magnetic member 30 is molded on the chip capacitor 33.
  • the resin is molded by potting with a dispenser or screen printing.
  • the resin paste is cured by, for example, thermosetting or photocuring to form the magnetic member 30 for molding the chip capacitor 33 in the plan view of the multilayer substrate 10.
  • the DC-DC converter 1 in which the chip capacitor 33 is molded by the magnetic member 30 is completed.
  • the completed DC-DC converter 1 is mounted on a mother substrate such as a printed circuit board via a surface electrode 17 on the lower surface side.
  • the individual DC-DC converters 1 may be singulated.
  • the magnetic member only needs to be molded with the chip capacitor 33 in a plan view of the multilayer substrate 10, and the entire chip capacitor 33 may not be molded as shown in FIGS. 8A and 8B. Absent.
  • FIG. 8A is a side view showing an example of the configuration of the magnetic member 30A in the modification of the first embodiment.
  • FIG. 8B is a side view showing another example of the configuration of the magnetic member 30B in the modification of the first embodiment.
  • the magnetic members 30A and 30B may not have a part of the chip capacitor 33 molded in a side view. That is, the side surface of the chip capacitor 33 may be exposed from the magnetic members 30A and 30B.
  • a resin paste that forms a magnetic member by being cured may be affected by the mold shape depending on the viscosity of the resin paste and the content of the magnetic powder. For this reason, for example, in a magnetic member formed of a resin paste having a high viscosity, the upper surface of the chip capacitor 33 is molded, but at least a part of the side surface may not be molded.
  • Embodiment 2 Next, a DC-DC converter according to Embodiment 2 will be described.
  • the example of the step-down converter has been described that the radiation noise is reduced by covering the chip capacitor connected to the switching IC with the magnetic member.
  • similar techniques can also be applied to boost converters. In the following, a boost converter using the same technique will be described.
  • FIG. 9 is a perspective view showing an example of the appearance of the DC-DC converter 2 according to the present embodiment.
  • FIG. 10 is a circuit diagram showing an example of a circuit of the DC-DC converter 2 according to the present embodiment.
  • the DC-DC converter 2 is such that the coil element 31 is arranged on the input side, and the chip capacitor 34 connected to the output voltage power line is molded by the magnetic member 30. And the configuration of the switching IC 52 is different. In the following, description of matters common to the DC-DC converter 1 will be omitted as appropriate, and different points will be mainly described.
  • Switching IC52 the switch elements 521, 522 and, a controller 523, so that the difference of the output voltage applied to the feedback terminal FB and the desired voltage is reduced, it is supplied to the input terminal P in input voltage Is intermittently applied to the coil element 31.
  • the coil element 31 accumulates magnetic energy from the input voltage during the conduction period of the switch element 521. Further, during the non-conduction period of the switch element 521, a voltage generated by the counter electromotive force is output by being superimposed on the input voltage via the switch element 522, thereby generating an output voltage higher than the input voltage.
  • the inventors of the present invention have specified that the capacitor terminal Cd is a noise source in such a configuration.
  • the capacitor terminal Cd becomes a noise source is considered as follows, for example. That is, in the present embodiment, in the input voltage power supply line connected to the switching IC 52 via the coil element 31, radiation noise is suppressed by the current waveform being dulled by the coil element 31. On the other hand, in the output voltage power supply line connected to the switching IC 52 without passing through the coil element 31, the current waveform is difficult to dull, so that the radiation noise caused by the switching frequency of the switching element 522 provided in the switching IC 52. It becomes the source of Therefore, in this embodiment, the capacitor terminal Cd connected to the output voltage power supply line is considered to be a source of radiation noise.
  • the present inventors have found that even in such a configuration, when a magnetic layer is further provided on the surface layer of the multilayer substrate 10, a malfunction may occur due to an increase in parasitic inductance.
  • FIG. 11 is a circuit diagram showing an example of a circuit in which coil elements 631 to 634 are added in the DC-DC converter 2A according to the comparative example.
  • the coil elements 631 to 634 are equivalent circuits of parasitic inductance that increases when a magnetic layer is added to the surface layer of the multilayer substrate 10, similarly to the coil elements 431 to 434 in the comparative example of the first embodiment.
  • FIG. 12 is a table showing an example of electrical characteristics when each of the coil elements 631 to 634 is added to the DC-DC converter 2A according to the comparative example.
  • the “parasitic inductance insertion position” is “Vin ⁇ ”.
  • “Ca (coil element 631)” refers to a configuration in which the coil element 631 shown in FIG. 11 is inserted and the other coil elements 632 to 634 are not inserted. Note that the definitions of A, B, and C shown in “Electrical Characteristics” are the same as in the description of FIG.
  • the magnetic member 30 for molding the chip capacitor 34 connected to the output terminal Vout of the switching IC 52 in the plan view of the multilayer substrate 10 is provided.
  • the noise radiated from the capacitor terminal Cd is radiated from the chip capacitor 34 mounted on the surface of the multilayer substrate 10. Therefore, in the present embodiment, the radiation member from the DC-DC converter 2 can be reduced by molding the chip capacitor 34 by the magnetic member 30 in plan view.
  • the switch element 522 of the second embodiment may be a diode similarly to the switch element 322 of the first embodiment.
  • the switching IC 32 may not be surface-mounted on the multilayer substrate 10, may be built in the multilayer substrate 10, or may be surface-mounted or through-hole mounted on a printed circuit board or the like.
  • the coil element 31 may not be built in the multilayer substrate 10 and may be constituted by a discrete component such as a chip coil mounted on the surface of the multilayer substrate 10. It may be mounted on the hall.
  • FIG. 13 is a perspective view showing an example of a DC-DC converter in another modified example.
  • dot hatching is applied to the pattern conductors constituting the ground and wiring of the printed circuit board.
  • the figure also shows a battery 60 for supplying an input voltage to the DC-DC converter.
  • the DC-DC converter shown in the figure is a step-down DC-DC converter as in the first embodiment, but has a printed circuit board 70 such as FR4 instead of the multilayer board 10 in which the coil element is built.
  • the coil element is surface-mounted on the printed circuit board 70 (not shown).
  • the printed circuit board 70 has a wiring 71 connected to a terminal (input terminal Vin in the figure) different from a terminal to which a coil element (not shown) is connected among the input terminal Vin and the output terminal Vout of the switching IC 32. That is, the wiring 71 shown in the figure connects the input terminal Vin and the chip capacitor 33.
  • the magnetic body member 30C molds the chip capacitor 33, so that the same effects as those of the above-described embodiment can be obtained. That is, radiation noise can be reduced.
  • the magnetic member 30C further molds the wiring 71.
  • radiation noise can be further reduced. That is, in the wiring 71 which is the input voltage power supply line to which the coil element is not connected among the input terminal Vin and the output terminal Vout of the switching IC 32, the current waveform is hardly dulled, so that radiation noise is similar to the capacitor terminal Ca in the first embodiment. Can be a source of Therefore, the generation of radiation noise can be reduced by molding the wiring 71 by the magnetic member 30C.
  • the magnetic material member is described as an example of the shield material provided at least partially with respect to the chip capacitor.
  • a shield material is not limited to a magnetic member, and may be a metal member, for example.
  • a metal member for example, a metal case (preferably grounded metal case) that covers the chip capacitor, or a metal film (preferably grounded) provided on the surface of a resin material that covers the chip capacitor by coating or the like Metal film) and the like can be used.
  • the shield material may further mold parts other than the chip capacitor, wiring, and the like.
  • the wiring of the input voltage power supply line provided on the surface layer of the multilayer substrate may be molded.
  • the shape of the magnetic member for molding the chip capacitor is not particularly limited.
  • it may be formed with a substantially constant thickness on the upper surface of the chip capacitor, or gradually thicker toward the center of the upper surface. It doesn't matter.
  • the upper surface and the side surface of the chip capacitor may be formed with the same thickness, or may be formed with different thicknesses.
  • the switching IC is only required to be provided on the substrate, and is not limited to the configuration that is surface-mounted on the substrate.
  • the switching IC may be built in the substrate.
  • the DC-DC converter has been described as having a chip capacitor connected to the input terminal or output terminal of the switching IC via a coil element. That is, it has been described that the output side chip capacitor 34 is provided when the DC-DC converter is a step-down type, and the input side chip capacitor 33 is provided when the DC-DC converter is a step-up type.
  • the DC-DC converter may be configured to be externally attached without having a chip capacitor connected to the switching IC via such a coil element.
  • the input side chip capacitor is molded with a magnetic member
  • the output side chip capacitor is molded with a magnetic member.
  • both the input-side chip capacitor and the output-side chip capacitor may be molded with a magnetic member.
  • the DC-DC converter includes a module type device in which a switching IC chip and a chip capacitor are mounted on a multilayer substrate having a built-in coil element, and a device in which a chip coil, a switching IC chip and a chip capacitor are mounted on a printed wiring board.
  • it may be a module type device in which a chip coil and a chip capacitor are mounted on a substrate incorporating a switching IC chip.
  • the present invention can be widely used in electronic devices such as portable information terminals and digital cameras as a DC-DC converter with suppressed radiation noise.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

ＤＣ－ＤＣコンバータ（１）は、多層基板（１０）と、多層基板（１０）に設けられ、入力端子及び出力端子を有し、当該入力端子に入力される電圧をスイッチングして当該出力端子から出力するスイッチングＩＣ（３２）と、多層基板（１０）に設けられ、入力端子及び出力端子の一方端子に接続されたコイル素子と、多層基板（１０）に表面実装され、入力端子及び出力端子の他方端子に接続されたチップコンデンサ（３３）と、多層基板（１０）の平面視において、チップコンデンサ（３３）に対して少なくとも部分的に設けられた磁性体部材（３０）とを有する。

Description

ＤＣ－ＤＣコンバータ
　本発明は、ＤＣ－ＤＣコンバータに関し、特には、ＤＣ－ＤＣコンバータから放射される輻射ノイズを低減するための技術に関する。
　従来、多層基板内にコイルが形成され、多層基板の一方主面にコイルに接続されたスイッチングＩＣ（Integrated Circuit）チップを実装したＤＣ－ＤＣコンバータが知られている（例えば、特許文献１参照）。このようなＤＣ－ＤＣコンバータでは、例えば、複数の磁性体層を積層してなる多層基板にコイルが内蔵され、多層基板の一方主面上にスイッチングＩＣチップ及びチップコンデンサ等の表面実装型電子部品が実装されている。
国際公開第２００７／１４５１８９号
　しかしながら、このようなＤＣ－ＤＣコンバータでは、スイッチングＩＣチップにおけるスイッチング動作によって輻射ノイズが生じる場合がある。
　そこで、本発明は、輻射ノイズを低減したＤＣ－ＤＣコンバータを提供することを目的とする。
　上記目的を達成するために、本発明の一態様に係るＤＣ－ＤＣコンバータは、基板と、前記基板に設けられ、入力端子及び出力端子を有し、当該入力端子に入力される電圧をスイッチングして当該出力端子から出力するスイッチングＩＣと、前記基板に設けられ、前記入力端子及び前記出力端子のうち一方端子に接続されたコイル素子と、前記基板に表面実装され、前記入力端子及び前記出力端子のうち他方端子に接続されたチップコンデンサと、前記基板の平面視において、前記チップコンデンサに対して少なくとも部分的に設けられたシールド材とを有する。
　このように、多層基板の平面視において、スイッチングＩＣの入力端子及び出力端子の他方端子に接続されたチップコンデンサに対して部分的に設けられたシールド材を設けることにより、輻射ノイズを低減することができる。
　また、前記シールド材は前記チップコンデンサを被覆する磁性体部材であってもよい。
　また、前記シールド材は、前記チップコンデンサの全体を被覆することにしてもよい。
　これにより、輻射ノイズをより低減することができる。
　また、前記基板は、前記入力端子及び前記出力端子の前記他方端子と前記チップコンデンサとを接続する配線を有し、前記シールド材は、さらに、前記平面視において前記配線を被覆することにしてもよい。
　これにより、輻射ノイズを一層低減することができる。すなわち、スイッチングＩＣの入力端子及び出力端子の他方端子に接続される配線では、電流波形が鈍りにくいため、当該配線が輻射ノイズの発生源となり得る。そこで、シールド材が当該配線を被覆することにより、輻射ノイズの発生をさらに低減することができる。
　また、スイッチングＩＣは、前記基板に表面実装され、前記シールド材は、前記スイッチングＩＣを被覆せず、前記チップコンデンサの高さ寸法は、前記スイッチングＩＣの高さ寸法より小さいことにしてもよい。
　これにより、ＤＣ－ＤＣコンバータ全体の低背化を図りつつ、輻射ノイズを低減することができる。
　また、前記チップコンデンサは、前記スイッチングＩＣ内に設けられたスイッチ素子に接続されていることにしてもよい。
　ここで、スイッチ素子に接続されたチップコンデンサは、特に輻射ノイズを放射しやすいため、当該チップコンデンサに対してシールド材を部分的に設けることにより、ＤＣ－ＤＣコンバータからの輻射ノイズを効果的に低減することができる。
　また、前記シールド材は、磁性体粉末を含有する樹脂であることにしてもよい。
　これにより、チップコンデンサに対してシールド材を容易に設けることができる。
　また、前記コイル素子は前記基板に内蔵されていることにしてもよい。
　これにより、ＤＣ－ＤＣコンバータの小型化が図られる。
　本発明のＤＣ－ＤＣコンバータによれば、輻射ノイズを低減することができる。
図１は、実施の形態１に係るＤＣ－ＤＣコンバータの外観の一例を示す斜視図である。 図２は、実施の形態１に係るＤＣ－ＤＣコンバータの断面構造の一例を概念的に示す図である。 図３は、実施の形態１において多層基板を構成する各層に設けられる導体の配置の一例を示す上面図である。 図４は、実施の形態１に係るＤＣ－ＤＣコンバータの回路の一例を示す回路図である。 図５は、実施の形態１の比較例に係るＤＣ－ＤＣコンバータから発生した輻射ノイズの測定結果の一例を示す図である。 図６は、実施の形態１の比較例に係るＤＣ－ＤＣコンバータにおいて、コイル素子を追加した回路の一例を示す回路図である。 図７は、図６に示すＤＣ－ＤＣコンバータにおける電気特性の一例を示す表である。 図８Ａは、実施の形態１の変形例における磁性体部材の構成の一例を示す側面図である。 図８Ｂは、実施の形態１の変形例における磁性体部材の構成の他の一例を示す側面図である。 図９は、実施の形態２に係るＤＣ－ＤＣコンバータの外観の一例を示す斜視図である。 図１０は、実施の形態２に係るＤＣ－ＤＣコンバータの回路の一例を示す回路図である。 図１１は、実施の形態２の比較例に係るＤＣ－ＤＣコンバータにおいて、コイル素子を追加した回路の一例を示す回路図である。 図１２は、図１１に示すＤＣ－ＤＣコンバータにおける電気特性の一例を示す表である。 図１３は、その他の変形例におけるＤＣ－ＤＣコンバータの一例を示す斜視図である。
　以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態、製造工程、および製造工程の順序などは、一例であり、本発明を限定する主旨ではない。以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面に示される構成要素の大きさまたは大きさの比は、必ずしも厳密ではない。また、以下の実施の形態において、「接続される」とは、直接接続される場合だけでなく、他の素子等を介して電気的に接続される場合も含まれる。
　（実施の形態１）
　本実施の形態に係るＤＣ－ＤＣコンバータは、基板に設けられたスイッチングＩＣ及びコイル素子と、当該基板に表面実装されたチップコンデンサと、当該基板の平面視において、チップコンデンサをモールド（被覆）する磁性体部材とを有する。なお、本実施の形態では、基板として、上記コイル素子を内蔵し、かつ、上記スイッチングＩＣ及び上記チップコンデンサが表面実装された多層基板を例に説明する。
　図１は、本実施の形態に係るＤＣ－ＤＣコンバータ１の外観の一例を示す斜視図である。図２は、本実施の形態に係るＤＣ－ＤＣコンバータ１の断面構造の一例を概念的に示す図である。以下では、簡明のため、同種の構成要素を同じ模様で示して符号を適宜省略し、また、厳密には別断面にある構成要素を同一図面内に示して説明することがある。
　図１及び図２に示されるように、ＤＣ－ＤＣコンバータ１は、コイル素子３１が内蔵された多層基板１０の一方主面に、スイッチングＩＣ３２と、チップコンデンサ３３、３４と、チップコンデンサ３３をモールドする磁性体部材３０が設けられて構成され、入力直流電力を受け取り安定化された出力直流電力に変換して外部回路に供給する。
　以下、ＤＣ－ＤＣコンバータ１の各構成要素について説明する。なお、本実施の形態では、ＤＣ－ＤＣコンバータ１は降圧コンバータであるが、その詳細な回路構成については後述する。
　コイル素子３１は、多層基板１０に設けられ、スイッチングＩＣ３２の入力端子及び出力端子の一方端子に接続されるコイルであり、平滑回路を構成するチョークコイルとして機能する。本実施の形態では、多層基板１０に内蔵され、スイッチングＩＣ３２の出力端子に接続されている。なお、コイル素子３１を内蔵する多層基板１０の構成については後述する。
　スイッチングＩＣ３２は、多層基板１０に設けられ、入力端子及び出力端子を有し、当該入力端子に入力される電圧をスイッチングして当該出力端子から出力するＩＣであり、本実施の形態では、ＩＣチップとして、多層基板１０に表面実装されている。具体的には、スイッチングＩＣ３２は、スイッチング方式のコンバータ回路のスイッチングを制御するためのＩＣである。
　チップコンデンサ３３、３４は、多層基板１０に表面実装され、具体的には、チップコンデンサ３３はスイッチングＩＣ３２の入力端子に接続され、チップコンデンサ３４はコイル素子３１を介してスイッチングＩＣ３２の出力端子に接続されている。つまり、チップコンデンサ３３は入力側の平滑コンデンサであり、チップコンデンサ３４は出力側の平滑コンデンサである。これらのチップコンデンサは、本実施の形態では積層型セラミックコンデンサであって、断面コの字状の端面電極を有している。
　本実施の形態では、チップコンデンサ３３は、スイッチングＩＣ３２よりも低背である。つまり、チップコンデンサ３３の多層基板１０と反対側の面は、スイッチングＩＣ３２の多層基板１０と反対側の面（以下、「上面」と称する）より、多層基板１０からの高さが小さい。すなわち、スイッチングＩＣ３２の上面から多層基板１０までの高さをｈ１、チップコンデンサ３３の上面から多層基板１０までの高さをｈ２とすると、ｈ１＞ｈ２を満たす。言い換えると、チップコンデンサ３３の高さ寸法は、スイッチングＩＣ３２の高さ寸法より小さい。
　磁性体部材３０は、多層基板１０の平面視において（多層基板１０の厚さ方向から見て）チップコンデンサ３３に対して少なくとも部分的に設けられたシールド材である。つまり、磁性体部材３０は、当該平面視において、チップコンデンサ３３に重なるように設けられている。言い換えると、チップコンデンサ３３の上面の少なくとも一部は、磁性体部材３０によって覆われている。
　本実施の形態では、磁性体部材３０は、当該平面視においてチップコンデンサ３３を選択的にモールドする。つまり、磁性体部材３０は、チップコンデンサ３３の上面の略全体をモールドする。なお、略全体とは、完全に全体でなくてもよく、実質的に全体であればよい。
　具体的には、本実施の形態では、磁性体部材３０は、チップコンデンサ３３の全体をモールドする。つまり、磁性体部材３０は、チップコンデンサ３３の上面及び全ての側面をモールドする。言い換えると、磁性体部材３０は、多層基板１０の平面視において、チップコンデンサ３３の周囲を囲んでモールドする。すなわち、「チップコンデンサ３３の全体をモールドする」とは、チップコンデンサ３３の下面（多層基板１０側に対向する面）以外の面の略全体をモールドすることである。
　また、本実施の形態では、磁性体部材３０は、多層基板１０に表面実装されたスイッチングＩＣ３２及びチップコンデンサ３３、３４等の部品のうち、チップコンデンサ３３のみをモールドし、他の部品をモールドしない。
　ここで、「モールドする」とは、被覆する（カバーする）ことであり、例えば、密着して被覆することである。つまり、チップコンデンサ３３の磁性体部材３０によってモールドされた部分は、磁性体部材３０が密着していることにより封止されることとなる。なお、チップコンデンサ３３と磁性体部材３０とは、磁性体部材３０がモールドされた部分の一部において、磁性体部材３０の熱収縮等によって密着していない箇所があってもかまわない。つまり、チップコンデンサ３３と磁性体部材３０との間に空隙があってもかまわない。
　磁性体部材３０は、例えば、磁性体粉末を含有する樹脂であり、樹脂中に当該磁性体粉末が分散されている。磁性体粉末には、例えば、酸化鉄を主成分とし、亜鉛、ニッケル及び銅のうち少なくとも１つ以上を含むフェライト粉末が用いられ得る。樹脂には、例えば、リフロー温度以下で硬化する熱硬化性樹脂または紫外線硬化樹脂等が用いられ得る。
　次に、多層基板１０の構成について説明する。
　多層基板１０は、非磁性体層１１、磁性体層１２、非磁性体層１３、磁性体層１４、及び非磁性体層１５をこの順に積層して構成される。非磁性体層１１、１５は、多層基板１０の一方主面の表層及び他方主面の表層としてそれぞれ形成され、多層基板１０において露出している。
　なお、多層基板１０は、一方主面の表層及び他方主面の表層が、非磁性体層１１、１５の各々に代わり磁性体層によって構成されていてもかまわない。ただし、一般的に、非磁性体層は、磁性体層と比べて、熱膨張係数が小さく、かつ、配線等を形成する導体のインダクタンスを抑制することができる。このため、機械的強度の向上、及び、ＤＣ－ＤＣコンバータ回路を形成するための各種の導体の低インダクタンス化を図る観点から、多層基板１０の両側表層に非磁性体層１１、１５を形成することが好ましい。
　図２の例では、非磁性体層１１は、非磁性体層１１１～１１３を積層してなり、磁性体層１２は、磁性体層１２１～１２４を積層してなり、非磁性体層１３は、非磁性体層１３１、１３２を積層してなる。また、磁性体層１４は、磁性体層１４１～１４４を積層してなり、非磁性体層１５は、非磁性体層１５１～１５３を積層してなる。
　また、多層基板１０には、コイル素子３１を含むＤＣ－ＤＣコンバータ回路を形成するための各種の導体が設けられる。当該導体には、ＤＣ－ＤＣコンバータ１をプリント基板等のマザー基板に実装するための表面電極１７、スイッチングＩＣ３２やチップコンデンサ３３、３４を多層基板１０に実装するための表面電極１８、各磁性体層や各非磁性体層の主面に沿って形成された面内導体１９、及び、各磁性体層や各非磁性体層を厚み方向に貫通して形成された層間導体２０が含まれる。
　非磁性体層１１、１３、１５は、例えば、低透磁率又は非磁性のセラミックス基材で構成される。磁性体層１２、１４は、例えば、非磁性体層１１、１３、１５と比べて透磁率が大きい磁性セラミックス基材で構成される。非磁性体層１１、１３、１５を構成する各非磁性体層、及び磁性体層１２、１４を構成する各磁性体層を、基材層と総称する。
　磁性セラミックスには、例えば、磁性フェライトセラミックスが用いられる。具体的には、酸化鉄を主成分とし、亜鉛、ニッケル及び銅のうち少なくとも１つ以上を含むフェライトが用いられ得る。また、非磁性のセラミックスには、例えば、非磁性フェライトセラミックスやアルミナを主成分とするアルミナセラミックスが用いられ得る。
　表面電極１７、１８、面内導体１９及び層間導体２０には、例えば、銀を主成分とする金属又は合金が用いられ得る。表面電極１７、１８には、例えば、ニッケル、パラジウム、又は金によるめっきが施されていてもよい。
　多層基板１０の各層を構成する磁性フェライトセラミックスと非磁性フェライトセラミックスはいわゆるＬＴＣＣセラミックス（Low Temperature Co-fired Ceramics）であり、多層基板１０の焼成温度が銀の融点以下であって、導体に銀を用いることが可能になる。抵抗率の低い銀を用いて面内導体１９及び層間導体２０を構成することで、損失が少なく電力効率などの回路特性に優れたＤＣ－ＤＣコンバータ回路が形成される。特に、導体に銀を用いることで、例えば大気などの酸化性雰囲気下で多層基板１０を焼成できる。
　図３は、多層基板１０を構成する各層に設けられる導体の配置の一例を示す上面図である。図３では、積層の順に、非磁性体層１１１～１１３、磁性体層１２１～１２４、非磁性体層１３１、１３２、磁性体層１４１～１４４、及び非磁性体層１５１～１５３での導体の配置、並びに、転写シート１６１から非磁性体層１５３に転写される導体の配置が示されている。図３に示す導体の配置は、後述するＤＣ－ＤＣコンバータ１の回路（図４を参照）と対応する。
　多層基板１０は、例えば、図３の配置に従って、導体が形成される予定位置に導体ペーストを配置した非磁性又は磁性の複数のセラミックグリーンシートを準備し、積層の順に重ねて未焼成積層体ブロックに一体化し、さらに、当該未焼成積層体ブロックに転写シート１６１から表面電極１８となる導体を転写した後、当該未焼成積層体ブロックを一括して焼成することにより形成される。
　以下の説明では、各層の一方主面及び他方主面のうち、積層の順で下側を裏側、上側を表側と表記することがある。
　非磁性体層１１１の裏側には、表面電極１７として、グランド端子ＰＧＮＤ、入力端子Ｐｉｎ、出力端子Ｐｏｕｔ、イネーブル端子ＰＥＮ及びモード端子ＰＭｏｄｅが設けられている。これらの各端子は、マザー基板の対応する端子に、はんだ等の導電性接合材を介して接続される。
　非磁性体層１５３の表側には、転写シート１６１から転写された表面電極１８として、グランド端子ＧＮＤ、入力端子Ｖｉｎ、出力端子Ｖｏｕｔ、フィードバック端子ＦＢ、イネーブル端子ＥＮ、モード端子Ｍｏｄｅ、及びコンデンサ端子Ｃａ、Ｃｂ、Ｃｃ、Ｃｄが設けられている。これらの各端子は、スイッチングＩＣ３２の対応する端子又はチップコンデンサ３３、３４の対応する端子に、はんだ等の導電性接合材を介して接続される。
　非磁性体層１１３の裏側には、引回し用の面内導体Ａ１、Ｂ１、Ｃ１、Ｄ１、Ｅ１が形成されている。面内導体Ａ１、Ｂ１、Ｃ１、Ｄ１、Ｅ１は、積層後の多層基板１０において非磁性体層１１２と非磁性体層１１３との界面に位置する。
　同様に、非磁性体層１５１の裏側には、引回し用の面内導体Ａ２、Ｂ２、Ｃ２、Ｅ２が形成されている。面内導体Ａ２、Ｂ２、Ｃ２、Ｅ２は、積層後の多層基板１０において非磁性体層１５１と磁性体層１４４との界面に位置する。
　同様に、非磁性体層１５３の裏側には、引回し用の面内導体Ａ３、Ｂ３、Ｃ３、Ｃ４、Ｄ２、Ｅ３、Ｆ１が形成されている。面内導体Ａ３、Ｂ３、Ｃ３、Ｃ４、Ｄ２、Ｅ３、Ｆ１は、積層後の多層基板１０において非磁性体層１５３と非磁性体層１５２との界面に位置する。
　磁性体層１２３、１２４、１４１～１４３及び非磁性体層１３１、１３２には、それぞれコイル素子３１を構成するためのループ状の面内導体Ｗ１～Ｗ７が形成されている。面内導体Ｗ１～Ｗ６は、層間導体を介してそれぞれ隣接する面内導体Ｗ２～Ｗ７と接続されている。面内導体Ｗ１、Ｗ７のそれぞれの端部が、コイル素子３１の両端を構成する。
　面内導体Ｗ１の端部は、層間導体及び面内導体Ｃ４を介して、フィードバック端子ＦＢに接続されている。面内導体Ｗ７の端部は、層間導体及び面内導体Ｆ１を介して出力端子Ｖｏｕｔに接続されている。
　フィードバック端子ＦＢは、層間導体及び面内導体Ｃ２、Ｃ１を介して出力端子Ｐｏｕｔに接続されている。また、フィードバック端子ＦＢは、層間導体及び面内導体Ｃ３を介してコンデンサ端子Ｃｄに接続されている。
　グランド端子ＧＮＤは、層間導体及び面内導体Ａ３、Ａ２、Ａ１を介して、グランド端子ＰＧＮＤに接続されている。また、グランド端子ＧＮＤは、層間導体及び面内導体Ａ３を介してコンデンサ端子Ｃｂ、Ｃｃに接続されている。
　入力端子Ｖｉｎは、層間導体及び面内導体Ｂ３、Ｂ２、Ｂ１を介して入力端子Ｐｉｎに接続されている。また、入力端子Ｖｉｎは、層間導体、面内導体Ｂ３を介してコンデンサ端子Ｃａに接続されている。
　モード端子Ｍｏｄｅは、層間導体及び面内導体Ｄ２、Ｄ１を介してモード端子ＰＭｏｄｅに接続されている。
　イネーブル端子ＥＮは、層間導体及び面内導体Ｅ３、Ｅ２、Ｅ１を介してイネーブル端子ＰＥＮに接続されている。
　なお、多層基板１０を構成する各層における導体の配置は、図３の例には限られない。例えば、面内導体１９を隣接する層の対向する主面に配置するなど、適宜の変更が可能である。
　次に、ＤＣ－ＤＣコンバータ１の回路構成について説明する。図４は、本実施の形態に係るＤＣ－ＤＣコンバータ１の回路の一例を示す回路図である。
　同図に示されるように、スイッチングＩＣ３２は、例えばＭＯＳ型ＦＥＴ（Field Effect Transistor：電界効果トランジスタ）等のスイッチ素子３２１、３２２と、当該スイッチ素子３２１、３２２を例えば排他的に導通または非導通とするコントローラ３２３とを有する。なお、スイッチ素子３２２は、ダイオードであってもかまわない。
　このＤＣ－ＤＣコンバータ回路において、スイッチングＩＣ３２の入力端子Ｖｉｎには入力電圧が印加され、スイッチングＩＣ３２の出力端子Ｖｏｕｔからは、コイル素子３１によるインダクタを介して出力電圧が出力される。
　チップコンデンサ３３の一端は、入力端子Ｐｉｎと入力端子Ｖｉｎとの間の入力電圧用電源ラインに接続され、チップコンデンサ３３の他端はグランド端子ＰＧＮＤに接続されている。つまり、チップコンデンサ３３は、スイッチングＩＣ３２内に設けられたスイッチ素子３２１に接続されている。
　チップコンデンサ３４の一端は、出力端子Ｐｏｕｔと出力端子Ｖｏｕｔとの間の出力電圧用電源ラインに接続され、チップコンデンサ３４の他端はグランド端子ＰＧＮＤに接続されている。
　スイッチングＩＣ３２のフィードバック端子ＦＢは、コイル素子３１と出力端子Ｐｏｕｔとの間の出力電圧用電源ラインに接続され、スイッチングＩＣ３２のグランド端子ＧＮＤはグランド端子ＰＧＮＤに接続されている。スイッチングＩＣ３２のイネーブル端子ＥＮはイネーブル端子ＰＥＮに接続され、スイッチングＩＣ３２のモード端子Ｍｏｄｅはモード端子ＰＭｏｄｅに接続されている。 
　このＤＣ－ＤＣコンバータ回路は、入力端子Ｐｉｎに供給された入力電圧を、スイッチングＩＣ３２に内蔵されているスイッチ素子３２１、３２２を所定の周波数にてスイッチングさせ、コイル素子３１とチップコンデンサ３４とにより平滑することにより、所望の出力電圧を出力端子Ｐｏｕｔから出力する。また、スイッチングＩＣ３２は、フィードバック端子ＦＢに入力された出力電圧に基づいて、例えば、スイッチング周波数を一定としてパルス幅を可変するＰＷＭ（Pulse Width Modulation）制御することによって、出力電圧を設定電圧に安定させるように制御する。
　具体的には、このＤＣ－ＤＣコンバータ回路では、スイッチングＩＣ３２により、入力端子Ｐｉｎに供給された入力電圧がコイル素子３１に断続的に印加される。これにより、コイル素子３１は、スイッチ素子３２１の導通期間に入力電圧から磁気エネルギーを蓄積する。また、スイッチ素子３２１の非導通期間には、逆起電力により生じる電圧を、スイッチ素子３２２を介して、入力電圧に重畳せずに出力する。これにより、本実施の形態において、ＤＣ－ＤＣコンバータ回路は、入力電圧よりも低い出力電圧を生成する。
　次に、ＤＣ－ＤＣコンバータ１の効果について、発明者らが本発明に至った経緯に基づいて説明する。
　本発明者らは、比較例に係るＤＣ－ＤＣコンバータの輻射ノイズを測定することにより、輻射ノイズのノイズ源を特定した。比較例に係るＤＣ－ＤＣコンバータは、本実施の形態に係るＤＣ－ＤＣコンバータ１と比べて、磁性体部材３０が設けられていない点が主に異なる。
　図５は、比較例に係るＤＣ－ＤＣコンバータから発生した輻射ノイズの測定結果の一例を示す図である。具体的には、同図の（ａ）は、比較例に係るＤＣ－ＤＣコンバータの上面図であり、同図の（ｂ）は、比較例に係るＤＣ－ＤＣコンバータの出力電流Ｉｏを（i）０ｍＡ、（ii）５００ｍＡ、及び、（iii）１０００ｍＡとした場合の輻射ノイズの強度分布を示す図である。なお、強度分布の値は、４５０ＭＨｚ以上１０００ＭＨｚ以下の周波数におけるピーク値である。
　同図に示されるように、いずれの出力電流においても、同図の（ａ）中のコンデンサ端子Ｃａの位置に相当する同図の（ｂ）中のＸ部において、輻射ノイズの強度が大きくなっていることが分かる。本発明者らは、このような輻射ノイズの強度分布から、コンデンサ端子Ｃａがノイズ源であることを特定した。
　降圧型ＤＣＤＣコンバータにおいて、コンデンサ端子Ｃａがノイズ源となる理由は、例えば次のように考えられる。つまり、コイル素子３１を介してスイッチングＩＣ３２に接続される出力電圧用電源ラインでは、当該コイル素子３１によって電流波形が鈍ることにより輻射ノイズが抑制される。これに対して、コイル素子３１を介さずにスイッチングＩＣ３２に接続される入力電圧用電源ラインでは、電流波形が鈍りにくいため、スイッチングＩＣ３２内のスイッチ素子３２１のスイッチング動作によって、輻射ノイズの発生源となる。よって、入力電圧用電源ラインに接続されるコンデンサ端子Ｃａが輻射ノイズの発生源となると考えられる。
　ここで、輻射ノイズを抑制するためには、多層基板１０の表層にさらに磁性体層を設ける構成が考えられる。しかしながら、本発明者らは、このような構成にすると、表層の磁性体層を貫通する層間導体によって寄生インダクタンスが増加するため、不具合が生じる場合があることに気付いた。
　図６は、比較例に係るＤＣ－ＤＣコンバータ１Ａにおいて、コイル素子４３１～４３４を追加した回路の一例を示す回路図である。
　コイル素子４３１～４３４は、多層基板１０の表層に設けられた磁性体層を貫通する層間導体により増加する寄生インダクタンスの等価回路である。
　具体的には、コイル素子４３１は、入力端子Ｖｉｎとコンデンサ端子Ｃａとを接続するための層間導体２０が、表層の磁性体層を貫通することにより増加する寄生インダクタンスの等価回路である。
　コイル素子４３２は、出力端子Ｖｏｕｔとコンデンサ端子Ｃｄとを接続するための層間導体２０が、表層の磁性体層を貫通することにより増加する寄生インダクタンスの等価回路である。
　コイル素子４３３は、フィードバック配線を構成する層間導体２０が、表層の磁性体層を貫通することにより増加する寄生インダクタンスの等価回路である。より具体的には、コイル素子４３３は、フィードバック端子ＦＢとコイル素子３１の一端とを接続するための層間導体２０により増加する寄生インダクタンスの等価回路である。
　コイル素子４３４は、フィードバック配線を構成する層間導体２０が、表層の磁性体層を貫通することにより増加する寄生インダクタンスの等価回路である。より具体的には、コイル素子４３４は、グランド端子ＧＮＤとグランド端子ＰＧＮＤとを接続するための層間導体２０が、表層の磁性体層を貫通することにより増加する寄生インダクタンスの等価回路である。
　図７は、比較例に係るＤＣ－ＤＣコンバータ１Ａにおいて、コイル素子４３１～４３４の各々を追加した場合の電気特性の一例を示す表であり、例えば、「寄生インダクタンスの挿入位置」が「Ｖｉｎ－Ｃａ（コイル素子４３１）」とは、図６に示すコイル素子４３１が挿入され、他のコイル素子４３２～４３４が挿入されていない構成を指す。
　「電気特性」としては、例えば、出力電圧のレベル、周波数及びリプル等の複数の項目において、全ての項目で正常な出力が得られた場合をＡ、いずれかの項目で正常な出力が得られなかった場合をＢ、いずれの項目でも正常な出力が得られなかった場合をＣとして示す。なお、正常な出力が得られるとは、例えば、測定値が設計値に対して３パーセント程度の許容誤差内に収まる場合を指し、正常な出力が得られないとは許容誤差内に収まらない場合を指す。
　同図に示されるように、グランド配線に寄生インダクタンスが挿入されると、正常な出力が得られないことが分かる。
　このことから、本発明者らは、多層基板１０の表層にさらに磁性体層を設けると、正常な出力が得られないという不具合が生じる場合があることに気付き、上記実施の形態に係るＤＣ－ＤＣコンバータ１の着想を得た。つまり、部分的にチップコンデンサ３３を磁性体部材３０でモールドすることにより、さらに言えば、表面実装部品のうちチップコンデンサのみを磁性体部材３０で覆うことにより、電気特性を維持しつつ、コンデンサ端子Ｃａからの輻射ノイズを低減することを考えた。
　すなわち、本実施の形態に係るＤＣ－ＤＣコンバータ１では、多層基板１０の平面視において、スイッチングＩＣ３２の入力端子Ｖｉｎに接続されたチップコンデンサ３３に対して部分的に設けられたシールド材（本実施の形態では、チップコンデンサ３３をモールドする磁性体部材３０）を設けることにより、輻射ノイズを低減することができる。具体的には、コンデンサ端子Ｃａから輻射されるノイズは、多層基板１０に表面実装されたチップコンデンサ３３から輻射されることとなる。これは、一般的なチップコンデンサでは、積層された複数の内部電極が両端部の外部電極と交互に接続されているため、コンデンサ端子Ｃａからの輻射ノイズが、外部電極及び内部電極を介して、チップコンデンサ３３全体から輻射されるためである。そこで、本実施の形態では、平面視において磁性体部材３０がチップコンデンサ３３をモールドすることにより、ＤＣ－ＤＣコンバータ１からの輻射ノイズを低減することができる。
　特に、本実施の形態では、磁性体部材３０がチップコンデンサ３３の全体をモールドすることにより、輻射ノイズをより低減することができる。すなわち、本実施の形態によれば、いずれの方向についても、輻射ノイズを低減することができる。つまり、ＤＣ－ＤＣコンバータから他の電子回路へのノイズの影響を抑制することができるし、ＤＣ－ＤＣコンバータ内でチップコンデンサからスイッチングＩＣ等の他の部品へのノイズの影響を抑制することができる。
　また、本実施の形態では、磁性体部材３０がスイッチングＩＣ３２をモールドせず、かつ、チップコンデンサ３３の上面から多層基板１０までの高さｈ２がスイッチングＩＣ３２の上面から多層基板１０までの高さｈ１より小さい。これにより、ＤＣ－ＤＣコンバータ１全体の低背化を図りつつ、輻射ノイズを低減することができる。
　具体的には、図２に示されるように、磁性体部材３０がチップコンデンサ３３をモールドすることにより、ＤＣ－ＤＣコンバータ１のチップコンデンサ３３が配置された部分は、モールド前よりも磁性体部材３０の厚みｄだけ厚くなる。しかし、チップコンデンサ３３の上面から多層基板１０までの高さｈ２がスイッチングＩＣ３２の上面から多層基板１０までの高さｈ１より小さいことにより、ＤＣ－ＤＣコンバータ１全体の高背化が抑制される。磁性体部材を含めたチップコンデンサの高さがスイッチングＩＣの高さよりも高くてもよい。磁性体部材は絶縁性であるため、たとえば金属ケースや他の金属部品が多層基板の上面側に位置していたとしても、これらがチップコンデンサと電気的に接触するのを防ぐことができる。
　なお、ＤＣ－ＤＣコンバータ１全体の低背化を図る観点からは、磁性体部材３０の頂点から多層基板１０までの高さが、スイッチングＩＣ３２の上面から多層基板１０までの高さｈ１以下であることが好ましい。
　また、本実施の形態では、チップコンデンサ３３はスイッチングＩＣ３２に設けられたスイッチ素子３２１に接続されている。ここで、スイッチ素子３２１に接続されたチップコンデンサ３３は、スイッチ素子３２１のスイッチング動作による輻射ノイズを特に放射しやすいため、このようなチップコンデンサ３３を磁性体部材３０でモールドすることにより、ＤＣ－ＤＣコンバータ１からの輻射ノイズを効果的に低減することができる。
　また、本実施の形態では、磁性体部材３０が磁性体粉末を含有する樹脂により形成されているため、チップコンデンサ３３を容易にモールドすることができる。
　なお、磁性体部材３０は、さらに、スイッチングＩＣ３２等の他の部品をモールドしてもかまわない。ただし、このような構成にした場合、ＤＣ－ＤＣコンバータ１全体の高さが大きくなったり、磁性体部材３０と多層基板１０との熱膨張係数の違いにより反りが生じたり、スイッチングＩＣ３２等の放熱性が悪化したり、はんだスプラッシュの懸念が高まったりするといった各種不具合が生じる虞がある。このため、ＤＣ－ＤＣコンバータ１の不具合の発生を抑制する観点から、磁性体部材３０は、スイッチングＩＣ３２は覆わないこと、さらには、コイル素子３１を介さずにスイッチングＩＣ３２の入力端子または出力端子に接続されたチップコンデンサ３３のみをモールドすることが好ましい。
　また、本実施の形態では、コイル素子３１が基板（ここでは多層基板１０）に内蔵されているため、ＤＣ－ＤＣコンバータ１の小型化が図られる。
　次に、ＤＣ－ＤＣコンバータ１の製造工程（製造方法）について説明する。
　まず、多層基板１０の各層となるセラミックグリーンシートを準備する。具体的には、磁性体セラミック粉末を含んだスラリーをシート成形することによって磁性体層用セラミックグリーンシートを準備し、非磁性体セラミック粉末を含んだスラリーをシート成形することによって非磁性体層用セラミックグリーンシートを準備する。
　次いで、所定のセラミックグリーンシートにおいて、例えば、図３で示される配置に従って、特定の位置に貫通孔を形成し、当該貫通孔内に導体ペーストを充填して層間導体（ビアホール導体）を形成するとともに、主面上の特定の位置に導体ペーストを印刷して面内導体パターンや表面電極パターンを形成する。貫通孔は、例えばレーザー加工により形成され、面内導体パターンや表面電極パターンは、例えばＡｇ粉末を含んだ導体ペーストのスクリーン印刷によりパターニングされ得る。
　次いで、導体ペーストが配置された複数のセラミックグリーンシートを、位置合わせをして積層・圧着し、未焼成の積層体に一体化した後、一括して焼成する。この焼成により、各グリーンシート中の磁性体セラミック粉末、非磁性体セラミック粉末が焼結するとともに、導体ペースト中のＡｇ粉末が焼結する。
　次に、焼成された積層体の非磁性体層１５３に露出している表面電極１８及び非磁性体層１１１に露出している表面電極１７にめっきが施される。具体的には、無電解めっきにより、ニッケル／金のめっき膜を形成する。その後、表面電極１８にスイッチングＩＣ３２及びチップコンデンサ３３、３４をリフローはんだ付け等により実装する。
　次に、チップコンデンサ３３に対して磁性体部材３０となる磁性体粉末を含有する樹脂ペーストをモールドする。具体的には、当該樹脂を、ディスペンサによるポッティング、または、スクリーン印刷等によって、モールドする。その後、当該樹脂ペーストを、例えば熱硬化または光硬化等により硬化することで、多層基板１０の平面視において、チップコンデンサ３３をモールドする磁性体部材３０を形成する。
　以上のようにして、チップコンデンサ３３が磁性体部材３０によってモールドされたＤＣ－ＤＣコンバータ１が完成する。完成したＤＣ－ＤＣコンバータ１は、下面側の表面電極１７を介して、プリント基板等のマザー基板に実装される。
　なお、上述の製造方法に従って、複数のＤＣ－ＤＣコンバータ１の集合体を作製した後、個々のＤＣ－ＤＣコンバータ１に個片化してもかまわない。
　（実施の形態１の変形例）
　なお、磁性体部材は、多層基板１０の平面視において、当該チップコンデンサ３３をモールドしていればよく、図８Ａ及び図８Ｂに示されるようにチップコンデンサ３３の全体をモールドしていなくてもかまわない。
　図８Ａは、実施の形態１の変形例における磁性体部材３０Ａの構成の一例を示す側面図である。図８Ｂは、実施の形態１の変形例における磁性体部材３０Ｂの構成の他の一例を示す側面図である。
　これらの図に示されるように、磁性体部材３０Ａ、３０Ｂは、側面視において、チップコンデンサ３３の一部をモールドしていなくてもかまわない。つまり、チップコンデンサ３３の側面は、磁性体部材３０Ａ、３０Ｂから露出していてもかまわない。
　一般的に、硬化されることにより磁性体部材を形成する樹脂ペーストは、当該樹脂ペーストの粘度及び磁性体粉末の含有率等によって、モールド形状が影響される場合がある。このため、例えば、粘度の大きい樹脂ペーストによって形成された磁性体部材では、チップコンデンサ３３の上面がモールドされるが、側面の少なくとも一部がモールドされない場合がある。
　このような構成によっても、上記実施の形態１と比べて多少劣るものの、同様の効果が奏される。つまり、磁性体部材３０Ａまたは磁性体部材３０Ｂを有するＤＣ－ＤＣコンバータによれば、輻射ノイズを低減することができる。
　（実施の形態２）
　次に、実施の形態２に係るＤＣ－ＤＣコンバータについて説明する。上記実施の形態１では、スイッチングＩＣに接続されたチップコンデンサを磁性体部材で覆うことにより輻射ノイズが低減されることについて、降圧コンバータの例で説明した。しかし、同様の技術は、昇圧コンバータに適用することもできる。以下では、同様の技術を用いた昇圧コンバータについて説明する。
　図９は、本実施の形態に係るＤＣ－ＤＣコンバータ２の外観の一例を示す斜視図である。図１０は、本実施の形態に係るＤＣ－ＤＣコンバータ２の回路の一例を示す回路図である。
　ＤＣ－ＤＣコンバータ２は、図１のＤＣ－ＤＣコンバータ１と比べて、コイル素子３１が入力側に配置される点、出力電圧用電源ラインに接続されたチップコンデンサ３４が磁性体部材３０でモールドされる点、及び、スイッチングＩＣ５２の構成が異なる。以下では、ＤＣ－ＤＣコンバータ１と共通する事項は適宜説明を省略し、異なる点について主に説明する。
　スイッチングＩＣ５２は、スイッチ素子５２１、５２２、及び、コントローラ５２３を有し、フィードバック端子ＦＢに印加される出力電圧と所望の電圧との差分が縮小するように、入力端子Ｐｉｎに供給された入力電圧をコイル素子３１に断続的に印加する。
　コイル素子３１は、スイッチ素子５２１の導通期間に入力電圧から磁気エネルギーを蓄積する。また、スイッチ素子５２１の非導通期間には、逆起電力により生じる電圧を、スイッチ素子５２２を介して、入力電圧に重畳して出力することで、入力電圧よりも高い出力電圧を生成する。
　本発明者らは、このような構成では、コンデンサ端子Ｃｄがノイズ源であることを特定した。
　コンデンサ端子Ｃｄがノイズ源となる理由は、例えば次のように考えられる。つまり、本実施の形態では、コイル素子３１を介してスイッチングＩＣ５２に接続される入力電圧用電源ラインでは、当該コイル素子３１によって電流波形が鈍ることにより輻射ノイズが抑制される。これに対して、コイル素子３１を介さずにスイッチングＩＣ５２に接続される出力電圧用電源ラインでは、電流波形が鈍りにくいため、スイッチングＩＣ５２内に設けられたスイッチ素子５２２のスイッチング周波数に起因する輻射ノイズの発生源となる。よって、本実施の形態では、出力電圧用電源ラインに接続されるコンデンサ端子Ｃｄが輻射ノイズの発生源となると考えられる。
　また、本発明者らは、このような構成においても、多層基板１０の表層にさらに磁性体層を設けた場合には寄生インダクタンスが増加することにより、不具合が生じる場合があることに気付いた。
　図１１は、比較例に係るＤＣ－ＤＣコンバータ２Ａにおいて、コイル素子６３１～６３４を追加した回路の一例を示す回路図である。
　コイル素子６３１～６３４は、実施の形態１の比較例におけるコイル素子４３１～４３４と同様に、多層基板１０の表層に磁性体層を追加した場合に増加する寄生インダクタンスの等価回路である。
　図１２は、比較例に係るＤＣ－ＤＣコンバータ２Ａにおいて、コイル素子６３１～６３４の各々を追加した場合の電気特性の一例を示す表であり、例えば、「寄生インダクタンスの挿入位置」が「Ｖｉｎ－Ｃａ（コイル素子６３１）」とは、図１１に示すコイル素子６３１を挿入し、他のコイル素子６３２～６３４は挿入していない構成を指す。なお、「電気特性」に示すＡ、Ｂ及びＣの定義は、図７についての説明と同様である。
　同図に示されるように、本比較例についても、実施の形態１の比較例と同様に、寄生インダクタンスが挿入されることにより、正常な出力が得られないことが分かる。
　このことから、本発明者らは、昇圧コンバータについても降圧コンバータと同様に、多層基板１０の表層にさらに磁性体層を設けると正常な出力が得られないという不具合が生じる場合があることに気付き、上記実施の形態に係るＤＣ－ＤＣコンバータ２の着想を得た。
　すなわち、本実施の形態に係るＤＣ－ＤＣコンバータ２では、多層基板１０の平面視において、スイッチングＩＣ５２の出力端子Ｖｏｕｔに接続されたチップコンデンサ３４をモールドする磁性体部材３０を設ける。これにより、本実施の形態に係る昇圧型のＤＣ－ＤＣコンバータ２であっても、実施の形態１に係る降圧型のＤＣ－ＤＣコンバータ１と同様に、輻射ノイズを低減することができる。具体的には、コンデンサ端子Ｃｄから輻射されるノイズは、多層基板１０に表面実装されたチップコンデンサ３４から輻射されるこことなる。そこで、本実施の形態では、平面視において磁性体部材３０がチップコンデンサ３４をモールドすることにより、ＤＣ－ＤＣコンバータ２からの輻射ノイズを低減することができる。
　つまり、降圧型及び昇圧型のいずれのＤＣ－ＤＣコンバータであっても、スイッチングＩＣの入力端子及び出力端子のうちコイル素子３１が接続された端子と異なる端子に接続されたチップコンデンサから輻射ノイズが放射される。そこで、当該チップコンデンサを磁性体部材３０でモールドすることにより、輻射ノイズを低減することができる。
　（その他の変形例）
　以上、本発明の実施の形態及びその変形例に係るＤＣ－ＤＣコンバータについて説明したが、本発明は、個々の実施の形態及びその変形例には限定されない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態及びその変形例に施したものや、異なる実施の形態及びその変形例における構成要素を組み合わせて構築される形態も、本発明の一つ又は複数の態様の範囲内に含まれてもよい。
　例えば、実施の形態２のスイッチ素子５２２は、実施の形態１のスイッチ素子３２２と同様にダイオードであってもかまわない。
　また、スイッチングＩＣ３２は、多層基板１０に表面実装されていなくてもよく、多層基板１０に内蔵されていてもかまわないし、プリント基板等に表面実装またはスルーホール実装されていてもかまわない。また、コイル素子３１は、多層基板１０に内蔵されていなくてもよく、多層基板１０に表面実装されたチップコイル等のディスクリート部品によって構成されていてもかまわないし、プリント基板等に表面実装またはスルーホール実装されていてもかまわない。
　図１３は、その他の変形例におけるＤＣ－ＤＣコンバータの一例を示す斜視図である。なお、同図では、プリント基板のグランド及び配線を構成するパターン導体にドットのハッチングを施している。また、同図には、ＤＣ－ＤＣコンバータに入力電圧を供給するバッテリ６０も図示されている。
　同図に示すＤＣ－ＤＣコンバータは、実施の形態１と同様に降圧型のＤＣ－ＤＣコンバータであるが、コイル素子が内蔵された多層基板１０に代わり、ＦＲ４等のプリント基板７０を有する。コイル素子はプリント基板７０に表面実装されている（図示省略）。プリント基板７０は、スイッチングＩＣ３２の入力端子Ｖｉｎ及び出力端子Ｖｏｕｔのうちコイル素子（不図示）が接続される端子と異なる端子（同図では入力端子Ｖｉｎ）と接続される配線７１を有する。つまり、同図に示す配線７１は、入力端子Ｖｉｎとチップコンデンサ３３とを接続する。
　このような構成においても、磁性体部材３０Ｃがチップコンデンサ３３をモールドすることにより、上記実施の形態と同様の効果が奏される。すなわち、輻射ノイズを低減することができる。
　また、磁性体部材３０Ｃは、さらに、配線７１をモールドすることが好ましい。これにより、輻射ノイズを一層低減することができる。すなわち、スイッチングＩＣ３２の入力端子Ｖｉｎ及び出力端子Ｖｏｕｔのうちコイル素子が接続されない入力電圧用電源ラインである配線７１では、電流波形が鈍りにくいため、実施の形態１におけるコンデンサ端子Ｃａと同様に輻射ノイズの発生源となり得る。そこで、磁性体部材３０Ｃが配線７１をモールドすることにより、輻射ノイズの発生を低減することができる。
　また、上記説明では、チップコンデンサに対して少なくとも部分的に設けられたシールド材として、磁性体部材を例に説明した。しかし、このようなシールド材は、磁性体部材に限らず、例えば金属部材であってもかまわない。このような金属部材としては、例えば、チップコンデンサを覆う金属ケース（好ましくは接地された金属ケース）、または、塗布等によりチップコンデンサを被覆する樹脂材の表面に設けられた金属膜（好ましくは接地された金属膜）等を用いることができる。
　また、上記実施の形態１及び２ならびにその変形例では、シールド材がチップコンデンサのみをモールド（被覆）する構成を例に説明した。しかし、シールド材は、さらに、チップコンデンサ以外の部品及び配線等をモールドしてもよく、例えば、多層基板の表層等に設けられた入力電圧用電源ラインの配線をモールドしてもかまわない。
　また、チップコンデンサをモールドする磁性体部材の形状は特に限定されず、例えば、当該チップコンデンサの上面において、略一定の厚みで形成されていてもかまわないし、上面中央に向かって漸次厚く形成されていてもかまわない。また、チップコンデンサの上面と側面とで同等の厚みで形成されていてもかまわないし、互いに異なる厚みで形成されていてもかまわない。
　また、スイッチングＩＣは、基板に設けられていればよく、基板に表面実装される構成に限られない。例えば、スイッチングＩＣは、基板に内蔵されていてもかまわない。
　また、上記説明では、ＤＣ－ＤＣコンバータは、コイル素子を介してスイッチングＩＣの入力端子または出力端子に接続されるチップコンデンサを有するとして説明した。つまり、ＤＣ－ＤＣコンバータが降圧型の場合には出力側のチップコンデンサ３４を有し、ＤＣ－ＤＣコンバータが昇圧型の場合には入力側のチップコンデンサ３３を有するとして説明した。しかし、ＤＣ－ＤＣコンバータは、このようなコイル素子を介してスイッチングＩＣに接続されるチップコンデンサを有さずに、外付けされる構成であってもかまわない。
　また、降圧型ＤＣ－ＤＣコンバータでは入力側チップコンデンサを磁性体部材でモールドし、昇圧型ＤＣ－ＤＣコンバータでは出力側チップコンデンサを磁性体部材でモールドする例を示したが、昇降圧型ＤＣ－ＤＣコンバータでは、入力側チップコンデンサと出力側チップコンデンサとの両方を磁性体部材でモールドすればよい。
　また、ＤＣ－ＤＣコンバータは、コイル素子を内蔵した多層基板にスイッチングＩＣチップおよびチップコンデンサを実装したモジュール型のデバイスや、プリント配線板にチップコイル、スイッチングＩＣチップおよびチップコンデンサを実装したデバイスの他、スイッチングＩＣチップを内蔵した基板にチップコイルおよびチップコンデンサを実装したモジュール型のデバイスであってもよい。
　本発明は、輻射ノイズが抑制されたＤＣ－ＤＣコンバータとして、携帯情報端末やデジタルカメラなどの電子機器に広く利用できる。
　　１、１Ａ、２、２Ａ　　ＤＣ－ＤＣコンバータ
　　１０　　多層基板
　　１１、１３、１５、１１１～１１３、１３１、１３２、１５１～１５３　　非磁性体層
　　１２、１４、１２１～１２４、１４１～１４５　　磁性体層
　　１７、１８　　表面電極
　　１９　　面内導体
　　２０　　層間導体
　　３０、３０Ａ、３０Ｂ、３０Ｃ　　磁性体部材
　　３１、４３１～４３４、６３１～６３４　　コイル素子
　　３２、５２　　スイッチングＩＣ
　　３３、３４　　チップコンデンサ
　　６０　　バッテリ
　　７０　　プリント基板
　　７１　　配線
　　３２１、３２２、５２１、５２２　　スイッチ素子

Claims (8)

  1. 　基板と、
    　前記基板に設けられ、入力端子及び出力端子を有し、当該入力端子に入力される電圧をスイッチングして当該出力端子から出力するスイッチングＩＣと、
    　前記基板に設けられ、前記入力端子及び前記出力端子のうち一方端子に接続されたコイル素子と、
    　前記基板に表面実装され、前記入力端子及び前記出力端子のうち他方端子に接続されたチップコンデンサと、
    　前記基板の平面視において、前記チップコンデンサに対して少なくとも部分的に設けられたシールド材と
    を有する、ＤＣ－ＤＣコンバータ。
  2. 　前記シールド材は前記チップコンデンサを被覆する磁性体部材である
    　請求項１に記載のＤＣ－ＤＣコンバータ。
  3. 　前記シールド材は、前記チップコンデンサの全体を被覆する
    　請求項２に記載のＤＣ－ＤＣコンバータ。
  4. 　前記基板は、前記入力端子及び前記出力端子の前記他方端子と前記チップコンデンサとを接続する配線を有し、
    　前記シールド材は、さらに、前記平面視において前記配線を被覆する
    　請求項１～３のいずれか１項に記載のＤＣ－ＤＣコンバータ。
  5. 　前記スイッチングＩＣは、前記基板に表面実装され、
    　前記シールド材は、前記スイッチングＩＣを被覆せず、
    　前記チップコンデンサの高さ寸法は、前記スイッチングＩＣの高さ寸法より小さい
    　請求項２～４のいずれか１項に記載のＤＣ－ＤＣコンバータ。
  6. 　前記チップコンデンサは、前記スイッチングＩＣ内に設けられたスイッチ素子に接続されている
    　請求項１～５のいずれか１項に記載のＤＣ－ＤＣコンバータ。
  7. 　前記シールド材は、磁性体粉末を含有する樹脂である
    　請求項１～６のいずれか１項に記載のＤＣ－ＤＣコンバータ。
  8. 　前記コイル素子は前記基板に内蔵されている
    　請求項１～７のいずれか１項に記載のＤＣ－ＤＣコンバータ。
PCT/JP2016/068816 2015-07-06 2016-06-24 Ｄｃ－ｄｃコンバータ WO2017006784A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017527177A JP6274362B2 (ja) 2015-07-06 2016-06-24 Ｄｃ−ｄｃコンバータ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015135352 2015-07-06
JP2015-135352 2015-07-06

Publications (1)

Publication Number Publication Date
WO2017006784A1 true WO2017006784A1 (ja) 2017-01-12

Family

ID=57685602

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/068816 WO2017006784A1 (ja) 2015-07-06 2016-06-24 Ｄｃ－ｄｃコンバータ

Country Status (2)

Country Link
JP (1) JP6274362B2 (ja)
WO (1) WO2017006784A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108738233A (zh) * 2017-04-20 2018-11-02 株式会社村田制作所 印刷布线基板和开关稳压器
WO2018221131A1 (ja) * 2017-06-01 2018-12-06 株式会社村田製作所 電子部品
CN114172364A (zh) * 2020-09-10 2022-03-11 株式会社东芝 电源模块及dc-dc转换器
WO2022163298A1 (ja) * 2021-01-29 2022-08-04 株式会社村田製作所 配線基板
WO2022163299A1 (ja) * 2021-01-29 2022-08-04 株式会社村田製作所 配線基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153988A (ja) * 1994-11-29 1996-06-11 Sony Corp 電磁シールド材及び電磁シールド部品
JPH1140708A (ja) * 1997-07-18 1999-02-12 Hitachi Ltd 半導体装置
JP2001168575A (ja) * 1999-12-08 2001-06-22 Sony Corp 電波吸収体及びその製造方法
JP2012164770A (ja) * 2011-02-04 2012-08-30 Murata Mfg Co Ltd コイル内蔵基板およびそれを備えたｄｃ−ｄｃコンバータモジュール
JP2014124091A (ja) * 2014-04-02 2014-07-03 Murata Mfg Co Ltd Ｄｃ−ｄｃコンバータモジュール

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6028474B2 (ja) * 2012-09-10 2016-11-16 株式会社村田製作所 コンデンサ回路、ｄｃ−ｄｃコンバータ回路、及び直流電源装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153988A (ja) * 1994-11-29 1996-06-11 Sony Corp 電磁シールド材及び電磁シールド部品
JPH1140708A (ja) * 1997-07-18 1999-02-12 Hitachi Ltd 半導体装置
JP2001168575A (ja) * 1999-12-08 2001-06-22 Sony Corp 電波吸収体及びその製造方法
JP2012164770A (ja) * 2011-02-04 2012-08-30 Murata Mfg Co Ltd コイル内蔵基板およびそれを備えたｄｃ−ｄｃコンバータモジュール
JP2014124091A (ja) * 2014-04-02 2014-07-03 Murata Mfg Co Ltd Ｄｃ−ｄｃコンバータモジュール

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108738233A (zh) * 2017-04-20 2018-11-02 株式会社村田制作所 印刷布线基板和开关稳压器
JP2018182222A (ja) * 2017-04-20 2018-11-15 株式会社村田製作所 プリント配線基板およびスイッチングレギュレータ
US10694622B2 (en) 2017-04-20 2020-06-23 Murata Manufacturing Co., Ltd. Printed wiring board and switching regulator
US10952326B2 (en) 2017-04-20 2021-03-16 Murata Manufacturing Co., Ltd. Printed wiring board and switching regulator
CN108738233B (zh) * 2017-04-20 2021-05-25 株式会社村田制作所 印刷布线基板和开关稳压器
WO2018221131A1 (ja) * 2017-06-01 2018-12-06 株式会社村田製作所 電子部品
JPWO2018221131A1 (ja) * 2017-06-01 2019-11-07 株式会社村田製作所 電子部品
US10971456B2 (en) 2017-06-01 2021-04-06 Murata Manufacturing Co., Ltd. Electronic component
CN114172364A (zh) * 2020-09-10 2022-03-11 株式会社东芝 电源模块及dc-dc转换器
WO2022163298A1 (ja) * 2021-01-29 2022-08-04 株式会社村田製作所 配線基板
WO2022163299A1 (ja) * 2021-01-29 2022-08-04 株式会社村田製作所 配線基板

Also Published As

Publication number Publication date
JP6274362B2 (ja) 2018-02-07
JPWO2017006784A1 (ja) 2017-11-09

Similar Documents

Publication Publication Date Title
JP6274362B2 (ja) Ｄｃ−ｄｃコンバータ
JP6361827B2 (ja) Ｄｃ−ｄｃコンバータおよびスイッチングｉｃ
JP5549600B2 (ja) 平板状コイル付きモジュールの製造方法及び平板状コイル付きモジュール
US8153473B2 (en) Module having a stacked passive element and method of forming the same
US9054086B2 (en) Module having a stacked passive element and method of forming the same
US8339802B2 (en) Module having a stacked magnetic device and semiconductor device and method of forming the same
TWI344325B (en) Inductor and electric power supply using it
US8266793B2 (en) Module having a stacked magnetic device and semiconductor device and method of forming the same
US7180397B1 (en) Printed wiring board having edge plating interconnects
JP6432460B2 (ja) Ｄｃ−ｄｃコンバータ
CN109003779B (zh) 功率模块及其制造方法
JP2000331835A (ja) 積層電子部品及び回路モジュール
US20230013938A1 (en) Integrated circuit
US11024702B2 (en) Stacked electronic structure
CN114446592A (zh) 电压调节模块
JP4494384B2 (ja) ハイブリッドｉｃ回路
JP6819668B2 (ja) モジュール部品、モジュール部品の製造方法、及び多層基板
US20190006076A1 (en) Inductor module
EP3432458B1 (en) Power supply module and power supply device
JP6365805B2 (ja) Ｄｃｄｃコンバータモジュールおよびｄｃｄｃコンバータ回路
JP6269541B2 (ja) Ｄｃ−ｄｃコンバータモジュールおよび製造方法
WO2016199629A1 (ja) セラミック多層基板の製造方法、ｄｃ－ｄｃコンバータの製造方法、セラミック多層基板、及びｄｃ－ｄｃコンバータ
RU86833U1 (ru) Многослойная печатная плата
JP4974009B2 (ja) 電子部品

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16821253

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017527177

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16821253

Country of ref document: EP

Kind code of ref document: A1