以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態、製造工程、および製造工程の順序などは、一例であり、本発明を限定する主旨ではない。以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面に示される構成要素の大きさまたは大きさの比は、必ずしも厳密ではない。また、以下の実施の形態において、「接続される」とは、直接接続される場合だけでなく、他の素子等を介して電気的に接続される場合も含まれる。
(実施の形態1)
本実施の形態に係るDC−DCコンバータは、基板に設けられたスイッチングIC及びコイル素子と、当該基板に表面実装されたチップコンデンサと、当該基板の平面視において、チップコンデンサをモールド(被覆)する磁性体部材とを有する。なお、本実施の形態では、基板として、上記コイル素子を内蔵し、かつ、上記スイッチングIC及び上記チップコンデンサが表面実装された多層基板を例に説明する。
図1は、本実施の形態に係るDC−DCコンバータ1の外観の一例を示す斜視図である。図2は、本実施の形態に係るDC−DCコンバータ1の断面構造の一例を概念的に示す図である。以下では、簡明のため、同種の構成要素を同じ模様で示して符号を適宜省略し、また、厳密には別断面にある構成要素を同一図面内に示して説明することがある。
図1及び図2に示されるように、DC−DCコンバータ1は、コイル素子31が内蔵された多層基板10の一方主面に、スイッチングIC32と、チップコンデンサ33、34と、チップコンデンサ33をモールドする磁性体部材30が設けられて構成され、入力直流電力を受け取り安定化された出力直流電力に変換して外部回路に供給する。
以下、DC−DCコンバータ1の各構成要素について説明する。なお、本実施の形態では、DC−DCコンバータ1は降圧コンバータであるが、その詳細な回路構成については後述する。
コイル素子31は、多層基板10に設けられ、スイッチングIC32の入力端子及び出力端子の一方端子に接続されるコイルであり、平滑回路を構成するチョークコイルとして機能する。本実施の形態では、多層基板10に内蔵され、スイッチングIC32の出力端子に接続されている。なお、コイル素子31を内蔵する多層基板10の構成については後述する。
スイッチングIC32は、多層基板10に設けられ、入力端子及び出力端子を有し、当該入力端子に入力される電圧をスイッチングして当該出力端子から出力するICであり、本実施の形態では、ICチップとして、多層基板10に表面実装されている。具体的には、スイッチングIC32は、スイッチング方式のコンバータ回路のスイッチングを制御するためのICである。
チップコンデンサ33、34は、多層基板10に表面実装され、具体的には、チップコンデンサ33はスイッチングIC32の入力端子に接続され、チップコンデンサ34はコイル素子31を介してスイッチングIC32の出力端子に接続されている。つまり、チップコンデンサ33は入力側の平滑コンデンサであり、チップコンデンサ34は出力側の平滑コンデンサである。これらのチップコンデンサは、本実施の形態では積層型セラミックコンデンサであって、断面コの字状の端面電極を有している。
本実施の形態では、チップコンデンサ33は、スイッチングIC32よりも低背である。つまり、チップコンデンサ33の多層基板10と反対側の面は、スイッチングIC32の多層基板10と反対側の面(以下、「上面」と称する)より、多層基板10からの高さが小さい。すなわち、スイッチングIC32の上面から多層基板10までの高さをh1、チップコンデンサ33の上面から多層基板10までの高さをh2とすると、h1>h2を満たす。言い換えると、チップコンデンサ33の高さ寸法は、スイッチングIC32の高さ寸法より小さい。
磁性体部材30は、多層基板10の平面視において(多層基板10の厚さ方向から見て)チップコンデンサ33に対して少なくとも部分的に設けられたシールド材である。つまり、磁性体部材30は、当該平面視において、チップコンデンサ33に重なるように設けられている。言い換えると、チップコンデンサ33の上面の少なくとも一部は、磁性体部材30によって覆われている。
本実施の形態では、磁性体部材30は、当該平面視においてチップコンデンサ33を選択的にモールドする。つまり、磁性体部材30は、チップコンデンサ33の上面の略全体をモールドする。なお、略全体とは、完全に全体でなくてもよく、実質的に全体であればよい。
具体的には、本実施の形態では、磁性体部材30は、チップコンデンサ33の全体をモールドする。つまり、磁性体部材30は、チップコンデンサ33の上面及び全ての側面をモールドする。言い換えると、磁性体部材30は、多層基板10の平面視において、チップコンデンサ33の周囲を囲んでモールドする。すなわち、「チップコンデンサ33の全体をモールドする」とは、チップコンデンサ33の下面(多層基板10側に対向する面)以外の面の略全体をモールドすることである。
また、本実施の形態では、磁性体部材30は、多層基板10に表面実装されたスイッチングIC32及びチップコンデンサ33、34等の部品のうち、チップコンデンサ33のみをモールドし、他の部品をモールドしない。
ここで、「モールドする」とは、被覆する(カバーする)ことであり、例えば、密着して被覆することである。つまり、チップコンデンサ33の磁性体部材30によってモールドされた部分は、磁性体部材30が密着していることにより封止されることとなる。なお、チップコンデンサ33と磁性体部材30とは、磁性体部材30がモールドされた部分の一部において、磁性体部材30の熱収縮等によって密着していない箇所があってもかまわない。つまり、チップコンデンサ33と磁性体部材30との間に空隙があってもかまわない。
磁性体部材30は、例えば、磁性体粉末を含有する樹脂であり、樹脂中に当該磁性体粉末が分散されている。磁性体粉末には、例えば、酸化鉄を主成分とし、亜鉛、ニッケル及び銅のうち少なくとも1つ以上を含むフェライト粉末が用いられ得る。樹脂には、例えば、リフロー温度以下で硬化する熱硬化性樹脂または紫外線硬化樹脂等が用いられ得る。
次に、多層基板10の構成について説明する。
多層基板10は、非磁性体層11、磁性体層12、非磁性体層13、磁性体層14、及び非磁性体層15をこの順に積層して構成される。非磁性体層11、15は、多層基板10の一方主面の表層及び他方主面の表層としてそれぞれ形成され、多層基板10において露出している。
なお、多層基板10は、一方主面の表層及び他方主面の表層が、非磁性体層11、15の各々に代わり磁性体層によって構成されていてもかまわない。ただし、一般的に、非磁性体層は、磁性体層と比べて、熱膨張係数が小さく、かつ、配線等を形成する導体のインダクタンスを抑制することができる。このため、機械的強度の向上、及び、DC−DCコンバータ回路を形成するための各種の導体の低インダクタンス化を図る観点から、多層基板10の両側表層に非磁性体層11、15を形成することが好ましい。
図2の例では、非磁性体層11は、非磁性体層111〜113を積層してなり、磁性体層12は、磁性体層121〜124を積層してなり、非磁性体層13は、非磁性体層131、132を積層してなる。また、磁性体層14は、磁性体層141〜144を積層してなり、非磁性体層15は、非磁性体層151〜153を積層してなる。
また、多層基板10には、コイル素子31を含むDC−DCコンバータ回路を形成するための各種の導体が設けられる。当該導体には、DC−DCコンバータ1をプリント基板等のマザー基板に実装するための表面電極17、スイッチングIC32やチップコンデンサ33、34を多層基板10に実装するための表面電極18、各磁性体層や各非磁性体層の主面に沿って形成された面内導体19、及び、各磁性体層や各非磁性体層を厚み方向に貫通して形成された層間導体20が含まれる。
非磁性体層11、13、15は、例えば、低透磁率又は非磁性のセラミックス基材で構成される。磁性体層12、14は、例えば、非磁性体層11、13、15と比べて透磁率が大きい磁性セラミックス基材で構成される。非磁性体層11、13、15を構成する各非磁性体層、及び磁性体層12、14を構成する各磁性体層を、基材層と総称する。
磁性セラミックスには、例えば、磁性フェライトセラミックスが用いられる。具体的には、酸化鉄を主成分とし、亜鉛、ニッケル及び銅のうち少なくとも1つ以上を含むフェライトが用いられ得る。また、非磁性のセラミックスには、例えば、非磁性フェライトセラミックスやアルミナを主成分とするアルミナセラミックスが用いられ得る。
表面電極17、18、面内導体19及び層間導体20には、例えば、銀を主成分とする金属又は合金が用いられ得る。表面電極17、18には、例えば、ニッケル、パラジウム、又は金によるめっきが施されていてもよい。
多層基板10の各層を構成する磁性フェライトセラミックスと非磁性フェライトセラミックスはいわゆるLTCCセラミックス(Low Temperature Co-fired Ceramics)であり、多層基板10の焼成温度が銀の融点以下であって、導体に銀を用いることが可能になる。抵抗率の低い銀を用いて面内導体19及び層間導体20を構成することで、損失が少なく電力効率などの回路特性に優れたDC−DCコンバータ回路が形成される。特に、導体に銀を用いることで、例えば大気などの酸化性雰囲気下で多層基板10を焼成できる。
図3は、多層基板10を構成する各層に設けられる導体の配置の一例を示す上面図である。図3では、積層の順に、非磁性体層111〜113、磁性体層121〜124、非磁性体層131、132、磁性体層141〜144、及び非磁性体層151〜153での導体の配置、並びに、転写シート161から非磁性体層153に転写される導体の配置が示されている。図3に示す導体の配置は、後述するDC−DCコンバータ1の回路(図4を参照)と対応する。
多層基板10は、例えば、図3の配置に従って、導体が形成される予定位置に導体ペーストを配置した非磁性又は磁性の複数のセラミックグリーンシートを準備し、積層の順に重ねて未焼成積層体ブロックに一体化し、さらに、当該未焼成積層体ブロックに転写シート161から表面電極18となる導体を転写した後、当該未焼成積層体ブロックを一括して焼成することにより形成される。
以下の説明では、各層の一方主面及び他方主面のうち、積層の順で下側を裏側、上側を表側と表記することがある。
非磁性体層111の裏側には、表面電極17として、グランド端子PGND、入力端子Pin、出力端子Pout、イネーブル端子PEN及びモード端子PModeが設けられている。これらの各端子は、マザー基板の対応する端子に、はんだ等の導電性接合材を介して接続される。
非磁性体層153の表側には、転写シート161から転写された表面電極18として、グランド端子GND、入力端子Vin、出力端子Vout、フィードバック端子FB、イネーブル端子EN、モード端子Mode、及びコンデンサ端子Ca、Cb、Cc、Cdが設けられている。これらの各端子は、スイッチングIC32の対応する端子又はチップコンデンサ33、34の対応する端子に、はんだ等の導電性接合材を介して接続される。
非磁性体層113の裏側には、引回し用の面内導体A1、B1、C1、D1、E1が形成されている。面内導体A1、B1、C1、D1、E1は、積層後の多層基板10において非磁性体層112と非磁性体層113との界面に位置する。
同様に、非磁性体層151の裏側には、引回し用の面内導体A2、B2、C2、E2が形成されている。面内導体A2、B2、C2、E2は、積層後の多層基板10において非磁性体層151と磁性体層144との界面に位置する。
同様に、非磁性体層153の裏側には、引回し用の面内導体A3、B3、C3、C4、D2、E3、F1が形成されている。面内導体A3、B3、C3、C4、D2、E3、F1は、積層後の多層基板10において非磁性体層153と非磁性体層152との界面に位置する。
磁性体層123、124、141〜143及び非磁性体層131、132には、それぞれコイル素子31を構成するためのループ状の面内導体W1〜W7が形成されている。面内導体W1〜W6は、層間導体を介してそれぞれ隣接する面内導体W2〜W7と接続されている。面内導体W1、W7のそれぞれの端部が、コイル素子31の両端を構成する。
面内導体W1の端部は、層間導体及び面内導体C4を介して、フィードバック端子FBに接続されている。面内導体W7の端部は、層間導体及び面内導体F1を介して出力端子Voutに接続されている。
フィードバック端子FBは、層間導体及び面内導体C2、C1を介して出力端子Poutに接続されている。また、フィードバック端子FBは、層間導体及び面内導体C3を介してコンデンサ端子Cdに接続されている。
グランド端子GNDは、層間導体及び面内導体A3、A2、A1を介して、グランド端子PGNDに接続されている。また、グランド端子GNDは、層間導体及び面内導体A3を介してコンデンサ端子Cb、Ccに接続されている。
入力端子Vinは、層間導体及び面内導体B3、B2、B1を介して入力端子Pinに接続されている。また、入力端子Vinは、層間導体、面内導体B3を介してコンデンサ端子Caに接続されている。
モード端子Modeは、層間導体及び面内導体D2、D1を介してモード端子PModeに接続されている。
イネーブル端子ENは、層間導体及び面内導体E3、E2、E1を介してイネーブル端子PENに接続されている。
なお、多層基板10を構成する各層における導体の配置は、図3の例には限られない。例えば、面内導体19を隣接する層の対向する主面に配置するなど、適宜の変更が可能である。
次に、DC−DCコンバータ1の回路構成について説明する。図4は、本実施の形態に係るDC−DCコンバータ1の回路の一例を示す回路図である。
同図に示されるように、スイッチングIC32は、例えばMOS型FET(Field Effect Transistor:電界効果トランジスタ)等のスイッチ素子321、322と、当該スイッチ素子321、322を例えば排他的に導通または非導通とするコントローラ323とを有する。なお、スイッチ素子322は、ダイオードであってもかまわない。
このDC−DCコンバータ回路において、スイッチングIC32の入力端子Vinには入力電圧が印加され、スイッチングIC32の出力端子Voutからは、コイル素子31によるインダクタを介して出力電圧が出力される。
チップコンデンサ33の一端は、入力端子Pinと入力端子Vinとの間の入力電圧用電源ラインに接続され、チップコンデンサ33の他端はグランド端子PGNDに接続されている。つまり、チップコンデンサ33は、スイッチングIC32内に設けられたスイッチ素子321に接続されている。
チップコンデンサ34の一端は、出力端子Poutと出力端子Voutとの間の出力電圧用電源ラインに接続され、チップコンデンサ34の他端はグランド端子PGNDに接続されている。
スイッチングIC32のフィードバック端子FBは、コイル素子31と出力端子Poutとの間の出力電圧用電源ラインに接続され、スイッチングIC32のグランド端子GNDはグランド端子PGNDに接続されている。スイッチングIC32のイネーブル端子ENはイネーブル端子PENに接続され、スイッチングIC32のモード端子Modeはモード端子PModeに接続されている。
このDC−DCコンバータ回路は、入力端子Pinに供給された入力電圧を、スイッチングIC32に内蔵されているスイッチ素子321、322を所定の周波数にてスイッチングさせ、コイル素子31とチップコンデンサ34とにより平滑することにより、所望の出力電圧を出力端子Poutから出力する。また、スイッチングIC32は、フィードバック端子FBに入力された出力電圧に基づいて、例えば、スイッチング周波数を一定としてパルス幅を可変するPWM(Pulse Width Modulation)制御することによって、出力電圧を設定電圧に安定させるように制御する。
具体的には、このDC−DCコンバータ回路では、スイッチングIC32により、入力端子Pinに供給された入力電圧がコイル素子31に断続的に印加される。これにより、コイル素子31は、スイッチ素子321の導通期間に入力電圧から磁気エネルギーを蓄積する。また、スイッチ素子321の非導通期間には、逆起電力により生じる電圧を、スイッチ素子322を介して、入力電圧に重畳せずに出力する。これにより、本実施の形態において、DC−DCコンバータ回路は、入力電圧よりも低い出力電圧を生成する。
次に、DC−DCコンバータ1の効果について、発明者らが本発明に至った経緯に基づいて説明する。
本発明者らは、比較例に係るDC−DCコンバータの輻射ノイズを測定することにより、輻射ノイズのノイズ源を特定した。比較例に係るDC−DCコンバータは、本実施の形態に係るDC−DCコンバータ1と比べて、磁性体部材30が設けられていない点が主に異なる。
図5は、比較例に係るDC−DCコンバータから発生した輻射ノイズの測定結果の一例を示す図である。具体的には、同図の(a)は、比較例に係るDC−DCコンバータの上面図であり、同図の(b)は、比較例に係るDC−DCコンバータの出力電流Ioを(i)0mA、(ii)500mA、及び、(iii)1000mAとした場合の輻射ノイズの強度分布を示す図である。なお、強度分布の値は、450MHz以上1000MHz以下の周波数におけるピーク値である。
同図に示されるように、いずれの出力電流においても、同図の(a)中のコンデンサ端子Caの位置に相当する同図の(b)中のX部において、輻射ノイズの強度が大きくなっていることが分かる。本発明者らは、このような輻射ノイズの強度分布から、コンデンサ端子Caがノイズ源であることを特定した。
降圧型DCDCコンバータにおいて、コンデンサ端子Caがノイズ源となる理由は、例えば次のように考えられる。つまり、コイル素子31を介してスイッチングIC32に接続される出力電圧用電源ラインでは、当該コイル素子31によって電流波形が鈍ることにより輻射ノイズが抑制される。これに対して、コイル素子31を介さずにスイッチングIC32に接続される入力電圧用電源ラインでは、電流波形が鈍りにくいため、スイッチングIC32内のスイッチ素子321のスイッチング動作によって、輻射ノイズの発生源となる。よって、入力電圧用電源ラインに接続されるコンデンサ端子Caが輻射ノイズの発生源となると考えられる。
ここで、輻射ノイズを抑制するためには、多層基板10の表層にさらに磁性体層を設ける構成が考えられる。しかしながら、本発明者らは、このような構成にすると、表層の磁性体層を貫通する層間導体によって寄生インダクタンスが増加するため、不具合が生じる場合があることに気付いた。
図6は、比較例に係るDC−DCコンバータ1Aにおいて、コイル素子431〜434を追加した回路の一例を示す回路図である。
コイル素子431〜434は、多層基板10の表層に設けられた磁性体層を貫通する層間導体により増加する寄生インダクタンスの等価回路である。
具体的には、コイル素子431は、入力端子Vinとコンデンサ端子Caとを接続するための層間導体20が、表層の磁性体層を貫通することにより増加する寄生インダクタンスの等価回路である。
コイル素子432は、出力端子Voutとコンデンサ端子Cdとを接続するための層間導体20が、表層の磁性体層を貫通することにより増加する寄生インダクタンスの等価回路である。
コイル素子433は、フィードバック配線を構成する層間導体20が、表層の磁性体層を貫通することにより増加する寄生インダクタンスの等価回路である。より具体的には、コイル素子433は、フィードバック端子FBとコイル素子31の一端とを接続するための層間導体20により増加する寄生インダクタンスの等価回路である。
コイル素子434は、フィードバック配線を構成する層間導体20が、表層の磁性体層を貫通することにより増加する寄生インダクタンスの等価回路である。より具体的には、コイル素子434は、グランド端子GNDとグランド端子PGNDとを接続するための層間導体20が、表層の磁性体層を貫通することにより増加する寄生インダクタンスの等価回路である。
図7は、比較例に係るDC−DCコンバータ1Aにおいて、コイル素子431〜434の各々を追加した場合の電気特性の一例を示す表であり、例えば、「寄生インダクタンスの挿入位置」が「Vin−Ca(コイル素子431)」とは、図6に示すコイル素子431が挿入され、他のコイル素子432〜434が挿入されていない構成を指す。
「電気特性」としては、例えば、出力電圧のレベル、周波数及びリプル等の複数の項目において、全ての項目で正常な出力が得られた場合をA、いずれかの項目で正常な出力が得られなかった場合をB、いずれの項目でも正常な出力が得られなかった場合をCとして示す。なお、正常な出力が得られるとは、例えば、測定値が設計値に対して3パーセント程度の許容誤差内に収まる場合を指し、正常な出力が得られないとは許容誤差内に収まらない場合を指す。
同図に示されるように、入力端子Vinとコンデンサ端子Caとを接続する配線に寄生インダクタンスが挿入されると、正常な出力が得られない(電気特性がCとなる)ことが分かる。
このことから、本発明者らは、多層基板10の表層にさらに磁性体層を設けると、正常な出力が得られないという不具合が生じる場合があることに気付き、上記実施の形態に係るDC−DCコンバータ1の着想を得た。つまり、部分的にチップコンデンサ33を磁性体部材30でモールドすることにより、さらに言えば、表面実装部品のうちチップコンデンサのみを磁性体部材30で覆うことにより、電気特性を維持しつつ、コンデンサ端子Caからの輻射ノイズを低減することを考えた。
すなわち、本実施の形態に係るDC−DCコンバータ1では、多層基板10の平面視において、スイッチングIC32の入力端子Vinに接続されたチップコンデンサ33に対して部分的に設けられたシールド材(本実施の形態では、チップコンデンサ33をモールドする磁性体部材30)を設けることにより、輻射ノイズを低減することができる。具体的には、コンデンサ端子Caから輻射されるノイズは、多層基板10に表面実装されたチップコンデンサ33から輻射されることとなる。これは、一般的なチップコンデンサでは、積層された複数の内部電極が両端部の外部電極と交互に接続されているため、コンデンサ端子Caからの輻射ノイズが、外部電極及び内部電極を介して、チップコンデンサ33全体から輻射されるためである。そこで、本実施の形態では、平面視において磁性体部材30がチップコンデンサ33をモールドすることにより、DC−DCコンバータ1からの輻射ノイズを低減することができる。
特に、本実施の形態では、磁性体部材30がチップコンデンサ33の全体をモールドすることにより、輻射ノイズをより低減することができる。すなわち、本実施の形態によれば、いずれの方向についても、輻射ノイズを低減することができる。つまり、DC−DCコンバータから他の電子回路へのノイズの影響を抑制することができるし、DC−DCコンバータ内でチップコンデンサからスイッチングIC等の他の部品へのノイズの影響を抑制することができる。
また、本実施の形態では、磁性体部材30がスイッチングIC32をモールドせず、かつ、チップコンデンサ33の上面から多層基板10までの高さh2がスイッチングIC32の上面から多層基板10までの高さh1より小さい。これにより、DC−DCコンバータ1全体の低背化を図りつつ、輻射ノイズを低減することができる。
具体的には、図2に示されるように、磁性体部材30がチップコンデンサ33をモールドすることにより、DC−DCコンバータ1のチップコンデンサ33が配置された部分は、モールド前よりも磁性体部材30の厚みdだけ厚くなる。しかし、チップコンデンサ33の上面から多層基板10までの高さh2がスイッチングIC32の上面から多層基板10までの高さh1より小さいことにより、DC−DCコンバータ1全体の高背化が抑制される。磁性体部材を含めたチップコンデンサの高さがスイッチングICの高さよりも高くてもよい。磁性体部材は絶縁性であるため、たとえば金属ケースや他の金属部品が多層基板の上面側に位置していたとしても、これらがチップコンデンサと電気的に接触するのを防ぐことができる。
なお、DC−DCコンバータ1全体の低背化を図る観点からは、磁性体部材30の頂点から多層基板10までの高さが、スイッチングIC32の上面から多層基板10までの高さh1以下であることが好ましい。
また、本実施の形態では、チップコンデンサ33はスイッチングIC32に設けられたスイッチ素子321に接続されている。ここで、スイッチ素子321に接続されたチップコンデンサ33は、スイッチ素子321のスイッチング動作による輻射ノイズを特に放射しやすいため、このようなチップコンデンサ33を磁性体部材30でモールドすることにより、DC−DCコンバータ1からの輻射ノイズを効果的に低減することができる。
また、本実施の形態では、磁性体部材30が磁性体粉末を含有する樹脂により形成されているため、チップコンデンサ33を容易にモールドすることができる。
なお、磁性体部材30は、さらに、スイッチングIC32等の他の部品をモールドしてもかまわない。ただし、このような構成にした場合、DC−DCコンバータ1全体の高さが大きくなったり、磁性体部材30と多層基板10との熱膨張係数の違いにより反りが生じたり、スイッチングIC32等の放熱性が悪化したり、はんだスプラッシュの懸念が高まったりするといった各種不具合が生じる虞がある。このため、DC−DCコンバータ1の不具合の発生を抑制する観点から、磁性体部材30は、スイッチングIC32は覆わないこと、さらには、コイル素子31を介さずにスイッチングIC32の入力端子または出力端子に接続されたチップコンデンサ33のみをモールドすることが好ましい。
また、本実施の形態では、コイル素子31が基板(ここでは多層基板10)に内蔵されているため、DC−DCコンバータ1の小型化が図られる。
次に、DC−DCコンバータ1の製造工程(製造方法)について説明する。
まず、多層基板10の各層となるセラミックグリーンシートを準備する。具体的には、磁性体セラミック粉末を含んだスラリーをシート成形することによって磁性体層用セラミックグリーンシートを準備し、非磁性体セラミック粉末を含んだスラリーをシート成形することによって非磁性体層用セラミックグリーンシートを準備する。
次いで、所定のセラミックグリーンシートにおいて、例えば、図3で示される配置に従って、特定の位置に貫通孔を形成し、当該貫通孔内に導体ペーストを充填して層間導体(ビアホール導体)を形成するとともに、主面上の特定の位置に導体ペーストを印刷して面内導体パターンや表面電極パターンを形成する。貫通孔は、例えばレーザー加工により形成され、面内導体パターンや表面電極パターンは、例えばAg粉末を含んだ導体ペーストのスクリーン印刷によりパターニングされ得る。
次いで、導体ペーストが配置された複数のセラミックグリーンシートを、位置合わせをして積層・圧着し、未焼成の積層体に一体化した後、一括して焼成する。この焼成により、各グリーンシート中の磁性体セラミック粉末、非磁性体セラミック粉末が焼結するとともに、導体ペースト中のAg粉末が焼結する。
次に、焼成された積層体の非磁性体層153に露出している表面電極18及び非磁性体層111に露出している表面電極17にめっきが施される。具体的には、無電解めっきにより、ニッケル/金のめっき膜を形成する。その後、表面電極18にスイッチングIC32及びチップコンデンサ33、34をリフローはんだ付け等により実装する。
次に、チップコンデンサ33に対して磁性体部材30となる磁性体粉末を含有する樹脂ペーストをモールドする。具体的には、当該樹脂を、ディスペンサによるポッティング、または、スクリーン印刷等によって、モールドする。その後、当該樹脂ペーストを、例えば熱硬化または光硬化等により硬化することで、多層基板10の平面視において、チップコンデンサ33をモールドする磁性体部材30を形成する。
以上のようにして、チップコンデンサ33が磁性体部材30によってモールドされたDC−DCコンバータ1が完成する。完成したDC−DCコンバータ1は、下面側の表面電極17を介して、プリント基板等のマザー基板に実装される。
なお、上述の製造方法に従って、複数のDC−DCコンバータ1の集合体を作製した後、個々のDC−DCコンバータ1に個片化してもかまわない。
(実施の形態1の変形例)
なお、磁性体部材は、多層基板10の平面視において、当該チップコンデンサ33をモールドしていればよく、図8A及び図8Bに示されるようにチップコンデンサ33の全体をモールドしていなくてもかまわない。
図8Aは、実施の形態1の変形例における磁性体部材30Aの構成の一例を示す側面図である。図8Bは、実施の形態1の変形例における磁性体部材30Bの構成の他の一例を示す側面図である。
これらの図に示されるように、磁性体部材30A、30Bは、側面視において、チップコンデンサ33の一部をモールドしていなくてもかまわない。つまり、チップコンデンサ33の側面は、磁性体部材30A、30Bから露出していてもかまわない。
一般的に、硬化されることにより磁性体部材を形成する樹脂ペーストは、当該樹脂ペーストの粘度及び磁性体粉末の含有率等によって、モールド形状が影響される場合がある。このため、例えば、粘度の大きい樹脂ペーストによって形成された磁性体部材では、チップコンデンサ33の上面がモールドされるが、側面の少なくとも一部がモールドされない場合がある。
このような構成によっても、上記実施の形態1と比べて多少劣るものの、同様の効果が奏される。つまり、磁性体部材30Aまたは磁性体部材30Bを有するDC−DCコンバータによれば、輻射ノイズを低減することができる。
(実施の形態2)
次に、実施の形態2に係るDC−DCコンバータについて説明する。上記実施の形態1では、スイッチングICに接続されたチップコンデンサを磁性体部材で覆うことにより輻射ノイズが低減されることについて、降圧コンバータの例で説明した。しかし、同様の技術は、昇圧コンバータに適用することもできる。以下では、同様の技術を用いた昇圧コンバータについて説明する。
図9は、本実施の形態に係るDC−DCコンバータ2の外観の一例を示す斜視図である。図10は、本実施の形態に係るDC−DCコンバータ2の回路の一例を示す回路図である。
DC−DCコンバータ2は、図1のDC−DCコンバータ1と比べて、コイル素子31が入力側に配置される点、出力電圧用電源ラインに接続されたチップコンデンサ34が磁性体部材30でモールドされる点、及び、スイッチングIC52の構成が異なる。以下では、DC−DCコンバータ1と共通する事項は適宜説明を省略し、異なる点について主に説明する。
スイッチングIC52は、スイッチ素子521、522、及び、コントローラ523を有し、フィードバック端子FBに印加される出力電圧と所望の電圧との差分が縮小するように、入力端子Pinに供給された入力電圧をコイル素子31に断続的に印加する。
コイル素子31は、スイッチ素子521の導通期間に入力電圧から磁気エネルギーを蓄積する。また、スイッチ素子521の非導通期間には、逆起電力により生じる電圧を、スイッチ素子522を介して、入力電圧に重畳して出力することで、入力電圧よりも高い出力電圧を生成する。
本発明者らは、このような構成では、コンデンサ端子Cdがノイズ源であることを特定した。
コンデンサ端子Cdがノイズ源となる理由は、例えば次のように考えられる。つまり、本実施の形態では、コイル素子31を介してスイッチングIC52に接続される入力電圧用電源ラインでは、当該コイル素子31によって電流波形が鈍ることにより輻射ノイズが抑制される。これに対して、コイル素子31を介さずにスイッチングIC52に接続される出力電圧用電源ラインでは、電流波形が鈍りにくいため、スイッチングIC52内に設けられたスイッチ素子522のスイッチング周波数に起因する輻射ノイズの発生源となる。よって、本実施の形態では、出力電圧用電源ラインに接続されるコンデンサ端子Cdが輻射ノイズの発生源となると考えられる。
また、本発明者らは、このような構成においても、多層基板10の表層にさらに磁性体層を設けた場合には寄生インダクタンスが増加することにより、不具合が生じる場合があることに気付いた。
図11は、比較例に係るDC−DCコンバータ2Aにおいて、コイル素子631〜634を追加した回路の一例を示す回路図である。
コイル素子631〜634は、実施の形態1の比較例におけるコイル素子431〜434と同様に、多層基板10の表層に磁性体層を追加した場合に増加する寄生インダクタンスの等価回路である。
図12は、比較例に係るDC−DCコンバータ2Aにおいて、コイル素子631〜634の各々を追加した場合の電気特性の一例を示す表であり、例えば、「寄生インダクタンスの挿入位置」が「Vin−Ca(コイル素子631)」とは、図11に示すコイル素子631を挿入し、他のコイル素子632〜634は挿入していない構成を指す。なお、「電気特性」に示すA、B及びCの定義は、図7についての説明と同様である。
同図に示されるように、本比較例についても、実施の形態1の比較例と同様に、出力端子Voutとコンデンサ端子Cdとを接続する配線、フィードバック配線、およびグランド配線のいずれかに寄生インダクタンスが挿入されることにより、正常な出力が得られない(電気特性がBまたはCとなる)ことが分かる。
このことから、本発明者らは、昇圧コンバータについても降圧コンバータと同様に、多層基板10の表層にさらに磁性体層を設けると正常な出力が得られないという不具合が生じる場合があることに気付き、上記実施の形態に係るDC−DCコンバータ2の着想を得た。
すなわち、本実施の形態に係るDC−DCコンバータ2では、多層基板10の平面視において、スイッチングIC52の出力端子Voutに接続されたチップコンデンサ34をモールドする磁性体部材30を設ける。これにより、本実施の形態に係る昇圧型のDC−DCコンバータ2であっても、実施の形態1に係る降圧型のDC−DCコンバータ1と同様に、輻射ノイズを低減することができる。具体的には、コンデンサ端子Cdから輻射されるノイズは、多層基板10に表面実装されたチップコンデンサ34から輻射されるこことなる。そこで、本実施の形態では、平面視において磁性体部材30がチップコンデンサ34をモールドすることにより、DC−DCコンバータ2からの輻射ノイズを低減することができる。
つまり、降圧型及び昇圧型のいずれのDC−DCコンバータであっても、スイッチングICの入力端子及び出力端子のうちコイル素子31が接続された端子と異なる端子に接続されたチップコンデンサから輻射ノイズが放射される。そこで、当該チップコンデンサを磁性体部材30でモールドすることにより、輻射ノイズを低減することができる。
(その他の変形例)
以上、本発明の実施の形態及びその変形例に係るDC−DCコンバータについて説明したが、本発明は、個々の実施の形態及びその変形例には限定されない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態及びその変形例に施したものや、異なる実施の形態及びその変形例における構成要素を組み合わせて構築される形態も、本発明の一つ又は複数の態様の範囲内に含まれてもよい。
例えば、実施の形態2のスイッチ素子522は、実施の形態1のスイッチ素子322と同様にダイオードであってもかまわない。
また、スイッチングIC32は、多層基板10に表面実装されていなくてもよく、多層基板10に内蔵されていてもかまわないし、プリント基板等に表面実装またはスルーホール実装されていてもかまわない。また、コイル素子31は、多層基板10に内蔵されていなくてもよく、多層基板10に表面実装されたチップコイル等のディスクリート部品によって構成されていてもかまわないし、プリント基板等に表面実装またはスルーホール実装されていてもかまわない。
図13は、その他の変形例におけるDC−DCコンバータの一例を示す斜視図である。なお、同図では、プリント基板のグランド及び配線を構成するパターン導体にドットのハッチングを施している。また、同図には、DC−DCコンバータに入力電圧を供給するバッテリ60も図示されている。
同図に示すDC−DCコンバータは、実施の形態1と同様に降圧型のDC−DCコンバータであるが、コイル素子が内蔵された多層基板10に代わり、FR4等のプリント基板70を有する。コイル素子はプリント基板70に表面実装されている(図示省略)。プリント基板70は、スイッチングIC32の入力端子Vin及び出力端子Voutのうちコイル素子(不図示)が接続される端子と異なる端子(同図では入力端子Vin)と接続される配線71を有する。つまり、同図に示す配線71は、入力端子Vinとチップコンデンサ33とを接続する。
このような構成においても、磁性体部材30Cがチップコンデンサ33をモールドすることにより、上記実施の形態と同様の効果が奏される。すなわち、輻射ノイズを低減することができる。
また、磁性体部材30Cは、さらに、配線71をモールドすることが好ましい。これにより、輻射ノイズを一層低減することができる。すなわち、スイッチングIC32の入力端子Vin及び出力端子Voutのうちコイル素子が接続されない入力電圧用電源ラインである配線71では、電流波形が鈍りにくいため、実施の形態1におけるコンデンサ端子Caと同様に輻射ノイズの発生源となり得る。そこで、磁性体部材30Cが配線71をモールドすることにより、輻射ノイズの発生を低減することができる。
また、上記説明では、チップコンデンサに対して少なくとも部分的に設けられたシールド材として、磁性体部材を例に説明した。しかし、このようなシールド材は、磁性体部材に限らず、例えば金属部材であってもかまわない。このような金属部材としては、例えば、チップコンデンサを覆う金属ケース(好ましくは接地された金属ケース)、または、塗布等によりチップコンデンサを被覆する樹脂材の表面に設けられた金属膜(好ましくは接地された金属膜)等を用いることができる。
また、上記実施の形態1及び2ならびにその変形例では、シールド材がチップコンデンサのみをモールド(被覆)する構成を例に説明した。しかし、シールド材は、さらに、チップコンデンサ以外の部品及び配線等をモールドしてもよく、例えば、多層基板の表層等に設けられた入力電圧用電源ラインの配線をモールドしてもかまわない。
また、チップコンデンサをモールドする磁性体部材の形状は特に限定されず、例えば、当該チップコンデンサの上面において、略一定の厚みで形成されていてもかまわないし、上面中央に向かって漸次厚く形成されていてもかまわない。また、チップコンデンサの上面と側面とで同等の厚みで形成されていてもかまわないし、互いに異なる厚みで形成されていてもかまわない。
また、スイッチングICは、基板に設けられていればよく、基板に表面実装される構成に限られない。例えば、スイッチングICは、基板に内蔵されていてもかまわない。
また、上記説明では、DC−DCコンバータは、コイル素子を介してスイッチングICの入力端子または出力端子に接続されるチップコンデンサを有するとして説明した。つまり、DC−DCコンバータが降圧型の場合には出力側のチップコンデンサ34を有し、DC−DCコンバータが昇圧型の場合には入力側のチップコンデンサ33を有するとして説明した。しかし、DC−DCコンバータは、このようなコイル素子を介してスイッチングICに接続されるチップコンデンサを有さずに、外付けされる構成であってもかまわない。
また、降圧型DC−DCコンバータでは入力側チップコンデンサを磁性体部材でモールドし、昇圧型DC−DCコンバータでは出力側チップコンデンサを磁性体部材でモールドする例を示したが、昇降圧型DC−DCコンバータでは、入力側チップコンデンサと出力側チップコンデンサとの両方を磁性体部材でモールドすればよい。
また、DC−DCコンバータは、コイル素子を内蔵した多層基板にスイッチングICチップおよびチップコンデンサを実装したモジュール型のデバイスや、プリント配線板にチップコイル、スイッチングICチップおよびチップコンデンサを実装したデバイスの他、スイッチングICチップを内蔵した基板にチップコイルおよびチップコンデンサを実装したモジュール型のデバイスであってもよい。