JP6489286B2 - インダクタモジュール - Google Patents

インダクタモジュール Download PDF

Info

Publication number
JP6489286B2
JP6489286B2 JP2018512042A JP2018512042A JP6489286B2 JP 6489286 B2 JP6489286 B2 JP 6489286B2 JP 2018512042 A JP2018512042 A JP 2018512042A JP 2018512042 A JP2018512042 A JP 2018512042A JP 6489286 B2 JP6489286 B2 JP 6489286B2
Authority
JP
Japan
Prior art keywords
inductor
chip
flexible substrate
module according
dcdc converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018512042A
Other languages
English (en)
Other versions
JPWO2017179612A1 (ja
Inventor
浩和 矢▲崎▼
浩和 矢▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2017179612A1 publication Critical patent/JPWO2017179612A1/ja
Application granted granted Critical
Publication of JP6489286B2 publication Critical patent/JP6489286B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/04—Fixed inductances of the signal type with magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F37/00—Fixed inductances not covered by group H01F17/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
    • H04B5/24—Inductive coupling
    • H04B5/26—Inductive coupling using coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/40—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by components specially adapted for near-field transmission
    • H04B5/43—Antennas
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/40—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by components specially adapted for near-field transmission
    • H04B5/48—Transceivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/04—Fixed inductances of the signal type with magnetic core
    • H01F2017/048—Fixed inductances of the signal type with magnetic core with encapsulating core, e.g. made of resin and magnetic powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Dc-Dc Converters (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Near-Field Transmission Systems (AREA)

Description

本発明は、インダクタモジュールに関し、特には、チョークコイルにチップ状インダクタを用いたインダクタモジュールに関する。
従来、チョークコイルにチップ状インダクタを用いたインダクタモジュールが周知である。例えば、特許文献１、２は、そのようなインダクタモジュールの一例として、スイッチングＩＣ素子を内蔵した基板上に、チョークコイルとしてのチップ状インダクタ、および平滑用のチップ状コンデンサを表面実装してなるＤＣＤＣコンバータモジュールを開示している。
特開２０１１−２０５８５３号公報 特開２０１１−１３８８１２号公報
しかしながら、本発明者は、従来のインダクタモジュールにおいて、モジュールの機械的強度および小型化を阻害し得る要因があることに気付いた。
そこで、本発明は、機械的強度に優れかつ小型に構成できるインダクタモジュールを提供することを目的とする。
上記目的を達成するために、本発明の一態様に係るインダクタモジュールは、複数の熱可塑性樹脂層を積層してなる絶縁性のフレキシブル基板と、前記フレキシブル基板に内蔵されたＩＣ素子と、前記フレキシブル基板に内蔵されたチップ状コンデンサと、磁性体を素体とし、前記フレキシブル基板の一方主面に搭載されたチップ状インダクタと、前記フレキシブル基板の他方主面に形成された入出力端子と、を備え、前記チップ状インダクタの前記素体は、磁性体セラミックで構成されている。
この構成によれば、基板として熱可塑性樹脂からなるフレキシブル基板を利用しているので、つまり、基板は衝撃吸収性を持っているので、落下等の衝撃がＩＣ素子に直接的に加わりにくくなり、耐衝撃性を向上できる。また、磁性体セラミックの高い透磁率のために、前記チップ状インダクタを小型低背に構成できる。
また、前記インダクタモジュールにおいて、平面視で、前記チップ状インダクタの投影面内に前記ＩＣ素子が配置されていてもよい。
この構成によれば、ＩＣ素子から放射されるノイズの他の部品への影響を抑制できる。
また、前記チップ状インダクタは前記フレキシブル基板に向かう一方主面に平面状電極を有し、当該平面状電極を介して前記フレキシブル基板と接続されていてもよい。
この構成によれば、例えば端面電極型のチップインダクタを用いる場合と比べて、前記チップ状インダクタをより大きな面積で設置できる。これにより、前記チップ状インダクタの大電流化や直流重畳特性の改善が容易になるとともに、ＩＣ素子に対するノイズ抑制のための構造を、前記チップ状インダクタ内に構成し易くなる。
また、前記ＩＣ素子は、平面視で前記入出力端子と重ならない位置に配置されていてもよい。
この構成によれば、前記ＩＣ素子を、前記入出力端子のために衝撃吸収性が低下している前記フレキシブル基板の位置を避けて配置することで、落下等に対する耐衝撃性をさらに改善できる。
また、前記ＩＣ素子と前記入出力端子とを結ぶ配線の一部は、前記チップ状インダクタの前記素体の内部に引回されていてもよい。
この構成によれば、磁性体である前記素体によって前記配線の前記一部に形成されるインダクタンスにより、前記配線に乗る高周波ノイズを抑制することができる。
また、前記チップ状インダクタの前記素体と前記フレキシブル基板とが直接的に接合されていてもよい。
この構成によれば、前記チップ状インダクタの前記素体が前記フレキシブル基板に直接接合することにより、前記平面状電極だけで前記チップ状インダクタと前記フレキシブル基板とが接続している場合と比べて、機械的強度を向上できる。また、前記チップ状インダクタと前記フレキシブル基板との間に隙間がないので、当該隙間がある場合に放射され得る非所望の電磁波を抑制できる。
また、前記チップ状インダクタの前記フレキシブル基板とは反対側の他方主面に、補助層が配置されていてもよい。
この構成によれば、前記補助層によって前記チップ状インダクタの前記他方主面を保護するとともに、前記他方主面の平滑性を向上できる。また、補助層を、前記フレキシブル基板と同じ材料で構成すれば、前記インダクタモジュールの両側主面での熱収縮率が均衡することで、製造時の熱処理により前記インダクタモジュールに生じ得る反りや歪みを抑制できる。
また、前記チップ状インダクタと前記フレキシブル基板とは、平面視で同じ大きさに形成されていてもよい。
この構成によれば、前記チップ状インダクタの前記磁性体素体を最大限の面積で配置できる。これにより、前記チップ状インダクタの大電流化や直流重畳特性の改善が容易になるとともに、ＩＣ素子に対するノイズ抑制のための構造を、前記チップ状インダクタ内に構成し易くなる。
また、前記チップ状インダクタと前記ＩＣ素子とは平面視で重なる第１部分を有し、前記第１部分において、前記チップ状インダクタと前記フレキシブル基板との間には隙間を有していてもよい。
また、前記チップ状インダクタと前記チップ状コンデンサとは平面視で重なる第２部分を有し、前記第２部分において、前記チップ状インダクタと前記フレキシブル基板との間には隙間を有していてもよい。
また、前記ＩＣ素子はスイッチングＩＣ素子、前記チップ状インダクタはチョークコイルであって、前記インダクタモジュールは、ＤＣＤＣコンバータモジュールを構成していてもよい。
この構成によれば、前記インダクタモジュールを用いることにより、耐衝撃性に優れたＤＣＤＣコンバータモジュールが得られる。
また、前記ＩＣ素子はＲＦＩＣ素子、前記チップ状インダクタはアンテナコイルであって、前記インダクタモジュールは、ＲＦモジュールを構成していてもよい。
この構成によれば、前記インダクタモジュールを用いることにより、耐衝撃性に優れたＲＦモジュールが得られる。
本発明に係るインダクタモジュールによれば、基板として熱可塑性樹脂からなるフレキシブル基板を利用しているので、つまり、基板は衝撃吸収性を持っているので、落下等の衝撃がＩＣ素子に直接的に加わりにくくなり、耐衝撃性を向上できる。
図１は、実施の形態１に係るＤＣＤＣコンバータモジュールの構造の一例を示す分解斜視図である。 図２は、実施の形態１に係るＤＣＤＣコンバータモジュールの構造の一例を示す断面図である。 図３は、実施の形態１に係るＤＣＤＣコンバータ回路の一例を示す回路図である。 図４は、実施の形態２に係るＤＣＤＣコンバータモジュールの構造の一例を示す断面図である。 図５は、実施の形態２に係るＤＣＤＣコンバータモジュールの製造工程の一例を説明する断面図である。 図６は、実施の形態２に係るＤＣＤＣコンバータモジュールの製造工程の一例を説明する断面図である。 図７は、実施の形態２に係るＤＣＤＣコンバータモジュールの製造工程の一例を説明する工程図である。 図８は、実施の形態２に係るＤＣＤＣコンバータモジュールの一体化前後での要部をそれぞれ模式的に示す部分拡大図である。 図９は、実施の形態３に係るＤＣＤＣコンバータモジュールの構造の一例を示す断面図である。 図１０は、実施の形態３に係るＤＣＤＣコンバータ回路の一例を示す回路図である。 図１１は、実施の形態４に係るＲＦモジュールの構造の一例を示す分解斜視図である。 図１２は、実施の形態４に係るＲＦ回路の一例を示す回路図である。 図１３は、実施の形態４に係るＲＦモジュールの実装構造の一例を示す断面図である。
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態などは、一例であり、本発明を限定する主旨ではない。以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面に示される構成要素の大きさ又は大きさの比は、必ずしも厳密ではない。
（実施の形態１）
実施の形態１に係るインダクタモジュールは、ＩＣ素子とチップ状コンデンサとを内蔵した熱可塑性樹脂からなる絶縁性のフレキシブル基板上に、チップ状インダクタを搭載して構成される。
以下では、実施の形態１に係るインダクタモジュールについて、前記ＩＣ素子はスイッチングＩＣ素子、前記チップ状インダクタはチョークコイルであって、前記インダクタモジュールがＤＣＤＣコンバータモジュールを構成している具体例を用いて説明する。
図１は、実施の形態１に係るＤＣＤＣコンバータモジュールの構造の一例を示す分解斜視図である。図１に示されるように、ＤＣＤＣコンバータモジュール１は、フレキシブル基板１００と、スイッチングＩＣ素子１１０と、チップ状コンデンサ１２０、１３０と、チップ状インダクタ１４０と、入出力端子１６０とを備える。フレキシブル基板１００とチップ状インダクタ１４０とは、接続端子１５０、２４０において、互いに接続されている。
フレキシブル基板１００は、熱可塑性樹脂からなる絶縁性の基板である。スイッチングＩＣ素子１１０と、チップ状コンデンサ１２０、１３０とは、フレキシブル基板１００に内蔵されている。
チップ状インダクタ１４０は、磁性体で構成された素体２００中にコイル２１０を配置してなり、フレキシブル基板１００の一方主面に搭載されている。
入出力端子１６０は、ＤＣＤＣコンバータモジュール１をプリント配線基板等のマザー基板に実装するための端子であり、フレキシブル基板１００の他方主面に形成されている。フレキシブル基板１００において、スイッチングＩＣ素子１１０は、平面視で入出力端子１６０と重ならない位置に内蔵され、接続端子１５０は、平面視で入出力端子１６０と重なる位置に設けられている。
図２は、ＤＣＤＣコンバータモジュール１の構造の一例を示す断面図であり、図１のＩＩ−ＩＩ断面を矢印の方向に見た図に対応する。以下では、簡明のため、同種の構成要素を同じ模様で示して符号を適宜省略し、また、厳密には別断面にある構成要素を同一図面内に示して説明することがある。
図２に示されるように、チップ状インダクタ１４０の素体２００は、複数の磁性体層を積層してなる磁性体基板である。素体２００には、コイル２１０を構成するためのコイル導体が配置されている。コイル導体には、磁性体層の主面に沿ってループ状に配置された面内導体２２０、および、磁性体層を厚み方向に貫通して配置された層間導体２３０が含まれる。積層方向に隣接する面内導体２２０同士を層間導体（図２では示さず）で接続して、コイル２１０が形成される。コイル２１０は、層間導体２３０を介して接続端子２４０に接続される。接続端子２４０は、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）型の平面状電極である。
素体２００は、磁性体セラミックで構成されてもよく、メタルコンポジットで構成されてもよい。具体的に、素体２００はフェライト系磁性体セラミックで構成されてもよい。
また、面内導体２２０、層間導体２３０、および接続端子２４０は、銀を主成分とする金属または合金で構成されてもよい。接続端子２４０には、例えば、ニッケル、パラジウム、または金によるめっきが施されていてもよい。
チップ状インダクタ１４０は、例えば、コイル導体が形成される予定位置に導体ペーストを配置した磁性の複数のセラミックグリーンシートを重ねて未焼成ブロックに一体化し、当該未焼成ブロックを一括して焼成することにより作製される。つまり、チップ状インダクタ１４０は、素体２００を構成するフェライト焼結体に、コイル２１０を構成する金属が共焼結されてなる磁性体セラミックチップであってもよい。導体ペーストは、スクリーン印刷により、セラミックグリーンシートの所望の位置に配置されてもよい。
素体２００を構成する磁性または非磁性のフェライトセラミックスに、焼成温度が銀の融点以下であるＬＴＣＣセラミックス（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ）を用いてもよい。これにより、面内導体２２０および層間導体２３０を、銀を用いて構成することが可能になる。
抵抗率の低い銀を用いて面内導体２２０および層間導体２３０を構成することで、損失が少なく電力効率などの特性に優れたＤＣＤＣコンバータが得られる。特に、前記導体に銀を用いることで、例えば大気などの酸化性雰囲気下でチップ状インダクタ１４０を焼成できる。
フレキシブル基板１００は、複数の熱可塑性樹脂層を積層してなる多層基板である。フレキシブル基板１００には、スイッチングＩＣ素子１１０およびチップ状コンデンサ１２０、１３０が埋設される。また、図示はしていないが、ＤＣＤＣコンバータ回路を構成するための各種の配線導体が配置される。当該配線導体には、熱可塑性樹脂層の主面に沿って配置された面内導体、および、熱可塑性樹脂層を厚み方向に貫通して配置された層間導体が含まれる。ＤＣＤＣコンバータ回路の所定のノードは、当該配線導体を介して接続端子１５０および入出力端子１６０に接続される。接続端子１５０および入出力端子１６０は、ＬＧＡ型の平面状電極である。
フレキシブル基板１００を構成する複数の熱可塑性樹脂層は、ポリイミドまたは液晶ポリマなどの絶縁性の熱可塑性樹脂で構成されてもよい。層間導体は、錫を主成分とする金属または合金で構成されてもよい。面内導体、接続端子１５０、および入出力端子１６０は、銅を主成分とする金属または合金で構成されてもよい。
フレキシブル基板１００は、例えば、配線導体、接続端子１５０、入出力端子１６０となる導体パターン、およびスイッチングＩＣ素子１１０およびチップ状コンデンサ１２０、１３０を配置した複数の熱可塑性樹脂シートを重ねて熱圧着処理することで作製される。
ここで、導体パターンは、熱可塑性樹脂シート上に配置された銅または銅合金の箔を、面内導体、接続端子１５０、および入出力端子１６０の形状にエッチングしたものであってもよい。所定の熱可塑性樹脂シートには、スイッチングＩＣ素子１１０およびチップ状コンデンサ１２０、１３０を収容するキャビティを、例えばプレス加工またはレーザ加工により、あらかじめ設けておく。なお、スイッチングＩＣ素子１１０およびチップ状コンデンサ１２０、１３０は、フレキシブル基板１００に完全に埋設されていてもよく、部分的に埋設されていてもよい。
接続端子１５０、２４０を、錫系はんだなどの導電性接合材５００で接続することにより、フレキシブル基板１００とチップ状インダクタ１４０とはＤＣＤＣコンバータモジュール１に一体化されている。
図３は、ＤＣＤＣコンバータモジュール１によって構成されるＤＣＤＣコンバータ回路の一例を示す回路図である。
図３に示されるＤＣＤＣコンバータ回路１１は、スイッチングＩＣ、チョークコイルＬ１、およびコンデンサＣ１、Ｃ２からなり、各種の入出力端子を有している。入出力端子には、イネーブル端子Ｖｅｎ、制御端子Ｖｃｏｎ、入力端子Ｖｉｎ、出力端子Ｖｏｕｔ、および３つのグランド端子ＧＮＤが含まれる。
スイッチングＩＣ、コンデンサＣ１、Ｃ２は、フレキシブル基板１００に内蔵されたスイッチングＩＣ素子１１０、チップ状コンデンサ１２０、１３０で構成される。チョークコイルＬ１は、チップ状インダクタ１４０に内蔵されたコイル２１０で構成される。イネーブル端子Ｖｅｎ、制御端子Ｖｃｏｎ、入力端子Ｖｉｎ、出力端子Ｖｏｕｔ、および３つのグランド端子ＧＮＤは、フレキシブル基板１００上に設けられた各異なる入出力端子１６０で構成される。
チョークコイルＬ１は、接続端子１５０、２４０を介して、スイッチングＩＣに接続されている。コンデンサＣ１の一端は、入力端子ＶｉｎとスイッチングＩＣとの間の入力電圧用電源ラインに接続され、コンデンサＣ１の他端はグランド端子ＧＮＤに接続されている。コンデンサＣ２の一端は、スイッチングＩＣと出力端子Ｖｏｕｔとの間の出力電圧用電源ラインに接続され、コンデンサＣ２の他端はグランド端子ＧＮＤに接続されている。
スイッチングＩＣは、ＤＣＤＣコンバータ回路１１のスイッチング動作を制御するためのＩＣである。内部には、例えばＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等のスイッチング素子を有している。
ＤＣＤＣコンバータ回路１１は、入力端子Ｖｉｎに供給された入力電圧を、スイッチングＩＣに内蔵されているスイッチング素子でスイッチングし、チョークコイルＬ１とコンデンサＣ２とで平滑して、出力端子Ｖｏｕｔに出力する。
スイッチングＩＣは、例えば、スイッチング周波数を一定としてパルス幅を可変するＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御を行い、出力端子Ｖｏｕｔに出力される出力電圧を目標電圧に安定させる。スイッチングＩＣは、パルス幅を一定としてスイッチング周波数を可変するＰＦＭ（Ｐｕｌｓｅ Ｆｒｅｑｕｅｎｃｙ Ｍｏｄｕｌａｔｉｏｎ）制御を行ってもよく、モード端子Ｖｍｏｄｅに印加された制御信号に従って、ＰＷＭ制御とＰＦＭ制御とを切り替えてもよい。また、スイッチングＩＣは、イネーブル端子Ｖｅｎに印加された制御信号に従って、スイッチング動作の起動および停止を行ってもよい。
ＤＣＤＣコンバータ回路１１は、スイッチングＩＣが降圧、昇圧、昇降圧のいずれの制御を行うかに応じて、昇圧型、降圧型、昇降圧型の何れのＤＣＤＣコンバータ回路としても機能し得る。
以上、ＤＣＤＣコンバータモジュール１およびＤＣＤＣコンバータ回路１１について、具体例に基づいて説明した。上述のように構成されるＤＣＤＣコンバータモジュール１によれば、次のような効果が得られる。
熱可塑性樹脂からなるフレキシブル基板１００を利用しているので、つまり、基板は衝撃吸収性を持っているので、落下等の衝撃がスイッチングＩＣ素子１１０に直接的に加わりにくくなり、耐衝撃性を向上できる。また、フレキシブル基板１００にチップ状コンデンサ１２０、１３０を内蔵しているので、つまり、基板の表面にはチップ状インダクタ１４０しか実装していないので、基板面積に対して最大限に大きなチップ状インダクタ１４０を用いることができる。これにより、大電流化や直流重畳特性の改善が可能となる。さらには、チップ状インダクタ１４０を大面積で低背形状に構成することで、ＤＣＤＣコンバータモジュール１を低背化できる。
また、チップ状インダクタ１４０の素体２００を磁性体で構成し、平面視でチップ状インダクタ１４０の投影面内にスイッチングＩＣ素子１１０を配置している。これにより、スイッチングＩＣ素子１１０から放射されるノイズの他の部品への影響を抑制できる。
また、チップ状インダクタ１４０の接続端子２４０をＬＧＡ型の平面状電極で構成している。これにより、例えば端面電極型のチップインダクタを用いる場合と比べて、チップ状インダクタ１４０をより大きな面積で設置できる。そのため、チップ状インダクタ１４０の大電流化や直流重畳特性の改善が容易になるとともに、スイッチングＩＣ素子１１０に対するノイズ抑制のための構造を、チップ状インダクタ１４０の内部に構成し易くなる。
また、スイッチングＩＣ素子１１０を、平面視で入出力端子１６０と重ならない位置に内蔵している。これにより、スイッチングＩＣ素子１１０を、入出力端子１６０のために衝撃吸収性が低下しているフレキシブル基板１００の位置を避けて配置することで、落下等に対する耐衝撃性をさらに改善できる。
また、平面視で入出力端子１６０と重なるフレキシブル基板１００の位置に、接続端子１５０を配置している。接続端子１５０と入出力端子１６０とが重なる位置には、さらに、層間導体が配置されていてもよい。これにより、入出力端子１６０に加わった応力がスイッチングＩＣ素子１１０に加わりにくくなるので、ＤＣＤＣコンバータモジュール１の機械的強度をさらに改善できる。
また、チップ状インダクタ１４０の素体２００を、磁性体セラミックで構成している。これにより、磁性体セラミックの高い透磁率のために、チップ状インダクタ１４０を小型低背に構成できる。
また、チップ状インダクタ１４０とフレキシブル基板１００とは、平面視で同じ大きさに形成されている。これにより、チップ状インダクタ１４０の素体２００を最大限の面積で配置でき、チップ状インダクタ１４０の大電流化や直流重畳特性の改善が容易になるとともに、スイッチングＩＣ素子１１０に対するノイズ抑制のための構造を、チップ状インダクタ１４０内に構成し易くなる。
（実施の形態２）
実施の形態２では、フレキシブル基板とチップ状インダクタとが、熱圧着処理により直接的かつ一体的に接合されてなるＤＣＤＣコンバータモジュールについて説明する。
図４は、実施の形態２に係るＤＣＤＣコンバータモジュール２の構造の一例を示す断面図である。ＤＣＤＣコンバータモジュール２では、図２のＤＣＤＣコンバータモジュール１と比べて、フレキシブル基板１０１およびチップ状インダクタ１４１が変更され、補助層３００が追加される。以下では、ＤＣＤＣコンバータモジュール１と同一の構成については同一の符号を付して説明を省略し、実施の形態１で説明した事項と異なる事項について説明する。
フレキシブル基板１０１は、接続端子１５０に代えて、ビア導体４００を有する。また、ビア導体４００に接続する面内導体１７０を有する。
チップ状インダクタ１４１は、接続端子２４０に代えて、接続端子２５０を有する。接続端子２５０は、フレキシブル基板１０１に向かって突出する突状部２５１を有する。
ビア導体４００および接続端子２５０は、銀を主成分とする金属または合金で構成されてもよい。
補助層３００は、フレキシブル基板１００と同じく、ポリイミドまたは液晶ポリマなどの絶縁性の熱可塑性樹脂で構成されてもよい。
ビア導体４００と接続端子２５０とが接合され、かつフレキシブル基板１０１とチップ状インダクタ１４１の素体２００とが直接的に接合されることにより、フレキシブル基板１０１とチップ状インダクタ１４１とはＤＣＤＣコンバータモジュール２に一体化されている。
次に、ＤＣＤＣコンバータモジュール２の製造方法について説明する。
図５および図６は、ＤＣＤＣコンバータモジュール２の製造工程の一例を説明する側面図である。
まず、図５に示す、チップ状インダクタ１４１、フレキシブル基板１０１用の複数の熱可塑性樹脂シート、および補助層３００用の熱可塑性樹脂シートを準備する。
チップ状インダクタ１４１は、チップ状インダクタ１４０と同様、導体ペーストを配置した磁性の複数のセラミックグリーンシートを重ねて未焼成ブロックに一体化し、当該未焼成ブロックを一括して焼成することにより作製されてもよい。つまり、チップ状インダクタ１４１もまた、素体２００を構成するフェライト焼結体に、コイル２１０を構成する金属が共焼結されてなる磁性体セラミックチップであってもよい。導体ペーストは、スクリーン印刷により、セラミックグリーンシートの所望の位置に配置されてもよく、接続端子２５０の突状部２５１は、導体ペーストを重ね塗りするなどの方法で形成し得る。
また、フレキシブル基板１０１用の複数の熱可塑性樹脂シートおよび補助層３００用の熱可塑性樹脂シートは、熱硬化前のポリイミド材料又は液晶ポリマ材料をシート成形することによって作製される。
フレキシブル基板１０１用の熱可塑性樹脂シートに、面内導体１７０を含む配線導体および入出力端子１６０となる導体パターンを配置するとともに、スイッチングＩＣ素子１１０、チップ状コンデンサ１２０、１３０を収容するキャビティおよびビア導体４００を配置するための貫通孔を形成する。
前記導体パターンは、前記熱可塑性樹脂シート上に配置した銅または銅合金の箔を、配線導体および入出力端子１６０の形状にエッチングしたものであってもよい。また、前記キャビティおよび前記貫通孔は、プレス加工またはレーザ加工により形成されてもよい。
前記貫通孔内に未硬化のビア導体４００を充填する。未硬化のビア導体４００は、例えば銀を主成分とする導体ペーストで構成され、スクリーン印刷により、前記貫通孔内に配置されてもよい。
次いで、フレキシブル基板１０１用の複数の熱可塑性樹脂シート、チップ状インダクタ１４１、および補助層３００用の熱可塑性樹脂シートをこの順に重ねて位置合わせし、積層ブロックを形成する。そして、図６に示す圧着用治具６０１、６０２で当該積層ブロックを挟み込み、熱および圧力を加えて熱圧着処理する。
このとき、熱可塑性樹脂シートを構成する樹脂が一旦軟化し流動することで、熱可塑性樹脂シート同士、および熱可塑性樹脂シートとチップ状インダクタ１４１の素体２００（フェライト焼結体）とが直接的に接合される。同時に、熱可塑性樹脂シートに配置されたビア導体４００（導体ペースト）が金属化し、ビア導体４００と接続端子２５０および面内導体１７０とが電気的に接続される。
次いで、圧着用治具６０１、６０２を取り外し、露出している入出力端子１６０にめっきを施す。具体的には、無電解めっきにより、ニッケル／金のめっき膜を形成する。
以上の工程を経ることで、ＤＣＤＣコンバータモジュール２が完成する。完成したＤＣＤＣコンバータモジュール２は、入出力端子１６０を介して、プリント配線板などのマザー基板に実装される。
なお、上述の製造方法に従って、複数のＤＣＤＣコンバータモジュール２の集合体を作製した後、個々のＤＣＤＣコンバータモジュール２に個片化してもよい。
図７は、集合基板の個片化によるＤＣＤＣコンバータモジュール２の製造工程の一例を説明する工程図である。
集合基板の個片化による製造工程では、図７の（ａ）に示されるように、複数のチップ状インダクタ１４１の集合体である集合インダクタ基板１４１ａおよび複数のフレキシブル基板１０１の集合体である集合フレキシブル基板１０１ａを準備する。集合インダクタ基板１４１ａは、図５で説明したチップ状インダクタ１４１の構造を、２次元アレイ状に繰り返し有している。すなわち集合インダクタ基板１４１ａは、複数のチップ状インダクタ１４１が縦方向および横方向に並んで配置されている。また、集合フレキシブル基板１０１ａは、図５で説明したフレキシブル基板１０１の構造を、チップ状インダクタ１４１と対応する配置で、２次元アレイ状に繰り返し有している。すなわち集合フレキシブル基板１０１ａは、複数のフレキシブル基板１０１が縦方向および横方向に並んで配置されている。
次に、図７の（ｂ）に示されるように、集合インダクタ基板１４１ａと集合フレキシブル基板１０１ａとを位置合わせし集合積層ブロック２ａを形成する。集合積層ブロック２ａには、図示していない補助層３００用の熱可塑性樹脂シートを積層してもよい。そして、集合積層ブロック２ａを熱圧着処理する。これにより、図６で説明したチップ状インダクタ１４１とフレキシブル基板１０１との機械的な接合および電気的な接続が、集合積層ブロック２ａ全体で同時に形成される。
次に、図７の（ｃ）に示されるように、集合積層ブロック２ａを、隣接するＤＣＤＣコンバータモジュール２の境界線であるブレイクラインＢＬに沿ってダイシングソーなどで切断し、個片化する。これにより、一度の個片化処理により多数のＤＣＤＣコンバータモジュール２を得ることができる。
一般的なＤＣＤＣコンバータモジュールの製造工程にあっては、集合フレキシブル基板１０１ａに、マウンタなどで１個１個、チップ状インダクタを実装する。これに対し、上記の製造方法によれば、集合インダクタ基板１４１ａと複数のフレキシブル基板１０１とを一体化した集合積層ブロック２ａから、一度の個片化処理で多数のＤＣＤＣコンバータモジュール２を得ることができるので、高い生産性が実現する。
ＤＣＤＣコンバータモジュール２には、図６に示される部分Ａにおいて、特徴的な接合構造が形成される。
図８は、ＤＣＤＣコンバータモジュール２の部分Ａの一例を示す拡大図であり、（ａ）は熱圧着処理前、（ｂ）は熱圧着処理後の状態をそれぞれ模式的に示している。
熱圧着処理により、ＤＣＤＣコンバータモジュール２の部分Ｂにおいて、フレキシブル基板１０１用の熱可塑性樹脂シートを構成する樹脂が、チップ状インダクタ１４１の素体２００（フェライト焼結体）の表面の微細な凹凸（ポーラス構造）にかみ込むことにより、アンカー構造が形成される。つまり、チップ状インダクタ１４１の素体２００とフレキシブル基板１０１とが直接的に接合する。これにより、フレキシブル基板１０１とチップ状インダクタ１４１との間に機械的に強固な接合が生じる。
同様のアンカー構造が、補助層３００用の熱可塑性樹脂シートとチップ状インダクタ１４１の素体２００との間にも形成され（図示せず）、補助層３００とチップ状インダクタ１４１との間に機械的に強固な接合が生じる。
また、熱圧着処理により、ＤＣＤＣコンバータモジュール２の部分Ｃにおいて、接続端子２５０とビア導体４００との間で、金属化した銀が形成され、部分Ｄにおいて、ビア導体４００と面内導体１７０との間で、銅と銅との金属間化合物が形成される。これにより、接続端子２５０とビア導体４００との間、およびビア導体４００と面内導体１７０との間に、機械的および電気的に強固な接合が生じる。
これらの接合構造によって、フレキシブル基板１０１、チップ状インダクタ１４１、および補助層３００は、機械的および電気的に強固に接合する。その結果、機械的強度（異種材料間での剥離耐性）および電気的特性に優れたＤＣＤＣコンバータモジュール２が得られる。
また、ＤＣＤＣコンバータモジュール２では、チップ状インダクタ１４１とフレキシブル基板１０１との間に隙間がないので、当該隙間がある場合に放射され得る非所望の電磁波を抑制できる。
また、ＤＣＤＣコンバータモジュール２では、補助層３００が設けられている。これにより、チップ状インダクタ１４１のフレキシブル基板１０１とは反対側の他方主面を保護するとともに、前記他方主面の平滑性を向上できる。例えば、チップ状インダクタ１４１の素体２００はフェライト焼結体であるために耐めっき液性が弱いが、補助層３００を設けることにより、入出力端子１６０にめっきを施す際のめっき液から保護することができる。
また、補助層３００を、フレキシブル基板と同じ材料で構成することで、ＤＣＤＣコンバータモジュール２の両側主面での熱収縮率を均衡させ、熱圧着処理においてＤＣＤＣコンバータモジュール２に生じ得る反りや歪みを抑制できる。
（実施の形態３）
実施の形態３では、チップ状インダクタに、スイッチングＩＣ素子に対するノイズ抑制のための構造を追加したＤＣＤＣコンバータモジュールについて説明する。
図９は、実施の形態３に係るＤＣＤＣコンバータモジュール３の構造の一例を示す断面図である。ＤＣＤＣコンバータモジュール３では、図２のＤＣＤＣコンバータモジュール１と比べて、フレキシブル基板１０２およびチップ状インダクタ１４２が変更される。以下では、ＤＣＤＣコンバータモジュール１と同一の構成については同一の符号を付して説明を省略し、実施の形態１で説明した事項と異なる事項について説明する。
フレキシブル基板１０２は、図２のフレキシブル基板１００に、接続端子１５１、１５２を追加して構成される。接続端子１５１、１５２は、フレキシブル基板１０２内の接続配線（図示せず）で、後述するＤＣＤＣコンバータ回路の所定のノードに接続されている。
チップ状インダクタ１４２は、図２のチップ状インダクタ１４０に、面内導体２２１、２２２、層間導体２３１、２３２、および接続端子２４１、２４２を追加して構成される。
接続端子１５１と接続端子２４１、および接続端子１５２と接続端子２４２は、錫系はんだなどの導電性接合材５００で、それぞれ接続されている。
図１０は、ＤＣＤＣコンバータモジュール３によって構成されるＤＣＤＣコンバータ回路の一例を示す回路図である。
図１０に示されるＤＣＤＣコンバータ回路１３は、図３のＤＣＤＣコンバータ回路１１に配線Ｊ１、Ｊ２を追加してなる。
配線Ｊ１は、チップ状インダクタ１４２に内蔵された面内導体２２１および層間導体２３１で構成される。配線Ｊ２は、チップ状インダクタ１４２に内蔵された面内導体２２２および層間導体２３２で構成される。
ＤＣＤＣコンバータ回路１３では、イネーブル端子ＶｅｎとスイッチングＩＣとの間の信号ライン、およびモード端子ＶｍｏｄｅとスイッチングＩＣとの間の信号ラインが、それぞれ配線Ｊ１、Ｊ２を通ってチップ状インダクタ１４２の内部に引き回されている。つまり、当該信号ラインは、チップ状インダクタ１４２の磁性体材料で構成された素体２００の内部に引き回されている。
これにより、当該信号ラインは、フェライトビーズに通された状態になるので、当該信号ラインで伝達される制御信号に重畳する高周波ノイズを抑制することができる。つまり、当該信号ラインが、スイッチングＩＣ素子１１０に対するノイズ抑制のための構造の一例である。
（実施の形態４）
実施の形態４に係るインダクタモジュールは、実施の形態１のインダクタモジュールと同様、ＩＣ素子とチップ状コンデンサとを内蔵した熱可塑性樹脂からなる絶縁性のフレキシブル基板上に、チップ状インダクタを搭載して構成される。
以下では、実施の形態４に係るインダクタモジュールについて、前記ＩＣ素子はＲＦＩＣ素子、前記チップ状インダクタはアンテナコイルであって、前記インダクタモジュールがＲＦモジュールを構成している具体例を用いて説明する。
図１１は、実施の形態４に係るＲＦモジュールの構造の一例を示す分解斜視図である。図１１に示されるように、ＲＦモジュール５は、フレキシブル基板１０５と、ＲＦＩＣ素子１１５と、チップ状コンデンサ１３５と、チップ状インダクタ１４５と、入出力端子１６０とを備える。
フレキシブル基板１０５は、熱可塑性樹脂からなる絶縁性の基板である。ＲＦＩＣ素子１１５と、チップ状コンデンサ１３５とは、フレキシブル基板１０５に内蔵されている。
チップ状インダクタ１４５は、磁性体で構成された素体２００にコイル２１５を配置してなり、フレキシブル基板１０５の一方主面に搭載されている。ＤＣＤＣコンバータモジュール１〜３にあっては、コイル２１０は、チョークコイルに適した閉磁路構造を有するのに対し、ＲＦモジュール５のコイル２１５は、アンテナコイルに適した開磁路構造を有する。
コイル２１５は、限定されない一例として、素体２００の側面に露出する層間導体２３５と素体２００の内部に配置される面内導体２２５とを、螺旋状に接続して形成されてもよい。コイル２１５の一端および他端は、接続端子２４０に接続される。コイル２１５の中心軸ＷＡは、ＲＦモジュール５の主面と略平行である。
入出力端子１６０は、ＲＦモジュール５をプリント配線基板等のマザー基板に実装するための端子であり、フレキシブル基板１０５の他方主面に形成されている。フレキシブル基板１０５において、ＲＦＩＣ素子１１５は、平面視で入出力端子１６０と重ならない位置に内蔵され、接続端子１５０は、平面視で入出力端子１６０と重なる位置に設けられている。
フレキシブル基板１０５とチップ状インダクタ１４５とは、接続端子１５０、２４０において、互いに接続される。フレキシブル基板１０５とチップ状インダクタ１４５とは、実施の形態１で述べたように、接続端子１５０、２４０を導電性接合材で接合することにより接続されてもよく、また、実施の形態２で述べたように、熱圧着処理により直接的かつ一体的に接合されてもよい。
図１２は、ＲＦモジュール５によって構成されるＲＦ回路の一例を示す回路図である。
図１２に示されるＲＦ回路１５は、ＲＦＩＣ、アンテナコイルＬ２、およびコンデンサＣ３からなり、入出力端子Ｐ１、Ｐ２を有している。
ＲＦＩＣ、コンデンサＣ３は、フレキシブル基板１０５に内蔵されたＲＦＩＣ素子１１５、チップ状コンデンサ１３５で構成される。アンテナコイルＬ２は、チップ状インダクタ１４５に内蔵されたコイル２１５で構成される。信号端子Ｐ１、Ｐ２は、フレキシブル基板１０５上に設けられた各異なる入出力端子１６０で構成される。アンテナコイルＬ２は、接続端子１５０、２４０を介して、ＲＦＩＣに接続されている。
アンテナコイルＬ２とコンデンサＣ３とは、ＲＦＩＣの出力端子対に並列に接続され、アンテナ共振回路を構成している。
ＲＦＩＣは、電力増幅器および低雑音増幅器を含み、信号端子Ｐ１、Ｐ２で受信した高周波信号を電力増幅器で増幅し、アンテナコイルＬ２から放射する。また、アンテナコイルＬ２で捕捉した高周波信号を低雑音増幅器で増幅し、信号端子Ｐ１、Ｐ２から出力する。
ＲＦＩＣは、限定されない一例として、ＮＦＣ（近距離無線通信）用のＩＣであってもよく、その場合、ＲＦモジュール５は、アンテナコイルと制御ＩＣとを一体化したＮＦＣ用の無線通信モジュールを構成する。なお、ここで言うＮＦＣは、ＲＦタグに代表される、微小な電力で数センチメートルから１メートル程度の到達距離での通信を行うための通信規格を意味する。
なお、ＲＦモジュール５は、ＮＦＣには限られず、Ｂｌｕｅｔｏｏｔｈ（登録商標）、Ｚｉｇｂｅｅ（登録商標）、無線ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）などの通信規格に従って通信を行う無線通信モジュールであってもよい。
図１３は、ＲＦモジュール５の実装構造の一例を示す断面図であり、図１１のＸＩＩＩ−ＸＩＩＩ断面を矢印の方向に見た図に対応する。図１３では、ＲＦモジュール５とともに、ＲＦモジュール５が実装される基板７００が示されている。
基板７００は、プリント配線基板等のマザー基板である。基板７００の一方主面には、ＲＦモジュール５の入出力端子１６０の対応位置に、接続パターン７１０が設けられている。入出力端子１６０と接続パターン７１０とを導電性接合材５０１で接続することにより、ＲＦモジュール５は、基板７００に実装される。導電性接合材５０１は、一例として錫系はんだであり、ＲＦモジュール５は、リフロー処理により、基板７００に実装されてもよい。ＲＦモジュール５は、基板７００上の応用回路から、無線通信モジュールとして利用される。
以上、ＲＦモジュール５およびＲＦ回路１５について、具体例に基づいて説明した。上述のように構成されるＲＦモジュール５によれば、ＤＣＤＣコンバータモジュール１などについて上述した効果と同様の効果が得られる。
すなわち、熱可塑性樹脂からなるフレキシブル基板１０５を利用しているので、つまり、基板は衝撃吸収性を持っているので、落下等の衝撃がＲＦＩＣ素子１１５に直接的に加わりにくくなり、耐衝撃性を向上できる。
また、フレキシブル基板１０５にチップ状コンデンサ１３５を内蔵しているので、つまり、基板の表面にはチップ状インダクタ１４５しか実装していないので、基板面積に対して最大限に大きなチップ状インダクタ１４５を用いることができる。これにより、アンテナの大型化による送受信効率の改善が可能となる。
さらには、コイル２１５が、中心軸をＲＦモジュール５の主面と略平行にする向きで配置されるので、コイル２１５の磁界は、フレキシブル基板１０５のＲＦＩＣ素子１１５、チップ状コンデンサ１３５、および電極パターンに影響されにくい。
また、ＲＦＩＣ素子１１５を、平面視で入出力端子１６０と重ならない位置に内蔵している。これにより、ＲＦＩＣ素子１１５を、入出力端子１６０のために衝撃吸収性が低下しているフレキシブル基板１０５の位置を避けて配置することで、落下等に対する耐衝撃性をさらに改善できる。
また、平面視で入出力端子１６０と重なるフレキシブル基板１０５の位置に、接続端子１５０を配置している。接続端子１５０と入出力端子１６０とが重なる位置には、さらに、層間導体が配置されていてもよい。これにより、入出力端子１６０に加わった応力がＲＦＩＣ素子１１５に加わりにくくなるので、ＲＦモジュール５の機械的強度をさらに改善できる。
以上、本発明の実施の形態に係るＤＣＤＣコンバータモジュールについて説明したが、本発明は、個々の実施の形態には限定されない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の一つ又は複数の態様の範囲内に含まれてもよい。
例えば、実施の形態２で説明した素体２００がフレキシブル基板１０１に直接接合されるチップ状インダクタ１４１に、実施の形態３で説明したスイッチングＩＣ素子１１０に対するノイズ抑制のための構造を設けてもよい。
本発明は、ＤＣＤＣコンバータモジュールとして、携帯情報端末やデジタルカメラなどの電子機器に広く利用できる。
１、２、３ ＤＣＤＣコンバータモジュール
２ａ 集合積層ブロック
１１、１３ ＤＣＤＣコンバータ回路
１５ ＲＦ回路
１００、１０１、１０２、１０５ フレキシブル基板
１０１ａ 集合フレキシブル基板
１１０ スイッチングＩＣ素子
１１５ ＲＦＩＣ素子
１２０、１３０、１３５ チップ状コンデンサ
１４０、１４１、１４２、１４５ チップ状インダクタ
１４１ａ 集合インダクタ基板
１５０、１５１、１５２、２４０、２４１、２４２、２５０ 接続端子
１６０ 入出力端子
１７０、２２０、２２１、２２２、２２５ 面内導体
２００ 素体
２１０、２１５ コイル
２３０、２３１、２３２、２３５ 層間導体
２５１ 突状部
３００ 補助層
４００ ビア導体
５００、５０１ 導電性接合材
６０１、６０２ 圧着用治具
７００ 基板
７１０ 接続パターン

Claims (12)

  1. 複数の熱可塑性樹脂層を積層してなる絶縁性のフレキシブル基板と、
    前記フレキシブル基板に内蔵されたＩＣ素子と、
    前記フレキシブル基板に内蔵されたチップ状コンデンサと、
    磁性体を素体とし、前記フレキシブル基板の一方主面に搭載されたチップ状インダクタと、
    前記フレキシブル基板の他方主面に形成された入出力端子と、
    を備え、
    前記チップ状インダクタの前記素体は、磁性体セラミックで構成されている、
    インダクタモジュール。
  2. 平面視で、前記チップ状インダクタの投影面内に前記ＩＣ素子が配置されている、
    請求項１に記載のインダクタモジュール。
  3. 前記チップ状インダクタは前記フレキシブル基板に向かう一方主面に平面状電極を有し、当該平面状電極を介して前記フレキシブル基板と接続されている、
    請求項１または２に記載のインダクタモジュール。
  4. 前記ＩＣ素子は、平面視で前記入出力端子と重ならない位置に配置されている、
    請求項１から３の何れか１項に記載のインダクタモジュール。
  5. 前記ＩＣ素子と前記入出力端子とを結ぶ配線の一部は、前記チップ状インダクタの前記素体の内部に引回されている、
    請求項１から４の何れか１項に記載のインダクタモジュール。
  6. 前記チップ状インダクタの前記素体と前記フレキシブル基板とが直接的に接合されている、
    請求項１から５の何れか１項に記載のインダクタモジュール。
  7. 前記チップ状インダクタの前記フレキシブル基板とは反対側の他方主面に、補助層が配置されている、
    請求項１から６の何れか１項に記載のインダクタモジュール。
  8. 前記チップ状インダクタと前記フレキシブル基板とは、平面視で同じ大きさに形成されている、
    請求項１から７の何れか１項に記載のインダクタモジュール。
  9. 前記チップ状インダクタと前記ＩＣ素子とは平面視で重なる第１部分を有し、
    前記第１部分において、前記チップ状インダクタと前記フレキシブル基板との間には隙間を有する、
    請求項１から８の何れか１項に記載のインダクタモジュール。
  10. 前記チップ状インダクタと前記チップ状コンデンサとは平面視で重なる第２部分を有し、
    前記第２部分において、前記チップ状インダクタと前記フレキシブル基板との間には隙間を有する、
    請求項１から９の何れか１項に記載のインダクタモジュール。
  11. 前記ＩＣ素子はスイッチングＩＣ素子、前記チップ状インダクタはチョークコイルであって、ＤＣＤＣコンバータモジュールを構成している、
    請求項１から１０のいずれか１項に記載のインダクタモジュール。
  12. 前記ＩＣ素子はＲＦＩＣ素子、前記チップ状インダクタはアンテナコイルであって、ＲＦモジュールを構成している、
    請求項１から１０のいずれか１項に記載のインダクタモジュール。
JP2018512042A 2016-04-13 2017-04-12 インダクタモジュール Active JP6489286B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016080685 2016-04-13
JP2016080685 2016-04-13
PCT/JP2017/014955 WO2017179612A1 (ja) 2016-04-13 2017-04-12 インダクタモジュール

Publications (2)

Publication Number Publication Date
JPWO2017179612A1 JPWO2017179612A1 (ja) 2018-11-08
JP6489286B2 true JP6489286B2 (ja) 2019-03-27

Family

ID=60042143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018512042A Active JP6489286B2 (ja) 2016-04-13 2017-04-12 インダクタモジュール

Country Status (4)

Country Link
US (1) US20190006076A1 (ja)
JP (1) JP6489286B2 (ja)
CN (1) CN208862743U (ja)
WO (1) WO2017179612A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11513578B1 (en) * 2020-02-03 2022-11-29 Meta Platforms Technologies, Llc Power management system for an artificial reality system
CN113284734B (zh) * 2021-05-24 2022-08-19 深圳市信维通信股份有限公司 摄像头用vcm线圈模组的制造工艺
WO2024048718A1 (ja) * 2022-09-02 2024-03-07 株式会社村田製作所 Ｒｆｉｄモジュール

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2841945B2 (ja) * 1991-08-22 1998-12-24 富士通株式会社 半導体装置
JP2003188538A (ja) * 2001-12-18 2003-07-04 Murata Mfg Co Ltd 多層基板、および多層モジュール
JP2004015011A (ja) * 2002-06-11 2004-01-15 Murata Mfg Co Ltd チップコイル
JP2004289912A (ja) * 2003-03-20 2004-10-14 Nec Tokin Corp 薄型電源装置およびその製造方法
JP4439336B2 (ja) * 2004-06-02 2010-03-24 三洋電機株式会社 回路装置の製造方法
JP2006128224A (ja) * 2004-10-26 2006-05-18 Neomax Co Ltd 積層基板の製造方法及び積層基板
JP2010021423A (ja) * 2008-07-11 2010-01-28 Tdk Corp Ｉｃ内蔵基板及びその製造方法
JP5229189B2 (ja) * 2009-11-13 2013-07-03 Ｔｄｋ株式会社 電子部品モジュール
JP5605251B2 (ja) * 2011-02-04 2014-10-15 株式会社村田製作所 無線ｉｃデバイス
JP5637004B2 (ja) * 2011-02-23 2014-12-10 株式会社村田製作所 半導体集積回路モジュール、無線通信モジュール及び無線通信デバイス
JPWO2013157161A1 (ja) * 2012-04-17 2015-12-21 株式会社村田製作所 インダクタアレイチップ及びｄｃ−ｄｃコンバータ
WO2014199886A1 (ja) * 2013-06-12 2014-12-18 株式会社村田製作所 通信装置および電子機器
WO2015178061A1 (ja) * 2014-05-21 2015-11-26 株式会社 村田製作所 回路モジュール

Also Published As

Publication number Publication date
JPWO2017179612A1 (ja) 2018-11-08
WO2017179612A1 (ja) 2017-10-19
US20190006076A1 (en) 2019-01-03
CN208862743U (zh) 2019-05-14

Similar Documents

Publication Publication Date Title
US10389241B2 (en) Power supply converter and method for manufacturing the same
CN1531093B (zh) 多输出超小型功率变换装置
JP6344521B2 (ja) 積層コイル部品及びその製造方法、並びに、当該積層コイル部品を備えるｄｃ−ｄｃコンバータモジュール
JP6819668B2 (ja) モジュール部品、モジュール部品の製造方法、及び多層基板
US10645798B2 (en) Composite component-embedded circuit board and composite component
JP6432460B2 (ja) Ｄｃ−ｄｃコンバータ
JP2009246159A (ja) 多出力磁気誘導素子およびそれを備えた多出力超小型電力変換装置
JP2005073265A (ja) 埋め込みｐｃｂ基板を用いたデュプレクサおよびその製造方法
CN115461863A (zh) 集成电路
WO2017179590A1 (ja) 受動素子アレイおよびプリント配線板
JP6489286B2 (ja) インダクタモジュール
JP3649214B2 (ja) 超小型電力変換装置およびその製造方法
JPWO2017073438A1 (ja) Ｌｃ複合デバイス、プロセッサおよびｌｃ複合デバイスの製造方法
WO2017006784A1 (ja) Ｄｃ－ｄｃコンバータ
JP6572791B2 (ja) コイル複合部品及び多層基板、ならびに、コイル複合部品の製造方法
JP5429649B2 (ja) インダクタ内蔵部品及びこれを用いたｄｃ−ｄｃコンバータ
JP2008066672A (ja) 薄型磁気部品内蔵基板及びそれを用いたスイッチング電源モジュール
WO2016199629A1 (ja) セラミック多層基板の製造方法、ｄｃ－ｄｃコンバータの製造方法、セラミック多層基板、及びｄｃ－ｄｃコンバータ
JP6528617B2 (ja) 回路素子内蔵基板及びｄｃ−ｄｃコンバータモジュール
JP6269541B2 (ja) Ｄｃ−ｄｃコンバータモジュールおよび製造方法
JP4330850B2 (ja) 薄型コイル部品の製造方法，薄型コイル部品及びそれを使用した回路装置
JP6707970B2 (ja) Ｉｃチップ実装基板
JP4974009B2 (ja) 電子部品
KR20150024642A (ko) 인덕터 소자 및 이의 제조방법
KR20170027257A (ko) 전력 변환 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180531

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190211

R150 Certificate of patent or registration of utility model

Ref document number: 6489286

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150