JP2006128224A - 積層基板の製造方法及び積層基板 - Google Patents
積層基板の製造方法及び積層基板 Download PDFInfo
- Publication number
- JP2006128224A JP2006128224A JP2004311488A JP2004311488A JP2006128224A JP 2006128224 A JP2006128224 A JP 2006128224A JP 2004311488 A JP2004311488 A JP 2004311488A JP 2004311488 A JP2004311488 A JP 2004311488A JP 2006128224 A JP2006128224 A JP 2006128224A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- forming
- pattern
- magnetic
- magnetic sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Coils Or Transformers For Communication (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】 工程の簡略化が可能であり、電極の厚さの影響を受けることがなくて表面の
平坦化を図れ、電極設計の自由度が高い積層基板の製造方法を提供する。
【解決手段】 スクリーン印刷により銀ペーストからなる所望の配線パターン１１をグ
リーンシート１２に形成する（ｅ）。この際、コイルとなるパターンに加えて電極となる
パターンも印刷形成する。複数のグリーンシート１２を順次積層プレス加工して積層体３
２を得る（ｆ）。得られた積層体３２を素子毎に分割した後（ｇ）、焼結する（ｈ）。こ
の時点で、積層基板１には既にその面と面一な表面電極２、底面電極３及び側面電極４が
形成されている。これらの電極２、３及び４にメッキ処理を施す（ｉ）。このように作製
された積層基板１に電子部品を実装して樹脂モールドし、複合回路素子を製造する。
【選択図】 図３
平坦化を図れ、電極設計の自由度が高い積層基板の製造方法を提供する。
【解決手段】 スクリーン印刷により銀ペーストからなる所望の配線パターン１１をグ
リーンシート１２に形成する（ｅ）。この際、コイルとなるパターンに加えて電極となる
パターンも印刷形成する。複数のグリーンシート１２を順次積層プレス加工して積層体３
２を得る（ｆ）。得られた積層体３２を素子毎に分割した後（ｇ）、焼結する（ｈ）。こ
の時点で、積層基板１には既にその面と面一な表面電極２、底面電極３及び側面電極４が
形成されている。これらの電極２、３及び４にメッキ処理を施す（ｉ）。このように作製
された積層基板１に電子部品を実装して樹脂モールドし、複合回路素子を製造する。
【選択図】 図３
Description
本発明は、配線パターンを印刷した複数の磁性体シートを積層した構成をなし、その表
面に電子部品が実装される積層基板を製造する方法、及び、このような構成をなす積層基
板に関する。
面に電子部品が実装される積層基板を製造する方法、及び、このような構成をなす積層基
板に関する。
近年通信機器の高性能化に伴って、白色ダイオード、フラッシュメモリ、画像処理用の
ＩＣ等、さまざまな機能を有する多種の電子部品が携帯電話機に搭載されている。これら
の電子部品は夫々が異なった電圧で駆動されるため、その電源回路にはインダクタを用い
たインダクティブ方式の昇圧回路または降圧回路が採用されている。これらの電子部品は
ＩＣ、ダイオード、インダクタで個別の回路が構成されているが、回路スペースの狭小化
が要求されており、特に比較的サイズが大きいインダクタの小型化が望まれている。
ＩＣ等、さまざまな機能を有する多種の電子部品が携帯電話機に搭載されている。これら
の電子部品は夫々が異なった電圧で駆動されるため、その電源回路にはインダクタを用い
たインダクティブ方式の昇圧回路または降圧回路が採用されている。これらの電子部品は
ＩＣ、ダイオード、インダクタで個別の回路が構成されているが、回路スペースの狭小化
が要求されており、特に比較的サイズが大きいインダクタの小型化が望まれている。
インダクタ、コンデンサを内蔵した多層セラミック基板の表面にＩＣ、ダイオード等の
電子部品を実装してなる複合電子部品が提案されている（例えば、特許文献１参照）。ま
た、インダクタ、コンデンサを内蔵した積層基板に凹部を形成し、その凹部内にＩＣ、ト
ランジスタ等の電子部品を実装して樹脂でモールドすることにより、表面を平坦化させた
混成集積回路素子も提案されている（例えば、特許文献２参照）。
電子部品を実装してなる複合電子部品が提案されている（例えば、特許文献１参照）。ま
た、インダクタ、コンデンサを内蔵した積層基板に凹部を形成し、その凹部内にＩＣ、ト
ランジスタ等の電子部品を実装して樹脂でモールドすることにより、表面を平坦化させた
混成集積回路素子も提案されている（例えば、特許文献２参照）。
このようなインダクタ、コンデンサを内蔵すべく、配線パターンを形成した複数のグリ
ーンシートを積層してなる積層基板では、実装される電子部品に接続される電極（以下、
表面電極という）、プリント基板に接続される電極（以下、底面電極という）、及び半田
フィレットを形成するための電極（以下、側面電極という）を形成する必要がある。これ
らの各電極は、従来、以下のようにして形成している。
ーンシートを積層してなる積層基板では、実装される電子部品に接続される電極（以下、
表面電極という）、プリント基板に接続される電極（以下、底面電極という）、及び半田
フィレットを形成するための電極（以下、側面電極という）を形成する必要がある。これ
らの各電極は、従来、以下のようにして形成している。
（従来の表面電極の形成方法）
配線パターンを形成した複数のグリーンシートを積層プレス成型した後に、積層体の表
面にスクリーン印刷にて表面電極を印刷形成して焼結する、または、積層体を焼結した後
、積層体の表面にスクリーン印刷にて表面電極を印刷形成して焼き付けする。
配線パターンを形成した複数のグリーンシートを積層プレス成型した後に、積層体の表
面にスクリーン印刷にて表面電極を印刷形成して焼結する、または、積層体を焼結した後
、積層体の表面にスクリーン印刷にて表面電極を印刷形成して焼き付けする。
（従来の底面電極の形成方法）
配線パターンを形成した複数のグリーンシートを積層プレス成型した後に、積層体の底
面にスクリーン印刷にて底面電極を印刷形成して焼結する、または、積層体を焼結した後
、積層体の底面にスクリーン印刷にて底面電極を印刷形成して焼き付けする。また、これ
とは異なり、ＰＥＴフィルム上に銅箔を接着剤で貼り付け、フォトレジストで銅箔をパタ
ーン状に露光した後、エッチングして銅箔パターンを転写する方法も提案されている（例
えば、特許文献３参照）。
配線パターンを形成した複数のグリーンシートを積層プレス成型した後に、積層体の底
面にスクリーン印刷にて底面電極を印刷形成して焼結する、または、積層体を焼結した後
、積層体の底面にスクリーン印刷にて底面電極を印刷形成して焼き付けする。また、これ
とは異なり、ＰＥＴフィルム上に銅箔を接着剤で貼り付け、フォトレジストで銅箔をパタ
ーン状に露光した後、エッチングして銅箔パターンを転写する方法も提案されている（例
えば、特許文献３参照）。
（従来の側面電極の形成方法）
配線パターンを形成した複数のグリーンシートを積層プレス成型した後に、積層体の一
部にスルーホールを開け、導電ペーストをスルーホールに充填し、スルーホール位置で素
子分割を行って焼結する。または、積層体を焼結した後に、導電ペーストを印刷または転
写し、その後焼き付ける。
配線パターンを形成した複数のグリーンシートを積層プレス成型した後に、積層体の一
部にスルーホールを開け、導電ペーストをスルーホールに充填し、スルーホール位置で素
子分割を行って焼結する。または、積層体を焼結した後に、導電ペーストを印刷または転
写し、その後焼き付ける。
ところで、積層基板に電子部品を実装して樹脂モールドする場合、樹脂硬化時に発生す
る圧縮応力を軽減するために、フェライト母材にガラスビーズ等の低熱膨張材をフィラー
として配合したシートを積層基板のグリーンシートに使用することが従来から一般的に行
われている。
特許第２５７１３８９号公報
特開平８−８８４７４号公報
特開２００１−１５６２１１号公報
る圧縮応力を軽減するために、フェライト母材にガラスビーズ等の低熱膨張材をフィラー
として配合したシートを積層基板のグリーンシートに使用することが従来から一般的に行
われている。
上述したような従来の電極の形成手法では、以下に述べるような問題がある。複数のグ
リーンシートを積層プレス成型した後に、電極を形成する処理を行わなければならないの
で、工程が複雑である。また、プレス後の積層体上に電極を形成するため、形成した電極
の厚みの分だけ積層体表面から盛り上がることになり、積層基板の表面を平坦にできず、
しかも素子高さとして電極の厚さも考慮する必要がある。更に、電極印刷の位置精度、電
極の厚さの影響を受けて、素子のバラツキが発生する。
リーンシートを積層プレス成型した後に、電極を形成する処理を行わなければならないの
で、工程が複雑である。また、プレス後の積層体上に電極を形成するため、形成した電極
の厚みの分だけ積層体表面から盛り上がることになり、積層基板の表面を平坦にできず、
しかも素子高さとして電極の厚さも考慮する必要がある。更に、電極印刷の位置精度、電
極の厚さの影響を受けて、素子のバラツキが発生する。
なお、特許文献３における底面電極の形成方法では、グリーンシートの積層体を焼結す
る場合、収縮率が合わないために銅箔パターンが剥離するという問題がある。また、上述
した従来の側面電極の形成方法では、スルーホール形成位置で正確に素子分割を行わなけ
ればならないという問題がある。
る場合、収縮率が合わないために銅箔パターンが剥離するという問題がある。また、上述
した従来の側面電極の形成方法では、スルーホール形成位置で正確に素子分割を行わなけ
ればならないという問題がある。
ガラスビーズ等の低熱膨張材をフィラーとして配合し、樹脂によって、基板上のＩＣ、
ダイオード等をモールドした従来例では、樹脂の硬化時に発生する応力によって磁性材料
の磁気特性が影響を受けて、インダクタンスの低下、コアロスの増加などの機能劣化が生
じるという問題がある。よって、使用できる樹脂の選択範囲が狭いことになる。
ダイオード等をモールドした従来例では、樹脂の硬化時に発生する応力によって磁性材料
の磁気特性が影響を受けて、インダクタンスの低下、コアロスの増加などの機能劣化が生
じるという問題がある。よって、使用できる樹脂の選択範囲が狭いことになる。
本発明は斯かる事情に鑑みてなされたものであり、工程の簡略化を図れる積層基板の製
造方法を提供することを目的とする。
造方法を提供することを目的とする。
本発明の他の目的は、電極の厚さの影響を受けることがなく、表面の平坦化を図れる積
層基板の製造方法を提供することにある。
層基板の製造方法を提供することにある。
本発明の更に他の目的は、電極設計の自由度が高い積層基板の製造方法を提供すること
にある。
にある。
本発明の更に他の目的は、樹脂硬化時における応力の影響を軽減して、使用できる樹脂
の選択範囲を広くできる積層基板を提供することにある。
の選択範囲を広くできる積層基板を提供することにある。
本発明に係る積層基板の製造方法は、配線パターンを形成した複数の磁性体シートを積
層した構成をなし、その表面に電子部品と接続する電極を有する積層基板を製造する方法
において、前記電極を形成する工程は、第１磁性体シートの前記電子部品が接続される位
置にスルーホールを形成するステップと、第２磁性体シートの前記スルーホールに対応す
る位置に配線パターンを形成するステップと、前記第１磁性体シートと前記第２磁性体シ
ートとを重ねて圧着するステップとを有することを特徴とする。
層した構成をなし、その表面に電子部品と接続する電極を有する積層基板を製造する方法
において、前記電極を形成する工程は、第１磁性体シートの前記電子部品が接続される位
置にスルーホールを形成するステップと、第２磁性体シートの前記スルーホールに対応す
る位置に配線パターンを形成するステップと、前記第１磁性体シートと前記第２磁性体シ
ートとを重ねて圧着するステップとを有することを特徴とする。
本発明に係る積層基板の製造方法は、配線パターンを形成した複数の磁性体シートを積
層した構成をなし、その表面に電子部品と接続する第１電極及びプリント基板と接続する
第２電極を有する積層基板を製造する方法において、前記第１電極を形成する工程は、第
１磁性体シートの前記電子部品が接続される位置にスルーホールを形成するステップと、
第２磁性体シートの前記スルーホールに対応する位置に配線パターンを形成するステップ
と、前記第１磁性体シートと前記第２磁性体シートとを重ねて圧着するステップとを有し
、前記第２電極を形成する工程は、基材シートに電極パターンを印刷するステップと、印
刷した電極パターンを磁性体シートに転写するステップとを有することを特徴とする。
層した構成をなし、その表面に電子部品と接続する第１電極及びプリント基板と接続する
第２電極を有する積層基板を製造する方法において、前記第１電極を形成する工程は、第
１磁性体シートの前記電子部品が接続される位置にスルーホールを形成するステップと、
第２磁性体シートの前記スルーホールに対応する位置に配線パターンを形成するステップ
と、前記第１磁性体シートと前記第２磁性体シートとを重ねて圧着するステップとを有し
、前記第２電極を形成する工程は、基材シートに電極パターンを印刷するステップと、印
刷した電極パターンを磁性体シートに転写するステップとを有することを特徴とする。
本発明に係る積層基板の製造方法は、配線パターンを形成した複数の磁性体シートを積
層した構成をなし、その表面に電子部品と接続する第１電極及びフィレットを形成するた
めの第３電極を有する積層基板を製造する方法において、前記第１電極を形成する工程は
、第１磁性体シートの前記電子部品が接続される位置にスルーホールを形成するステップ
と、第２磁性体シートの前記スルーホールに対応する位置に配線パターンを形成するステ
ップと、前記第１磁性体シートと前記第２磁性体シートとを重ねて圧着するステップとを
有し、前記第３電極を形成する工程は、素子間にまたがるように複数の磁性体シートに電
極パターンを形成するステップと、前記複数の磁性体シートの積層体を素子毎に分割して
電極パターンを露出させるステップと、露出した電極パターンをメッキによって電気的に
接続するステップとを有することを特徴とする。
層した構成をなし、その表面に電子部品と接続する第１電極及びフィレットを形成するた
めの第３電極を有する積層基板を製造する方法において、前記第１電極を形成する工程は
、第１磁性体シートの前記電子部品が接続される位置にスルーホールを形成するステップ
と、第２磁性体シートの前記スルーホールに対応する位置に配線パターンを形成するステ
ップと、前記第１磁性体シートと前記第２磁性体シートとを重ねて圧着するステップとを
有し、前記第３電極を形成する工程は、素子間にまたがるように複数の磁性体シートに電
極パターンを形成するステップと、前記複数の磁性体シートの積層体を素子毎に分割して
電極パターンを露出させるステップと、露出した電極パターンをメッキによって電気的に
接続するステップとを有することを特徴とする。
本発明に係る積層基板の製造方法は、配線パターンを形成した複数の磁性体シートを積
層した構成をなし、その表面に電子部品と接続する第１電極、プリント基板と接続する第
２電極及びフィレットを形成するための第３電極を有するを有する積層基板を製造する方
法において、前記第１電極を形成する工程は、第１磁性体シートの前記電子部品が接続さ
れる位置にスルーホールを形成するステップと、第２磁性体シートの前記スルーホールに
対応する位置に配線パターンを形成するステップと、前記第１磁性体シートと前記第２磁
性体シートとを重ねて圧着するステップとを有し、前記第２電極を形成する工程は、基材
シートに電極パターンを印刷するステップと、印刷した電極パターンを磁性体シートに転
写するステップとを有し、前記第３電極を形成する工程は、素子間にまたがるように複数
の磁性体シートに電極パターンを形成するステップと、前記複数の磁性体シートの積層体
を素子毎に分割して電極パターンを露出させるステップと、露出した電極パターンをメッ
キによって電気的に接続するステップとを有することを特徴とする。
層した構成をなし、その表面に電子部品と接続する第１電極、プリント基板と接続する第
２電極及びフィレットを形成するための第３電極を有するを有する積層基板を製造する方
法において、前記第１電極を形成する工程は、第１磁性体シートの前記電子部品が接続さ
れる位置にスルーホールを形成するステップと、第２磁性体シートの前記スルーホールに
対応する位置に配線パターンを形成するステップと、前記第１磁性体シートと前記第２磁
性体シートとを重ねて圧着するステップとを有し、前記第２電極を形成する工程は、基材
シートに電極パターンを印刷するステップと、印刷した電極パターンを磁性体シートに転
写するステップとを有し、前記第３電極を形成する工程は、素子間にまたがるように複数
の磁性体シートに電極パターンを形成するステップと、前記複数の磁性体シートの積層体
を素子毎に分割して電極パターンを露出させるステップと、露出した電極パターンをメッ
キによって電気的に接続するステップとを有することを特徴とする。
本発明に係る積層基板は、配線パターンを形成した複数の磁性体シートを積層した構成
をなし、その表面に電子部品が実装されて樹脂モールドされる積層基板において、
前記磁性体シートは、磁性体母材に、８ｐｐｍ／℃以下の熱膨張率を有するセラミック
粉末を前記磁性体母材の２０重量％以下含有させたシートであることを特徴とする。
をなし、その表面に電子部品が実装されて樹脂モールドされる積層基板において、
前記磁性体シートは、磁性体母材に、８ｐｐｍ／℃以下の熱膨張率を有するセラミック
粉末を前記磁性体母材の２０重量％以下含有させたシートであることを特徴とする。
本発明の第１電極（表面電極）を形成する工程にあっては、１層目のグリーンシートに
は電子部品が実装される位置にスルーホールを形成し、２層目のグリーンシートにはその
スルーホールに対応させて配線パターン形成し、これらのグリーンシートを積層プレスす
る。スルーホール内に配線パターンの導電材料が充填されて、実装対象の電子部品と接続
される第１電極（表面電極）が形成される。
は電子部品が実装される位置にスルーホールを形成し、２層目のグリーンシートにはその
スルーホールに対応させて配線パターン形成し、これらのグリーンシートを積層プレスす
る。スルーホール内に配線パターンの導電材料が充填されて、実装対象の電子部品と接続
される第１電極（表面電極）が形成される。
積層体表面に導体パターンを印刷したり、焼結後に表層に導体パターンを形成したりす
る必要がないため、従来例と比べて工程は簡略化する。第１電極（表面電極）を積層プレ
ス時に形成するため、その表面と積層体表面とは面一となり、表面電極の厚さの影響を受
けずに、電子部品実装時の素子高さが安定する。スクリーン印刷における印刷位置のバラ
ツキの影響を受けないため、電子部品を実装するためのランドパターンの寸法及び位置の
精度は向上する。
る必要がないため、従来例と比べて工程は簡略化する。第１電極（表面電極）を積層プレ
ス時に形成するため、その表面と積層体表面とは面一となり、表面電極の厚さの影響を受
けずに、電子部品実装時の素子高さが安定する。スクリーン印刷における印刷位置のバラ
ツキの影響を受けないため、電子部品を実装するためのランドパターンの寸法及び位置の
精度は向上する。
本発明の第２電極（底面電極）を形成する工程にあっては、ＰＥＴフィルム等の基材シ
ートに電極パターンを印刷し、積層プレスにより電極パターンを積層体に転写して、第２
電極（底面電極）が形成される。
ートに電極パターンを印刷し、積層プレスにより電極パターンを積層体に転写して、第２
電極（底面電極）が形成される。
積層体底面に導体パターンを印刷したり、焼結後に表層に導体パターンを形成したりす
る必要がないので、従来例と比べて工程は簡略化する。第２電極（底面電極）をプレス転
写によって形成するため、その表面と積層体底面とは面一となり、底面電極の厚さの影響
を受けずに、プリント基板への実装時に素子高さが安定する。
る必要がないので、従来例と比べて工程は簡略化する。第２電極（底面電極）をプレス転
写によって形成するため、その表面と積層体底面とは面一となり、底面電極の厚さの影響
を受けずに、プリント基板への実装時に素子高さが安定する。
本発明の第３電極（側面電極）を形成する工程にあっては、素子間にまたがるように複
数のグリーンシートに電極パターンを形成し、グリーンカット時にこの電極パターンを素
子毎に分割し、素子端面から電極パターンを露出させて、露出した電極パターンをメッキ
によって電気的に接続することで第３電極（側面電極）が形成される。
数のグリーンシートに電極パターンを形成し、グリーンカット時にこの電極パターンを素
子毎に分割し、素子端面から電極パターンを露出させて、露出した電極パターンをメッキ
によって電気的に接続することで第３電極（側面電極）が形成される。
従来例のようなスルーホールへの導電ペーストの充填処理、または、導電ペーストの印
刷処理及び焼付け処理が不要となり、従来例と比べて工程は簡略化する。スルーホールを
分割する従来例では、その分割位置の精度は必要であるが、本発明では、電極パターンの
寸法を任意に設定できるため、カット位置精度の影響を受けない。電極パターンの形状、
層数によって側面電極の面積を調整でき、設計の自由度は高い。
刷処理及び焼付け処理が不要となり、従来例と比べて工程は簡略化する。スルーホールを
分割する従来例では、その分割位置の精度は必要であるが、本発明では、電極パターンの
寸法を任意に設定できるため、カット位置精度の影響を受けない。電極パターンの形状、
層数によって側面電極の面積を調整でき、設計の自由度は高い。
本発明の積層基板にあっては、磁性体母材に、８ｐｐｍ／℃以下の熱膨張率を有するセ
ラミック粉末を磁性体母材の２０重量％以下含有させたシートをグリーンシートとして使
用する。このようなセラミック粉末としては、例えば、ムライト、未安定ジルコニア、ジ
ルコン、チタン酸アルミ、コージエライト、ペタライト、アルミナの１または複数種が使
用可能である。
ラミック粉末を磁性体母材の２０重量％以下含有させたシートをグリーンシートとして使
用する。このようなセラミック粉末としては、例えば、ムライト、未安定ジルコニア、ジ
ルコン、チタン酸アルミ、コージエライト、ペタライト、アルミナの１または複数種が使
用可能である。
樹脂から受ける応力を軽減できるため、使用できる樹脂の選択範囲が広くなる。セラミ
ック粉末のフェライトとの反応性は低く、反応した場合にあってもグリーンシートの磁気
特性が大幅に劣化することはない。
ック粉末のフェライトとの反応性は低く、反応した場合にあってもグリーンシートの磁気
特性が大幅に劣化することはない。
本発明の積層基板の製造方法では、従来例のように、積層体表面に導体パターンを印刷
したり、焼結後に表層に導体パターンを形成したりする必要がないので、従来例と比べて
電極形成の工程を簡略化することができる。
したり、焼結後に表層に導体パターンを形成したりする必要がないので、従来例と比べて
電極形成の工程を簡略化することができる。
第１電極（表面電極）及び第２電極（底面電極）を積層プレス時に形成するので、電極
の表面と積層体の面とが面一となり、表面電極または底面電極の厚さの影響を受けずに、
素子高さの安定性を向上できる。
の表面と積層体の面とが面一となり、表面電極または底面電極の厚さの影響を受けずに、
素子高さの安定性を向上できる。
複数のグリーンシートに形成する導電パターンの形状、層数によって第３電極（側面電
極）の面積の調整が可能であり、設計の自由度を向上できる。
極）の面積の調整が可能であり、設計の自由度を向上できる。
本発明の積層基板では、樹脂から受ける応力が軽減するので、樹脂の選択範囲を広げる
ことができ、また、積層基板での磁気特性の劣化を防止できて、品質の安定性を向上する
ことができる。
ことができ、また、積層基板での磁気特性の劣化を防止できて、品質の安定性を向上する
ことができる。
以下、本発明をその実施の形態を示す図面を参照して具体的に説明する。
図１は、本発明の積層基板を用いた複合回路素子の構成を示す斜視図、図２は同じくそ
の断面図である。配線パターン１１を形成した複数のグリーンシートを積層してなる積層
基板１に、電子部品、具体的には制御ＩＣ５、ダイオード６、コンデンサ７及び抵抗体８
を実装し、樹脂１０でモールドさせて、複合回路素子２０は構成されている。
図１は、本発明の積層基板を用いた複合回路素子の構成を示す斜視図、図２は同じくそ
の断面図である。配線パターン１１を形成した複数のグリーンシートを積層してなる積層
基板１に、電子部品、具体的には制御ＩＣ５、ダイオード６、コンデンサ７及び抵抗体８
を実装し、樹脂１０でモールドさせて、複合回路素子２０は構成されている。
積層基板１の表面には複数の表面電極２（第１電極）が形成され、その底面には複数の
底面電極３（第２電極）が形成され、その側面には複数の側面電極４（第３電極）が形成
されている。表面電極２は電子部品を実装するための電極であり、制御ＩＣ５及びダイオ
ード６の端子は表面電極２とワイヤ９により接続されており、コンデンサ７及び抵抗体８
は表面電極２に接合されている。底面電極３はプリント基板（図示せず）と電気的に接続
するための電極であり、側面電極４は半田フィレットを形成するための電極である。
底面電極３（第２電極）が形成され、その側面には複数の側面電極４（第３電極）が形成
されている。表面電極２は電子部品を実装するための電極であり、制御ＩＣ５及びダイオ
ード６の端子は表面電極２とワイヤ９により接続されており、コンデンサ７及び抵抗体８
は表面電極２に接合されている。底面電極３はプリント基板（図示せず）と電気的に接続
するための電極であり、側面電極４は半田フィレットを形成するための電極である。
図１及び図２に示す複合回路素子２０では、積層基板１の面と表面電極２、底面電極３
及び側面電極４の表面とが面一であって、これらの電極が積層基板１の面から突出してい
ないので、電子部品を実装した際の高さ及びサイズの安定性が向上する。また、これらの
電極の厚さの影響を受けないので、その厚みのバラツキを考慮した設計を行う必要がない
。
及び側面電極４の表面とが面一であって、これらの電極が積層基板１の面から突出してい
ないので、電子部品を実装した際の高さ及びサイズの安定性が向上する。また、これらの
電極の厚さの影響を受けないので、その厚みのバラツキを考慮した設計を行う必要がない
。
次に、本発明の積層基板１の製造方法について説明する。図３は、インダクタを内蔵し
た積層基板１の製造方法の工程を示す模式図、図４は同じくそのフローチャートである。
まず、フェライト材料のスラリー化を行う（図３（ａ）、図４のＳ１）。本発明では、８
ｐｐｍ／℃（室温〜８００℃）以下の熱膨張率を有するセラミック粉末を、母材となるフ
ェライトに、フェライトの２０重量％以下だけ含有させたものをフェライト材料として使
用する。
た積層基板１の製造方法の工程を示す模式図、図４は同じくそのフローチャートである。
まず、フェライト材料のスラリー化を行う（図３（ａ）、図４のＳ１）。本発明では、８
ｐｐｍ／℃（室温〜８００℃）以下の熱膨張率を有するセラミック粉末を、母材となるフ
ェライトに、フェライトの２０重量％以下だけ含有させたものをフェライト材料として使
用する。
このフェライト材料をシート状に成型した後、例えば１５０ｍｍ×１５０ｍｍの寸法に
裁断する（図３（ｂ），（ｃ）、図４のＳ２）。得られたグリーンシート１２にＮＣパン
チ加工を施し、アライメント用の貫通孔２１、スルーホール２２、カットマークを形成す
る（図３（ｄ）、図４のＳ３）。次いで、スクリーン印刷により例えば銀ペーストからな
る所望の配線パターン１１をグリーンシート１２に形成する（図３（ｅ）、図４のＳ４）
。この際、従来例では、コイルとなるパターンしか形成しないが、本発明では、コイルと
なるパターンに加えて電極となるパターンも印刷形成する。
裁断する（図３（ｂ），（ｃ）、図４のＳ２）。得られたグリーンシート１２にＮＣパン
チ加工を施し、アライメント用の貫通孔２１、スルーホール２２、カットマークを形成す
る（図３（ｄ）、図４のＳ３）。次いで、スクリーン印刷により例えば銀ペーストからな
る所望の配線パターン１１をグリーンシート１２に形成する（図３（ｅ）、図４のＳ４）
。この際、従来例では、コイルとなるパターンしか形成しないが、本発明では、コイルと
なるパターンに加えて電極となるパターンも印刷形成する。
複数のグリーンシート１２を順次積層プレス加工して積層体を得る（図３（ｆ）、図４
のＳ５）。得られた積層体を素子毎に分割した後（図３（ｇ）、図４のＳ６）、９００〜
９６０℃の温度で焼結する（図３（ｈ）、図４のＳ７）。本発明では、この時点で、積層
基板１には既に表面電極２、底面電極３及び側面電極４が形成されており、フェライト及
び内部導体に加えてこれらの電極にも焼結処理が施される。表面電極２、底面電極３及び
側面電極４にＮｉを下地にしたＡｕでメッキ処理を施す（図３（ｉ）、図４のＳ８）。こ
のメッキ処理により、半田濡れ、耐マイグレーション性に優れた電極を形成できる。作製
された積層基板１は、電気特性検査、外観寸法検査などの検査が行われる（図３（ｊ）、
図４のＳ９）。
のＳ５）。得られた積層体を素子毎に分割した後（図３（ｇ）、図４のＳ６）、９００〜
９６０℃の温度で焼結する（図３（ｈ）、図４のＳ７）。本発明では、この時点で、積層
基板１には既に表面電極２、底面電極３及び側面電極４が形成されており、フェライト及
び内部導体に加えてこれらの電極にも焼結処理が施される。表面電極２、底面電極３及び
側面電極４にＮｉを下地にしたＡｕでメッキ処理を施す（図３（ｉ）、図４のＳ８）。こ
のメッキ処理により、半田濡れ、耐マイグレーション性に優れた電極を形成できる。作製
された積層基板１は、電気特性検査、外観寸法検査などの検査が行われる（図３（ｊ）、
図４のＳ９）。
本発明では、表面電極２、底面電極３及び側面電極４となるパターンをスクリーン印刷
時に形成しておくため、従来例のように素子（フェライト及び内部導体）の焼結後に各種
の電極を形成する必要がなく、従来例に比べて大幅に工程を簡略化することができる。
時に形成しておくため、従来例のように素子（フェライト及び内部導体）の焼結後に各種
の電極を形成する必要がなく、従来例に比べて大幅に工程を簡略化することができる。
以下、本発明における表面電極２、底面電極３及び側面電極４の形成方法について更に
詳述する。
詳述する。
（本発明の表面電極２の形成方法）
図５（ａ）は積層基板１の最表面側のグリーンシート１２ａ（第１層目のグリーンシー
ト１２ａ）を示す平面図、図５（ｂ）はその直下のグリーンシート１２ｂ（第２層目のグ
リーンシート１２ｂ）を示す平面図である。なお、図５（ａ），（ｂ）における破線は、
素子毎に分割するための素子境界線（グリーンカット線）である。
図５（ａ）は積層基板１の最表面側のグリーンシート１２ａ（第１層目のグリーンシー
ト１２ａ）を示す平面図、図５（ｂ）はその直下のグリーンシート１２ｂ（第２層目のグ
リーンシート１２ｂ）を示す平面図である。なお、図５（ａ），（ｂ）における破線は、
素子毎に分割するための素子境界線（グリーンカット線）である。
１５０ｍｍ角に裁断したグリーンシート１２に、ＮＣパンチ機を用いて、積層プレス工
程で使用するアライメント用の貫通孔２１（図３参照）と、電子部品の実装パターンに応
じた電子部品実装用のスルーホール２２とを開ける。このシートを第１層目のグリーンシ
ート１２ａとする（図５（ａ）参照）。ＮＣパンチ機で同様のアライメント用の貫通孔２
１を開けた別のグリーンシート１２（第２層目のグリーンシート１２ｂ）に、例えば銀ペ
ーストからなる配線パターン１１をスクリーン印刷で印刷する（図５（ｂ）参照）。
程で使用するアライメント用の貫通孔２１（図３参照）と、電子部品の実装パターンに応
じた電子部品実装用のスルーホール２２とを開ける。このシートを第１層目のグリーンシ
ート１２ａとする（図５（ａ）参照）。ＮＣパンチ機で同様のアライメント用の貫通孔２
１を開けた別のグリーンシート１２（第２層目のグリーンシート１２ｂ）に、例えば銀ペ
ーストからなる配線パターン１１をスクリーン印刷で印刷する（図５（ｂ）参照）。
このスクリーン印刷工程では、ＮＣパンチ機で開けたアライメント用の貫通孔２１を共
通化することにより、印刷位置を決定する。スクリーン印刷における印刷位置のバラツキ
は、±３０μｍ程度の精度であるので、電子部品実装用のスルーホール２２と配線パター
ン１１とが精度良く一致するように、配線寸法を決定すれば良い。第２層目のグリーンシ
ート１２ｂの配線パターン１１の先端部を第１層目のグリーンシート１２ａのスルーホー
ル２２と同じ位置にして、その先端部の寸法をスルーホール２２の径よりも印刷位置のバ
ラツキ（±３０μｍ）を許容できる程度に大きくすれば良く、例えば、スルーホール２２
の径を１００μｍとした場合、配線パターン１１の径を１６０μｍとすれば良い。このよ
うにすれば、印刷精度によらずに、スルーホール２２に銀ペーストを確実に充填できる。
通化することにより、印刷位置を決定する。スクリーン印刷における印刷位置のバラツキ
は、±３０μｍ程度の精度であるので、電子部品実装用のスルーホール２２と配線パター
ン１１とが精度良く一致するように、配線寸法を決定すれば良い。第２層目のグリーンシ
ート１２ｂの配線パターン１１の先端部を第１層目のグリーンシート１２ａのスルーホー
ル２２と同じ位置にして、その先端部の寸法をスルーホール２２の径よりも印刷位置のバ
ラツキ（±３０μｍ）を許容できる程度に大きくすれば良く、例えば、スルーホール２２
の径を１００μｍとした場合、配線パターン１１の径を１６０μｍとすれば良い。このよ
うにすれば、印刷精度によらずに、スルーホール２２に銀ペーストを確実に充填できる。
第１層目のグリーンシート１２ａに第２層目のグリーンシート１２ｂを重ねてプレスす
る。図６はこの積層プレス工程を示す断面図である。下金型２３に載置した第１層目のグ
リーンシート１２ａに、基材となるＰＥＴフィルム２４に貼付した第２層目のグリーンシ
ート１２ｂを重ねて（図６（ａ））、下金型２３及び上金型２５にてプレスする（図６（
ｂ））。第２層目のグリーンシート１２ｂに形成した配線パターン１１の銀ペーストは、
このプレス時に、第１層目のグリーンシート１２ａのスルーホール２２に充填されて、そ
の表面まで達する。これによって、表面電極２が形成される。第１層目のグリーンシート
１２ａは下金型２３に支えられているので、その表面から銀ペーストがはみ出すことはな
く、積層基板１（第１層目のグリーンシート１２ａ）の表面と表面電極２の表面とは面一
となり、電子部品を実装した際の高さ精度を向上することができる。
る。図６はこの積層プレス工程を示す断面図である。下金型２３に載置した第１層目のグ
リーンシート１２ａに、基材となるＰＥＴフィルム２４に貼付した第２層目のグリーンシ
ート１２ｂを重ねて（図６（ａ））、下金型２３及び上金型２５にてプレスする（図６（
ｂ））。第２層目のグリーンシート１２ｂに形成した配線パターン１１の銀ペーストは、
このプレス時に、第１層目のグリーンシート１２ａのスルーホール２２に充填されて、そ
の表面まで達する。これによって、表面電極２が形成される。第１層目のグリーンシート
１２ａは下金型２３に支えられているので、その表面から銀ペーストがはみ出すことはな
く、積層基板１（第１層目のグリーンシート１２ａ）の表面と表面電極２の表面とは面一
となり、電子部品を実装した際の高さ精度を向上することができる。
その後、前述したように、配線パターン１１が形成された複数のグリーンシートを順次
積層プレスした後、グリーンカットで素子形状に分割する。分割する際に、ＮＣパンチ機
で開けたアライメント用の貫通孔２１を基準とするため、各素子において、電子部品実装
用のスルーホール２２は、電子部品の実装パターンに応じて、位置精度良く形成されるこ
とになる。更に、表面電極２は焼結されて、表面にＮｉ／Ａｕのメッキ処理が施される。
積層プレスした後、グリーンカットで素子形状に分割する。分割する際に、ＮＣパンチ機
で開けたアライメント用の貫通孔２１を基準とするため、各素子において、電子部品実装
用のスルーホール２２は、電子部品の実装パターンに応じて、位置精度良く形成されるこ
とになる。更に、表面電極２は焼結されて、表面にＮｉ／Ａｕのメッキ処理が施される。
積層体を作製した後に電極を印刷する従来方法に比べて、積層プレス時に表面電極２を
形成できるため、工程を簡略化できて、低コスト化を図れる。また、プレス時のアライメ
ントを共通化できるので、形成される表面電極２の位置精度が良好である。また、このよ
うに形成された表面電極２の寸法及び外観は、ＮＣパンチ機の精度に依存するので、印刷
により形成した電極に比べて寸法バラツキ、印刷時のだれなどがなく、外観検査工程を簡
略化できて、低コスト化につながる。また、表面電極２を介して電子部品と接続される配
線パターン１１は素子外部に露出しないので、スイッチングの動作時に発生するノイズを
積層基板１内で効果的に抑制することができる。
形成できるため、工程を簡略化できて、低コスト化を図れる。また、プレス時のアライメ
ントを共通化できるので、形成される表面電極２の位置精度が良好である。また、このよ
うに形成された表面電極２の寸法及び外観は、ＮＣパンチ機の精度に依存するので、印刷
により形成した電極に比べて寸法バラツキ、印刷時のだれなどがなく、外観検査工程を簡
略化できて、低コスト化につながる。また、表面電極２を介して電子部品と接続される配
線パターン１１は素子外部に露出しないので、スイッチングの動作時に発生するノイズを
積層基板１内で効果的に抑制することができる。
（本発明の底面電極３の形成方法）
基材シートとしてののＰＥＴフィルム２４上に、スクリーン印刷により底面電極３の電
極パターン３１を印刷する。図７は、ＰＥＴフィルム２４に印刷した電極パターン３１を
示す斜視図であり、破線は素子境界線（グリーンカット線）を表す。電極パターン３１は
、素子境界をまたがるように印刷されている。
基材シートとしてののＰＥＴフィルム２４上に、スクリーン印刷により底面電極３の電
極パターン３１を印刷する。図７は、ＰＥＴフィルム２４に印刷した電極パターン３１を
示す斜視図であり、破線は素子境界線（グリーンカット線）を表す。電極パターン３１は
、素子境界をまたがるように印刷されている。
このような電極パターン３１を、所定枚数のグリーンシート１２を積層プレスした積層
体の底面にプレス転写する。図８は、このプレス転写工程を示す断面図である。電極パタ
ーン３１が印刷されたＰＥＴフィルム２４を、下金型２３に載置された積層体３２に更に
積層し（図８（ａ））、上金型２５でＰＥＴフィルム２４をプレスして電極パターン３１
を転写する（図８（ｂ））。転写完了後、ＰＥＴフィルム２４を積層体３２から剥離する
る（図８（ｃ））。このようにして、積層体３２の底面と面一で底面電極３を形成する。
体の底面にプレス転写する。図８は、このプレス転写工程を示す断面図である。電極パタ
ーン３１が印刷されたＰＥＴフィルム２４を、下金型２３に載置された積層体３２に更に
積層し（図８（ａ））、上金型２５でＰＥＴフィルム２４をプレスして電極パターン３１
を転写する（図８（ｂ））。転写完了後、ＰＥＴフィルム２４を積層体３２から剥離する
る（図８（ｃ））。このようにして、積層体３２の底面と面一で底面電極３を形成する。
ＰＥＴフィルム３１には、ＮＣパンチ機で開けられたアライメント用の貫通孔２１が設
けられており、上記の印刷処理及びプレス転写処理は、この貫通孔２１を共通化して行わ
れ、各グリーンシート１２の配線パターン１１との位置合わせがなされる。
けられており、上記の印刷処理及びプレス転写処理は、この貫通孔２１を共通化して行わ
れ、各グリーンシート１２の配線パターン１１との位置合わせがなされる。
その後、前述したように、グリーンカットで素子形状に分割する。電極パターン３１が
素子境界をまたがって形成されているため、必ず素子端部から底面電極３が形成されるこ
とになる。更に、底面電極３は焼結されて、表面にＮｉ／Ａｕのメッキ処理が施される。
素子境界をまたがって形成されているため、必ず素子端部から底面電極３が形成されるこ
とになる。更に、底面電極３は焼結されて、表面にＮｉ／Ａｕのメッキ処理が施される。
スクリーン印刷にて電極パターン３１を形成するので、銀箔をエッチングする方法に比
べて工程が簡単で低コストで済む。電極パターン３１をプレス時に圧着、転写するので、
パターン面と積層体底面とが面一となり、底面電極３の厚さが影響されず、プリント基板
に実装した際の素子高さが安定する。また、分割位置の精度によらずに、電極パターン３
１の端部を素子端部に合わせることができる。
べて工程が簡単で低コストで済む。電極パターン３１をプレス時に圧着、転写するので、
パターン面と積層体底面とが面一となり、底面電極３の厚さが影響されず、プリント基板
に実装した際の素子高さが安定する。また、分割位置の精度によらずに、電極パターン３
１の端部を素子端部に合わせることができる。
（本発明の側面電極４の形成方法）
図９は、側面電極４の形成方法の工程の一部を示す断面図である。図９に示す工程は、
前述した図６と図８との間における工程を示している。グリーンシート１２の半田フィレ
ットを形成したい位置に、素子境界をまたがって電極パターン４１を印刷して、側面電極
４形成用のグリーンシート１２ｃを準備する。
図９は、側面電極４の形成方法の工程の一部を示す断面図である。図９に示す工程は、
前述した図６と図８との間における工程を示している。グリーンシート１２の半田フィレ
ットを形成したい位置に、素子境界をまたがって電極パターン４１を印刷して、側面電極
４形成用のグリーンシート１２ｃを準備する。
配線パターン１１（インダクタ用のコイルパターン）が形成された所定枚数のグリーン
シート１２を積層プレスした下金型２３上の積層体３２に、ＰＥＴフィルム２４に貼付し
たこのグリーンシート１２ｃを重ねて（図９（ａ））、下金型２３及び上金型２５にてプ
レスする（図９（ｂ））。このような積層プレス処理を所定回数繰り返す（図９（ｃ））
。
シート１２を積層プレスした下金型２３上の積層体３２に、ＰＥＴフィルム２４に貼付し
たこのグリーンシート１２ｃを重ねて（図９（ａ））、下金型２３及び上金型２５にてプ
レスする（図９（ｂ））。このような積層プレス処理を所定回数繰り返す（図９（ｃ））
。
グリーンシート１２ｃには、ＮＣパンチ機で開けられたアライメント用の貫通孔２１が
設けられており、上記の印刷処理及び積層プレス処理は、この貫通孔２１を共通化して行
われ、各グリーンシート１２の配線パターン１１との位置合わせがなされる。
設けられており、上記の印刷処理及び積層プレス処理は、この貫通孔２１を共通化して行
われ、各グリーンシート１２の配線パターン１１との位置合わせがなされる。
その後、前述したように、グリーンカットで素子形状に分割する。電極パターン４１が
素子境界をまたがって形成されているため、必ず素子端部から露出して側面電極４が形成
されることになる。スルーホールを分割する従来例に比べて、電極パターン４１の形状及
び寸法を任意に変えることができるため、その分割位置精度の影響を受けることがない。
素子境界をまたがって形成されているため、必ず素子端部から露出して側面電極４が形成
されることになる。スルーホールを分割する従来例に比べて、電極パターン４１の形状及
び寸法を任意に変えることができるため、その分割位置精度の影響を受けることがない。
更に、側面電極４は焼結されて、表面にＮｉ／Ａｕのメッキ処理が施される。図１０は
メッキ処理前後の側面電極４を示す斜視図である。メッキ前は複数の接続されていない電
極パターン４１にて側面電極４は構成されているが（図１０（ａ）参照）、メッキ後はこ
れらの電極パターン４１が接続されて一体となった側面電極４となる（図１０（ｂ）参照
）。また、メッキ処理により側面電極４は底面電極３と導通する。
メッキ処理前後の側面電極４を示す斜視図である。メッキ前は複数の接続されていない電
極パターン４１にて側面電極４は構成されているが（図１０（ａ）参照）、メッキ後はこ
れらの電極パターン４１が接続されて一体となった側面電極４となる（図１０（ｂ）参照
）。また、メッキ処理により側面電極４は底面電極３と導通する。
電極パターン４１の幅、電極パターン４１を印刷したグリーンシート１２ｃの積層数に
よって、この側面電極４の大きさを制御できるので、設計の自由度は高くなる。また、側
面電極４の面積を小さくできるので、インダクタンス特性のバラツキの原因である銀／フ
ェライト間に発生する圧縮応力を低減して、その特性のバラツキを抑制することができる
。
よって、この側面電極４の大きさを制御できるので、設計の自由度は高くなる。また、側
面電極４の面積を小さくできるので、インダクタンス特性のバラツキの原因である銀／フ
ェライト間に発生する圧縮応力を低減して、その特性のバラツキを抑制することができる
。
本発明では、グリーンシート１２の材料として、８ｐｐｍ／℃（室温〜８００℃）以下
の熱膨張率を有するセラミック粉末を、フェライトに、フェライトの２０重量％以下だけ
含有させたものを使用している。このセラミック粉末として具体的には、ムライト、未安
定ジルコニア、ジルコン、チタン酸アルミ、コージエライト、ペタライト、アルミナの中
の少なくとも１種類以上を利用できる。
の熱膨張率を有するセラミック粉末を、フェライトに、フェライトの２０重量％以下だけ
含有させたものを使用している。このセラミック粉末として具体的には、ムライト、未安
定ジルコニア、ジルコン、チタン酸アルミ、コージエライト、ペタライト、アルミナの中
の少なくとも１種類以上を利用できる。
これらの低熱膨張セラミックは、フェライトに対して引張り応力を与え、モールド用樹
脂が硬化する際に発生する圧縮応力を打ち消すように機能する。低熱膨張セラミックの添
加量は、選択する樹脂が発生する応力の程度に応じて調整することが可能である。また、
この種のセラミックは、フェライトとの反応性が乏しく、構成元素の一部が反応した場合
においても特性の著しい劣化はない。但し、非磁性層の複合により磁気抵抗が増加し、透
磁率は低下するが、これはコイルのターン数を変更することで必要とするインダクタンス
値は調整可能である。
脂が硬化する際に発生する圧縮応力を打ち消すように機能する。低熱膨張セラミックの添
加量は、選択する樹脂が発生する応力の程度に応じて調整することが可能である。また、
この種のセラミックは、フェライトとの反応性が乏しく、構成元素の一部が反応した場合
においても特性の著しい劣化はない。但し、非磁性層の複合により磁気抵抗が増加し、透
磁率は低下するが、これはコイルのターン数を変更することで必要とするインダクタンス
値は調整可能である。
１ 積層基板
２ 表面電極（第１電極）
３ 底面電極（第２電極）
４ 側面電極（第３電極）
５ 制御ＩＣ
６ ダイオード
７ コンデンサ
８ 抵抗体
１０ 樹脂
１１ 配線パターン
１２，１２ａ，１２ｂ，１２ｃ グリーンシート
２０ 複合回路素子
２１ 貫通孔
２２ スルーホール
２３ 下金型
２４ ＰＥＴフィル
２５ 上金型
３１ 電極パターン
３２ 積層体
４１ 電極パターン
２ 表面電極（第１電極）
３ 底面電極（第２電極）
４ 側面電極（第３電極）
５ 制御ＩＣ
６ ダイオード
７ コンデンサ
８ 抵抗体
１０ 樹脂
１１ 配線パターン
１２，１２ａ，１２ｂ，１２ｃ グリーンシート
２０ 複合回路素子
２１ 貫通孔
２２ スルーホール
２３ 下金型
２４ ＰＥＴフィル
２５ 上金型
３１ 電極パターン
３２ 積層体
４１ 電極パターン
Claims (5)
- 配線パターンを形成した複数の磁性体シートを積層した構成をなし、その表面に電子部
品と接続する電極を有する積層基板を製造する方法において、
前記電極を形成する工程は、第１磁性体シートの前記電子部品が接続される位置にスル
ーホールを形成するステップと、第２磁性体シートの前記スルーホールに対応する位置に
配線パターンを形成するステップと、前記第１磁性体シートと前記第２磁性体シートとを
重ねて圧着するステップとを有することを特徴とする積層基板の製造方法。 - 配線パターンを形成した複数の磁性体シートを積層した構成をなし、その表面に電子部
品と接続する第１電極及びプリント基板と接続する第２電極を有する積層基板を製造する
方法において、
前記第１電極を形成する工程は、第１磁性体シートの前記電子部品が接続される位置に
スルーホールを形成するステップと、第２磁性体シートの前記スルーホールに対応する位
置に配線パターンを形成するステップと、前記第１磁性体シートと前記第２磁性体シート
とを重ねて圧着するステップとを有し、
前記第２電極を形成する工程は、基材シートに電極パターンを印刷するステップと、印
刷した電極パターンを磁性体シートに転写するステップとを有することを特徴とする積層
基板の製造方法。 - 配線パターンを形成した複数の磁性体シートを積層した構成をなし、その表面に電子部
品と接続する第１電極及びフィレットを形成するための第３電極を有する積層基板を製造
する方法において、
前記第１電極を形成する工程は、第１磁性体シートの前記電子部品が接続される位置に
スルーホールを形成するステップと、第２磁性体シートの前記スルーホールに対応する位
置に配線パターンを形成するステップと、前記第１磁性体シートと前記第２磁性体シート
とを重ねて圧着するステップとを有し、
前記第３電極を形成する工程は、素子間にまたがるように複数の磁性体シートに電極パ
ターンを形成するステップと、前記複数の磁性体シートの積層体を素子毎に分割して電極
パターンを露出させるステップと、露出した電極パターンをメッキによって電気的に接続
するステップとを有することを特徴とする積層基板の製造方法。 - 配線パターンを形成した複数の磁性体シートを積層した構成をなし、その表面に電子部
品と接続する第１電極、プリント基板と接続する第２電極及びフィレットを形成するため
の第３電極を有するを有する積層基板を製造する方法において、
前記第１電極を形成する工程は、第１磁性体シートの前記電子部品が接続される位置に
スルーホールを形成するステップと、第２磁性体シートの前記スルーホールに対応する位
置に配線パターンを形成するステップと、前記第１磁性体シートと前記第２磁性体シート
とを重ねて圧着するステップとを有し、
前記第２電極を形成する工程は、基材シートに電極パターンを印刷するステップと、印
刷した電極パターンを磁性体シートに転写するステップとを有し、
前記第３電極を形成する工程は、素子間にまたがるように複数の磁性体シートに電極パ
ターンを形成するステップと、前記複数の磁性体シートの積層体を素子毎に分割して電極
パターンを露出させるステップと、露出した電極パターンをメッキによって電気的に接続
するステップとを有することを特徴とする積層基板の製造方法。 - 配線パターンを形成した複数の磁性体シートを積層した構成をなし、その表面に電子部
品が実装されて樹脂モールドされる積層基板において、
前記磁性体シートは、磁性体母材に、８ｐｐｍ／℃以下の熱膨張率を有するセラミック
粉末を前記磁性体母材の２０重量％以下含有させたシートであることを特徴とする積層基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004311488A JP2006128224A (ja) | 2004-10-26 | 2004-10-26 | 積層基板の製造方法及び積層基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004311488A JP2006128224A (ja) | 2004-10-26 | 2004-10-26 | 積層基板の製造方法及び積層基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006128224A true JP2006128224A (ja) | 2006-05-18 |
Family
ID=36722640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004311488A Pending JP2006128224A (ja) | 2004-10-26 | 2004-10-26 | 積層基板の製造方法及び積層基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006128224A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012005052A1 (ja) * | 2010-07-06 | 2012-01-12 | 株式会社村田製作所 | 電子部品及びその製造方法 |
| KR101555398B1 (ko) * | 2008-07-29 | 2015-09-23 | 쿠퍼 테크놀로지스 컴파니 | 자기 전기적 장치 |
| KR20160092290A (ko) * | 2015-01-27 | 2016-08-04 | 삼성전기주식회사 | 코일 부품 및 이의 제조 방법 |
| JPWO2017179612A1 (ja) * | 2016-04-13 | 2018-11-08 | 株式会社村田製作所 | インダクタモジュール |
-
2004
- 2004-10-26 JP JP2004311488A patent/JP2006128224A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101555398B1 (ko) * | 2008-07-29 | 2015-09-23 | 쿠퍼 테크놀로지스 컴파니 | 자기 전기적 장치 |
| WO2012005052A1 (ja) * | 2010-07-06 | 2012-01-12 | 株式会社村田製作所 | 電子部品及びその製造方法 |
| KR20160092290A (ko) * | 2015-01-27 | 2016-08-04 | 삼성전기주식회사 | 코일 부품 및 이의 제조 방법 |
| KR101652848B1 (ko) | 2015-01-27 | 2016-08-31 | 삼성전기주식회사 | 코일 부품 및 이의 제조 방법 |
| JPWO2017179612A1 (ja) * | 2016-04-13 | 2018-11-08 | 株式会社村田製作所 | インダクタモジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7100276B2 (en) | Method for fabricating wiring board provided with passive element | |
| WO2007013239A1 (ja) | 積層型電子部品、電子装置および積層型電子部品の製造方法 | |
| JP2005045103A (ja) | チップインダクタ | |
| JPH03219605A (ja) | 積層型インダクタンス素子 | |
| JP2004247334A (ja) | 積層型セラミック電子部品およびその製造方法ならびにセラミックグリーンシート積層構造物 | |
| JP2006128224A (ja) | 積層基板の製造方法及び積層基板 | |
| US6551426B2 (en) | Manufacturing method for a laminated ceramic electronic component | |
| JP2008108882A (ja) | 電子部品とその製造方法 | |
| JP4372493B2 (ja) | セラミックグリーンシートの製造方法および当該セラミックグリーンシートを用いた電子部品の製造方法 | |
| JP6830424B2 (ja) | 巻線用コアおよびその製造方法ならびに巻線付き電子部品 | |
| US6627021B2 (en) | Method of manufacturing laminated ceramic electronic component and method of manufacturing laminated inductor | |
| JP2007012825A (ja) | チップ部品及びその製造方法 | |
| JP2003243226A (ja) | 巻線型電子部品とその製造方法 | |
| US20040111880A1 (en) | Multilayer electronic part and method of producing the same | |
| JP4330850B2 (ja) | 薄型コイル部品の製造方法，薄型コイル部品及びそれを使用した回路装置 | |
| JP2006140513A (ja) | セラミック多層基板の製造方法 | |
| JP4784107B2 (ja) | 積層部品の製造方法及び積層部品 | |
| CN220067840U (zh) | 多层构造体 | |
| JP2004165343A (ja) | 積層型セラミック電子部品およびその製造方法 | |
| US20220367363A1 (en) | Ltcc electronic device unit structure | |
| JP2007184631A (ja) | 受動素子を備えた配線板の製造方法 | |
| JPH11288832A (ja) | 積層インダクタ部品及びその製造方法 | |
| KR20030057998A (ko) | 저온 소성 세라믹을 이용한 다층 인덕터 | |
| JP2003332132A (ja) | 積層チップ部品及びその製造方法 | |
| JP2004228397A (ja) | 積層チップコンデンサを内蔵した多層プリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070606 |