JP2004228397A - 積層チップコンデンサを内蔵した多層プリント配線板の製造方法 - Google Patents

積層チップコンデンサを内蔵した多層プリント配線板の製造方法 Download PDF

Info

Publication number
JP2004228397A
JP2004228397A JP2003015730A JP2003015730A JP2004228397A JP 2004228397 A JP2004228397 A JP 2004228397A JP 2003015730 A JP2003015730 A JP 2003015730A JP 2003015730 A JP2003015730 A JP 2003015730A JP 2004228397 A JP2004228397 A JP 2004228397A
Authority
JP
Japan
Prior art keywords
chip capacitor
insulating layer
multilayer chip
printed wiring
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003015730A
Other languages
English (en)
Inventor
Takuya Sonoyama
卓也 園山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon CMK Corp
CMK Corp
Original Assignee
Nippon CMK Corp
CMK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon CMK Corp, CMK Corp filed Critical Nippon CMK Corp
Priority to JP2003015730A priority Critical patent/JP2004228397A/ja
Publication of JP2004228397A publication Critical patent/JP2004228397A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】薄い単層絶縁層に、経時変化の少ない安定した積層チップコンデンサを内蔵せしめた多層プリント配線板の提供。
【解決手段】積層チップコンデンサを構成する二つの支持体の厚みに厚み差を設け、実装時に厚い支持体側を上側、薄い支持体側をランド側にて積層チップコンデンサを内層基板に実装する工程と;前記内層基板に層間絶縁層を積層する工程と;前記積層板を研磨する工程と;前記研磨後の積層板に絶縁層を介在せしめて導体層を形成する工程とを有する多層プリント配線板の製造方法。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、内層に積層チップコンデンサを備えた多層プリント配線板の製造方法に関する。
【0002】
【従来の技術】
携帯型の情報端末機器においては小型・高密度化が益々進み、これによりプリント配線板に搭載される部品点数は増加の一途を辿り、その反面、小型・薄型化が要求されていることから、部品をプリント配線板の表面に実装するだけでは、対応できなくなってきた。
【0003】
このような状況を回避する方法として、多層プリント配線板の内部に、印刷法、蒸着法等によってL.C.Rのような受動部品の機能を形成し付与するという方法が既に知られている。
コンデンサに注目すると、形成されたコンデンサが、公差の激しい容量値やより大きな容量値を達成するには、基板内に大面積を占有する若しくは非常に薄い厚みでかつ精度を厳しく形成する必要があり、大変手間のかかるものであった。環境変化や経時変化により容量値が安定し難いという問題を有していた。
【0004】
そこで、大容量品や公差精度の高いコンデンサは規格化された積層チップコンデンサを多層プリント配線板に内蔵する方法が考えられる。
しかし、部品を実装した後、層間絶縁層を部品とほぼ等しい収納領域を形成して積層した場合、その積層の際に部品に負荷がかかり、部品が割れてしまうという問題があった。
【0005】
しかも、携帯端末機器に使用される多層プリント配線板は、小型でかつ薄型のものが要求されるところ、絶縁層の厚みは100μm程度に過ぎないため、部品の厚みが数百μmの積層チップコンデンサを多層プリント配線板の内部に埋設することは不可能なのが実状であった。
【0006】
【発明が解決しようとする課題】
本発明の目的は、薄い単層絶縁層に積層チップコンデンサを埋設することが可能で、経時変化の少ない安定した容量値を有する特性の積層チップコンデンサを内蔵した多層プリント配線板を提供することにある。
【0007】
而して、本発明者は、積層チップコンデンサの構造が、コンデンサ機能を有する部位を支持体が両側で挟み込む形式であることに着目し、本発明を完成するに至った。
【0008】
【課題を解決するための手段】
すなわち、本発明は、上下の支持体に厚み差を設けた積層チップコンデンサを、その厚みが厚い方の支持体を外側に位置せしめると共に、その厚みが薄い方の支持体をランド内側にして内層基板に実装する工程と;前記実装後の内層基板に層間絶縁層を積層する工程と;前記積層後の積層板を研磨する工程と;前記研磨後の積層板に絶縁層を介在せしめて導体層を形成する工程とを有することを特徴とする積層チップコンデンサを内蔵した多層プリント配線板の製造方法により上記目的を達成したものである。
【0009】
また、本発明は、特に前記層間絶縁層につき、積層チップコンデンサが実装された部分を開口せしめ、かつ層間絶縁層の高さを実装された積層チップコンデンサよりも高くすることにより上記目的を達成したものである。斯かる構成により積層工程でのプレスの初期圧力が直接積層チップコンデンサにかからず、実装した積層チップコンデンサが割れることがない。
【0010】
また、本発明は、特に前記層間絶縁層を、部品実装部分に開口部の設けられた少なくとも2枚以上の色調の異なる絶縁層と、当該色調の異なる層間絶縁層及び開口部を覆う絶縁層とから構成することにより上記目的を達成したものである。
【0011】
また、本発明は、特に前記層間絶縁層を積層後、色調の異なる層間絶縁層の界面まで実装された積層チップコンデンサの支持体部位も含め研磨し薄くすることにより上記目的を達成したものである。
【0012】
色調の異なる層間絶縁層を積層し、当該色調の異なる絶縁層の界面まで実装した積層チップコンデンサを含め厚みが薄くなるまで研磨することによって、プリント配線板の全体の厚みを薄くすることができ、また、色調の異なる層間絶縁層を使用することで、その界面が容易に識別されるので、厚みを精度よく研磨加工することが可能になる。
【0013】
【発明の実施の形態】
以下本発明の実施の形態を図1乃至図3を用いて説明する。
【0014】
図1は、本発明における積層チップコンデンサの実装構造を説明する概略断面説明図で、(a)は研磨前の実装構造を示し、(b)は研磨後の実装構造を示している。
【0015】
従来積層チップコンデンサは、均等な厚みを有するセラミックス基材等からなる同じ厚さの支持体に挟まれるようにして形成された部品としての主たる機能を担う導体部、導体部によって構成された回路部と、側面に形成された側面電極からなり、部品の表裏に構造的差異を持たないために、表裏判定を行わないで、実装ランドと側面電極と接続部材で接続しされていた。
【0016】
本発明における積層チップコンデンサ4は、図1(a)に示されるように、セラミックス基材等からなる厚さの異なる支持体15、18と、両支持体に挟まれるようにして形成された内部電極5と、側面に形成された側面電極17とからなることで構造的に表裏に違いを有しており、本発明は、図1(a)のように研磨の対象となる厚い支持体18を外側に、薄い支持体15を内側、すなわち実装ランド側にして、実装ランド2aと側面電極17と接続部材6で接続し、当該積層チップコンデンサ4を実装した後、支持体18を研磨して薄くすることによって、図1(b)のように積層チップコンデンサ4の薄型化を図ることでより積層チップコンデンサを多層プリント配線板に内蔵し薄型化したものである。
【0017】
また、積層チップコンデンサ4を実装後、部品実装部分に開口部を設けた層間絶縁層を積層する際、実装した当該積層チップコンデンサ4より層間絶縁層の高さが高い方が、積層プレスで圧着する際、直接積層チップコンデンサ4に圧力がかからないため、実装した積層チップコンデンサ4が破損することがないため有効である。
【0018】
さらに、積層チップコンデンサ4を実装した後、部品実装部分に開口部を設けた2枚以上の色調の異なる層間絶縁層を重ね、次いで更に絶縁層で全体を覆い積層し、色調の異なる絶縁層の界面まで実装部品を含め研磨することで薄型化及び厚みをそろえる上では有効である。
【0019】
図2及び図3は、本発明方法を示す概略断面工程説明図で、以下両図に基いて本発明を更に説明する。
まず、図2(a)に示したように、銅張り絶縁層1aの表裏に内層回路2及び実装ランド2aが形成された内層基板1を、サブトラクティブ法等の常法の加工により得る。絶縁層1aとしては、ガラス織布、あるいは不織布にエポキシ樹脂、ポリイミド樹脂、BT(ビスマレイミド−トリアジン)樹脂、オレフィン樹脂等を含浸したものがあげられ、内層回路2及び実装ランド2aとしては、一般的な銅等の金属が好ましい。次いで、実装ランド2aを除いた所望のパターンのソルダーレジスト3を形成した後、はんだペーストを実装ランド2aに印刷する。次いで、当該実装ランド2aに積層チップコンデンサ4を図2(a)のように厚い支持体18を外側に位置せしめると共に、薄い支持体15をランド側にして配置した後、リフローなどにより当該実装ランド2aと積層チップコンデンサ4と側面電極17とを接続部材6で接続する。これにより、図2(a)のような積層チップコンデンサ4が両面に実装された内層基板1を得る。
【0020】
次に、図2(a)の内層基板1の両面に、7a、7b、7cの3層構造とした層間絶縁層7を図2(b)のように配置する。層間絶縁層7aは、後に積層チップコンデンサ4を薄型化する際の指標となる厚さを有する層であり、当該積層チップコンデンサ4の位置に対応する部位に開口部8を有するものである。層間絶縁層7cは、当該層間絶縁層7bと色調が異なり、(層間絶縁層7aと同色でも構わない)、当該開口部8の間隙を埋めると共に、層間絶縁層7aから7cを積層した際に、積層チップコンデンサ4が埋める程度の厚さ樹脂量を有するものである。確実に積層チップコンデンサ4以上の高さを有する開口部を設けることで、積層の際の圧力が直接当該積層チップコンデンサ4にかからないため破損することが無くなり、層間絶縁樹脂で完全に樹脂を充填することで歩留まりが向上する。ここで絶縁層7cの色調を絶縁層7bと異なる色調にした理由は、各層間絶縁層を積層する際、当該絶縁層7aの開口部内にわずかに層間絶縁層7cの樹脂が流れ込んだ場合、層間絶縁層7cと7bとが同色であると研磨可能領域の境界線が不鮮明となるためである当該層間絶縁層7aから7cの種類としては、内層基板1の絶縁層1aと同様なものがよりよく、層間絶縁層7aは、開口部8を樹脂で埋める役割を担うため、Bステージ(半硬化状態)のものを使用し、層間絶縁層7bは、層間絶縁層7aの樹脂と混ざり合うように層間絶縁層7bの樹脂が入らないようにCステージ(硬化済)のものを使用し、層間絶縁層7cは、層間絶縁層7aと同様のものを用いることができる。また、層間絶縁層7a及び7bの開口部8は、金型によるパンチング、NCドリル、レーザ加工等により形成できる。以上の層間絶縁層7aから7cの層間絶縁層をプレスプレート9により積層プレスすることによって、図3(c)の状態の積層板を得る。
【0021】
次に、図3(c)の積層板をバフ研磨、平面研磨、マシニングセンター、ベルト研磨等の手段によって、層間絶縁層7aの層が露出するまで研磨を行う。これにより、研磨で薄くなった層間絶縁層7(a)と平行で、かつ所望の厚さに研磨されたチップ型抵抗体4が形成された図3(d)の状態の積層板を得る。
【0022】
次に、図3(d)の積層板に第二絶縁層10及び導体箔11、あるいは両者は予め積層した樹脂付き銅箔を積層することによって、図3(e)の積層体を得る。ついで当該導体箔11に回路形成を施し、図2(a)から図3(e)の工程を繰り返すことによって、積層チップコンデンサ4が内蔵された多層プリント配線板12を得る。表裏の導通及び各層間の導通は、貫通スルーホールを設けたり、各層間をIVH、BVH(図示せず)で接続し各層の導通を得ても構わない。
【0023】
而して、本発明の実施の形態によれば、層間絶縁層7の厚みを実装したチップ型抵抗体よりも高くすることで、積層時の初期プレス圧力が直接チップ型抵抗体にかかることを防ぎ、さらに色調の異なった層間絶縁層を研磨領域として設けているため、チップ型抵抗体4が破損することなく、精度よく薄型化できる。
【0024】
【発明の効果】
本発明によれば、薄い単層絶縁層に積層チップコンデンサを埋設することが可能で、経時変化の少ない安定した容量値を有する特性の積層チップコンデンサを内蔵した多層プリント配線板を提供することができる。
【図面の簡単な説明】
【図1】本発明における積層チップコンデンサの実装構造を説明するための概略断面説明図。
【図2】本発明の工程(a)〜(b)を説明するための概略断面工程説明図。
【図3】本発明の工程(c)〜(e)を説明するための概略断面工程説明図。
【符号の説明】
1:内層基板
2:内層回路
3:ソルダーレジスト
4:積層チップコンデンサ
5:内部電極
6:接続部材
7:層間絶縁層
7a、7b、7c:層間絶縁層
8:開口部
9:プレスプレート
10:第二の絶縁層
11:導体箔
12:多層プリント配線板
15:支持体
17:側面電極
18:支持体

Claims (4)

  1. 上下の支持体に厚み差を設けた積層チップコンデンサを、その厚みが厚い方の支持体を外側に位置せしめると共に、その厚みが薄い方の支持体をランド側にして内層基板に実装する工程と;前記実装後の内層基板に層間絶縁層を積層する工程と;前記積層後の積層板を研磨する工程と;前記研磨後の積層板に絶縁層を介在せしめて導体層を形成する工程とを有することを特徴とする積層チップコンデンサを内蔵した多層プリント配線板の製造方法。
  2. 前記記載の層間絶縁層は、積層チップコンデンサが実装された部分に開口部を有し、かつその高さが実装された積層チップコンデンサよりも高いことを特徴とする請求項1記載の積層チップコンデンサを内蔵した多層プリント配線板の製造方法。
  3. 前記記載の層間絶縁層は、実装部分に開口部が設けられた少なくとも2枚以上の色調の異なる絶縁層と、当該色調の異なる絶縁層及び開口部を覆う絶縁層とから成ることを特徴とする請求項2記載の積層チップコンデンサを内蔵した多層プリント配線板の製造方法。
  4. 前記記載の研磨は、色調の異なる層間絶縁層の界面まで行なって、実装された積層チップコンデンサを薄くすることを特徴とする請求項3記載の積層チップコンデンサを内蔵したプリント配線板の製造方法。
JP2003015730A 2003-01-24 2003-01-24 積層チップコンデンサを内蔵した多層プリント配線板の製造方法 Pending JP2004228397A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003015730A JP2004228397A (ja) 2003-01-24 2003-01-24 積層チップコンデンサを内蔵した多層プリント配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003015730A JP2004228397A (ja) 2003-01-24 2003-01-24 積層チップコンデンサを内蔵した多層プリント配線板の製造方法

Publications (1)

Publication Number Publication Date
JP2004228397A true JP2004228397A (ja) 2004-08-12

Family

ID=32903393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003015730A Pending JP2004228397A (ja) 2003-01-24 2003-01-24 積層チップコンデンサを内蔵した多層プリント配線板の製造方法

Country Status (1)

Country Link
JP (1) JP2004228397A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078573A (ja) * 2006-09-25 2008-04-03 Cmk Corp 部品内蔵型多層プリント配線板
JP2010021516A (ja) * 2008-07-10 2010-01-28 Samsung Electro-Mechanics Co Ltd 電子素子内蔵型印刷回路基板の製造方法
JP2012238874A (ja) * 2005-07-04 2012-12-06 Schweizer Electronic Ag 組み込まれた電気部品を備える多層プリント回路基板構造およびそれを製造するための方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012238874A (ja) * 2005-07-04 2012-12-06 Schweizer Electronic Ag 組み込まれた電気部品を備える多層プリント回路基板構造およびそれを製造するための方法
JP2008078573A (ja) * 2006-09-25 2008-04-03 Cmk Corp 部品内蔵型多層プリント配線板
JP2010021516A (ja) * 2008-07-10 2010-01-28 Samsung Electro-Mechanics Co Ltd 電子素子内蔵型印刷回路基板の製造方法
US8206530B2 (en) 2008-07-10 2012-06-26 Samsung Electro-Mechanics Co., Ltd. Manufacturing method of printed circuit board having electro component

Similar Documents

Publication Publication Date Title
US6333857B1 (en) Printing wiring board, core substrate, and method for fabricating the core substrate
JP4079699B2 (ja) 多層配線回路基板
US9247646B2 (en) Electronic component built-in substrate and method of manufacturing the same
US10015885B2 (en) Printed circuit board, and method for manufacturing same
US7748115B2 (en) Method of forming a circuit board
US20150334844A1 (en) Printed wiring board
US20150334842A1 (en) Printed wiring board
JP4287733B2 (ja) 電子部品内蔵多層プリント配線板
US7421779B2 (en) Multilayer board manufacturing method
JPH05343855A (ja) 多層プリント配線板およびその製造方法
KR100536315B1 (ko) 반도체 패키지 기판 및 그 제조 방법
JP3246502B2 (ja) 部品内蔵両面配線板の製造方法、及び電子回路構成体の製造方法
JP4015858B2 (ja) チップ型抵抗体を内蔵した多層プリント配線板の製造方法。
JPH1041631A (ja) チップ埋め込み構造高密度実装基板の製造方法
JP2004228397A (ja) 積層チップコンデンサを内蔵した多層プリント配線板の製造方法
KR100895241B1 (ko) 패키지용 기판 제조방법
JP2001298274A (ja) 電子回路構成体
KR101147343B1 (ko) 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
KR100601476B1 (ko) 메탈코어를 이용한 패키지 기판 및 그 제조방법
JP4292397B2 (ja) 配線板の製造方法
KR101109277B1 (ko) 인쇄회로기판의 제조방법
JP2000151102A (ja) 多層回路基板の製造方法
KR100653247B1 (ko) 내장된 전기소자를 구비한 인쇄회로기판 및 그 제작방법
JP2001144445A (ja) 多層プリント配線板の製造方法
JP2874734B2 (ja) 高周波デバイス用多層配線基板