JP2010021516A - 電子素子内蔵型印刷回路基板の製造方法 - Google Patents

電子素子内蔵型印刷回路基板の製造方法 Download PDF

Info

Publication number
JP2010021516A
JP2010021516A JP2009011407A JP2009011407A JP2010021516A JP 2010021516 A JP2010021516 A JP 2010021516A JP 2009011407 A JP2009011407 A JP 2009011407A JP 2009011407 A JP2009011407 A JP 2009011407A JP 2010021516 A JP2010021516 A JP 2010021516A
Authority
JP
Japan
Prior art keywords
insulating resin
electronic
circuit board
manufacturing
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009011407A
Other languages
English (en)
Other versions
JP5219276B2 (ja
Inventor
Doo-Hwan Lee
リー ドゥ−ファン
Kyung-Min Lee
リー キュン−ミン
Hyo-Bin Park
パク ヒョ−ビン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2010021516A publication Critical patent/JP2010021516A/ja
Application granted granted Critical
Publication of JP5219276B2 publication Critical patent/JP5219276B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/0012—Mechanical treatment, e.g. roughening, deforming, stretching
    • B32B2038/0016—Abrading
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2310/00—Treatment by energy or chemical effects
    • B32B2310/08—Treatment by energy or chemical effects by wave energy or particle radiation
    • B32B2310/0806—Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation
    • B32B2310/0843—Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation using laser
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/02—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by a sequence of laminating steps, e.g. by adding new layers at consecutive laminating stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】基板回路と電子素子との連結部位の整合度を大きく向上させるので、微細なピッチ（Pitch）を有する電子部品の内蔵に適用でき、さらに工程が簡単であってコストを最小化することができ、また既存の電子素子内蔵基板では実現することが困難であった２層内蔵基板の実現に好適である、電子素子内蔵型印刷回路基板の製造方法を提供する。
【解決手段】ボンディングシート２０の上面に、上面に電極１１ｂが形成された電子素子を搭載するステップと、電子素子に対応するキャビティが形成された絶縁体３０をボンディングシート２０の上面に搭載するステップと、電子素子の上面を覆うように、絶縁体３０の上面に第１絶縁樹脂を積層するステップと、電極１１ｂが露出するように第１絶縁樹脂を研磨するステップと、研磨された第１絶縁樹脂４１に、露出された電極１１ｂと電気的に接続される第１回路パターン５１を形成するステップと、を含むことを特徴とする。
【選択図】図１０

Description

本発明は電子素子内蔵型印刷回路基板の製造方法に関する。
電子素子の小型化、高密度化に伴って、これら電子素子をパッケージに接続させる技術においても、より微細なパターンに対応できるように進化・発展している。特に、ワイヤボンディングのような伝統的な接続方法の場合、約４０〜５０μｍピッチのボンディングパッドにも適用させるための技術開発が推進されつつある。
しかし、現在開発されるこれら電子素子の内蔵技術は、一般的なレーザー工法や、スタッドバンプ（Stud bump）を用いたフリップチップ（flip chip）工法で微細化に対応しているが、それぞれの装備や工法には限界が存在する。
電子素子が内蔵される基板におけるピッチ微細化において、特にレーザー工法を用いる場合、その主な事項としては、層間整合度（Registration）の確保及び内部接続（interconnection）用ビア（via）サイズの最小化のための絶縁距離、すなわち、絶縁層厚の最小化などを挙げることができる。これに関して、現在知られている技術では１００μｍ程度のピッチへの対応がその限界である。
また、電子素子と基板との接続にレーザーを活用する場合、電子素子が内蔵される層の回路、すなわち、電子素子の電気的導通のためのパッドなどの高さと一致する層とこれに対応する反対側の層の回路は、電子素子の接続に関してはその回路の機能を行うことができず、単純整列（align）及び上／下部の電気的接続の役割だけを行う一種の余分の回路のように製品に位置づけられており、このため、製品の小型化及び高密度化に不適合である。
こうした従来技術の問題点を解決するために、本発明は、層間整合度を確保し、ビアのサイズを最小化して、製品の小型化及び高密度化を実現することができ、電子素子の内蔵時に必要のない回路要素を備えない電子素子内蔵型印刷回路基板の製造方法を提供することにその目的がある。
本発明の一実施形態によれば、ボンディングシートの上面に、上面に電極が形成された電子素子を搭載するステップと、電子素子に対応するキャビティが形成された絶縁体をボンディングシートの上面に搭載するステップと、電子素子の上面を覆うように絶縁体の上面に第１絶縁樹脂を積層するステップと、電極が露出されるように第１絶縁樹脂を研磨するステップと、研磨された第１絶縁樹脂に、露出している電極と電気的に接続される第１回路パターンを形成するステップと、を含む電子素子内蔵型印刷回路基板の製造方法が提供される。
ここで、第１絶縁樹脂からボンディングシートを貫通するビアを形成するステップと、ボンディングシートの下面に第２回路パターンを形成するステップと、をさらに行うことができる。
一方、ボンディングシートの下面に第２絶縁樹脂を積層するステップと、第１絶縁樹脂から第２絶縁樹脂を貫通するビアを形成するステップと、絶縁樹脂の下面に第２回路パターンを形成するステップと、をさらに行うこともできる。
ここで、第１絶縁樹脂は第２絶縁樹脂より厚いものであってもよい。
ボンディングシートは、ガラス繊維が含浸されたエポキシ樹脂からなることができ、キャビティが形成された絶縁体は硬化された（Ｃ−stage）状態であることができる。
本発明の好ましい実施例によれば、基板回路と電子素子との連結部位の整合度を大きく向上させることができるので、微細なピッチ（Pitch）を有する電子部品への内蔵に適用でき、さらに工程が簡単であって、コストを最小化でき、また既存の電子素子内蔵基板では実現できなかった２層内蔵基板の実現に好適である。
本発明の一実施例による電子素子内蔵型印刷回路基板の製造方法を示す順序図である。 本発明の一実施例による電子素子内蔵型印刷回路基板の製造方法を示す工程図である。 本発明の一実施例による電子素子内蔵型印刷回路基板の製造方法を示す工程図である。 本発明の一実施例による電子素子内蔵型印刷回路基板の製造方法を示す工程図である。 本発明の一実施例による電子素子内蔵型印刷回路基板の製造方法を示す工程図である。 本発明の一実施例による電子素子内蔵型印刷回路基板の製造方法を示す工程図である。 本発明の一実施例による電子素子内蔵型印刷回路基板の製造方法を示す工程図である。 本発明の一実施例による電子素子内蔵型印刷回路基板の製造方法を示す工程図である。 本発明の一実施例による電子素子内蔵型印刷回路基板の製造方法を示す工程図である。 本発明の一実施例による電子素子内蔵型印刷回路基板の製造方法を示す工程図である。 本発明の他の実施例による電子素子内蔵型印刷回路基板の製造方法を示す順序図である。 本発明の他の実施例による電子素子内蔵型印刷回路基板の製造方法を示す工程図である。 本発明の他の実施例による電子素子内蔵型印刷回路基板の製造方法を示す工程図である。 本発明の他の実施例による電子素子内蔵型印刷回路基板の製造方法を示す工程図である。 本発明の他の実施例による電子素子内蔵型印刷回路基板の製造方法を示す工程図である。
本発明は多様な変換を加えることができ、様々な実施例を有することができるため、本願では特定実施例を図面に例示し、詳細に説明する。しかし、これは本発明を特定の実施形態に限定するものではなく、本発明の思想及び技術範囲に含まれるあらゆる変換、均等物及び代替物を含むものとして理解されるべきである。本発明を説明するに当たって、係る公知技術に対する具体的な説明が本発明の要旨をかえって不明にすると判断される場合、その詳細な説明を省略する。
「第１」、「第２」などのような序数を含む用語は、多様な構成要素を説明するために用いられるに過ぎず、構成要素がそれらの用語により限定されるものではない。それらの用語は一つの構成要素を他の構成要素から区別する目的だけに用いられる。
本願で用いた用語は、ただ特定の実施例を説明するために用いたものであって、本発明を限定するものではない。単数の表現は、文の中で明らかに表現しない限り、複数の表現を含む。本願において、「含む」または「有する」などの用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部品、またはこれらを組合せたものの存在を指定するものであって、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品、またはこれらを組合せたものの存在または付加可能性を予め排除するものではないと理解しなくてはならない。
以下、本発明による電子素子内蔵型印刷回路基板の製造方法の実施例を添付図面に基づいて詳細に説明し、添付図面を用いて説明するに当たって、同一かつ対応の構成要素には同一の図面符号を付し、これに対する重複説明は省略する。
図１は、本発明の一実施例による電子素子内蔵型印刷回路基板の製造方法を示す順序図であり、図２〜図１０は本発明の一実施例による電子素子内蔵型印刷回路基板の製造方法を示す工程図である。図２〜図１０を参照すると、電子素子１０ａ，１０ｂ，１０ｃ、電極１１ａ，１１ｂ，１１ｃ、ボンディングシート２０（bonding sheet）、絶縁体３０、キャビティ３２（cavity）、第１絶縁樹脂４１、第２絶縁樹脂４２、第１回路パターン５１、第２回路パターン５２、ビアホール５３、及びビア５４が示されている。
先ず、ステップＳ１１０で、図５に示すように、ボンディングシート２０の上面に、上面に電極が形成された電子素子を搭載する。ボンディングシート２０に搭載される電子素子としては、図２に示すように、両側に電極１１ａが形成された受動素子１０ａ、図３に示すように、ポスト形態の銅または金電極１１ｂが形成された能動素子１０ｂ、図４に示すように、スタッド形態の銅または金電極１１ｃが形成された能動素子１１ｃなどを用いることができる。その他にも、電極が電子部品の最外層表面より高く形成された形態であれば、どんな電子素子でも使用できる。
電子素子１０ａ，１０ｂ，１０ｃが搭載されるボンディングシート２０としては、電子部品を固定するのに好適な資材を用いることができ、その例には、ガラス繊維が含浸されたエポキシ樹脂などを挙げることができる。このような資材を用いることにより、後の工程における電子素子１０ａ，１０ｂ，１０ｃの位置が変動されることを防止でき、その結果、信頼度の高い整合度を確保できるようになる。
ボンディングシート２０の厚さは約２０〜４０μｍ程度であってもよく、２０μｍ以下であってもよい。
その後、ステップＳ１２０で、図６に示すように、電子素子１０ｂに対応するキャビティ３２が形成された絶縁体３０をボンディングシート２０の上面に搭載する。電子素子１０ｂの高さに応じて絶縁体の高さが決められるが、電子素子の電極を含む高さが５０μｍ程度である場合、絶縁体３０の高さは約４０μｍになることができる。
ここで、キャビティ３２が形成された絶縁体３０は硬化された（Ｃ−stage）状態であることができる。硬化された状態の絶縁体３０を用いると、以後に行われる積層などの工程においてもクリアランスが維持されるので、信頼度の高い整合度を確保することができる。
このような絶縁体３０は、一般の銅張積層板（ＣＣＬ、図示せず）にキャビティ３２を加工し、その後、銅張積層板（図示せず）の両面に形成された銅箔を全てエッチングすることにより製作することができる。勿論、金属箔が形成されていない絶縁資材（図示せず）にキャビティを形成して絶縁体３０を製作することも可能である。
その後、ステップＳ１３０で、図７に示すように、電子素子１０ｂの上面を覆うように、絶縁体３０の上面に第１絶縁樹脂４１を積層し、ステップＳ１４０で、ボンディングシート２０の下面に第２絶縁樹脂４２を積層する。第１絶縁樹脂４１の積層工程及び第２絶縁樹脂４２の積層工程は単一工程で同時に行われてもよく、順次行われてもよい。
一方、絶縁樹脂がキャビティ３２に充填されることを考慮して、第１絶縁樹脂４１は第２絶縁樹脂４２より厚いものを用いることができる。例えば、絶縁体３０の上面に積層される第１絶縁樹脂４１は約４０μｍ程度であり、ボンディングシート２０の下面に積層される第２絶縁樹脂４２は約２０μｍ程度であることができる。
このような第１絶縁樹脂４１としては、電子素子１０ｂの電極１１ｂを損なわないようにガラス繊維などが含浸されていない純粋な樹脂状態の資材を用いることができる。勿論、電極の形状に応じて一般のプリプレグ資材を使用することも可能である。
その後、ステップＳ１５０で、図８に示すように、絶縁体を貫通するビアホール５３を形成する。ビアホール５３は後述する第２回路パターン５２と第１回路パターン５１と間の層間導通を実現するためのものであって、レーザードリルまたは機械的ドリルなどにより形成されることができる。
その次、ステップＳ１６０で、図９に示すように、電極１１ｂが露出するように第１絶縁樹脂４１を研磨する。第１絶縁樹脂４１を研磨する方法としてはプラズマエッチング及びデスミア（desmear）工程などを挙げることができる。
このように電極１１ｂを露出させた後、図１０に示すように、ステップＳ１７０で、研磨された第１絶縁樹脂４１に、露出された電極１１ｂと電気的に接続される第１回路パターン５１を形成し、ステップＳ１８０で、第２絶縁樹脂４２に第２回路パターン５２を形成する。第１回路パターン５１及び第２回路パターン５２を形成すると共に、既に加工されたビアホール５３の内部に導電性物質を充填することにより、第１回路パターン５１と第２回路パターン５２とを電気的に接続させるビア５４を形成することもできる。
このように、本実施例によれば、電極１１ｂが露出された状態で第１絶縁樹脂４１の上に第１回路パターン５１を形成することにより、高い整合度を容易に確保することができる。また、電子素子１０ｂが実装された内層に、直ちに内層回路である第１回路パターン５１および第２回路パターン５２を形成することにより、２層構造を有する薄型の印刷回路基板を実現することができる。
次に、本発明の他の実施例による電子素子内蔵型印刷回路基板の製造方法について説明する。
図１１は、本発明の他の実施例による電子素子内蔵型印刷回路基板の製造方法を示す順序図であり、図１２〜図１５は他の実施例による電子素子内蔵型印刷回路基板の製造方法を示す工程図である。図１２〜図１５を参照すると、電子素子１０ａ，１０ｂ，１０ｃ、電極１１ａ，１１ｂ，１１ｃ，ボンディングシート２０、絶縁体３０、キャビティ３２、第１絶縁樹脂４１、第１回路パターン５１、第２回路パターン５２、ビアホール５３、ビア５４が示されている。
本実施例は、前述した一実施例とは異なっていて、第２絶縁樹脂４２の積層工程を省略しボンディングシート２０に第２回路パターン５２を直接形成することを特徴とする。ボンディングシート２０も絶縁樹脂としての役割をすることができるため、厚さ調節やその他の信頼性を目的とする場合に、第２絶縁樹脂４２を別途に利用しないこともあるからである。したがって、本実施例では前述した一実施例と同様な部分に関する具体的な説明は省略し、上記との相異点を中心に説明する。
先ず、ステップＳ２１０で、一実施例と同様にボンディングシート２０の上面に、上面に電極１１ｂが形成された電子素子を搭載し、ステップＳ２２０で、電子素子１０ｂに対応するキャビティ３２が形成された絶縁体３０をボンディングシート２０の上面に搭載し、ステップＳ２３０で、電子素子１０ｂの上面を覆うように絶縁体３０の上面に第１絶縁樹脂４１を積層する。このような過程を経て第１絶縁樹脂４１が積層されたものが図１２に示されている。回路を形成するに当たって、一般の回路基板では、場合によって第１絶縁樹脂４１を積層する際に、反対側のボンディングシート２０の下面に銅箔を積層して回路形成に活用することも可能である。
その後、ステップＳ２４０で、図１３に示すように、絶縁体３０を貫通するビアホール５３を形成し、その後、ステップＳ２５０で、図１４に示すように、電極１１ｂが露出するように第１絶縁樹脂４１を研磨する。第１絶縁樹脂４１の研磨方法としてはプラズマエッチング及びデスミア工程などを用いることができることは前述した実施例と同様である。
このように電極１１ｂを露出させた後、図１５に示すように、ステップＳ２６０で、研磨された第１絶縁樹脂４１に、露出された電極１１ｂと電気的に接続される第１回路パターン５１を形成し、ステップＳ２７０で、ボンディングシート２０の下面に第２回路パターン５２を形成する。第１回路パターン５１及び第２回路パターン５２を形成すると共に、既に加工されたビアホール５３の内部に導電性物質を充填することにより、第１回路パターン５１と第２回路パターン５２とを電気的に接続させるビア５４を形成することもできる。
このような過程を経て製造される構造も前述した一実施例で提示した構造と同じく高い整合度を容易に確保することができる。また、電子素子１０ｂが実装された内層に、直ちに内層回路である第１回路パターン５１および第２回路パターン５２を形成することにより、２層構造を有する薄型の印刷回路基板を実現することができる。
なお、明細書および特許請求の範囲における「上面」は、ボンディングシートが有する一の面を指し、天地方向の「上」の面のみを意味しない。同様に、「下面」は、ボンディングシートが有する他の面を指し、天地方向の「下」の面のみを意味しない。
以上、本発明の好ましい実施例を参照して説明したが、当該技術分野で通常の知識を有する者であれば、特許請求の範囲に記載された本発明の思想及び領域から脱しない範囲内で本発明を多様に修正及び変更させることができることを理解できよう。
前述した実施例の他、多様な実施例が本発明の特許請求範囲内に存在する。
１０ａ，１０ｂ，１０ｃ 電子素子
１１ａ，１１ｂ，１１ｃ 電極
２０ ボンディングシート
３０ 絶縁体
３２ キャビティ
４１ 第１絶縁樹脂
４２ 第２絶縁樹脂
５１ 第１回路パターン
５２ 第２回路パターン
５３ ビアホール

Claims (6)

  1. ボンディングシートの上面に、上面に電極が形成された電子素子を搭載するステップと、
    前記電子素子に対応するキャビティが形成された絶縁体を前記ボンディングシートの上面に搭載するステップと、
    前記電子素子の上面を覆うように前記絶縁体の上面に第１絶縁樹脂を積層するステップと、
    前記電極が露出するように前記第１絶縁樹脂を研磨するステップと、
    前記研磨された第１絶縁樹脂に、前記露出している電極と電気的に接続される第１回路パターンを形成するステップと、
    を含む電子素子内蔵型印刷回路基板の製造方法。
  2. 前記第１絶縁樹脂から前記ボンディングシートを貫通するビアを形成するステップと、
    前記ボンディングシートの下面に第２回路パターンを形成するステップと、
    をさらに含む請求項１に記載の電子素子内蔵型印刷回路基板の製造方法。
  3. 前記ボンディングシートの下面に第２絶縁樹脂を積層するステップと、
    前記第１絶縁樹脂から前記第２絶縁樹脂を貫通するビアを形成するステップと、
    前記絶縁樹脂の下面に第２回路パターンを形成するステップと、 をさらに含む請求項１に記載の電子素子内蔵型印刷回路基板の製造方法。
  4. 前記第１絶縁樹脂が、前記第２絶縁樹脂より厚いことを特徴とする請求項３に記載の電子素子内蔵型印刷回路基板の製造方法。
  5. 前記ボンディングシートは、ガラス繊維が含浸されたエポキシ樹脂からなることを特徴とする請求項１から請求項４の何れかに記載の電子素子内蔵型印刷回路基板の製造方法。
  6. 前記キャビティが形成された絶縁体は、硬化された（Ｃ−stage）状態であることを特徴とする請求項１から請求項５の何れかに記載の電子素子内蔵型印刷回路基板の製造方法。
JP2009011407A 2008-07-10 2009-01-21 電子素子内蔵型印刷回路基板の製造方法 Expired - Fee Related JP5219276B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080066918A KR100982795B1 (ko) 2008-07-10 2008-07-10 전자소자 내장형 인쇄회로기판 제조방법
KR10-2008-0066918 2008-07-10

Publications (2)

Publication Number Publication Date
JP2010021516A true JP2010021516A (ja) 2010-01-28
JP5219276B2 JP5219276B2 (ja) 2013-06-26

Family

ID=41504050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009011407A Expired - Fee Related JP5219276B2 (ja) 2008-07-10 2009-01-21 電子素子内蔵型印刷回路基板の製造方法

Country Status (4)

Country Link
US (1) US8206530B2 (ja)
JP (1) JP5219276B2 (ja)
KR (1) KR100982795B1 (ja)
TW (1) TWI454192B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD737724S1 (en) * 2014-05-13 2015-09-01 Honda Motor Co., Ltd. All-terrain vehicle

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146547A (ja) * 2010-01-15 2011-07-28 Murata Mfg Co Ltd 回路モジュール
KR101085733B1 (ko) * 2010-05-28 2011-11-21 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
KR101053633B1 (ko) 2010-06-23 2011-08-03 엘지전자 주식회사 모듈식 조명장치
KR101216084B1 (ko) 2010-06-23 2012-12-26 엘지전자 주식회사 조명장치 및 모듈식 조명장치
KR101057064B1 (ko) 2010-06-30 2011-08-16 엘지전자 주식회사 엘이디 조명장치 및 그 제조방법
KR101053634B1 (ko) 2010-07-02 2011-08-03 엘지전자 주식회사 엘이디 조명장치 및 그 제조방법
KR20120026855A (ko) 2010-09-10 2012-03-20 삼성전기주식회사 임베디드 볼 그리드 어레이 기판 및 그 제조 방법
JP2013106032A (ja) * 2011-11-14 2013-05-30 Sda Co Ltd クリアランス・フィリング・ｐｃｂ及びその製造方法
US20130256007A1 (en) * 2012-03-28 2013-10-03 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
CN103732012B (zh) * 2012-10-15 2016-11-16 景硕科技股份有限公司 线路载板的增层方法
US9240392B2 (en) * 2014-04-09 2016-01-19 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co., Ltd. Method for fabricating embedded chips
KR102139755B1 (ko) * 2015-01-22 2020-07-31 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN104837297B (zh) * 2015-05-27 2018-10-19 维沃移动通信有限公司 一种电路板及电子设备
CN106783795A (zh) * 2015-11-20 2017-05-31 恒劲科技股份有限公司 封装基板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07212002A (ja) * 1994-01-12 1995-08-11 At & T Corp グリッドアレイ・プラスチックパッケージ、およびその製造方法、およびその製造に使用されるプラスチック積層体、およびその製造方法
JPH10270858A (ja) * 1997-03-28 1998-10-09 Hitachi Chem Co Ltd 多層配線板及びその製造法
JP2002185145A (ja) * 2000-12-15 2002-06-28 Ibiden Co Ltd 多層プリント配線板およびその製造方法
JP2004228397A (ja) * 2003-01-24 2004-08-12 Cmk Corp 積層チップコンデンサを内蔵した多層プリント配線板の製造方法
JP2006237337A (ja) * 2005-02-25 2006-09-07 Cmk Corp 半導体装置及びその製造方法
JP2006269594A (ja) * 2005-03-23 2006-10-05 Cmk Corp 半導体装置及びその製造方法
JP2007288109A (ja) * 2006-04-20 2007-11-01 Cmk Corp 半導体装置及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1196392C (zh) * 2000-07-31 2005-04-06 日本特殊陶业株式会社 布线基板及其制造方法
JP2002179772A (ja) * 2000-12-08 2002-06-26 Mitsui Mining & Smelting Co Ltd プリント配線板の層間絶縁層構成用の樹脂化合物、その樹脂化合物を用いた絶縁層形成用樹脂シート及び樹脂付銅箔、並びにそれらを用いた銅張積層板
US6512182B2 (en) * 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
JP4226981B2 (ja) * 2003-09-24 2009-02-18 三井金属鉱業株式会社 プリント配線板の製造方法及びその製造方法で得られたプリント配線板
KR100747022B1 (ko) 2006-01-20 2007-08-07 삼성전기주식회사 임베디드 인쇄회로기판 및 그 제작방법
KR100650707B1 (ko) 2006-01-25 2006-11-28 삼성전기주식회사 임베디드 인쇄회로기판 및 그 제작 방법
KR100758229B1 (ko) 2006-04-11 2007-09-12 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
US7935893B2 (en) * 2008-02-14 2011-05-03 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
US8261435B2 (en) * 2008-12-29 2012-09-11 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07212002A (ja) * 1994-01-12 1995-08-11 At & T Corp グリッドアレイ・プラスチックパッケージ、およびその製造方法、およびその製造に使用されるプラスチック積層体、およびその製造方法
JPH10270858A (ja) * 1997-03-28 1998-10-09 Hitachi Chem Co Ltd 多層配線板及びその製造法
JP2002185145A (ja) * 2000-12-15 2002-06-28 Ibiden Co Ltd 多層プリント配線板およびその製造方法
JP2004228397A (ja) * 2003-01-24 2004-08-12 Cmk Corp 積層チップコンデンサを内蔵した多層プリント配線板の製造方法
JP2006237337A (ja) * 2005-02-25 2006-09-07 Cmk Corp 半導体装置及びその製造方法
JP2006269594A (ja) * 2005-03-23 2006-10-05 Cmk Corp 半導体装置及びその製造方法
JP2007288109A (ja) * 2006-04-20 2007-11-01 Cmk Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD737724S1 (en) * 2014-05-13 2015-09-01 Honda Motor Co., Ltd. All-terrain vehicle

Also Published As

Publication number Publication date
TW201004504A (en) 2010-01-16
KR20100006685A (ko) 2010-01-21
KR100982795B1 (ko) 2010-09-16
US8206530B2 (en) 2012-06-26
TWI454192B (zh) 2014-09-21
US20100006203A1 (en) 2010-01-14
JP5219276B2 (ja) 2013-06-26

Similar Documents

Publication Publication Date Title
JP5219276B2 (ja) 電子素子内蔵型印刷回路基板の製造方法
JP5010737B2 (ja) プリント配線板
JP5013973B2 (ja) プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法
JP5280309B2 (ja) 半導体装置及びその製造方法
JP4609317B2 (ja) 回路基板
TWI505756B (zh) 印刷電路板及其製造方法
JP2008300507A (ja) 配線基板とその製造方法
TW201021102A (en) Coreless substrate package with symmetric external dielectric layers
JP2011249759A (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP2010219121A (ja) 半導体装置及び電子装置
JP5509508B2 (ja) 電子部品及び電子部品の製造方法
US10211119B2 (en) Electronic component built-in substrate and electronic device
JP2015198094A (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP6378616B2 (ja) 電子部品内蔵プリント配線板
JP2005064446A (ja) 積層用モジュールの製造方法
JP4759981B2 (ja) 電子部品内蔵モジュールの製造方法
US10643949B2 (en) Component carrier and method for manufacturing the same
JP5660462B2 (ja) プリント配線板
JP5377403B2 (ja) 半導体装置及び回路基板の製造方法
KR20150121790A (ko) 임베디드 인쇄회로기판 및 그 제조 방법
JP2006049762A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
JP5442192B2 (ja) 素子搭載用基板、半導体モジュール、および、素子搭載用基板の製造方法
JP5825111B2 (ja) シリコンインターポーザ及びそれを用いる半導体装置
JP2020053560A (ja) プリント配線板の製造方法
JP2017069399A (ja) インターポーザ、半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111226

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120326

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121121

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130304

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees