JP2007288109A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007288109A
JP2007288109A JP2006116804A JP2006116804A JP2007288109A JP 2007288109 A JP2007288109 A JP 2007288109A JP 2006116804 A JP2006116804 A JP 2006116804A JP 2006116804 A JP2006116804 A JP 2006116804A JP 2007288109 A JP2007288109 A JP 2007288109A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor structure
layer
external connection
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006116804A
Other languages
English (en)
Inventor
Yutaka Yoshino
裕 吉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon CMK Corp
CMK Corp
Original Assignee
Nippon CMK Corp
CMK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon CMK Corp, CMK Corp filed Critical Nippon CMK Corp
Priority to JP2006116804A priority Critical patent/JP2007288109A/ja
Publication of JP2007288109A publication Critical patent/JP2007288109A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】総板厚の薄い半導体装置及びその製造方法の提供。
【解決手段】上面に複数の外部接続用電極４を有する半導体構成体２と、半導体構成体２を支える支持体１と、前記半導体構成体の側方に設けられた絶縁層７とを設け、半導体構成体２の外部接続用電極４上及びその側方に設けられた絶縁層７上に導体層８が設けられた半導体装置において、導体層８をエッチング条件の異なる少なくとも２種類の金属層とし、選択的にエッチングすることにより多層配線を形成する。
【選択図】図１

Description

本発明は半導体装置、特にウエハーレベルＣＳＰ（ｗａｆｅｒ−ｌｅｖｅｌ ｃｈｉｐ ｓｉｚｅ ｐａｃｋａｇｅ）を有機基板に内蔵した半導体装置及びその製造方法に関する。
最近、電子機器の軽薄短小化が進み、機器に搭載されるウエハーレベルＣＳＰ（ｗａｆｅｒ−ｌｅｖｅｌ ｃｈｉｐ ｓｉｚｅ ｐａｃｋａｇｅ）と呼ばれる半導体装置が使用されている。このウエハーレベルＣＳＰは、一般に複数の外部接続用の接続パッドが形成されたベアの半導体装置の上面に封止材を設け、次いで、当該封止材の各接続パッドに対応する部分に開口部を形成し、次いで、当該開口部を介して各接続パッドに接続される再配線を形成し、次いで、各再配線の他の接続部に柱状の外部接続用電極を形成すると共に、絶縁樹脂で封止後、研磨にて外部接続用電極が露出するまで研磨し、次いで、露出した外部接続用電極にはんだを形成することによって製造されている（例えば、特許文献１参照）。
しかしながら、通常ウエハーレベルＣＳＰは、ベアチップの半導体装置の上面に外部接続用電極をマトリクス状に配列するため、外部接続用電極数の多い半導体装置では外部接続用電極サイズ及びピッチが極端に小さくなってしまう結果、マザーボードとの接続が困難になる問題があった。すなわち、外部接続用電極のピッチが小さくなればマザーボードとの位置合わせが困難であるばかりでなく接合強度が不足し、ボンディング時に電極間の短絡が発生する。また、シリコンからなる半導体装置とマザーボードでは線膨張係数の差に起因して発生する応力により外部接続用電極が断線してしまう問題が発生する。
さらに、シリコンからなる半導体装置のマトリクス状の配線を狭ピッチにすることは可能だが、マザーボードと精度よく接続する関係からこれ以上半導体装置を小さくできないという問題も発生していた。
そこで、図６に示すような、シリコンからなる半導体装置を小さくして、マトリクス状の狭ピッチ配線を形成し、外部接続用電極を形成し、絶縁樹脂で封止し、個片化した半導体構成体を有機基板に埋め込み再配線することでマザーボードに精度よく実装できる配線ピッチが可能となる半導体装置が提案されている（例えば、特許文献２参照）。
特開２００１−１６８１２８号公報 特開２００４−２２１４１７号公報
しかしながら、半導体構成体の上層に複数層の絶縁層を重ね、再配線を繰り返すとどうしても総板厚が厚くなるため、特に、携帯電話機器などのモバイル製品に適用しようとしても、厚み制限で採用されないという問題が発生していた。
一方、シリコンからなる半導体装置と側方に形成される絶縁層の線膨張係数の差を緩和するためにはどうしても外部接続用電極の高さを５０μｍ以下にすることができず、しかも、シリコンを薄くするには時間がかかる上、ウエハーの反りやウエハーへのマイクロクラックが発生し易いため、ウエハーレベルＣＳＰを薄く加工することは困難なのが実状であった。
本発明は、上記の問題と実状に鑑みてなされたもので、総板厚の薄い半導体装置及びその製造方法を提供することを課題とする。
本発明者は上記課題を解決するために種々検討を重ねた結果、上面に複数の外部接続用電極を有する半導体構成体と、前記半導体構成体を支える支持体と、前記半導体構成体の側方に設けられた絶縁層とを有し、且つ前記半導体構成体の外部接続用電極上及び前記側方に設けられた絶縁層上に導体層が設けられた半導体装置において、前記導体層が、前記外部接続用電極とエッチング条件が同じ金属層と異なる金属層を少なくとも各々１種類含む少なくとも２種類の金属層から構成されるようにすれば、前記導体層と前記外部接続用電極の間に樹脂などのエッチング保護層を設けなくても、前記外部接続用電極に影響を与えることなく前記導体層の回路形成を行うことができるため、結果として半導体装置の厚みを薄くできることを見い出し、本発明を完成したものである。
すなわち、請求項１に係る本発明は、上面に複数の外部接続用電極を有する半導体構成体と、前記半導体構成体を支える支持体と、前記半導体構成体の側方に設けられた絶縁層とを有し、且つ前記半導体構成体の外部接続用電極上及び前記側方に設けられた絶縁層上に導体層が設けられた半導体装置において、前記導体層がエッチング条件の異なる少なくとも２種類の金属層から成ることを特徴とする半導体装置により上記課題を解決したものである。
このように、半導体装置を構成することにより、前記導体層と前記外部接続用電極の間に樹脂などのエッチング保護層を設けなくても、前記外部接続用電極に影響を与えることなく前記導体層の回路形成を行うことができるため、本発明の半導体装置は総板厚の薄い半導体装置となっている。
また、請求項２に係る本発明は、前記導体層を構成する少なくとも２種類の金属層のうち、少なくとも１つの層が抵抗機能を備えていることを特徴とする。
これにより、前記抵抗機能を備えている金属層以外の金属層を抵抗体接続用電極とし、前記抵抗体接続用電極間の前記抵抗機能を備えている金属層を部分的に露出させることで、前記導体層内に抵抗体を形成することができるため、本発明の半導体装置は総板厚の薄い半導体装置となっている。
しかも、このように、前記導体層内に抵抗体を形成することができるので、半導体装置内部の半導体構成体に最適に抵抗機能を接続できるばかりでなく、当該抵抗体を様々な回路機能の一部として有効利用できる。
また、請求項３に係る本発明は、前記抵抗機能を備えている金属層が、前記半導体構成体の外部接続電極と同一の層にあることを特徴とする。
これにより、前記半導体構成体の外部接続電極と同一の層にある抵抗体を形成することができるため、本発明の半導体装置は総板厚の薄い半導体装置となっている。
しかも、このように、前記半導体構成体の外部接続電極と同一の層に抵抗体を形成することができるので、半導体装置内部の半導体構成体に最適に抵抗機能を接続できるばかりでなく、半導体装置内部の複数の半導体構成体同士を無駄な引き回しをすることなく最短で接続できる。
例えば、半導体素子間を高速クロックで同期を取る場合などに懸念される信号反射に対して、当該抵抗体を信号レベルの減衰や誤動作の要因となる信号反射を抑えるダンピング抵抗として用いることで、引き回しによる伝達遅延を回避し、且つ信号反射を抑えた半導体構成体同士のダンピング接続が可能となる。
また、請求項４に係る本発明は、前記半導体構成体を支えている支持体が、少なくとも１層以上の金属層から成ることを特徴とする。
これにより、支持体に不要な樹脂層が含まれないため、本発明の半導体装置は更に総板厚の薄い半導体装置となっている。
しかも、支持体自体が導体層、つまり回路形成層として利用できるので、半導体装置の総板厚薄型化に大きく貢献できる。
加えて、支持体が金属層から成ることで、当該支持体に配置された半導体構成体の放熱性向上効果も得られる。
更に、金属層から成る支持体を、他の放熱性効果が得られる層と、金属ペーストを埋め込んだ層間接続ビアなどの伝熱性媒体を用いて接続することで、当該支持体に配置された半導体構成体の更なる放熱性向上効果も得られる。
また、請求項５に係る本発明は、前記半導体構成体を支えている支持体が、積層後に剥離可能なキャリアを備えていることを特徴とする。
これにより、支持体である金属層に半導体構成体の支持性を全て依存する必要がなくなるので、支持体自体を更に薄型化できるので、本発明の半導体装置は、更に総板厚の薄い半導体装置となっている。
しかも、このように、支持体が積層後に剥離可能なキャリアを備えていることにより、支持体自体を更に薄型化できるばかりでなく、製造工程時のハンドリング性が向上し、薄型化された半導体装置には特に不可欠な半導体装置の製造安定性、つまりは製品歩留まりの向上に大きく貢献できる。
また、請求項６に係る本発明は、前記半導体構成体の側方に設けられた絶縁層の内部に、少なくとも１層以上の導体層を含む配線基板を備えていることを特徴とする。
これにより、当該半導体装置の最外層に順次、絶縁層と導体層をレイアップし、積層し、回路形成するために、本来避けられない総板厚の増加を抑えることができるので、本発明の半導体装置は総板厚の薄い半導体装置となっている。
しかも、前記半導体構成体の側方に設けられた絶縁層の内部に配置する配線基板は、予め回路形成工程を完了した状態で当該半導体装置の中間製造工程で配置されるため、従来の工程のように、当該半導体装置の最外層に順次行う積層工程や回路形成工程から受ける当該半導体装置への負担を低減できる。
このように、半導体構成体の側方に設けられた絶縁層の内部に配線基板を配置することにより、半導体装置を薄型化できるばかりでなく、製品の信頼性、つまりは製品歩留まりの向上に大きく貢献できる。
また、請求項７に係る本発明は、支持体に接着層を介して、上面に複数の外部接続用電極を有する半導体構成体を配置する工程と、前記半導体構成体の側方に絶縁層を配置し、且つ前記半導体構成体の外部接続用電極上及び前記側方に配置された絶縁層上に、エッチング条件の異なる少なくとも２種類の金属層から成る導体層を配置し積層する工程と、前記積層工程後、前記導体層のうち、選択された少なくとも１種類以上の金属層を残すようにエッチングする第一のエッチング工程と、前記エッチング工程後、前記選択された少なくとも１種類以上の残された金属層をエッチングする第二のエッチング工程とを有することを特徴とする半導体装置の製造方法により上記課題を解決したものである。
このように、本発明の半導体装置の製造方法においては、前記導体層と前記外部接続用電極の間に樹脂などのエッチング保護層を設けなくても、前記外部接続用電極に影響を与えることなく前記導体層の回路形成を行うことができるため、本発明は総板厚の薄い半導体装置を得ることができる製造方法となっている。
また、請求項８に係る本発明は、前記半導体構成体の片面及び／又は両面に、少なくとも１層以上の絶縁層と導体層を形成する工程を有することを特徴とする。
これにより、従来よりも薄型化された前記半導体装置をコア基板としてビルドアップによる多層化を行うことができるため、本発明の半導体装置の製造方法によれば、総板厚の薄い半導体装置を得ることができる。
本発明の半導体装置は、導体層と外部接続用電極の間に樹脂などのエッチング保護層を設けなくても、外部接続用電極に影響を与えることなく導体層の回路形成を行うことができるため、半導体装置の総板厚を薄くすることができる。
本発明の第１の実施の形態を図４乃至図５を用いて説明する。
まず、図４（ａ）に示すように、支持体１の上面に、接着剤３を介して半導体構成体２を搭載する。ここで、当該支持体１は、放熱機能を有するものが好ましい。また、当該半導体構成体２は、シリコン６の上面に複数の外部接続用電極４を備えていると共に、当該外部接続用電極４の側面に封止材５が形成されている。
次に、絶縁層７をパンチングプレス機等を用いてパンチングし、前記半導体構成体２にはめ込む窓抜きをする。
次に、図４（ｂ）に示すように、半導体構成体１を搭載した前記支持体１に、半導体構成体２にはめ込む窓抜きをした前記絶縁層７、導体層８の順に積層冶具を用いてレイアップし、真空積層プレス機等を用いて積層プレスを行い、図４（ｃ）に示すような構造体を得る。ここで、当該導体層８は、前記外部接続用電極４と同じエッチング条件の金属層８ａと、前記外部接続用電極４とエッチング条件の異なる金属層８ｂの２種類の金属層から成なる。通常、前記外部接続用電極４は銅から成るため、当該金属層８ａも同じく銅から成ることが望ましい。また、当該金属層８ｂは、前記外部接続用電極４とエッチング条件の異なる金属として、ニッケル、或いはニッケル−リン、ニッケル−クロム、ニッケル−珪素−クロム、ニッケル−リンータングステン等のニッケル合金、チタンまたはクロム等から成ることが望ましい。
次に、図４（ｄ）に示すように、ＮＣドリル装置やレーザにより表裏接続用の貫通スルーホール９を形成した後、ホールクリーニング等の化学処理、無電解銅めっき、電解銅めっきの順で実施する。
次に、表裏及びスルーホール内を覆うように感光性のエッチングレジストを塗布し、必要な部分を露光した後、現像する。尚、感光性のエッチングレジストを塗布する替わりに、表裏及びスルーホール内を覆うようにエッチングレジストフィルムを張っても構わない。
次に、図５（ｅ）に示すように、前記金属層８ｂをエッチングせずに前記金属層８ａのみをエッチングする薬液を用いてエッチングする。ここで、当該金属層８ａが銅から成り、且つ、当該金属層８ｂがニッケル又はニッケル合金である場合は、当該エッチング液に、アルカリエッチング液を用いることが望ましい。
次に、図５（ｆ）に示すように、前記金属層８ａ及び前記外部接続用電極４をエッチングせずに前記金属層８ｂのみをエッチングする薬液を用いてエッチングする。これにより、前記半導体構成体２の上面から前記外部接続用電極４を露出させることができる。ここで、当該金属層８ａが銅から成り、且つ、当該金属層８ｂがニッケル又はニッケル合金である場合は、当該エッチング液に、硫酸銅液を用いることが望ましい。
次に、図５（ｇ）に示すように、表裏にビルドアップ材１０をレイアップし、真空積層プレス機等を用いて積層プレスを行う。ここで、ビルドアップ材１０には、絶縁樹脂にフィラー等の補強材を入れた樹脂、樹脂フィルム、樹脂付き金属箔、プリプレグ等を用いることが望ましい。
次に、通常の基板と同様に穴明け、外層回路形成、ソルダーレジスト１１の各工程を経て、図５（ｈ）に示すような構造体、すなわち、図１に示すような構造体を得る。
本発明の第２の実施の形態を図２を用いて説明する。
前記第１の実施の形態において、図４（ｂ）に示される金属層８ｂとして抵抗機能を備えている金属層を用いると共に、金属層８ａを抵抗体接続用電極として回路形成し、当該抵抗体接続用電極間の抵抗機能を備えている金属層８ｂを部分的に露出させることで、図２に示すような、前記導体層８に抵抗体１２を備えた構造体を得る。ここで、通常、前記外部接続用電極４は銅から成るため、当該抵抗体接続用電極となる金属層８ａも、同じく銅から成ることが望ましい。また、当該抵抗機能を備えた金属層８ｂとしては、前記外部接続用電極４とエッチング条件の異なる金属として、ニッケル、或いはニッケル−リン、ニッケル−クロム、ニッケル−珪素−クロム、ニッケル−リンータングステン等のニッケル合金、チタンまたはクロム等から成ることが望ましい。
本発明の第３の実施の形態を図３を用いて説明する。
前記第１の実施の形態において、図４（ｂ）に示される、半導体構成体２にはめ込む窓抜きをした絶縁層７の層間に、事前に必要な回路形成が施され半導体構成体２にはめ込む窓抜きをした配線基板１３を挟み込むことで、図３に示すような、前記絶縁層７の内部に配線基板１３を備えた構造体、すなわち半導体装置の総厚みを増やすことなく、容易に更なる多層化がなされた構造体を得る。ここで、当該絶縁層７の層間に挟み込む配線基板１３は、片面基板、両面基板、多層基板のいずれでも構わない。
尚、本発明を説明するに当たって、上記第１〜第３の実施の形態を例として説明したが、本発明の構成はこれらの限りでなく、また、これらの例により何ら制限されるものではなく、本発明の範囲内で種々の変更が可能である。
本発明の第１の半導体装置例を示す概略断面説明図。 本発明の第２の半導体装置例を示す概略断面説明図。 本発明の第３の半導体装置例を示す概略断面説明図。 本発明半導体装置の製造方法を示す概略断面工程説明図。 図４に続く概略断面工程説明図。 従来の半導体装置例を示す概略断面説明図。
符号の説明
１：支持体
２：半導体構成体
３：接着剤
４：外部接続用電極
５：封止材
６：シリコン
７：絶縁層
８：導体層
８ａ，８ｂ：金属層
９：貫通スルーホール
１０：ビルドアップ材
１１：ソルダーレジスト
１２：抵抗体
１３：配線基板

Claims (8)

  1. 上面に複数の外部接続用電極を有する半導体構成体と、前記半導体構成体を支える支持体と、前記半導体構成体の側方に設けられた絶縁層とを有し、且つ前記半導体構成体の外部接続用電極上及び前記側方に設けられた絶縁層上に導体層が設けられた半導体装置において、前記導体層がエッチング条件の異なる少なくとも２種類の金属層から成ることを特徴とする半導体装置。
  2. 前記導体層を構成する少なくとも２種類の金属層のうち、少なくとも１つの層が抵抗機能を備えていることを特徴とする請求項１記載の半導体装置。
  3. 前記抵抗機能を備えている金属層が、前記半導体構成体及び／又は側方の絶縁層の上面に設けられることを特徴とする請求項２記載の半導体装置。
  4. 前記半導体構成体を支えている支持体が、少なくとも１層以上の金属層から成ることを特徴とする請求項１〜３何れか１項記載の半導体装置。
  5. 前記半導体構成体を支えている支持体が、積層後に剥離可能なキャリアを備えていることを特徴とする請求項１〜４何れか１項記載の半導体装置。
  6. 前記半導体構成体の側方に設けられた絶縁層の内部に、少なくとも１層以上の導体層を含む配線基板を備えていることを特徴とする請求項１〜５何れか１項記載の半導体装置。
  7. 支持体に接着層を介して、上面に複数の外部接続用電極を有する半導体構成体を配置する工程と、前記半導体構成体の側方に絶縁層を配置し、且つ前記半導体構成体の外部接続用電極上及び／又は前記側方に配置された絶縁層上に、エッチング条件の異なる少なくとも２種類の金属層から成る導体層を配置し積層する工程と、前記積層工程後、前記導体層のうち、選択された少なくとも１種類以上の金属層を残すようにエッチングする第一のエッチング工程と、前記エッチング工程後、前記選択された少なくとも１種類以上の残された金属層をエッチングする第二のエッチング工程とを有することを特徴とする半導体装置の製造方法。
  8. 前記半導体構成体の上層及び／又は下層に、少なくとも１層以上の絶縁層と導体層を形成する工程を有することを特徴とする請求項７記載の半導体装置の製造方法。
JP2006116804A 2006-04-20 2006-04-20 半導体装置及びその製造方法 Pending JP2007288109A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006116804A JP2007288109A (ja) 2006-04-20 2006-04-20 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006116804A JP2007288109A (ja) 2006-04-20 2006-04-20 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007288109A true JP2007288109A (ja) 2007-11-01

Family

ID=38759552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006116804A Pending JP2007288109A (ja) 2006-04-20 2006-04-20 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2007288109A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009295949A (ja) * 2008-06-04 2009-12-17 Samsung Electro Mech Co Ltd 電子部品内装型プリント基板及びその製造方法
JP2010021516A (ja) * 2008-07-10 2010-01-28 Samsung Electro-Mechanics Co Ltd 電子素子内蔵型印刷回路基板の製造方法
WO2010038489A1 (ja) * 2008-09-30 2010-04-08 イビデン株式会社 電子部品内蔵配線板及びその製造方法
KR20110018883A (ko) * 2008-05-30 2011-02-24 에이티 앤 에스 오스트리아 테크놀로지 앤 시스템테크니크 악치엔게젤샤프트 적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 방법 및 인쇄회로기판
JP2013175495A (ja) * 2012-02-23 2013-09-05 Nec Toppan Circuit Solutions Inc 部品内蔵印刷配線板及びその製造方法
CN110600440A (zh) * 2019-05-13 2019-12-20 华为技术有限公司 一种埋入式封装结构及其制备方法、终端

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101652534B1 (ko) * 2008-05-30 2016-08-30 에이티 앤 에스 오스트리아 테크놀로지 앤 시스템테크니크 악치엔게젤샤프트 적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 방법 및 인쇄회로기판
US8789271B2 (en) 2008-05-30 2014-07-29 AT & S Austria Technologies & Systemtechnik Aktiengesellschaft Method for integrating an electronic component into a printed circuit board
KR20110018883A (ko) * 2008-05-30 2011-02-24 에이티 앤 에스 오스트리아 테크놀로지 앤 시스템테크니크 악치엔게젤샤프트 적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 방법 및 인쇄회로기판
JP2011522403A (ja) * 2008-05-30 2011-07-28 アーテー・ウント・エス・オーストリア・テヒノロギー・ウント・ジュステームテッヒニク・アクチェンゲゼルシャフト 少なくとも１つの電子構成部品をプリント回路基板に組み込むための方法、およびプリント回路基板
JP2014090201A (ja) * 2008-05-30 2014-05-15 At & S Austria Technologie & Systemtechnik Aktiengesellschaft 少なくとも１つの電子構成部品をプリント回路基板に組み込むための方法、およびプリント回路基板
JP2009295949A (ja) * 2008-06-04 2009-12-17 Samsung Electro Mech Co Ltd 電子部品内装型プリント基板及びその製造方法
US8206530B2 (en) 2008-07-10 2012-06-26 Samsung Electro-Mechanics Co., Ltd. Manufacturing method of printed circuit board having electro component
JP2010021516A (ja) * 2008-07-10 2010-01-28 Samsung Electro-Mechanics Co Ltd 電子素子内蔵型印刷回路基板の製造方法
US8466372B2 (en) 2008-09-30 2013-06-18 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
CN102150482B (zh) * 2008-09-30 2013-07-10 揖斐电株式会社 电子零件内置线路板及其制造方法
CN102150482A (zh) * 2008-09-30 2011-08-10 揖斐电株式会社 电子零件内置线路板及其制造方法
WO2010038489A1 (ja) * 2008-09-30 2010-04-08 イビデン株式会社 電子部品内蔵配線板及びその製造方法
JP2013175495A (ja) * 2012-02-23 2013-09-05 Nec Toppan Circuit Solutions Inc 部品内蔵印刷配線板及びその製造方法
CN110600440A (zh) * 2019-05-13 2019-12-20 华为技术有限公司 一种埋入式封装结构及其制备方法、终端

Similar Documents

Publication Publication Date Title
US9226382B2 (en) Printed wiring board
JP4555852B2 (ja) 回路基板の製造方法
JP4767269B2 (ja) 印刷回路基板の製造方法
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
JP2007142403A (ja) プリント基板及びその製造方法
US20110154658A1 (en) Circuit substrate and manufacturing method thereof
JP2008300507A (ja) 配線基板とその製造方法
JP2007281301A (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
KR20100043547A (ko) 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법
CN106340461B (zh) 一种超薄无芯封装基板的加工方法和结构
JP2010045134A (ja) 多層配線基板、半導体パッケージ及び製造方法
JP2007288109A (ja) 半導体装置及びその製造方法
JP2008181977A (ja) パッケージ、そのパッケージの製造方法、そのパッケージを用いた半導体装置、そのパッケージを用いた半導体装置の製造方法
JP4384157B2 (ja) キャビティを備えた基板の製造方法
JP2007088477A (ja) キャビティを備えた基板の製造方法
JP2004087701A (ja) 多層配線構造の製造方法および半導体装置の搭載方法
JP4759041B2 (ja) 電子部品内蔵型多層基板
CN101546740B (zh) 嵌入式印刷电路板及其制造方法
JP4597561B2 (ja) 配線基板およびその製造方法
KR100990543B1 (ko) 메탈코어를 이용한 패키지 기판 및 그 제조방법
JP2018101776A (ja) プリント回路基板及びパッケージ
JP2004288711A (ja) 電子部品内蔵型多層基板
JP6562483B2 (ja) プリント回路基板
JP2006049762A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
JP5836019B2 (ja) 部品内蔵基板およびその製造方法