KR100990543B1 - 메탈코어를 이용한 패키지 기판 및 그 제조방법 - Google Patents

메탈코어를 이용한 패키지 기판 및 그 제조방법 Download PDF

Info

Publication number
KR100990543B1
KR100990543B1 KR1020080059054A KR20080059054A KR100990543B1 KR 100990543 B1 KR100990543 B1 KR 100990543B1 KR 1020080059054 A KR1020080059054 A KR 1020080059054A KR 20080059054 A KR20080059054 A KR 20080059054A KR 100990543 B1 KR100990543 B1 KR 100990543B1
Authority
KR
South Korea
Prior art keywords
metal core
layer
package substrate
land
circuit
Prior art date
Application number
KR1020080059054A
Other languages
English (en)
Other versions
KR20090132870A (ko
Inventor
박호식
손경진
류정걸
이상엽
박정환
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080059054A priority Critical patent/KR100990543B1/ko
Publication of KR20090132870A publication Critical patent/KR20090132870A/ko
Application granted granted Critical
Publication of KR100990543B1 publication Critical patent/KR100990543B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

본 발명에 따른 메탈코어 패키지 기판은 분할홈에 의해 서로 분리된 복수의 메탈코어가 비아 및 범프를 회로층과 연결되도록 구성함으로써 방열, 지지기능 뿐만 아니라 시그널 라인의 역할을 동시에 수행할 수 있는 메탈코어를 이용한 패키지 기판을 제공하고, 메탈코어가 시그널 라인을 형성하기 때문에 층간연결을 위해 별도의 비아홀 가공이 필요없는 메탈코어를 이용한 패키지 기판 및 그 제조방법을 제공한다.
메탈코어, 분할홈, 비아, 범프, 시그널 라인, 빌드업층, 패키지

Description

메탈코어를 이용한 패키지 기판 및 그 제조방법{Packaging substrate using metal core and manufacturing method thereof }
본 발명은 메탈코어를 이용한 패키지 기판 및 그 제조방법에 관한 것으로, 더욱 상세하게는 메탈코어가 방열기능 뿐만 아니라 시그널 라인의 기능을 수행하고 간단한 공정에 의해 제조될 수 있는 메탈코어를 이용한 패키지 기판 및 그 제조방법을 제공하기 위한 것이다.
오늘날 전자부품이 소형화, 박판화, 고밀도화, 경박단소화되어 감에 따라 인쇄회로기판(Printed Circuit Board; PCB) 또한 소형화, 미세패턴화, 및 패키지화가 동시에 진행되고 있다. 따라서, 인쇄회로기판은 그 구조가 더욱 복잡해졌을 뿐만 아니라 부품의 실장 밀도도 더욱 증가하게 되었다.
그러나, 인쇄회로기판 상에 실장되는 전자부품의 개수 및 밀도가 증가함에 따라 전자부품으로부터 발생하는 열에 대한 방열 문제 및 휨(warpage)에 대한 문제가 대두되게 되었다.
따라서, 이러한 방열 문제 및 휨에 대한 문제에 대응하기 위해 다양한 형태의 패키지 기판이 제안되고 있으나, 패키지 기판에서 반도체칩, 언더필 그리고 기 판의 열팽창율 차이 및 제조공정 중에 발생하는 열이력에 따른 잔류응력에 따른 변형 문제가 발생할 수 있는바, 열팽창계수가 낮은 메탈코어를 이용하여 이러한 변형을 최소화하고, 휨에 대한 문제 및 방열문제를 개선시키기 위한 구조가 제안되고 있다.
도 1 내지 도 5는 종래의 메탈코어를 이용한 인쇄회로기판의 제조방법을 설명하기 위한 공정단면도로서, 이를 참조하여 그 제조방법을 설명하면 다음과 같다.
먼저, 열전도도가 높은 메탈코어(11)를 제공한다(도 1).
다음, 드릴링 작업 또는 에칭 등을 통해 메탈코어(11)에 관통홀(12)을 형성한다(도 2)
다음, 관통홀(12)을 포함하여 메탈코어(11)의 양면에 절연층(13)을 형성한다(도 3).
다음, 층간 연결을 위하여 메탈코어(11)의 관통홀(12)에 기계적 가공을 통하여 비아홀(14)을 형성한다. 여기서, 비아홀(14)은 이후 동도금에 의한 비아홀(14) 내벽의 동도금층과의 절연을 위하여 메탈코어(11)의 관통홀(12)보다 작은 크기로 가공된다(도 4).
다음, 화학 동도금 즉, 무전해 동도금 공정과 전해 동도금 공정으로 절연층(13) 표면 및 비아홀(5) 내벽에 동도금층을 형성하고, 노광, 현상 에칭 공정을 통해 회로층(15)을 형성하여 인쇄회로기판(10)을 제조한다.
그러나, 종래의 메탈코어를 이용한 인쇄회로기판(10)의 제조방법에서는 층간 접속을 위한 비아홀(14) 형성공정이 반드시 필요하고, 비아홀(14)이 관통홀(12)보다 작은 크기로 드릴가공하기 위해 가공정확도의 문제가 대두되고, 이로 인해 제조비용 및 제조시간이 증가하는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 메탈코어가 방열기능 뿐만 아니라 시그널 라인의 기능을 수행할 수 있는 메탈코어를 이용한 패키지 기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 바람직한 제1 실시예에 따른 메탈코어를 이용한 패키지 기판은, 분할홈에 의해 서로 분리된 복수의 메탈코어, 상기 분할홈을 포함하여 상기 메탈코어의 양면에 형성된 절연층, 상기 절연층에 형성된 랜드 및 회로패턴을 포함하는 제1 회로층 및 제2 회로층, 및 상기 메탈코어와 상기 랜드를 연결하는 비아를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 제2 실시예에 따른 메탈코어를 이용한 패키지 기판은, 분할홈에 의해 서로 분리된 복수의 메탈코어, 상기 분할홈을 포함하여 상기 메탈코어의 양면에 형성된 절연층, 상기 절연층에 형성된 랜드와 회로패턴을 포함하는 제1 회로층 및 제2 회로층, 및 상기 메탈코어와 상기 랜드를 연결하는 도전성 페이스트 범프를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 제1 실시예에 따른 메탈코어를 이용한 패키지 기판의 제조방법은, (A) 메탈코어의 일면에 제1 절연층을 적층하는 단계, (B) 상기 메탈코어가 서로 분리되도록 분할홈을 형성하는 단계, (C) 상기 분할홈을 포함하여 상기 메탈코어의 타면에 제2 절연층을 적층하는 단계, 및 (D) 상기 제1 절연층 및 상기 제 2 절연층에 각각 상기 메탈코어와의 전기적 접속을 위한 비아를 포함하는 제1 회로층 및 제2 회로층을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 제2 실시예에 따른 메탈코어를 이용한 패키지 기판의 제조방법은, (A) 제1 도전성 페이스트 범프가 인쇄된 동박층의 일면에 제1 절연층을 형성하는 단계, (B) 상기 제1 절연층 상에 일면이 상기 제1 도전성 페이스트 범프와 연결되는 메탈코어를 적층하고, 상기 메탈코어가 서로 분리되도록 분할홈을 형성하는 단계, (C) 상기 분리된 메탈코어의 타면에 제2 도전성 페이스트 범프를 인쇄하는 단계, (D) 상기 분할홈을 포함하여 상기 메탈코어의 타면에 제2 절연층을 형성하는 단계, (E) 상기 동박층을 에칭하여 상기 제1 도전성 페이스트 범프와 연결되는 제1 랜드를 갖는 제1 회로층을 형성하고, 상기 제2 절연층 상에 상기 제2 도전성 페이스트 범프와 연결되는 제2 랜드를 갖는 제2 회로층을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 메탈코어를 이용한 패키지 기판 및 그 제조방법은 메탈코어가 방열, 지지기능 뿐만 아니라 시그널 라인의 기능을 수행하여 층간 연결을 위해 별도의 비아홀 가공이 필요 없게 된다.
또한, 비아홀 가공의 필요가 없어 메탈코어의 손실을 최소화하여 방열 및 지지 성능이 더욱 증대된다.
또한, 분할홈이 메탈코어를 서로 분리하되 메탈코어가 넓은 표면적을 갖도록 형성됨으로써 메탈코어의 방열기능이 더욱 증대된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 6은 본 발명의 바람직한 제1 실시예에 따른 메탈코어를 이용한 패키지 기판의 단면도이고, 도 7은 본 발명의 바람직한 제1 실시예에 따른 메탈코어를 이용한 패키지 기판을 설명하기 위한 도면이며, 도 8은 본 발명의 바람직한 제2 실시예에 따른 메탈코어를 이용한 패키지 기판의 단면도이고, 도 9 내지 도 14는 본 발명의 바람직한 제1 실시예에 따른 메탈코어를 이용한 패키지 기판의 제조방법을 설명하기 위한 공정단면도이며, 도 15 내지 도 21은 본 발명의 바람직한 제2 실시예에 따른 메탈코어를 이용한 패키지 기판의 제조방법을 설명하기 위한 공정단면도이다.
도 6 내지 도 7을 참조하여, 본 발명의 바람직한 제1 실시예에 따른 메탈코어를 이용한 패키지 기판(100)을 설명하면 다음과 같다.
본 발명의 바람직한 제1 실시예에 따른 메탈코어를 이용한 패키지 기판(100)은 메탈코어(101), 메탈코어(101)의 양면에 형성된 절연층(105a, 105b), 절연층(105a, 105b)에 형성된 제1 회로층(111a) 및 제2 회로층(111b), 및 비아(113a,113b)를 포함하는 것을 특징으로 한다.
메탈코어(101)는 내층 코어에 위치하여 지지기능 및 방열기능을 수행하기 위한 것으로서, 스테인레스 강, 철(Fe), 알루미늄(Al), 니켈(Ni), 마그네슘(Mg), 아 연(Zn), 탄탈륨(Ta), 및 이들의 합금 중 어느 하나로 구성된다. 예를 들어, 합금은 철과 니켈의 합금(Invar)이 사용가능하며, 이는 철의 열팽창계수의 약 1/10 정도의 열팽창계수를 갖기 때문에 패키지 기판의 변형을 최소화시키게 된다.
여기서, 메탈코어(101)는 분할홈(104)에 의해 서로 분리되어 있다. 이 분할홈(104)은 도 7에 도시한 바와 같이, 원추형으로 형성되어 메탈코어(101)를 서로 분리할 수 있다. 그러나, 메탈코어(101)의 표면적 증대를 통해 방열성능을 향상시키기 위해 방사형, 사각형 등을 포함하는 다양한 형상을 가질 수 있다.
절연층(105a, 105b)은 분할홈(104)을 포함하여 메탈코어(101)의 양면에 형성된다.
제1 회로층(111a) 및 제2 회로층(111b)은 절연층(105a, 105b)의 양면에 형성되며, 제1 회로층(111a)은 제1 랜드(107a) 및 제1 회로패턴(109a)을 포함하고, 제2 회로층(111b)은 제2 랜드(107b) 및 제2 회로패턴(109b)을 포함한다.
비아(113a, 113b)는 메탈코어(101)와 랜드(107a, 107b)를 연결한다. 여기서, 비아(113a, 113b)는 제1 랜드(107a) 및 제2 랜드(107b)가 메탈코어(101)를 통해 전기적으로 연결되도록 메탈코어(101)를 사이에 두고 서로 대향되도록 형성되거나, 제1 랜드(107a) 또는 제2 랜드(107b)가 메탈코어(101)와 전기적으로 연결되도록 형성된다.
이때, 메탈코어(101)를 사이에 두고 대향되게 형성된 비아(113a, 113b)를 통해 제1 랜드(107a) 및 제2 랜드(107b)가 전기적으로 연결되는 경우 전기 전도성이 있는 메탈코어(101)는 시그널 라인(signal line)의 기능을 수행하게 되며, 메탈코 어(101)가 제1 랜드(107a) 또는 제2 랜드(107b)와 비아(113a, 113b)를 통해 연결되는 경우 메탈코어(101)는 그라운드(ground)의 기능을 수행하게 된다.
한편, 비록 도 6에는 메탈코어(101)가 시그널 라인의 기능을 수행하는 경우 비아(113a, 113b)가 메탈코어(101)를 사이에 두고 서로 대향되도록 형성되어 있으나, 분리된 메탈코어(예를 들어, 101B)를 통해 제1 랜드(107a) 및 제2 랜드(107b)가 전기적으로 연결되는 경우 메탈코어(101B) 전체는 시그널 라인의 기능을 수행할 수 있으므로 비아(113a, 113b)가 대향되게 형성되지 않더라도 무방할 것이다.
도 8은 본 발명의 바람직한 제2 실시예에 따른 메탈코어를 이용한 패키지 기판(200)으로서, 메탈코어(201)와 랜드(207a, 207b)를 도전성 페이스트 범프(213a, 213b)를 이용한 것을 제외하고는 제1 실시예에 따른 메탈코어를 이용한 패키지 기판(100)과 그 구성이 일치하므로 중복되거나 대응되는 구성요소에 대한 상세한 설명은 생략하기로 한다. 또한, 도전성 페이스트 범프(213a, 213b)는 제1 실시예에서의 비아(113a, 113b)와 구조 및 기능이 동일하므로 이에 대한 상세한 설명은 생략하기로 한다.
도 9 내지 도 14를 참조하여, 본 발명의 바람직한 제1 실시예에 따른 메탈코어를 이용한 패키지 기판의 제조방법을 설명하면 다음과 같다.
먼저, 도 9에 도시한 바와 같이, 메탈코어(101)의 일면에 제1 절연층(105a) 을 적층한다. 이때, 메탈코어(101)의 표면에 제1 절연층(105a) 또는 이후 적층되는 제2 절연층과의 접착 신뢰성을 향상시키기 위해 접착보조층(103), 예를 들어, 동도금을 하거나 산화 피막 등을 형성하는 것이 바람직하다.
다음, 도 10에 도시한 바와 같이, 메탈코어(101)가 서로 분리되도록 분할홈(104)을 형성한다. 여기서, 설명 및 도시의 편의를 위해 도 10에는 메탈코어(101A, 101B, 101C, 101D, 101E)로 도시하였다.
이때, 분할홈(104)은 기계적 드릴링 작업에 의해 형성하는 것도 가능하나 메탈코어(101)로 인해 드릴비트의 파손, 마모 등의 문제가 발생할 수 있으므로 드라이 필름(dry film; D/F)을 이용하여 노광, 현상, 에칭, 박리공정을 통하여 형성하거나, CO2 또는 Yag 레이저 드릴 방법으로 가공한다.
한편, 메탈코어(101)는 지지기능과 방열기능을 수행하므로 분할홈(104) 형성에 따라 제거되는 메탈코어(101)의 양은 최소화되는 것이 바람직하며, 방열효율을 높이기 위해 메탈코어(101)의 표면적이 증대되도록 다양한 형상으로 가공하는 것이 바람직하다. 이와 관련하여 도 7에는 분할홈(104)이 원추형으로 형성되는 것으로 도시되어 있으나, 분할홈(104)의 형상이 이에 한정되는 것은 아니다.
다음, 도 11에 도시한 바와 같이, 분할홈(104)을 포함하여 제1 절연층(105a)이 형성되지 않은 메탈코어(101)의 타면에 제2 절연층(105b)을 적층한다.
이때, 제2 절연층(105)은 예를 들어, 반경화상태의 절연수지를 메탈코 어(101)의 타면에 일정량 도포하고, 표면이 평평한 스테인레스 판(stainless plate)과 같은 프레스판을 이용하여 진공 상태에서 가압함으로써 적층될 수 있다. 이 프레스 판은 표면이 평평하기 때문에 별도의 평탄화 공정을 수반할 필요 없이 제2 절연층(105b) 또한 평평하게 형성된다.
다음, 도 12에 도시한 바와 같이, 제1 절연층(105a) 및/또는 제2 절연층(105b)에 메탈코어(101)와의 전기적 접속을 위한 비아(113a, 113b)를 포함하는 제1 회로층(111a) 및 제2 회로층(111b)을 형성한다.
이때, 먼저 제1 절연층(105a) 및/또는 제2 절연층(105b)에 메탈코어(101)와 연결되는 블라인드 비아홀을 (Computer Numerical Control drill), CO2 또는 Yag 레이저 드릴 방법등에 의해 가공한 후, 디버링(deburring) 및 디스미어(desmear) 작업을 수행한다. 다음, 제1 절연층(105a)과 제2 절연층(105b)의 표면 및 블라인드 비아홀의 내벽에 무전해 도금 공정과 전해 동도금 공정으로 동도금층을 형성한 후, 서브 트랙티브(subtractive) 법 등의 통상의 회로패턴 형상방법을 이용하여 제1 비아(113a), 제1 랜드(107a), 및 제1 회로패턴(109a)를 포함하는 제1 회로층(111a) 및 제2 비아(113b), 제2 랜드(107b), 및 제2 회로패턴(109b)를 포함하는 제2 회로층(111b)를 형성한다.
이와 같은 공정에 의해 도 6에 도시한 바와 같은 메탈코어를 이용한 패키지 기판(100)이 제조된다.
한편, 도 13에 도시한 바와 같이 다층 구조를 갖는 패키지 기판을 제조하기 위해 제1 회로층(111a) 및 제2 회로층(111b) 상에 다수의 절연층(115a, 115b)과 다수의 회로층(117a, 117b)을 포함하는 빌드업층(119a, 119b)을 통상의 빌드업(build-up) 공정을 통해 형성할 수 있다.
여기서, 다수의 절연층(115a, 115b)은 일반적으로 사용되는 에폭시(epoxy) 수지, 유리 에폭시(glass epoxy) 수지, 알루미나(alumina)를 함유한 에폭시 수지 등으로 이루어질 수 있으며, 이에 한정되는 것은 아니다. 또한, 절연층(115a, 115b)의 두께는 필요에 따라 다양하게 변경할 수 있으며, 상술한 바와 같이 메탈코어(101)가 지지체의 역할을 수행하므로 얇은 두께로 제조가 가능하다.
나아가, 도 14에 도시한 바와 같이, 빌드업층(119a, 119b)의 최외층에 솔더 레지스트층(123a, 123b)을 적층하고, 다른 전자부품과의 연결을 위해 빌드업층(119a, 119b)의 최외층에 형성된 접속단자(121a, 121b)가 돌출될 수 있도록 오픈부(125a, 125b)를 형성한다. 여기서, 이 오픈부(125a, 125b)는 LDA(Laser direct ablation)등과 같은 기계적 가공을 통해 형성가능하다.
도 15 내지 도 21을 참조하여, 본 발명의 바람직한 제2 실시예에 따른 메탈코어를 이용한 패키지 기판의 제조방법을 설명하면 다음과 같다. 여기서, 제1 실시예와 동일 또는 대응되는 구성요소 및 그 제조방법에 대한 중복되는 설명은 생략하 기로 한다.
먼저, 도 15에 도시한 바와 같이, 제1 도전성 페이스트 범프(213a)가 인쇄된 동박층(202)에 제1 절연층(205a)을 형성한다.
이때, 제1 도전성 페이스트 범프(213a)는 동박층(202) 위에 페이스트를 수회 스크린 프린팅함으로써 형성한다. 또한, 제1 절연층(205a)은 예를 들어, 프리프레그와 같은 반경화 상태의 절연수지를 제1 도전성 페이스트 범프(213a)를 관통시킴으로써 동박층(202) 상에 형성되거나, 잉크젯 프린팅 방법을 이용하여 형성한다.
다음, 도 16에 도시한 바와 같이, 제1 절연층(205a) 상에 제1 도전성 페이스트 범프(213a)와 연결되도록 메탈코어(201)를 적층하고, 이 메탈코어(201)가 서로 분리되도록 분할홈(204)을 형성한다. 여기서, 설명 및 도시의 편의를 위해 도 17에는 메탈코어(201a, 201b, 201c, 201d, 201e)로 도시하였다.
다음, 도 17에 도시한 바와 같이, 서로 분리된 메탈코어(101)에 정해진 위치에 제2 도전성 페이스트 범프(213b)를 인쇄한다. 여기서, 제2 도전성 페이스트 범프(213b)는 제1 도전성 페이스트 범프(213a)와 동일한 방법에 의해 인쇄된다.
다음, 도 18에 도시한 바와 같이, 분할홈(204)을 포함하여 메탈코어(101) 위로 제2 절연층(205b)을 형성한다.
다음, 도 19에 도시한 바와 같이, 제1 절연층(205a) 상에 동박층(202)을 패터닝하여 제1 도전성 페이스트 범프(213a)와 연결되는 제1 랜드(207a), 및 제1 회로패턴(209a)을 포함하는 제1 회로층(211a)을 형성하고, 제2 절연층(205b) 상에 제2 도전성 페이스트 범프(213b)와 연결되는 제2 랜드(207b), 및 제2 회로패턴(209b)을 포함하는 제2 회로층(211b)을 형성한다.
이와 같은 공정에 의해 도 8에 도시한 바와 같은 메탈코어를 이용한 패키지 기판(200)이 제조된다.
한편, 도 20에 도시한 바와 같이 다층 구조를 갖는 패키지 기판을 제조하기 위해 제1 회로층(211a) 및 제2 회로층(211b) 상에 다수의 절연층(215a, 215b)과 다수의 회로층(217a, 217b)을 포함하는 빌드업층(219a, 219b)을 통상의 빌드업(build-up) 공정을 통해 형성할 수 있다.
나아가, 도 21에 도시한 바와 같이, 빌드업층(219a, 219b)의 최외층에 솔더 레지스트층(223a, 223b)을 적층하고, 다른 전자부품과의 연결을 위해 빌드업층(219a, 219b)의 최외층에 형성된 접속단자(221a, 221b)가 돌출될 수 있도록 오픈부(225a, 225b)를 형성한다. 여기서, 이 오픈부(225a, 225b)는 LDA(Laser direct ablation)등과 같은 기계적 가공을 통해 형성가능하다.
한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
도 1 내지 도 5는 종래의 메탈코어를 이용한 인쇄회로기판의 제조방법을 설명하기 위한 공정단면도이다.
도 6은 본 발명의 바람직한 제1 실시예에 따른 메탈코어를 이용한 패키지 기판의 단면도이다.
도 7은 본 발명의 바람직한 제1 실시예에 따른 메탈코어를 이용한 패키지 기판을 설명하기 위한 정면도이다.
도 8은 본 발명의 바람직한 제2 실시예에 따른 메탈코어를 이용한 패키지 기판의 단면도이다.
도 9 내지 도 14는 본 발명의 바람직한 제1 실시예에 따른 메탈코어를 이용한 패키지 기판의 제조방법을 설명하기 위한 공정단면도이다.
도 15 내지 도 21은 본 발명의 바람직한 제2 실시예에 따른 메탈코어를 이용한 패키지 기판의 제조방법을 설명하기 위한 공정단면도이다.
<도면부호의 설명>
101, 201 : 메탈코어 104, 204 : 분할홈
105a, 105b, 205a, 205b : 절연층 107a, 107b, 207a, 207b : 랜드
111a, 111b, 211a, 211b : 회로층 113a,113b : 비아
119a, 119b, 219a, 219b : 빌드업층 213a, 213b : 범프

Claims (20)

  1. 분할홈에 의해 서로 분리된 복수의 메탈코어;
    상기 분할홈을 포함하여 상기 메탈코어의 양면에 형성된 절연층;
    상기 절연층에 형성된 랜드 및 회로패턴을 포함하는 제1 회로층 및 제2 회로층; 및
    상기 메탈코어와 상기 랜드를 연결하는 비아
    를 포함하는 것을 특징으로 하는 메탈코어를 이용한 패키지 기판.
  2. 청구항 1에 있어서,
    상기 메탈코어는 스테인레스 강, 알루미늄(Al), 니켈(Ni), 마그네슘(Mg), 아연(Zn), 탄탈륨(Ta), 및 이들의 합금 중 어느 하나로 구성된 것을 특징으로 하는 메탈코어를 이용한 패키지 기판.
  3. 청구항 1에 있어서,
    상기 제1 회로층에 형성된 제1 랜드 및 상기 제2 회로층에 형성된 제2 랜드는 상기 메탈코어를 사이에 두고 대향되어 형성된 한쌍의 상기 비아를 통해서 전기적으로 접속되거나, 또는 상기 제1랜드 또는 상기 제2랜드는 상기 비아를 통해서 상기 메탈코어와 전기적으로 접속되는 것을 특징으로 하는 메탈코어를 이용한 패키지 기판.
  4. 청구항 1에 있어서,
    상기 제1 회로층 및 상기 제2 회로층 상에 형성된 다수의 절연층과 다수의 회로층을 포함하는 빌드업층을 더 포함하는 것을 특징으로 하는 메탈코어를 이용한 패키지 기판.
  5. 청구항 4에 있어서,
    상기 빌드업층의 최외층에 형성된 솔더레지스트층을 더 포함하는 것을 특징으로 하는 메탈코어를 이용한 패키지 기판.
  6. 분할홈에 의해 서로 분리된 복수의 메탈코어;
    상기 분할홈을 포함하여 상기 메탈코어의 양면에 형성된 절연층;
    상기 절연층에 형성된 랜드와 회로패턴을 포함하는 제1 회로층 및 제2 회로층; 및
    상기 메탈코어와 상기 랜드를 연결하는 도전성 페이스트 범프
    를 포함하는 것을 특징으로 하는 메탈코어를 이용한 패키지 기판.
  7. 청구항 6에 있어서,
    상기 메탈코어는 스테인레스 강, 알루미늄(Al), 니켈(Ni), 마그네슘(Mg), 아연(Zn), 탄탈륨(Ta), 및 이들의 합금 중 어느 하나로 구성된 것을 특징으로 하는 메탈코어를 이용한 패키지 기판.
  8. 청구항 6에 있어서,
    상기 제1 회로층에 형성된 제1 랜드 및 상기 제2 회로층에 형성된 제2 랜드는 상기 메탈코어를 사이에 두고 대향되어 형성된 한 쌍의 상기 도전성 페이스트 범프를 통해서 전기적으로 접속되거나, 또는 상기 제1랜드 또는 상기 제2랜드는 상기 도전성 페이스트 범프를 통해서 상기 메탈코어와 전기적으로 접속되는 것을 특징으로 하는 메탈코어를 이용한 패키지 기판.
  9. 청구항 6에 있어서,
    상기 제1 회로층 및 상기 제2 회로층 상에 형성된 다수의 절연층과 다수의 회로층을 포함하는 빌드업층을 더 포함하는 것을 특징으로 하는 메탈코어를 이용한 패키지 기판.
  10. 청구항 9에 있어서,
    상기 빌드업층의 최외층에 형성된 솔더레지스트층을 더 포함하는 것을 특징으로 하는 메탈코어를 이용한 패키지 기판.
  11. (A) 메탈코어의 일면에 제1 절연층을 적층하는 단계;
    (B) 상기 메탈코어가 서로 분리되도록 분할홈을 형성하는 단계;
    (C) 상기 분할홈을 포함하여 상기 메탈코어의 타면에 제2 절연층을 적층하는 단계; 및
    (D) 상기 제1 절연층 및 상기 제2 절연층에 각각 상기 메탈코어와의 전기적 접속을 위한 비아를 포함하는 제1 회로층 및 제2 회로층을 형성하는 단계
    를 포함하는 것을 특징으로 하는 메탈코어를 이용한 패키지 기판의 제조방법.
  12. 청구항 11에 있어서,
    상기 메탈코어는 스테인레스 강, 알루미늄(Al), 니켈(Ni), 마그네슘(Mg), 아연(Zn), 탄탈륨(Ta), 및 이들의 합금 중 어느 하나로 구성된 것을 특징으로 하는 메탈코어를 이용한 패키지 기판의 제조방법.
  13. 청구항 11에 있어서,
    상기 제1 회로층에 형성된 제1 랜드 및 상기 제2 회로층에 형성된 제2 랜드는 상기 메탈코어를 사이에 두고 대향되어 형성된 한쌍의 상기 비아를 통해서 전기적으로 접속되거나, 또는 상기 제1랜드 또는 상기 제2랜드는 상기 비아를 통해서 상기 메탈코어와 전기적으로 접속되는 것을 특징으로 하는 메탈코어를 이용한 패키지 기판의 제조방법.
  14. 청구항 11에 있어서,
    상기 (D) 단계 이후에,
    (E) 상기 제1 회로층 및 상기 제2 회로층 상에 형성된 다수의 절연층과 다수의 회로층을 포함하는 빌드업층을 형성하는 단계를 더 포함하는 것을 특징으로 메탈코어를 이용한 패키지 기판의 제조방법.
  15. 청구항 14에 있어서,
    상기 (E) 단계 이후에,
    (F) 상기 빌드업층의 최외층에 솔더레지스트층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 메탈코어를 이용한 패키지 기판의 제조방법.
  16. (A) 제1 도전성 페이스트 범프가 인쇄된 동박층의 일면에 제1 절연층을 형성하는 단계;
    (B) 상기 제1 절연층 상에 일면이 상기 제1 도전성 페이스트 범프와 연결되는 메탈코어를 적층하고, 상기 메탈코어가 서로 분리되도록 분할홈을 형성하는 단계;
    (C) 상기 분리된 메탈코어의 타면에 제2 도전성 페이스트 범프를 인쇄하는 단계;
    (D) 상기 분할홈을 포함하여 상기 메탈코어의 타면에 제2 절연층을 형성하는 단계;
    (E) 상기 동박층을 에칭하여 상기 제1 도전성 페이스트 범프와 연결되는 제1 랜드를 갖는 제1 회로층을 형성하고, 상기 제2 절연층 상에 상기 제2 도전성 페이 스트 범프와 연결되는 제2 랜드를 갖는 제2 회로층을 형성하는 단계
    를 포함하는 것을 특징으로 하는 메탈코어를 이용한 패키지 기판의 제조방법.
  17. 청구항 16에 있어서,
    상기 메탈코어는 스테인레스 강, 알루미늄(Al), 니켈(Ni), 마그네슘(Mg), 아연(Zn), 탄탈륨(Ta), 및 이들의 합금 중 어느 하나로 구성된 것을 특징으로 하는 메탈코어를 이용한 패키지 기판의 제조방법.
  18. 청구항 16에 있어서,
    상기 제1 랜드 및 제2 랜드는 상기 메탈코어를 사이에 두고 대향되어 형성된 상기 제1 도전성 페이스트 범프 및 상기 제2 도전성 페이스트 범프를 통해서 전기적으로 접속되거나, 또는 상기 제1랜드 또는 상기 제2랜드는 상기 제1 도전성 페이스트 범프 또는 상기 제2 도전성 페이스트 범프를 통해서 상기 메탈코어와 전기적으로 접속되는 것을 특징으로 하는 메탈코어를 이용한 패키지 기판의 제조방법.
  19. 청구항 16에 있어서,
    상기 (E) 단계 이후에,
    (F) 상기 제1 회로층 및 상기 제2 회로층 상에 형성된 다수의 절연층과 다수의 회로층을 포함하는 빌드업층을 형성하는 단계를 더 포함하는 것을 특징으로 메 탈코어를 이용한 패키지 기판의 제조방법.
  20. 청구항 19에 있어서,
    상기 (F) 단계 이후에,
    (G) 상기 빌드업층의 최외층에 솔더레지스트층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 메탈코어를 이용한 패키지 기판의 제조방법.
KR1020080059054A 2008-06-23 2008-06-23 메탈코어를 이용한 패키지 기판 및 그 제조방법 KR100990543B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080059054A KR100990543B1 (ko) 2008-06-23 2008-06-23 메탈코어를 이용한 패키지 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080059054A KR100990543B1 (ko) 2008-06-23 2008-06-23 메탈코어를 이용한 패키지 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090132870A KR20090132870A (ko) 2009-12-31
KR100990543B1 true KR100990543B1 (ko) 2010-10-29

Family

ID=41691803

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080059054A KR100990543B1 (ko) 2008-06-23 2008-06-23 메탈코어를 이용한 패키지 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100990543B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102351183B1 (ko) * 2014-12-31 2022-01-14 삼성전기주식회사 방열형 인쇄회로기판 및 그 제조 방법
KR102527719B1 (ko) * 2015-05-29 2023-05-02 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
CN109327957B (zh) * 2018-12-05 2021-03-12 景旺电子科技(龙川)有限公司 一种导热铜基板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100250136B1 (ko) 1997-03-20 2000-03-15 유무성 다층회로기판 및 그 제조방법
KR100601476B1 (ko) 2004-03-15 2006-07-14 삼성전기주식회사 메탈코어를 이용한 패키지 기판 및 그 제조방법
JP2007242740A (ja) 2006-03-06 2007-09-20 Furukawa Electric Co Ltd:The メタルコアプリント配線板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100250136B1 (ko) 1997-03-20 2000-03-15 유무성 다층회로기판 및 그 제조방법
KR100601476B1 (ko) 2004-03-15 2006-07-14 삼성전기주식회사 메탈코어를 이용한 패키지 기판 및 그 제조방법
JP2007242740A (ja) 2006-03-06 2007-09-20 Furukawa Electric Co Ltd:The メタルコアプリント配線板及びその製造方法

Also Published As

Publication number Publication date
KR20090132870A (ko) 2009-12-31

Similar Documents

Publication Publication Date Title
US8891245B2 (en) Printed wiring board
US8445790B2 (en) Coreless substrate having filled via pad and method of manufacturing the same
JP5101542B2 (ja) チップ内蔵印刷回路基板及びその製造方法
US10056322B2 (en) Interposers, semiconductor devices, method for manufacturing interposers, and method for manufacturing semiconductor devices
EP2460393B1 (en) A method of manufacturing substrates having asymmetric buildup layers and substrates having asymmetric buildup layers
US8351215B2 (en) Method of manufacturing a chip embedded printed circuit board
KR101044127B1 (ko) 방열기판 및 그 제조방법
JP4847547B2 (ja) ラウンド型半田バンプを有するプリント基板
JP2007142403A (ja) プリント基板及びその製造方法
JP2009088469A (ja) 印刷回路基板及びその製造方法
CN106340461B (zh) 一种超薄无芯封装基板的加工方法和结构
JP2019080032A (ja) 多層プリント回路基板
JP4384157B2 (ja) キャビティを備えた基板の製造方法
JP2014049578A (ja) 配線板、及び、配線板の製造方法
KR100990543B1 (ko) 메탈코어를 이용한 패키지 기판 및 그 제조방법
JP2007288109A (ja) 半導体装置及びその製造方法
US6582616B2 (en) Method for preparing ball grid array board
JP2001352007A (ja) 多層配線基板とその製造方法及びそれを用いた接続構造
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
JP2018101776A (ja) プリント回路基板及びパッケージ
JPH0719970B2 (ja) 多層印刷配線板の製造方法
JP2001015912A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
KR100298896B1 (ko) 인쇄회로기판및그제조방법
CN115361779B (zh) 内埋式元器件的硬质封装结构及其制备方法
KR100749141B1 (ko) 패키지 온 패키지 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee