KR101044127B1

KR101044127B1 - 방열기판 및 그 제조방법

Info

Publication number: KR101044127B1
Application number: KR1020090110480A
Authority: KR
Inventors: 이상엽; 류정걸; 김동선; 최재훈; 서인호
Original assignee: 삼성전기주식회사
Priority date: 2009-11-16
Filing date: 2009-11-16
Publication date: 2011-06-28
Also published as: TWI405309B; US20110114369A1; US8926714B2; KR20110053805A; US8704100B2; TW201118990A; US20140165346A1

Abstract

본 발명은 방열기판 및 그 제조방법에 관한 것으로, 인바(invar)의 외면에 전해 동도금층이 형성된 전해 인바로 형성된 방열 회로층, 상기 방열 회로층 사이의 공간을 포함하여 상기 방열 회로층의 양면에 형성된 절연층, 상기 절연층의 양면에 각각 형성된 제1 회로층과 제2 회로층, 및 상기 방열 회로층과 상기 제1 회로층을 연결하는 제1 범프와 상기 방열 회로층과 상기 제2 회로층을 연결하는 제2 범프를 포함하는 것을 특징으로 하며, 방열효율을 증대시키면서 박형화가 가능한 방열기판 및 그 제조방법을 제공한다.

인바, 전해 동도금층, 전해 인바, 방열 회로층

Description

방열기판 및 그 제조방법{HEAT-DISSIPATING SUBSTRATE AND FABRICATING METHOD OF THE SAME}

본 발명은 방열기판 및 그 제조방법에 관한 것이다.

전자부품의 소형화, 고밀도화, 박형화에 따라 반도체 패키지기판 또한 박형화, 고기능화에 대한 연구가 활발히 진행되고 있다.

특히, 여러 개의 반도체칩을 하나의 기판에 스택하여 실장하는 기술(MCP:Multi Chip Package) 혹은 칩이 실장된 여러 개의 기판을 스택하는 기술(PoP:Package on Package)의 구현을 위해서는 칩과 유사한 수준의 열팽창 거동을 가지면서 실장 후 휨의 특성이 우수한 기판의 개발이 필요하다. 또한 칩의 고성능화에 따른 동작속도의 증가로 인하여 발열의 문제 또한 개선이 필요하다.

이러한 요구에 대응하기 위해 코어에 메탈을 삽입하여 메탈코어 기판을 제작하는 기술이 사용되고 있다. 메탈의 경우 열팽창 특성과 열전도도 특성이 매우 우수하여 기판의 열팽창 거동을 억제함과 동시에 방열기능의 역할을 수행할 수 있기 때문이다.

도 1 내지 도 5에는 이러한 종래의 메탈코어 기판을 제조하는 방법을 설명하기 위한 공정단면도가 도시되어 있다. 이를 참조하여, 종래의 메탈코어 기판의 제조방법을 설명하면 다음과 같다.

먼저, 도 1에 도시한 바와 같이, 열전도도가 높은 메탈코어(11)를 준비한다.

다음, 도 2에 도시한 바와 같이, CNC 드릴, CO2/YAG 레이저를 이용한 드릴링 작업 또는 에칭작업에 의해 메탈코어(11)에 관통홀(2)을 가공한다.

다음, 도 3에 도시한 바와 같이, 관통홀(12)을 포함하여 메탈코어(11)의 양면에 절연층(13)을 형성한다.

다음, 도 4에 도시한 바와 같이, 층간 연결을 위하여 메탈코어(11)의 관통홀(12)에 기계적 가공을 통하여 비아홀(14)을 형성한다. 여기서, 비아홀(14)은 그 내벽에 형성되는 동도금층과의 절연을 위해 메탈코어(11)의 관통홀(12)보다 작은 크기로 가공되여야 한다.

마지막으로, 도 5에 도시한 바와 같이, 무전해 동도금 공정과 전해 동도금 공정으로 절연층(13) 표면 및 비아홀(5) 내벽에 동도금층을 형성하고, 노광, 현상 에칭 공정을 통해 회로층(15)을 형성하여 메탈코어 기판(10)을 제조한다.

그러나, 이러한 종래의 메탈코어 기판(10)의 제조방법의 경우 다음과 같은 문제점이 있었다.

먼저, 메탈코어(11)와 비아홀(14) 내벽에 형성되는 도금층의 쇼트에 의한 전기적 불량을 방지하기 위해서는 관통홀(12)을 충분한 크기로 가공할 수 밖에 없으며, 이렇게 될 경우 메탈코어의 기판 면적 대비 잔존율이 약 50% 정도 밖에 되지 못해 열전도도 효과가 반감되는 문제점이 있었다. 나아가, 비아홀(14)이 관통홀(12)보다 작은 크기로 드릴가공하기 위해 가공정확도의 문제가 대두되고, 이로 인해 제조비용 및 제조시간이 증가하는 문제점이 있었다.

또한, 방열효율을 증대시키기 위해 메탈코어(11)가 삽입됨으로써 기판 전체의 두께가 증가하고, 이에 따라 동일층 구조를 갖는 다른 기판에 비해 드릴링 가공시 드릴비트의 마모도가 클 수 밖에 없고 가공 정확도 역시 떨어지는 문제점이 있었다.

본 발명은 상기와 같은 종래기술의 문제점을 해결하고자 창출된 것으로서, 본 발명의 목적은 방열효율을 증대시키면서 박형화가 가능한 방열기판 및 그 제조방법을 제공하기 위한 것이다.

본 발명의 바람직한 실시예에 따른 방열기판은, 인바(invar)의 외면에 전해 동도금층이 형성된 전해 인바로 형성된 방열 회로층, 상기 방열 회로층 사이의 공간을 포함하여 상기 방열 회로층의 양면에 형성된 절연층, 상기 절연층의 양면에 각각 형성된 제1 회로층과 제2 회로층, 및 상기 방열 회로층과 상기 제1 회로층을 연결하는 제1 범프와 상기 방열 회로층과 상기 제2 회로층을 연결하는 제2 범프를 포함하는 것을 특징으로 한다.

여기서, 상기 제1 회로층이 형성된 상기 절연층의 일면에 형성된 제1 외층 절연층과 제1 외층 회로층, 및 상기 제2 회로층이 형성된 상기 절연층의 타면에 형성된 제2 외층 절연층과 제2 외층 회로층을 포함하는 것을 특징으로 한다.

본 발명의 바람직한 다른 실시예에 따른 방열기판의 제조방법은, (A) 제1 금속층의 일면에 제1 범프를 형성하고, 상기 제1 범프를 관통하는 제1 절연층을 적층하는 단계, (B) 상기 제1 절연층에 상기 제1 범프와 연결되되, 인바(invar)의 외면에 전해 동도금층이 형성된 전해 인바로 형성된 메탈포일을 적층하고, 상기 메탈포 일을 패터닝하여 방열 회로층을 형성하는 단계, (C) 상기 방열 회로층에 제2 범프를 형성하고, 상기 제2 범프를 관통하는 제2 절연층을 적층한 후, 상기 제2 범프와 연결되는 제2 금속층을 상기 제2 절연층에 적층하는 단계, 및 (D) 상기 제1 금속층 및 상기 제2 금속층에 도금층을 형성하고, 패터닝 공정을 수행하여 제1 회로층 및 제2 회로층을 형성하는 단계를 포함하는 것을 특징으로 한다.

이때, 상기 제1 금속층 및 상기 제2 금속층은 인바(invar)의 외면에 전해 동도금층이 형성된 구조를 갖는 것을 특징으로 한다.

또한, 상기 (C) 단계와 상기 (D) 단계 사이에, (C1) 상기 제1 금속층과 상기 제2 금속층의 인바와 상기 인바의 일면에 형성되어 외부에 노출된 상기 전해 동도금층을 제거하는 단계를 더 포함하는 것을 특징으로 한다.

또한, 상기 (D) 단계 이후에, (E) 제1 절연층에 제1 외층 절연층을 적층하고, 상기 제2 절연층에 제2 외층 절연층을 적층하는 단계, 및 (F) 상기 제1 외층 절연층에 상기 제1 회로층과 연결된 제1 외층 회로층을 형성하고, 상기 제2 외층 절연층에 상기 제2 회로층과 연결된 제2 외층 회로층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.

이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법 으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.

본 발명에 따르면, 두꺼운 메탈코어를 사용하지 않고 열전도도는 우수하되, 열팽창계수가 작은 인바의 외면에 전해 동도금층이 형성된 전해 인바로 형성된 방열 회로층을 사용하면서, 우수한 방열성능을 갖는 동시에 열팽창계수의 차이에 의한 휨을 최소화할 수 있게 된다.

또한, 본 발명에 따르면, 전해 인바의 전해 동도금층 두께를 제어함으로써, 종래 구조에 비해 기판 전체의 두께를 감소시킬 수 있게 되고, 이에 따라 홀 가공 정확도를 증대시키며 박형화를 가능하게 된다.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 "제1", "제2" 등의 용어는 임의의 양, 순서 또는 중요도를 나타내는 것이 아니라 구성요소들을 서로 구별하고자 사용된 것이며, 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.

도 6은 본 발명의 바람직한 실시예에 따른 방열기판의 단면도이다. 여기서, 도 6의 (a)는 2층 구조를 갖는 방열기판의 단면도이고, 도 6의 (b)는 4층 구조를 갖는 방열기판의 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 방열기판(100)에 대해 설명하면 다음과 같다.

도 6의 (a)에 도시한 바와 같이, 본 실시예에 따른 방열기판(100)은 인바(invar; 108a)의 외면에 전해 동도금층(108b)이 형성된 전해 인바로 형성된 방열 회로층(110)을 커버하는 절연층(106, 114)이 적층되고, 상기 절연층(106, 114)에 제1 범프(104)와 제2 범프(112)를 통해 각각 연결된 제1 회로층(120a) 및 제2 회로층(120b)이 형성된 구조를 갖는다.

여기서, 방열 회로층(110)은 방열 효율을 높이기 위해 뛰어난 열전도도를 가지는 동시에, 제1 및 제2 회로층(120a, 120b)과 연결되는 반도체칩과의 열팽창계수 불일치로 인한 휨과 같은 문제를 방지하기 위해 완충작용을 수행할 수 있도록 열팽창계수가 작은 물질, 즉 인바(108a)의 외면에 전해 동도금층(108b)이 형성된 전해 인바로 형성된다. 이때, 인바(108a) 및/또는 전해 동도금층(108b)의 두께 제어를 통해 종래 채용되는 메탈코어 구조에 비해 박형 구조의 구현이 가능하게 된다.

절연층(106, 114)은 방열 회로층(110)의 일면에 형성된 제1 절연층(106)과 방열 회로층(110) 사이의 공간과 방열 회로층(110)의 타면에 형성된 제2 절연층(114)으로 구성된다.

회로층(120a, 120b)은 제1 절연층(106)에 형성된 제1 회로층(120a)과 제2 절연층(114)에 형성된 제2 회로층(120b)을 포함한다. 여기서, 제1 회로층(120a)은 패터닝된 제1 금속층(102)과 제1 도금층(118a)으로 구성되며, 제2 회로층(120b)은 패터닝된 제2 금속층(116)과 제2 도금층(118b)으로 형성된다. 제조과정에서, 제1 금속층(102)으로 전해 인바의 일부인 전해 동도금층이 채용되는 경우, 제1 도금층(118a)도 전해 동도금층으로 구성되기 때문에 제1 회로층(120a)은 2개의 전해 동도금층으로 형성된 구조를 갖게 된다. 제2 회로층(120b)도 제1 회로층(120a)과 동일한 구조를 갖게 된다. 한편, 이러한 구조는 수정된 세미어디티브 공법(Modified Semi-Additive Process)에 의해 형성된 예시적인 회로층 구조로서, 공지의 다른 회로층 형성공법에 의해 회로층이 형성되는 것 또한 본 발명의 범주 내에 포함된다고 할 것이다.

또한, 본 실시예에 따른 방열기판(100)은 회로층(120a, 120b)을 보호하되, 회로층(120a, 120b) 중 솔더볼과 같은 접속단자와 부착되는 패드부를 노출시키는 오픈부를 갖는 솔더 레지스트층이 형성되어 있는 것이 바람직하다.

한편, 도 6의 (b)에는 4층 구조를 갖는 방열기판이 도시되어 있다. 즉, 도 6의 (a)에 도시된 방열기판 구조에 외층 절연층(122a, 122b)과 외층 회로층(126a, 126b)으로된 빌드업층이 형성되고, 그 위로 외층 회로층(126a, 126b)을 보호하기 위한 솔더 레지스트층(128a, 128b)이 형성된 4층 구조를 가질 수 있다. 이때, 솔더 레지스트층(128a, 128b)은 외층 회로층(126a, 126b) 중에서 패드부를 노출시키는 오픈부(130a, 130b)를 구비한다.

도 7 내지 도 17은 본 발명의 바람직한 실시예에 따른 방열기판의 제조방법을 공정순서대로 도시한 공정단면도이다. 이하, 이를 참조하여, 본 실시예에 따른 방열기판의 제조방법에 대해 설명하면 다음과 같다.

먼저, 도 7에 도시한 바와 같이, 제1 금속층(102)의 일면에 제1 범프(104)를 형성한다.

이때, 제1 금속층(102)은 제1 범프(104)를 지지하고, 제1 회로층(120a)을 형성하기 위해 전해 동도금 공정을 수행하는 경우 전해 동도금을 위한 시드층의 기능을 하기 위한 것으로, 소정강도를 가지면서 도전성을 갖는 어떠한 재질도 사용가능하다. 예를 들어, 제1 금속층(102)은 뛰어난 열전도도와 작은 열팽창계수를 갖는 인바(102a)의 양 표면에 전해 동도금층(102b)이 형성된 전해인바로 형성되는 것이 바람직하다. 또한, 제1 금속층(102)은 제1 범프(104) 및 제1 절연층(106)과의 접착력 향상을 위해, 버프연마, 플라즈마 또는 이온빔 가공, 산화(Oxide) 처리, 또는 Cz처리 등에 의해 표면조도가 형성되어 있는 것이 바람직하다.

한편, 제1 범프(104)는, 예를 들어 개구부가 형성된 마스크(mask)를 통하여 도전성 페이스트 전사하는 스크린 프린팅(screen printing) 방식에 의해 형성된다. 즉, 제1 범프(104)는 마스크의 상부에 도전성 페이스트를 도포한 후, 스퀴지(squeegee) 등을 이용하여 도전성 페이스트를 밀어 개구부를 통하여 도전성 페이스트가 압출되면서 제1 금속층(102)에 인쇄된다. 여기서, 제1 범프(104)를 형성하는 도전성 페이스트는 도전성이 있는 재료이면 사용 가능하며, 예를 들어, Ag, Pd, Pt, Ni, Ag/Pd 중 하나가 사용될 수 있다.

다음, 도 8에 도시한 바와 같이, 제1 금속층(102)에 제1 범프(104)를 관통하는 제1 절연층(106)을 적층한다.

이때, 제1 절연층(106)은 제1 범프(104)의 높이보다 작은 두께를 갖도록 형성되는 것이 바람직하며, 예를 들어, 제1 범프(104)가 제1 절연층(106) 위로 약 10~50㎛ 정도 노출될 수 있도록 형성되는 것이 바람직하다. 또한, 제1 절연층(106)은 방열효율을 높이기 위해, 절연수지에 알루미나(Al2O3), 알루미늄 나이트라이트(AlN), 보론 나이트라이드(BN)와 같은 열전도도가 뛰어난 방열 무기 필러(108)가 분산된 구조를 갖는 것이 바람직하다. 또한, 제1 절연층(106)은 방열기판의 휨특성 향상을 위해 직조유리섬유가 포함되어 있는 형태의 프리프레그 자재로 형성되는 것이 바람직하다.

한편, 제1 절연층(106)은 접촉 또는 무접촉 방식에 의해 형성될 수 있다. 여기서, 접촉 방식은 제1 범프(104)에 제1 절연층(106)을 관통(piercing)시키는 것이고, 비접촉 방식은 잉크젯 프린팅 방식에 의해 절연수지 분말을 코팅하는 것이다. 이때, 비접촉 방식은, 접촉방식에서 제1 범프(104)가 제1 절연층(106)을 관통함에 따라 힘을 받음으로써 발생할 수 있는 제1 범프(104)의 형상 변화 또는 제1 범프(104)와 제1 절연층(106) 사이의 미세한 간극의 발생과 같은 문제가 최소화되는 점에서 유용하다.

다음, 도 9에 도시한 바와 같이, 제1 절연층(106)에 제1 범프(104)와 연결되는 메탈포일(108)을 적층한다. 여기서, 메탈포일(108)은 인바(108a)의 양 표면에 전해 동도금층(108b)이 형성된 전해인바로 형성되는 것이 바람직하다. 이와 같은 구조를 갖는 메탈포일(108)을 채용하는 경우, 전해 동도금층(108b)의 두께 제어가 용이하기 때문에, 종래 채용되는 메탈코어 구조에 비해 박형의 구조를 가질 수 있게 된다.

이때, 메탈포일(108)은, 예를 들어 진공상태에서 제1 절연층(106)을 연화 온도 이상으로 가열하면서 표면이 평평한 스테인레스 판(stainless plate)과 같은 프레스판을 이용하여 가압함으로써 제1 절연층(106) 상에 적층될 수 있다.

다음, 도 10에 도시한 바와 같이, 메탈포일(108)을 패터닝하여 방열 회로층(110)을 형성한다. 이때, 방열 회로층(110)은 단순히 방열기능을 수행하기 위해 내층에 삽입되는 종래의 메탈코어(도 1의 11)와 달리 방열기능 뿐만 아니라, 접지층(ground) 또는 신호선의 기능을 동시에 수행하게 된다.

다음, 도 11에 도시한 바와 같이, 방열 회로층(110)에 제2 범프(112)를 형성 하고, 제2 범프(112)를 관통하는 제2 절연층(114)을 적층한다. 여기서, 제2 범프(112)는 제1 범프(104)와 동일한 방법에 의해 형성되고, 제2 절연층(114)은 제1 절연층(106)과 동일한 형성되므로, 중복되는 설명은 생략하기로 한다.

다음, 도 12에 도시한 바와 같이, 제2 절연층(114)에 제2 범프(112)와 연결되는 제2 금속층(116)을 적층한다.

이때, 제2 금속층(116)은, 예를 들어, 인바(116a)의 양 표면에 전해 동도금층(116b)이 형성된 전해인바로 형성되는 것이 바람직하다. 한편, 제2 금속층(116)은 예를 들어 진공상태에서 제2 절연층(114)을 연화 온도 이상으로 가열하면서 표면이 평평한 스테인레스 판과 같은 프레스판을 이용하여 가압함으로써 제2 절연층(114) 상에 적층될 수 있다.

다음, 도 13에 도시한 바와 같이, 제1 금속층(102)과 제2 금속층(116)의 두께를 줄이는 공정을 수행한다. 이는, 제1 금속층(102)과 제2 금속층(116)이 제1 회로층(120a)과 제2 회로층(120b)의 일부를 구성하기 때문에, 그 두께를 줄임으로써 미세회로 구현을 가능하게 하기 위함이다. 예를 들어, 제1 금속층(102)과 제2 금속층(116)이 인바(102a, 116a)의 양 표면에 전해 동도금층(102b, 116b)이 형성된 구조를 갖는 경우, 인바(102a, 116a)와 일면에 형성된 전해 동도금층(102b, 116b)을 에칭 등의 방법으로 제거함으로써 그 두께를 줄일 수 있게 된다. 한편, 제1 금속층(102)과 제2 금속층(116)으로 얇은 동박층이 사용된 경우에는, 본 단계는 생략될 수 있다.

다음, 도 14에 도시한 바와 같이, 제1 금속층(102) 및 제2 금속층(116)에 전해 동도금 공정을 수행하여, 제1 금속층(102)에 제1 도금층(118a)을 형성하고, 제2 금속층(116)에 제2 도금층(118b)을 형성한 후, 제1 금속층(102)과 제1 도금층(118a), 및 제2 금속층(116)과 제2 도금층(118b)을 패터닝하여 제1 회로층(120a) 및 제2 회로층(120b)을 형성한다. 이때, 제1 도금층(118a)과 제2 도금층(118b)은 시드층의 기능을 수행하는 제1 금속층(102)과 제2 금속층(116)에 형성되기 때문에, 별도의 무전해 동도금 공정 없이 전해 동도금 공정만을 형성된다. 한편, 제1 금속층(102)으로 전해인바의 일부인 전해 동도금층(102b)이 사용된 경우, 제1 회로층(120a)은 전해 동도금층(102b)과 전해 동도금층으로된 제1 도금층(118a)으로 이루어지므로, 2개의 전해 동도금층으로 형성되게 된다. 또한, 제2 금속층(116)으로 전해인바의 일부인 전해 동도금층(116b)이 사용된 경우, 제2 회로층(120b)도 전해 동도금층(116b)과 전해 동도금층으로된 제2 도금층(118b)으로 이루어지므로, 2개의 전해 동도금층으로 형성되게 된다.

한편, 미세회로 구현을 위해, 제1 금속층(102) 및 제2 금속층(116)을 모두 에칭으로 제거한 다음, 제1 절연층(106)과 제2 절연층(114)의 표면을 디스미어(desmear) 등과 같은 표면처리를 하고, 화학동도금 또는 스퍼터링(sputtering) 등의 방법을 통해 시드층을 형성한 후, 전해 동도금공정을 통해 회로층을 형성하는 SAP 공법(Semi Additive Process)도 적용가능하다 할 것이며, 이 또한 본 발명의 범주 내에 포함된다고 할 것이다.

한편, 도 14에는 2층 구조의 방열기판이 도시되어 있으나, 이를 이용하여 다층구조의 방열기판을 제조하는 것도 가능하다. 예시적으로, 이하에서는 도 15 내지 도 18을 참조하여 다층 구조(예를 들어, 4층 구조)의 방열기판을 제조하는 방법을 설명하기로 한다.

이어서, 도 15에 도시한 바와 같이, 제1 회로층(120a)과 제2 회로층(120b)이 형성된 제1 및 제2 절연층(106, 114)의 양면에 각각 제1 외층 절연층(122a)과 제2 외층 절연층(122b)을 적층하고, 층간연결을 위한 제1 및 제2 비아홀(124a, 124b)을 가공한다.

다음, 도 16에 도시한 바와 같이, 제1 및 제2 비아홀(124a, 124b)의 내부를 포함하여 도금공정을 수행하여 도금층을 형성하고, 도금층을 패터닝하여 비아를 포함하는 제1 및 제2 외층 회로층(126a, 126b)을 형성한다.

마지막으로, 도 17에 도시한 바와 같이, 제1 및 제2 외층 회로층(126a, 126b)이 형성된 제1 및 제2 외층 절연층(122a, 122b)에 제1 및 제2 솔더 레지스트층(128a, 128b)을 적층하고, 제1 및 제2 외층 회로층(126a, 126b) 중에 패드부를 노출시키는 제1 및 제2 오픈부(130a, 130b)를 형성하여 4층 구조의 인쇄회로기판을 제조한다. 이때, 패드부에는 솔더 페이스트를 인쇄하여 반도체칩과의 접속을 용이하게 하는 범프가 형성될 수 있다. 여기서, 솔더 페이스트로는 납/주석 혼합형태 또는 SAC305와 같은 무연(lead free) 솔더 재료가 사용될 수 있다.

한편, 이와 같은 방법에 의해 4층 이상의 다층 구조를 갖는 인쇄회로기판을 제조할 수 있음은 자명하다 할 것이다.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 방열기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.

도 1 내지 도 5는 종래의 메탈코어 기판을 제조하는 방법을 설명하기 위한 공정단면도이다.

도 6은 본 발명의 바람직한 실시예에 따른 방열기판의 단면도이다.

도 7 내지 도 17은 본 발명의 바람직한 실시예에 따른 방열기판을 제조방법을 공정순서대로 도시한 공정단면도이다.

<도면의 주요부분에 대한 설명>

102 : 제1 금속층 104 : 제1 범프

106 : 제1 절연층 108 : 메탈포일

110 : 방열 회로층 112 : 제2 범프

114 : 제2 절연층 116 : 제2 금속층

120a : 제1 회로층 120b : 제2 회로층

102a, 108a, 116a : 인바 102b, 108b, 116b : 전해 동도금층

122a : 제1 외층 절연층 122b : 제2 외층 절연층

126a : 제1 외층 회로층 126b : 제2 외층 회로층

Claims

인바(invar)의 외면에 전해 동도금층이 형성된 전해 인바로 형성된 방열 회로층;

상기 방열 회로층 사이의 공간을 포함하여 상기 방열 회로층의 양면에 형성된 절연층;

상기 절연층의 양면에 각각 형성된 제1 회로층과 제2 회로층; 및

상기 방열 회로층과 상기 제1 회로층을 연결하는 제1 범프와 상기 방열 회로층과 상기 제2 회로층을 연결하는 제2 범프;

를 포함하는 것을 특징으로 하는 방열기판.
청구항 1에 있어서,

상기 제1 회로층이 형성된 상기 절연층의 일면에 형성된 제1 외층 절연층과 제1 외층 회로층; 및

상기 제2 회로층이 형성된 상기 절연층의 타면에 형성된 제2 외층 절연층과 제2 외층 회로층;

을 포함하는 것을 특징으로 하는 방열기판.
(A) 제1 금속층의 일면에 제1 범프를 형성하고, 상기 제1 범프를 관통하는 제1 절연층을 적층하는 단계;

(B) 상기 제1 절연층에 상기 제1 범프와 연결되되, 인바(invar)의 외면에 전해 동도금층이 형성된 전해 인바로 형성된 메탈포일을 적층하고, 상기 메탈포일을 패터닝하여 방열 회로층을 형성하는 단계;

(C) 상기 방열 회로층에 제2 범프를 형성하고, 상기 제2 범프를 관통하는 제2 절연층을 적층한 후, 상기 제2 범프와 연결되는 제2 금속층을 상기 제2 절연층에 적층하는 단계; 및

(D) 상기 제1 금속층 및 상기 제2 금속층에 도금층을 형성하고, 패터닝 공정을 수행하여 제1 회로층 및 제2 회로층을 형성하는 단계;

를 포함하는 것을 특징으로 하는 방열기판의 제조방법.
청구항 3에 있어서,

상기 제1 금속층 및 상기 제2 금속층은 인바(invar)의 외면에 전해 동도금층이 형성된 구조를 갖는 것을 특징으로 하는 방열기판의 제조방법.
청구항 4에 있어서,

상기 (C) 단계와 상기 (D) 단계 사이에,

(C1) 상기 제1 금속층과 상기 제2 금속층의 인바와 상기 인바의 일면에 형성되어 외부에 노출된 상기 전해 동도금층을 제거하는 단계;

를 더 포함하는 것을 특징으로 하는 방열기판의 제조방법.
청구항 3에 있어서,

상기 (D) 단계 이후에,

(E) 제1 절연층에 제1 외층 절연층을 적층하고, 상기 제2 절연층에 제2 외층 절연층을 적층하는 단계; 및

(F) 상기 제1 외층 절연층에 상기 제1 회로층과 연결된 제1 외층 회로층을 형성하고, 상기 제2 외층 절연층에 상기 제2 회로층과 연결된 제2 외층 회로층을 형성하는 단계;

를 더 포함하는 것을 특징으로 하는 방열기판의 제조방법.