TWI405309B - 散熱基板及其製造方法 - Google Patents

散熱基板及其製造方法 Download PDF

Info

Publication number
TWI405309B
TWI405309B TW099106887A TW99106887A TWI405309B TW I405309 B TWI405309 B TW I405309B TW 099106887 A TW099106887 A TW 099106887A TW 99106887 A TW99106887 A TW 99106887A TW I405309 B TWI405309 B TW I405309B
Authority
TW
Taiwan
Prior art keywords
layer
metal
nickel
circuit
iron alloy
Prior art date
Application number
TW099106887A
Other languages
English (en)
Other versions
TW201118990A (en
Inventor
Sang Youp Lee
Joung Gul Ryu
Dong Sun Kim
Jae Hoon Choi
In Ho Seo
Original Assignee
Samsung Electro Mech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mech filed Critical Samsung Electro Mech
Publication of TW201118990A publication Critical patent/TW201118990A/zh
Application granted granted Critical
Publication of TWI405309B publication Critical patent/TWI405309B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/30—Foil or other thin sheet-metal making or treating
    • Y10T29/301—Method
    • Y10T29/302—Clad or other composite foil or thin metal making

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

散熱基板及其製造方法
本發明係關於一種散熱基板及其製作方法。
本發明係主張於2009年11月16日所申請之韓國專利申請第10-2009-0110480號專利，其名稱為”散熱基板及其製造方法”，其內容均併入本發明以供參酌。
隨著電子元件朝微型化、密集化及薄型化發展，而需要發展出薄型且具有多功能之半導體封裝基板。
特別是，為了達到可於一基板上層疊且設置多個半導體晶片之多晶片封裝(MCP)技術、或者是達到藉由一半導體晶片以層疊多個基板之堆疊式封裝(PoP)技術，需發展出一基板，其熱膨脹行為係與半導體類似，且具有極佳彎曲性。再者，隨著半導體晶片的進步使得半導體晶片之操作速度增加，亦須解決發熱的問題。
為達成上述需求，目前已發展一種金屬核心基板之製作技術，其係將金屬嵌置於一核心板中。在此，由於金屬具有極佳熱膨脹特性且高熱傳導性，故可防止基板之熱膨脹行為。
圖1至圖5係為以習知方法製作此金屬核心基板之剖面圖。以下將參的圖1至圖5描述一般製作金屬核心基板之製作方法。
首先，如圖1所示，提供一金屬核心板11，其具有高熱傳導性。
接著，如圖2所示，使用CNC鑽頭或CO2 /YAG雷射之鑽孔製程，或是使用蝕刻製程，於金屬核心板11中形成通孔12。
而後，如圖3所示，於形成有通孔12之金屬核心板11兩側形成一絕緣層13。
接著，如圖4所示，利用機械鑽孔於絕緣層13中形成盲孔14，且盲孔14係對應於形成在金屬核心板11中之通孔12。在此，盲孔14之尺寸需小於形成在金屬核心板11中之通孔12之尺寸，以將形成於盲孔14內壁之銅電鍍層可與金屬核心板11隔絕。
最後，如圖5所示，使用無電鍍或電解銅電鍍製程，於絕緣層13表面以及盲孔14內壁形成銅電鍍層，接著利用曝光、顯影以及蝕刻製程將銅電鍍層製作成線路層，而形成一金屬核心基板10。
然而，這樣的金屬核心基板之製作方法具有下述缺點。
首先，為了防止由於絕緣層13表面以及金屬核心板11中盲孔14內壁上所形成之電鍍層短路而造成金屬核心基板10之電缺陷，通孔12需具有一定的尺寸，因此，金屬核心板相對基板之剩餘比例須約50%，而造成熱傳導性降低。再者，為了使鑽孔製程符合盲孔14尺寸小於通孔12尺寸之要求，需達到高度製程精準度，而造成製作成本及時間增加。
此外，為了增加散熱速率，金屬核心板11係嵌埋於絕緣層13中，故需增加基板厚度，因此，在進行鑽孔製程的時候，相較於使用相同結構之其他基板，容易損傷鑽頭，且會造成製程精準度降低。
據此，本發明為解決習知技藝之上述問題而完成，而本發明之主要目的係在提供一種散熱基板及其製作方法，其可提升散熱效率，且為一薄型化之散熱基板。
本發明之一實施態樣係提供一種散熱基板，其包括：一散熱線路層，其係由一電解鎳鐵合金層所形成，該電解鎳鐵合金層係包括一鎳鐵合金層以及電解銅電鍍層，其中該電解銅電鍍層係形成在該鎳鐵合金層之兩側；絕緣層，係形成在該散熱線路層之兩側，以使該散熱線路層係設置於該絕緣層間；一第一線路層、以及一第二線路層，係形成於該絕緣層上；以及一第一凸塊、以及一第二凸塊，其中該第一凸塊係透過該第一線路層與該散熱線路層連接，而該第二凸塊係透過該第二線路層與該散熱線路層連接。
本發明之散熱基板可更包括：一第一外絕緣層、以及一第一外線路層，其中該第一外絕緣層及該第一外線路層係形成在該絕緣層之形成有該第一線路層之一側；以及一第二外絕緣層、以及一第二外線路層，其中該第二外絕緣層及該第二外線路層係形成在該絕緣層之形成有該第二線路層之一側。
本發明之另一實施態樣係提供一種散熱基板之製作方法，其包括：於一第一金屬層之一側形成一第一凸塊，而後於該第一金屬層上形成一第一絕緣層，且該第一凸塊係突出於該第一絕緣層；於該第一絕緣層上形成一金屬薄片，且該金屬薄片係與該第一凸塊連接，而後圖案化該金屬薄片以形成一散熱線路層，其中該金屬薄片係為一電解鎳鐵合金層，該電解鎳鐵合金層係包括一鎳鐵合金層以及電解銅電鍍層，且該電解銅電鍍層係形成在該鎳鐵合金層之兩側；於該散熱線路層上形成一第二凸塊，並於該散熱線路層上形成一第二絕緣層，且該第二凸塊係突出於該第二絕緣層，而後於該第二絕緣層上形成一第二金屬層，且該第二金屬層係與該第二凸塊連接；以及於該第一金屬層及該第二金屬層上形成電鍍層，而後圖案化該電鍍層以形成一第一線路層以及一第二線路層。
於本發明之製作方法中，該第一金屬層及該第二金屬層係各自具有一結構，於該結構中，該電解銅電鍍層係形成於一鎳鐵合金層之兩側。
再者，於本發明之散熱基板之製作方法中，於形成該第二金屬層、以及形成該第一線路層及該第二線路層間，可更包括：移除該第一金屬層及該第二金屬層之鎳鐵合金層，並移除形成於該鎳鐵合金層且顯露於外之該電解銅電鍍層。
此外，於本發明之散熱基板之製作方法中，於形成該第一線路層及該第二線路層後，可更包括：於該第一絕緣層上形成一第一外絕緣層，並於該第二絕緣層上形成一第二外絕緣層；以及形成一第一外線路層，該第一外線路層係與該第一外絕緣層上之該第一線路層連接，且形成一第二外線路層，該第二外線路層係與該第二外絕緣層上之該第二線路層連接。
由下述實施例說明並參考圖式，將可更加了解本發明之目的、優點及特徵。
本說明書及申請專利範圍所用的名詞及字彙並非限於一般解釋或字典上的定義，而應根據發明者對於本發明觀念所做之最佳解釋，以解釋與本發明技術領域相關之字義及概念。
透過下述解釋及最佳實施例，同時參考圖式可更加了解本發明之目的、特徵及優點。於所有的圖式中，係使用相同元件符號表示相同或相似元件，且省略其贅述。在下述中，「第一」、「第二」及相似字彙係用於將特定元件與其他元件區別，但這類元件之組成不應限於這類字彙中。再者，於本發明敘述中，若為本技術領域已知之概念，為避免詳細描述會混淆本發明特徵，將不再贅述。
接下來，將參照圖式詳細描述本發明較佳實施例。
圖6係本發明一實施例之散熱基板剖面圖。在此，圖6A係為雙層散熱基板剖面圖，而圖6B係為四層散熱基板剖面圖。接下來將參考圖6詳細說明本發明一實施例之散熱基板100。
如圖6A所示，本實施例之雙層散熱基板100係具有一結構，其包括：一散熱線路層110，其係由一電解鎳鐵合金層所形成，此電解鎳鐵合金層係包括一鎳鐵合金層108a以及電解銅電鍍層108b，其中電解銅電鍍層108b係形成在鎳鐵合金層108a之兩側；絕緣層106,114，係覆蓋散熱線路層110；一第一線路層120a、以及一第二線路層120b，係透過第一凸塊104及第二凸塊112而分別與絕緣層106,114連接。
在此，散熱線路層110係由一低熱膨脹係數之電解鎳鐵合金層所形成，其包括鎳鐵合金層108a以及電解銅電鍍層108b，且電解銅電鍍層108b係形成在鎳鐵合金層108a之兩側，因此，故可具有較高熱傳導性以提昇熱傳導效率，同時可展現較佳的緩衝性，以防止因散熱線路層110與半導體晶片(與第一線路層120a及一第二線路層120b連接)間之熱膨脹係數不匹配所造成之散熱基板100翹曲。在此，由於可控制鎳鐵合金層108a厚度及/或電解銅電鍍層108b厚度，故可製作出較一般金屬核心基板厚度較薄之散熱基板。
絕緣層106,114係包括一第一絕緣層106及一第二絕緣層114，其中第一絕緣層106係形成在散熱線路層110之一側，而第二絕緣層114係形成於散熱線路層110之空間中以及形成於散熱線路層110之另一側。
線路層120a,120b係包括一第一線路層120a、以及一第二線路層120b，其中第一線路層120a係形成在第一絕緣層106上，而第二線路層120b係形成在第二絕緣層114上。在此，第一線路層120a係包括一第一金屬層102及一第一電鍍層118a，而第二線路層120b係包括一第二金屬層116及一第二電鍍層118b。於製作方法中，當屬於電解鎳鐵合金層一部份之電解銅電鍍層係作為一第一金屬層102時，第一電鍍層118a亦由電解銅電鍍層所形成，因此，第一線路層120a具有一包括兩電解銅電鍍層之結構。第二線路層120b亦具有與第一線路層120a相同結構。同時，這樣的線路層結構係為使用修飾後之半加成法所形成之線路層結構的例子之一，而使用其他已知線路層形成製成所形成之線路層結構亦包含在本發明範圍中。
再者，本實施例之散熱基板100可更包括防焊層，其係用以保護線路層120a,120b，且具有開口以暴露線路層120a,120b之連接墊以與連接端(如焊料球)連接。
同時，圖6B係為四層散熱基板。四層散熱基板可具有四層結構，其中包含有外絕緣層122a,122b以及外線路層126a,126b之增層，此些係形成在圖6A所示之散熱基板兩側，而用以保護外線路層126a,126b之防焊層128a,128b係形成在增層上。在此，防焊層128a,128b係具有開口130a,130b以顯露外線路層126a,126b之連接墊。
圖7至圖17係為本發明一實施例之散熱基板製作方法剖面圖。接下來，將參考圖7至圖17說明本實施例之散熱基板之製作方法。
首先，如圖7所示，一第一凸塊104係形成於第一金屬層102之一側。
在此，第一金屬層102係用以支撐第一凸塊104，且於電解銅電鍍製程中係作為電解銅電鍍之晶種層以形成第一線路層120a，其中第一金屬層102係由具有預定強度及導電性之材料所製成。例如，第一金屬層102可為一電解鎳鐵合金層，此電解鎳鐵合金層係包括：一由具有高熱傳導性及低熱膨脹係數之鎳鐵合金所形成之鎳鐵合金層102a、以及一形成在鎳鐵合金層102a兩側之電解銅電鍍層102b。再者，第一金屬層102可使用輪磨、電漿或離子束機械法、氧化處理、Czochralski(Cz)處理或相似方法，來增加第一金屬層102及第一凸塊104或第一絕緣層106間之附著力。
同時，第一凸塊104係使用網印法以轉印導電膠，並使用一具有開口之遮罩而形成。亦即，透過將導電膠塗佈在遮罩上，而後使用橡膠滾輪使導電膠突出遮罩之開口，而形成第一凸塊104。在此，用以形成第一凸塊104之導電膠可為導電材料，如Ag、Pd、Pt、Ni或Ag/Pd。
接著，如圖8所示，第一絕緣層106係形成在第一金屬層102上，使第一凸塊104突出於第一絕緣層106。
在此，第一絕緣層106之厚度可小於第一凸塊104之高度。例如，第一凸塊104係顯露於第一絕緣層106外約10~50μm。再者，為了增加散熱效率，第一絕緣層106可具有一結構，於該結構中，一具有極佳熱傳導性之無機填充物，如氧化鋁(Al2 O3 )、氮化鋁(AlN)或氮化硼(BN)，係分散於絕緣樹脂中。再者，為了提升散熱基板之可彎曲性，第一絕緣層106可由包括不織布玻璃纖維之預浸材材料所製成。
此外，第一絕緣層106可使用接觸製程或非接觸製程所形成。於接觸製程中，第一絕緣層106係透過將第一凸塊104穿過預浸材所形成；而於非接觸製程中，第一絕緣層106係透過噴墨印刷法將絕緣樹脂顆粒塗佈於第一金屬層102上而形成。其中，非接觸製程之優點在於，可減少接觸製程中將第一凸塊104穿過第一絕緣層106時所造成之第一凸塊144形狀改變之情形，或可減少第一凸塊104與第一絕緣層106間之間距。
接著，如圖9所示，金屬薄片108係形成在第一絕緣層106上，使金屬薄片108可與第一凸塊104連接。在此，金屬薄片108可為一電解鎳鐵合金層，此電解鎳鐵合金層係包括：一鎳鐵合金層108a、以及一形成在鎳鐵合金層108a兩側之電解銅電鍍層108b。當使用具有此結構之金屬薄片108時，可輕易控制電解銅電鍍層108b之厚度，故可製得較一般金屬核心基板要薄之散熱基板。
在此，可於真空下將第一絕緣層106加熱至軟化溫度或更高溫，並透過一壓板(如平整之不銹鋼板或相似物)而將金屬薄片108壓製在第一絕緣層106上，以於第一絕緣層106上形成金屬薄片108。
接著，如圖10所示，圖案化金屬薄片108以形成散熱線路層。其中，相較於一般僅可發揮散熱功能之嵌埋在絕緣層13中之金屬核心板(如圖1之元件11所示)，本實施例之散熱線路層110不僅具有散熱功能外，更可具有地線(ground)或訊號線(signal line)之功能。
接著，如圖11所示，第二凸塊112係形成在散熱線路層110上，而後將第二絕緣層114形成在散熱線路層110上，使第二凸塊112突出於第二絕緣層114。在此，第二凸塊112係使用與形成第一凸塊104之相同製作方法所形成，而第二絕緣層114係使用與形成第一絕緣層106之相同製作方法所形成，故在此省略相關多餘的描述。
而後，如圖12所示，第二金屬層116係形成在第二絕緣層114上，使第二金屬層116與第二凸塊112接觸。
在此，第二金屬層116可為一電解鎳鐵合金層，此電解鎳鐵合金層係包括：一鎳鐵合金層116a、以及一形成在鎳鐵合金層116a兩側之電解銅電鍍層116b。其中，可於真空下將第二絕緣層114加熱至軟化溫度或更高溫，並透過一壓板(如平整之不銹鋼板或相似物)而將第二金屬層116壓製在第二絕緣層114上，以於第二絕緣層114上形成第二金屬層116。
接著，如圖13所示，進行一減少第一金屬層102及第二金屬層116之製程。在此，由於部份第一金屬層102及第二金屬層116分別為第一線路層120a及第二線路層120b之組成，故可藉由增加其厚度而達到微線路之目的。例如，當第一金屬層102係包括鎳鐵合金層102a、及形成在鎳鐵合金層102a兩側之電解銅電鍍層102b，而第二金屬層116係包括鎳鐵合金層116a、及形成在鎳鐵合金層116a兩側之電解銅電鍍層126b時，可透過蝕刻製程以將鎳鐵合金層102a一側之電解銅電鍍層102b、以及鎳鐵合金層116a一側之電解銅電鍍層116b移除，而達到減少第一金屬層102及第二金屬層116之之目的。同時，若使用銅箔層作為第一金屬層102及第二金屬層116時，則可省略此步驟。
接著，如圖14所示，電鍍第一金屬層102及第二金屬層116，以於第一金屬層102上形成第一電鍍層118a，並於第二金屬層116上形成第二電鍍層118b，而後圖案化第一金屬層102及第一電鍍層118a以形成第一線路層120a，且圖案化第二金屬層116及第二電鍍層118b以形成一第二線路層120b。在此，由於第一電鍍層118a及第二電鍍層118b係分別形成在做為晶種層之第一金屬層102及第二金屬層116上，故僅需進行電解銅電鍍製程，而無須進行額外電解電鍍製程。同時，當電解鎳鐵合金層一部份之電解銅電鍍層102b係用以作為第一金屬層102時，由於第一線路層120a係由電解銅電鍍層102b、及第一電鍍層118a所組成，其中第一電鍍層118a亦為一電解銅電鍍層，故第一線路層120a係包含兩層電解銅電鍍層。再者，當電解鎳鐵合金層一部份之電解銅電鍍層116b係用以作為第二金屬層116時，由於第二線路層120b係由電解銅電鍍層116b、及第一電鍍層118b所組成，其中第一電鍍層118b亦為一電解銅電鍍層，故第二線路層120b係包含兩層電解銅電鍍層。
另一方面，為了達到微線路之目的，可使用半加成法(SAP)，其係利用蝕刻移除第一金屬層102與第二金屬層116，第一絕緣層106及第二絕緣層114則透過除膠渣過程進行表面處理，透過化學電鍍銅或噴塗法於表面處理之絕緣層106,114上形成晶種層，而後以無電鍍銅製程形成線路層。上述半加成法製程均併入本發明之範圍中。
同時，雖圖14僅揭示雙層散熱基板，使用此雙層散熱基板可製作出多層散熱基板。接下來，將參考圖15至圖18詳細描述多層(如，四層)散熱基板之製作方法。
如圖15所示，於形成有第一線路層120a之第一絕緣層106上形成外絕緣層122a，並於形成有第二線路層120b之第二絕緣層114上形成絕緣層122b，而後分別於第一外絕緣層122a及第二外絕緣層122b中形成用於層間連接之第一盲孔124a以及第二盲孔124b。
接著，如圖16所示，進行電鍍製程以於第一外絕緣層122a及第二外絕緣層122b上，以及第一盲孔124a及第二盲孔124b中形成電鍍層，而後圖案化電鍍層以形成包含盲孔之第一外線路層126a及第二外線路層126b。
最後，如圖17所示，於表面形成有第一外線路層126a及第二外線路層126b之第一外絕緣層122a及第二外絕緣層122b上，形成第一防焊層128a及第二防焊層128b，而後於第一防焊層128a及第二防焊層128b中形成第一開口130a及第二開口130b，以顯露第一外線路層126a及第二外線路層126b之連接墊。經由上述製程後，可製得一四層散熱基板。其中，連接墊上可形成有凸塊，藉此可透過印刷焊料膠而輕易將連接墊與半導體晶片連接。在此，焊料膠可為鉛-錫焊料或無鉛焊料(SAC305)。
此外，使用上述製法亦可製作出多於四層之散熱基板。
綜上所述，於本發明之散熱基板中，由於係使用由電解鎳鐵合金層所形成之散熱線路層取代金屬核心板，其中電解鎳鐵合金層係包括一具高熱傳導性且低熱膨脹係數之鎳鐵合金層、以及形成在鎳鐵合金層兩側之電解銅電鍍層，故本發明之散熱基板不僅可展現極佳散熱效果，且可減少因熱膨脹係數不同而導致之基板翹曲。
再者，於本發明中，由於電解鎳鐵合金層之電解電鍍層厚度可控制，故整個基板之厚度亦可減少，藉此可提升形成孔洞之精準度，且使基板薄型化。
為了方便說明而舉出本發明之較佳實施例，在不偏離本發明申請專利範圍所揭示之範圍及精神下，熟知本技術領域者均可做各種修飾、添加及取代。
對於本發明所做之任何簡單的修飾、添加及取代均屬於本發明範圍中，且本發明所主張之權利範圍自應以申請專利範圍所述為準。
10．．．金屬核心基板
100．．．散熱基板
102．．．第一金屬層
102a．．．鎳鐵合金層
102b．．．電解銅電鍍層
104．．．第一凸塊
106．．．第一絕緣層
108．．．金屬薄片
108a．．．鎳鐵合金層
108b．．．電解銅電鍍層
11．．．金屬核心板
110．．．散熱線路層
112．．．第二凸塊
114．．．第二絕緣層
116．．．第二金屬層
116a．．．鎳鐵合金層
116b．．．電解銅電鍍層
118a．．．第一電鍍層
118b．．．第二電鍍層
12．．．通孔
120a．．．第一線路層
120b．．．第二線路層
122a．．．第一外絕緣層
122b．．．第二外絕緣層
124a．．．第一盲孔
124b．．．第二盲孔
126a．．．第一外線路層
126b．．．第二外線路層
128a．．．第一防焊層
128b．．．第二防焊層
13．．．絕緣層
130a．．．第一開口
130b．．．第二開口
14．．．盲孔
本發明之上述或其他目的、特徵及優點可透過本發明說明並參考圖式而更加清楚了解。
圖1至圖5係習知金屬核心基板之製作方法剖面圖。
圖6係本發明一較佳實施例之散熱基板剖面圖。
圖7至圖17係本發明一較佳實施例之散熱基板製作方法剖面圖。
100．．．散熱基板
102a．．．鎳鐵合金層
102b．．．電解銅電鍍層
104．．．第一凸塊
106．．．第一絕緣層
108a．．．鎳鐵合金層
108b．．．電解銅電鍍層
110．．．散熱線路層
112．．．第二凸塊
114．．．第二絕緣層
116b．．．電解銅電鍍層
118a．．．第一電鍍層
118b．．．第二電鍍層
120b．．．第二線路層

Claims (4)

  1. 一種散熱基板之製作方法，包括：於一第一金屬層之一側形成一第一凸塊，而後於該第一金屬層上形成一第一絕緣層，且該第一凸塊係突出於該第一絕緣層；於該第一絕緣層上形成一金屬薄片，且該金屬薄片係與該第一凸塊連接，而後圖案化該金屬薄片以形成一散熱線路層，其中該金屬薄片係為一電解鎳鐵合金層，該電解鎳鐵合金層係包括一鎳鐵合金層以及電解銅電鍍層，且該電解銅電鍍層係形成在該鎳鐵合金層之兩側；於該散熱線路層上形成一第二凸塊，並於該散熱線路層上形成一第二絕緣層，且該第二凸塊係突出於該第二絕緣層，而後於該第二絕緣層上形成一第二金屬層，且該第二金屬層係與該第二凸塊連接；以及於該第一金屬層及該第二金屬層上形成電鍍層，而後圖案化該電鍍層以形成一第一線路層以及一第二線路層。
  2. 如申請專利範圍第1項所述之散熱基板之製作方法，其中該第一金屬層及該第二金屬層係各自具有一結構，於該結構中，該電解銅電鍍層係形成於一鎳鐵合金層之兩側。
  3. 如申請專利範圍第2項所述之散熱基板之製作方法，於形成該第二金屬層、以及形成該第一線路層及該第二線路層間，更包括： 移除該第一金屬層及該第二金屬層之鎳鐵合金層，並移除形成於該鎳鐵合金層且顯露於外之該電解銅電鍍層。
  4. 如申請專利範圍第1項所述之散熱基板之製作方法，於形成該第一線路層及該第二線路層後，更包括：於該第一絕緣層上形成一第一外絕緣層，並於該第二絕緣層上形成一第二外絕緣層；以及形成一第一外線路層，該第一外線路層係與該第一外絕緣層上之該第一線路層連接，且形成一第二外線路層，該第二外線路層係與該第二外絕緣層上之該第二線路層連接。
TW099106887A 2009-11-16 2010-03-10 散熱基板及其製造方法 TWI405309B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090110480A KR101044127B1 (ko) 2009-11-16 2009-11-16 방열기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
TW201118990A TW201118990A (en) 2011-06-01
TWI405309B true TWI405309B (zh) 2013-08-11

Family

ID=44010440

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099106887A TWI405309B (zh) 2009-11-16 2010-03-10 散熱基板及其製造方法

Country Status (3)

Country Link
US (2) US8704100B2 (zh)
KR (1) KR101044127B1 (zh)
TW (1) TWI405309B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8959762B2 (en) 2005-08-08 2015-02-24 Rf Micro Devices, Inc. Method of manufacturing an electronic module
KR101044127B1 (ko) * 2009-11-16 2011-06-28 삼성전기주식회사 방열기판 및 그 제조방법
US10234545B2 (en) 2010-12-01 2019-03-19 Microsoft Technology Licensing, Llc Light source module
US8835226B2 (en) 2011-02-25 2014-09-16 Rf Micro Devices, Inc. Connection using conductive vias
US9627230B2 (en) 2011-02-28 2017-04-18 Qorvo Us, Inc. Methods of forming a microshield on standard QFN package
US8987602B2 (en) * 2012-06-14 2015-03-24 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic support structure with cofabricated metal core
US9807890B2 (en) * 2013-05-31 2017-10-31 Qorvo Us, Inc. Electronic modules having grounded electromagnetic shields
JP6464578B2 (ja) * 2013-08-01 2019-02-06 三菱瓦斯化学株式会社 プリント配線板の製造方法
US10257932B2 (en) * 2016-02-16 2019-04-09 Microsoft Technology Licensing, Llc. Laser diode chip on printed circuit board
US11127689B2 (en) 2018-06-01 2021-09-21 Qorvo Us, Inc. Segmented shielding using wirebonds
US11219144B2 (en) 2018-06-28 2022-01-04 Qorvo Us, Inc. Electromagnetic shields for sub-modules
CN108770242B (zh) * 2018-06-29 2020-10-23 沪士电子股份有限公司 一种用于在铜箔上减蚀法制作精细线路后半埋嵌线路方法
US11114363B2 (en) 2018-12-20 2021-09-07 Qorvo Us, Inc. Electronic package arrangements and related methods
US11515282B2 (en) 2019-05-21 2022-11-29 Qorvo Us, Inc. Electromagnetic shields with bonding wires for sub-modules
KR102319514B1 (ko) * 2020-04-01 2021-10-28 주식회사 테라닉스 인쇄 회로 기판, 그 인쇄 회로 기판을 이용한 센서 모듈 및 그 인쇄 회로 기판의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5232548A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Discrete fabrication of multi-layer thin film, wiring structures
US20090026604A1 (en) * 2007-07-24 2009-01-29 Samsung Electro-Mechanics Co., Ltd. Semiconductor plastic package and fabricating method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4943468A (en) * 1988-10-31 1990-07-24 Texas Instruments Incorporated Ceramic based substrate for electronic circuit system modules
JP3953900B2 (ja) 2002-06-27 2007-08-08 日本特殊陶業株式会社 積層樹脂配線基板及びその製造方法
KR100751286B1 (ko) 2006-04-11 2007-08-23 삼성전기주식회사 반도체 실장용 기판 및 반도체 패키지 제조방법
US8436250B2 (en) 2006-11-30 2013-05-07 Sanyo Electric Co., Ltd. Metal core circuit element mounting board
KR100870652B1 (ko) 2007-07-24 2008-11-26 삼성전기주식회사 반도체 패키지 및 그 제조방법
KR101044127B1 (ko) * 2009-11-16 2011-06-28 삼성전기주식회사 방열기판 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5232548A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Discrete fabrication of multi-layer thin film, wiring structures
US20090026604A1 (en) * 2007-07-24 2009-01-29 Samsung Electro-Mechanics Co., Ltd. Semiconductor plastic package and fabricating method thereof

Also Published As

Publication number Publication date
US20140165346A1 (en) 2014-06-19
US8704100B2 (en) 2014-04-22
KR101044127B1 (ko) 2011-06-28
US20110114369A1 (en) 2011-05-19
US8926714B2 (en) 2015-01-06
TW201118990A (en) 2011-06-01
KR20110053805A (ko) 2011-05-24

Similar Documents

Publication Publication Date Title
TWI405309B (zh) 散熱基板及其製造方法
US7830004B2 (en) Packaging with base layers comprising alloy 42
EP2654388B1 (en) Semiconductor package, semiconductor apparatus and method for manufacturing semiconductor package
US9247644B2 (en) Wiring board and method for manufacturing the same
JP5331958B2 (ja) 配線基板及び半導体パッケージ
JP4651597B2 (ja) 半導体パッケージ基板
JP4973743B2 (ja) 半導体素子実装基板及び半導体素子実装基板の製造方法
JP2012195447A (ja) 配線基板及びその製造方法
KR20140021910A (ko) 코어기판 및 이를 이용한 인쇄회로기판
JP2017216398A (ja) ガラス回路基板
JP4890959B2 (ja) 配線基板及びその製造方法並びに半導体パッケージ
JP2015207580A (ja) 配線基板およびその製造方法
JP2024037141A (ja) ハイブリッドコア構造を有する半導体パッケージ構造、および、その製造方法
US20080131996A1 (en) Reverse build-up process for fine bump pitch approach
JP7052464B2 (ja) 微細配線層付きコアレス基板の製造方法、および半導体パッケージの製造方法
KR101015762B1 (ko) 반도체 패키지의 제조 방법
TWI421001B (zh) 電路板結構及其製法
TWI817728B (zh) 內埋元件之封裝結構
JP7087369B2 (ja) 微細配線層付きキャリア基板および微細配線層付き半導体パッケージ基板の製造方法
WO2023189540A1 (ja) ガラス配線基板及びその製造方法、撮像装置
JP2010177303A (ja) 半導体装置および半導体装置に用いられる樹脂基板の製造方法
JP4663470B2 (ja) 半導体素子内蔵型多層回路基板
JP2017228692A (ja) 半導体パッケージ基板およびその製造方法
JP2007324232A (ja) Ｂｇａ型多層配線板及びｂｇａ型半導体パッケージ
KR20100055184A (ko) 방열기판 및 그 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees