JP4767269B2 - 印刷回路基板の製造方法 - Google Patents

印刷回路基板の製造方法 Download PDF

Info

Publication number
JP4767269B2
JP4767269B2 JP2008034487A JP2008034487A JP4767269B2 JP 4767269 B2 JP4767269 B2 JP 4767269B2 JP 2008034487 A JP2008034487 A JP 2008034487A JP 2008034487 A JP2008034487 A JP 2008034487A JP 4767269 B2 JP4767269 B2 JP 4767269B2
Authority
JP
Japan
Prior art keywords
printed circuit
circuit board
layer
solder resist
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008034487A
Other languages
English (en)
Other versions
JP2009088469A (ja
Inventor
正 桓 朴
▲景▼ 鎭 孫
▲峻▼ 植 申
尚 ▲樺▼ 李
浩 植 朴
正 杰 柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2009088469A publication Critical patent/JP2009088469A/ja
Application granted granted Critical
Publication of JP4767269B2 publication Critical patent/JP4767269B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/066—Transfer laminating of insulating material, e.g. resist as a whole layer, not as a pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、印刷回路基板及びその製造方法に関する。
電子産業の発達につれて電子部品の高性能化、高機能化、小型化が要求されており、これに伴い、ＳＩＰ（Ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ）、３Ｄパッケージなどの高密度の表面実装部品用基板が注目されてきている。このように基板の高密度化及び薄板化の要求に対応するために、回路パターンの層間の高密度接続が重要である。
多層印刷回路基板の層間の電気的接続のためには、メッキによる技術、金属ペーストを印刷してビアホールの内部を伝導体で充填する技術、三角円錐型のペーストを作って層間接続する、いわゆる「Ｂ２ｉｔ（Ｂｕｒｉｅｄ ｂｕｍｐ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ ｔｅｃｈｎｏｌｏｇｙ）：大日本印刷（株）社の登録商標」技術などが用いられている。
一方、印刷回路基板に要求される事項は、電子産業市場における高速化、高密度化と密接な関連があり、これらの事項を満足させるためには、印刷回路基板の微細回路化、優れた電気的特性、高信頼性、高速信号の伝達構造、高機能化など、多くの問題点を解決しなければならない。
最近、電子製品は、多機能化、高速化の傾向が急速に進行しつつある。このような傾向に対応するために、半導体チップ（ｃｈｉｐ）は、より速い速度で発展を重ねており、これにより半導体チップとメインボード（Ｍａｉｎ Ｂｏａｒｄ）とを接続させる半導体チップ実装基板も非常に急速に発展している。
図１〜図６は、従来技術に係る印刷回路基板の製造方法の各工程毎に断面図で示された工程図である。図１〜図６を参照すると、絶縁層１０２の両面に銅層が形成された銅箔積層板に貫通ホルを加工した後、電解メッキを行ってビア１０６を形成し、ビア１０６の内壁に絶縁性樹脂１０３を充填する。そして、層間電気的接続のためのビア１０６が形成されたら、絶縁層の表面に回路パターン１０４を形成して内層基板を製造する（図１参照）。
このような内層基板の両面に絶縁性材質のビルドアップ層１０８を積層し（図２参照）、ブラインドビアホール１０９（図３参照）をメッキで充填してブラインドビア１１０を形成する。また、最外層に回路パターン１１２を形成し、ビルドアップ（ｂｕｉｌｄ−ｕｐ）する（図４参照）。このようなビルドアップ層１０８を内層基板に多層で積層し、最外側のビルドアップ層１０８に回路を保護するためのソルダレジスト１１４を塗布（図５参照）して、図６に示すような高密度の多層印刷回路基板を製造する。
しかし、基板の高密度化及び薄板化の要求に対応するためには層間の高密度接続が必要であるが、従来技術によりビアを形成する場合、層間の高密度接続の向上には限界がある。
また、従来技術に係る印刷回路基板の製造方法は、絶縁層の熱膨張係数が大きくて、製造過程中に発生する熱により基板のスケールが変わるようになり、このため、各層間のレジストレーション（ｒｅｇｉｓｔｒａｔｉｏｎ）が合わなく、電気信号伝達に問題が発生するおそれがある。
また、ソルダレジストが絶縁層に比べて熱膨張係数が非常に大きいため、半導体チップの実装の際に、ソルダバンプとの熱膨張の差から割れ（ｃｒａｃｋ）が発生するおそれがある。
また、印刷回路基板の高密度化のためには基板表面に大きい平坦度が要求され、このような基板表面の平坦度はソルダレジストにより左右されるが、従来技術により液状タイプのソルダレジストを塗布する場合、基板表面の平坦度の対応には限界がある。
こうした従来技術の問題点に鑑み、本発明は、多層印刷回路基板において、回路パターン間の層間接続を高密度化することにより、回路設計の自由度を高め、回路の高密度化及び薄板化を得ることができる印刷回路基板及びその製造方法を提供することにその目的がある。
また、本発明は、絶縁層及びソルダレジスト層に低い熱膨張係数を有する絶縁材質を用いて、印刷回路基板全体の熱膨張係数を低下させることができる印刷回路基板及びその製造方法を提供することにその目的がある。
また、キャリアを用いてソルダレジスト層を基板表面に形成するので、基板表面の平坦度が高い印刷回路基板及びその製造方法を提供することにその目的がある。
本発明の一実施形態によれば、キャリアの一面にソルダレジスト層を積層するステップと、ソルダレジスト層に第１電極パッドを含む第１回路パターンを形成するステップと、第１電極パッドに伝導性ポスト（ｐｏｓｔ）を形成するステップと、絶縁層が積層された内層基板の絶縁層に、伝導性ポストが絶縁層に向かうようにキャリアを積層して加圧するステップと、キャリアを除去するステップと、を含む印刷回路基板の製造方法が提供される。
キャリアを除去するステップの後に、第１電極パッドが露出するようにソルダレジスト層を穿孔するステップと、第１電極パッドに表面処理するステップとをさらに含むことができる。
表面処理するステップの後に、第１電極パッドにソルダバンプを形成するステップをさらに含むことができる。
第１回路パターンを形成するステップは、ソルダレジスト層に無電解メッキを行ってシード層を形成するステップと、シード層に第１フォトレジストを積層するステップと、第１回路パターンが形成される位置に対応して第１フォトレジストの一部を選択的に除去するステップと、シード層を電極として用いて電解メッキを行うステップと、を含むことができる。ここで、伝導性ポストを形成するステップは、第１回路パターン及び第１フォトレジストをカバーするように第２フォトレジストを積層するステップと、伝導性ポストが形成される位置に対応して第２フォトレジストの一部を選択的に除去するステップと、シード層を電極で電解メッキを行うステップと、を含むことができる。
電解メッキを行うステップの後に、第１フォトレジスト、第２フォトレジスト、及びシード層を除去するステップをさらに含むことができる。
ソルダレジスト層は液晶ポリマー（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｐｏｌｙｍｅｒ）を含むことができる。
積層して加圧するステップの内層基板は、液晶ポリマー樹脂にガラス繊維を含浸してプリプレグ（ｐｒｅｐｒｅｇ）を形成するステップと、プリプレグの表面に金属層を形成するステップと、金属層を選択的にエッチングして第２電極パッドを含む第２回路パターンを形成するステップと、プレプレに絶縁層を積層するステップと、を経て形成されることができる。ここで、絶縁層は、液晶ポリマー樹脂または液晶ポリマー樹脂にガラス繊維を含浸して形成されるプリプレグを含むことができる。
伝導性ポストと第２電極パッドとは、互いに接合されることができ、伝導性ポストと第２電極パッドとは、伝導性ペーストまたは伝導性接着剤で接合されることができる。
キャリアは、金属板であってもよく、この場合、キャリアを除去するステップは、金属板をエッチングすることから行われることができる。
金属板は、銅（Ｃｕ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、ステンレス鋼、及びこれらの合金からなる群より選ばれる何れか一つ以上を含むことができる。
内層基板は、回路パターンが形成された絶縁体が多層で積層された多層印刷回路基板であることができる。
ソルダレジスト層を積層するステップは、二つのキャリアの一面に各々ソルダレジスト層を積層するステップを含み、第１回路パターンを形成するステップは、ソルダレジスト層の各々に第１電極パッドを含む第１回路パターンを形成するステップを含み、伝導性ポストを形成するステップは、第１電極パッドの各々に伝導性ポストを形成するステップを含み、積層して加圧するステップは、両面に絶縁層が積層された内層基板の絶縁層の各々に、伝導性ポストが形成された二つのキャリアの一面が互いに対向するように積層して加圧するステップを含むことができる。
また、本発明の他の実施形態によれば、絶縁層と、一部が絶縁層の表面に露出するように絶縁層に埋め込まれる第１電極パッドを含む第１回路パターンと、絶縁層が積層され、第２電極パッドを含む第２回路パターンが形成される内層基板と、一端部が第１電極パッドに接続され、他端部が第２電極パッドに接続されるように絶縁体に埋め込まれる伝導性ポストと、絶縁層に積層されるソルダレジスト層と、を含む印刷回路基板が提供される。
一方、ソルダレジスト層に形成され、第１電極パッドをオープンさせる開口部と、第１電極パッドに形成される表面処理部とをさらに含むことができる。また、表面処理部に形成されるソルダバンプをさらに含むことができる。
ソルダレジスト層は、液晶ポリマーを含むことができる。また、前記絶縁層は、液晶ポリマー樹脂または液晶ポリマー樹脂にガラス繊維を含浸して形成されるプリプレグを含むことができる。
内層基板は、液晶ポリマー樹脂にガラス繊維を含浸して形成されることができる。
本発明は伝導性のポストを用いて層間の接続を具現するため、ビアホールの穿孔のためのドリリング工程が省略され、回路設計の自由度が高まり、回路の高密度化が可能になる。
また、回路パターンを絶縁層に埋め込んで形成するため、基板の厚さを薄くすることができ、回路パターンと絶縁層との接触面積が増加して接着力に優れている。
また、絶縁層及びソルダレジスト層に低い熱膨張係数を有する絶縁材質を用いるため、印刷回路基板全体の熱膨張係数を低めることができる。
また、キャリアにソルダレジスト層を予め形成しておき、キャリアを用いてソルダレジスト層を基板に転写することにより、基板に形成されるソルダレジスト層の平坦度を高めることができる。
本発明は多様な変換を加えることができ、様々な実施例を有することができるため、特定実施例を図面に例示し、詳細に説明する。しかし、これは本発明を特定の実施形態に限定しようとするものではなく、本発明の思想及び技術範囲に含まれるあらゆる変換、均等物及び代替物を含むものとして理解されるべきである。本発明を説明するに当たって、係る公知技術に対する具体的な説明が本発明の要旨をかえって不明にすると判断される場合、その詳細な説明を省略する。
「第１」、「第２」などの用語は、多様な構成要素を説明するのに用いることに過ぎなく、前記構成要素が前記用語により限定されるものではない。前記用語は一つの構成要素を他の構成要素から区別する目的だけに用いられる。
本願で用いた用語は、ただ特定の実施例を説明するために用いたものであって、本発明を限定するものではない。単数の表現は、文の中で明らかに表現しない限り、複数の表現を含む。本願において、「含む」または「有する」などの用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部品、またはこれらを組み合わせたものの存在を指定するものであって、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品、またはこれらを組み合わせたものの存在または付加可能性を予め排除するものではないと理解しなければならない。
以下、本発明に係る印刷回路基板及びその製造方法の実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明することに当たって、同一かつ対応する構成要素は、同一の図面符号を付し、これに対する重複説明は省略する。
図７は、本発明の一実施形態に係る印刷回路基板の製造方法を示すフローチャートであり、図８〜図２２は、本発明の一実施形態に係る印刷回路基板の製造方法の各工程を説明するために工程別断面図で表した工程図である。図８〜図２２を参照すると、キャリア１２、ソルダレジスト層１４、シード層１５、第１回路パターンに含まれる第１電極パッド１６、伝導性ポスト１８、プリプレグ２０、金属層２２、ビアホール２４、第２電極パッド２６、第２回路パターン２８、ビア３０、絶縁層３２、開口部３４、表面処理部３６、ソルダバンプ３８が示されている。伝導性ポスト１８は導電性を有することは勿論のこと、熱伝導性に優れたものであることが好ましい。
本実施例に係る印刷回路基板の製造方法は、図８に示すように用意されたキャリア１２の一面にソルダレジスト層１４を積層するステップ（図９参照）と、ソルダレジスト層１４に第１電極パッド１６を含む第１回路パターンを形成するステップ（図１０参照）と、第１電極パッド１６に接続された伝導性ポスト１８（ｐｏｓｔ）を形成するステップ（図１１〜１２参照）と、絶縁層３２が積層された内層基板の絶縁層３２に、伝導性ポスト１８が絶縁層３２に向かうようにキャリア１２を積層して加圧するステップ（図１３〜１８参照）と、キャリア１２を除去するステップ（図１９参照）と、を含み、伝導性のポストが絶縁層に圧入されて層間の接続を実現するため、ビアホールの形成のためのドリリング工程が省略され、回路設計の自由度が高まり、回路の高密度化が可能になる。また、回路パターンを絶縁層に埋め込んで形成するので、基板の厚さを薄くすることができ、回路パターンと絶縁層との接触面積が増加して接着力に優れている。また、キャリアにソルダレジスト層を予め形成しておき、キャリアを用いてソルダレジスト層を基板に転写することにより、基板に形成されるソルダレジスト層の平坦度を高めることができる。
本実施例では、二つのキャリア１２の各々にソルダレジスト層１４を積層し、ソルダレジスト層１４の各々に第１電極パッド１６と伝導性ポスト１８とを形成した後、二つのキャリア１２を内層基板の両面に積層して加圧することにより、内層基板の両面にソルダレジスト層１４を形成する方法を提示する。勿論、一つのキャリア１２を用いて内層基板のソルダレジスト層１４を形成することも可能である。
本実施例に係る印刷回路基板を製造する方法は、先ず、ステップＳ１００で、図８及び図９に示すように、キャリア１２の一面にソルダレジスト層１４を積層する。ソルダレジスト層１４は、基板の表面に塗布されて基板の表面に形成された回路パターンを保護し、電子部品の実装の際に、短絡接続が起こることを防止する。
本実施例では、表面平坦度の高い扁平なキャリア１２にソルダレジスト層１４を予め形成しておき、キャリア１２を用いてソルダレジスト層１４を基板に転写することにより、基板に形成されるソルダレジスト層１４の平坦度を高めることができる。このような平坦度は、印刷回路基板の高密度化に大きい影響を及ぼす。
キャリア１２に積層されるソルダレジスト層１４は、液状の形態でキャリア１２に塗布され積層されたり、フィルム形態でキャリア１２に積層されることができる。
一方、ソルダレジスト層１４は、液晶ポリマー（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｐｏｌｙｍｅｒ）からなるか、耐熱性樹脂からなるソルダレジスト用インクに液晶ポリマーを含浸させ製造することができる。
従来、基板の絶縁基材としてガラス繊維が含浸されたエポキシ樹脂などを用い、ソルダレジストとして耐熱性樹脂を用いた。しかし、従来の絶縁基材は熱膨張係数が大きく、ソルダレジストが絶縁基材に比べて熱膨張係数が非常に大きくて、製造過程や使用中の熱膨張の差から、基板の反りや半導体チップの実装の際に割れが発生する場合があった。
このような問題点を解決するためには、熱による収縮と膨張が少ない絶縁基材及びソルダレジスト層が要求されて、本実施例では低い熱膨張係数を有する液晶ポリマーをソルダレジスト層１４、絶縁層３２、または内層基板の絶縁基材として用い、印刷回路基板全体の熱膨張係数を低めることにより、上述した問題点を解決することができる。
液晶ポリマーは、溶融の際に液晶状態を示す樹脂であって、成形性に優れ、熱膨張率が低いため、寸法変化率が低い。このような液晶ポリマーを絶縁基材またはソルダレジスト層１４として用いることにより基板全体の熱膨張率を低めて、高密度実装と割れ発生とを防止することができる。
キャリア１２は、被転写物を基板に転写した後に除去されるもので、金属板からなることができ、このような金属板からなったキャリア１２は、後述する工程で金属板の金属材質に対応するエッチング液を塗布してキャリア１２を除去することができる。
一方、キャリア１２に発泡性接着剤を塗布してソルダレジスト層１４を積層した場合には、一定温度の熱を加えて発泡性接着剤を発泡した後、キャリア１２を除去することも可能である。
金属板は、銅（Ｃｕ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、ステンレス鋼、及びこれらの合金からなる群より選ばれる何れか一つ以上を含むことができる。すなわち、金属板は、銅、ニッケル、アルミニウム、ステンレス鋼、及びこれらの合金を単独で用いて製造することができ、これらを組み合わせて製造することもできる。
次に、ステップ Ｓ２００で、図１０に示すように、キャリア１２に積層されたソルダレジスト層１４に第１電極パッド１６を含む第１回路パターンを形成する。このような第１電極パッド１６を含む第１回路パターン（図示せず）は、ソルダレジスト層１４にシード層１５を無電解メッキで積層し、シード層１５に選択的に電気メッキしてシード層１５から突出する凸状の回路パターンを形成する。すなわち、シード層１５にフォトレジスト１３を積層し、第１回路パターンが形成される部分だけ選択的に露光、現像、除去し、シード層１５を電極で電解メッキを行い電気メッキを蒸着して第１電極パッド１６を含む第１回路パターンを形成する。図１０には第１電極パッド１６だけ表示した。
次に、ステップ Ｓ３００で、図１１及び図１２に示すように、第１電極パッド１６表面上に伝導性ポスト１８を形成する。第１電極パッド１６に層間電気的接続のための通路として第１電極パッド１６表面よりさらに大きく突出する伝導性ポスト１８を共に形成する。
伝導性ポスト１８を形成する方法は、前記工程での第１のフォトレジスト１３及びシード層１５を除去せずに、その上に第２のフォトレジスト１３を積層し、伝導性ポスト１８が形成される部分だけ選択的に露光、現像、除去した後、ソルダレジスト層１４に積層されたシード層１５を電極として利用して電気メッキを蒸着する。以後、キャリア１２に残留するフォトレジスト１３を剥離し、シード層１５をエッチングすれば、キャリア１２に第１電極パッド１６よりさらに突出した伝導性ポスト１８が形成される。
次に、ステップ Ｓ４００で、絶縁層３２が積層された内層基板の絶縁層３２に、伝導性ポスト１８が絶縁層３２に向かうようにキャリア１２を積層して加圧する。
図１３〜図１６は、絶縁層３２が積層された内層基板を製作する方法を示している。本実施例では、内層基板の絶縁基材として液晶ポリマー樹脂にガラス繊維が含浸されたプリプレグ２０（ｐｒｅｐｒｅｇ）を用いる。これは上述したように、ソルダレジスト層１４と共に絶縁基材として液晶ポリマーを用いることにより、基板全体の熱膨張率を低めることができる。勿論、上述した液晶ポリマー樹脂にガラス繊維が含浸されたプリプレグ２０だけでなく、従来の絶縁基材を内層基板の絶縁基材として用いることも可能である。
内層基板を製作する方法は、先ず、図１３に示すように、液晶ポリマー樹脂にガラス繊維を含浸してプリプレグ２０を形成し、プリプレグ２０の両面に金属層２２を形成する。また、図１４及び図１５に示すように、金属層２２が両面に形成されたプリプレグ２０を穿孔してビアホール２４を形成する。また、プリプレグ２０をメッキし、ビア３０を形成した後、プリプレグ２０に積層された金属層２２を選択的にエッチングして第２電極パッド２６を含む第２回路パターン２８を形成する。第２電極パッド２６を含む第２回路パターン２８を形成する方法は、上述した第１回路パターンを形成する方法と同様であるため、説明を省略する。次に、図１６に示すように、第２回路パターン２８が形成されたプリプレグ２０に絶縁層３２を積層する。この場合、絶縁層３２は液晶ポリマー樹脂または液晶ポリマー樹脂にガラス繊維を含浸して形成されるプリプレグ２０であることができる。
すなわち、内層基板の絶縁基材、内層基板にビルドアップされる絶縁層３２、及び印刷回路基板の最外側に積層されるソルダレジスト層１４の材料の全部または一部に液晶ポリマーを用いることにより、印刷回路基板全体の熱膨張係数を低める。勿論、内層基板の絶縁基材、内層基板にビルドアップされる絶縁層３２、及び印刷回路基板の最外側に積層されるソルダレジスト層１４のうち一部だけに液晶ポリマーが含まれた材料を用いることもできる。
一方、内層基板は、回路パターンが形成された絶縁体が多層で積層された多層印刷回路基板であることができる。
本実施例は図１７に示すように、二つのキャリア１２の各々にソルダレジスト層１４を積層し、ソルダレジスト層１４の各々に第１電極パッド１６と伝導性ポスト１８とを形成した後、図１８に示すように、二つのキャリア１２を、両面に絶縁層３２が積層された内層基板に、二つのキャリア１２に形成された伝導性ポスト１８が互いに対向するように積層し、加圧してキャリア１２に形成された第１回路パターン及び伝導性ポスト１８が絶縁層３２内に埋め込まれる方法を提供する。
本工程により、伝導性ポスト１８は内層基板の第２電極パッド２６と接触かつ接合され、層間電気的導通がなされる。伝導性ポスト１８と第２電極パッド２６との接合を強化するために、伝導性ペーストまたは伝導性接着剤で接合することができる。
キャリア１２を加圧すると、キャリア１２のソルダレジスト層１４に突出して形成された第１電極パッド１６を含む第１回路パターンと伝導性ポスト１８とが絶縁層３２に圧入され埋め込まれる。この場合、伝導性ポスト１８が第２電極パッド２６に接触するようにキャリア１２を加圧する。
一方、キャリア１２の加圧過程で絶縁層３２の一部がビア３０の内部に圧入されて充填されることができる。
次に、ステップ Ｓ５００で、図１９に示すように、キャリア１２を除去する。キャリア１２を除去すれば、キャリア１２上に積層されているソルダレジスト層１４、第１回路パターン、及び伝導性ポスト１８は絶縁層３２に転写される。
扁平なキャリア１２にソルダレジスト層１４を予め形成しておき、キャリア１２を用いてソルダレジスト層１４を基板に転写させることにより、基板に形成されるソルダレジスト層１４の平坦度を高めることができる。
キャリア１２は、金属板からなることができ、このような金属板からなったキャリア１２は金属板の金属材質に対応するエッチング液を塗布して、キャリア１２を除去することができる。
一方、キャリア１２に発泡性接着剤を塗布してソルダレジスト層１４を積層する場合には一定温度の熱を加えて、発泡性接着剤を発泡した後、キャリア１２を除去することも可能である。
次に、ステップ Ｓ６００で、図２０に示すように、絶縁層３２に転写された第１電極パッド１６が露出するようにソルダレジスト層１４を穿孔して開口部３４を形成する。ソルダレジスト層１４を穿孔するためにＣＯ２レーザー、ＹＡＧレーザー、エキシマレーザーなどを用いることができる。
次に、ステップ Ｓ７００で、図２１に示すように、ソルダレジスト層１４の穿孔により開口部３４から露出した第１電極パッド１６に表面処理を施して表面処理部３６を形成し、開口部３４位置にて露出された領域が酸化されることを防止する。表面処理方法としては、ＨＡＳＬ（Ｈｏｔ Ａｉｒ Ｓｏｌｄｅｒ Ｌｅｖｅｌｉｎｇ）、プリフラックス（Ｐｒｅ−ｆｌｕｘ）コーティング、無電解または／及びニッケルメッキ、無電解または／及び金メッキ、無電解パラジウム（Ｐｄ）メッキ、無電解または／及び銀（Ａｇ）メッキ、無電解または／及びスズメッキなど当業者に自明な多様な方法を用いることができる。
次に、ステップ Ｓ８００で、図２２に示すように、表面処理された第１電極パッド１６上にソルダバンプ３８を形成する。ソルダバンプ３８は、印刷回路基板に実装される半導体チップとの接続方法に応じて、ソルダスクリーン印刷方法やソルダメッキ方法など当業者に自明な多様な方法を用いて形成することができる。
図２３は、本発明の一実施形態に係る印刷回路基板の断面図である。図２３を参照すると、ソルダレジスト層１４、第１電極パッド１６、伝導性ポスト１８、プリプレグ２０、第２電極パッド２６、第２回路パターン２８、ビア３０、絶縁層３２、開口部３４、表面処理部３６、ソルダバンプ３８が示されている。
従来の層間の接続方法では、層間の高密度接続に限界があって、高密度回路パターンを設計するには困難な点があった。しかし、上述した印刷回路基板の製造方法により、絶縁層３２に埋め込まれる回路パターンが形成された基板に、伝導性ポスト１８を用いて層間接続すると、高密度の回路パターン及び薄い基板の製作が可能になる。
本実施例に係る印刷回路基板は、絶縁層３２と、一部が絶縁層３２の表面に露出するように絶縁層３２に埋め込まれる第１電極パッド１６を含む第１回路パターンと、絶縁層３２が積層され、第２電極パッド２６を含む第２回路パターン２８が形成される内層基板と、一端部が第１電極パッド１６と接続され、他端部が第２電極パッド２６に接続されるように絶縁体に埋め込まれる伝導性ポスト及び絶縁層３２に積層されるソルダレジスト層１４を備える。
また、ソルダレジスト層１４には、第１電極パッド１６をオープンさせる開口部３４が形成され、開口部３４によりオープンされた第１電極パッド１６に上述した表面処理方法により表面処理部３６が形成される。また、表面処理部３６上にソルダバンプ３８が形成される。
一方、ソルダレジスト層１４は、液晶ポリマー（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｐｏｌｙｍｅｒ）からなるか、耐熱性樹脂からなったソルダレジスト用インクに液晶ポリマーを含浸させ製造することができる。
上述した印刷回路基板の製造過程で説明したように、キャリア１２に突出形成された第１電極パッド１６を含む第１回路パターン（図示せず）を絶縁層３２の両面から加圧するので、第１電極パッド１６を含む第１回路パターンは絶縁層３２の両面に各々埋め込まれる。また、キャリア１２には回路パターンだけでなく、伝導性ポスト１８も突出形成されるので、回路パターン間の電気的通路は、第１電極パッド１６と第２電極パッド２６とを伝導性ポスト１８が接続させることにより形成できる。
従来には基板の絶縁基材としてガラス繊維が含浸されたエポキシ樹脂などを用い、ソルダレジストとして耐熱性樹脂を用いた。しかし、従来の絶縁基材は熱膨張係数が大きく、ソルダレジストが絶縁基材に比べて熱膨張係数が非常に大きいため、製造過程や使用中の熱膨張の差から、半導体チップの実装の際に割れが発生する場合があった。
このような問題点を解決するためには、熱による収縮と膨張が少ない絶縁基材及びソルダレジストが要求される。したがって、本実施例では、低い熱膨張係数を有する液晶ポリマーをソルダレジスト層１４または絶縁基材として用い、印刷回路基板全体の熱膨張係数を低めることにより、上述した問題点を解決することができる。
液晶ポリマーは、溶融の際に液晶状態を示す樹脂であって、成形性に優れ、熱膨張率が低いため、寸法変化率が低い。このような液晶ポリマーを絶縁基材またはソルダレジスト層１４として用いることにより基板全体の熱膨張率を低めて、高密度実装と割れ発生とを防止することができる。
また、絶縁層３２または内層基板の絶縁基材として液晶ポリマー樹脂や液晶ポリマー樹脂にガラス繊維が含浸されたプリプレグ２０（ｐｒｅｐｒｅｇ）を用いることができる。これは、ソルダレジスト層１４と共に絶縁基材として液晶ポリマーを用いることから基板全体の熱膨張率を低めることができる。勿論、上述した液晶ポリマー樹脂にガラス繊維が含浸されたプリプレグ２０だけでなく、従来の絶縁基材を内層基板の絶縁基材として用いることも可能である。
伝導性ポスト１８は、第１電極パッド１６上に伝導性金属を蒸着させ形成され、伝導性ポスト１８が絶縁層３２に圧入され埋め込まれて、第２電極パッド２６と接触するようになり、これにより層間の電気的接続がなされる。
以外の構成要素は上述したものと同様であるため、その説明を省略する。
以上、本発明の実施例を参照して説明したが、当該技術分野で通常の知識を有する者であれば、特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更させることができることを理解できよう。
従来技術に係る印刷回路基板の製造方法の一工程図である。 従来技術に係る印刷回路基板の製造方法の一工程図である。 従来技術に係る印刷回路基板の製造方法の一工程図である。 従来技術に係る印刷回路基板の製造方法の一工程図である。 従来技術に係る印刷回路基板の製造方法の一工程図である。 従来技術に係る印刷回路基板の製造方法の一工程図である。 本発明の一実施形態に係る印刷回路基板の製造方法を示すフローチャートである。 本発明の一実施形態に係る印刷回路基板の製造方法を示す図である。 本発明の一実施形態に係る印刷回路基板の製造方法を示す図である。 本発明の一実施形態に係る印刷回路基板の製造方法を示す図である。 本発明の一実施形態に係る印刷回路基板の製造方法を示す図である。 本発明の一実施形態に係る印刷回路基板の製造方法を示す図である。 本発明の一実施形態に係る印刷回路基板の製造方法を示す図である。 本発明の一実施形態に係る印刷回路基板の製造方法を示す図である。 本発明の一実施形態に係る印刷回路基板の製造方法を示す図である。 本発明の一実施形態に係る印刷回路基板の製造方法を示す図である。 本発明の一実施形態に係る印刷回路基板の製造方法を示す図である。 本発明の一実施形態に係る印刷回路基板の製造方法を示す図である。 本発明の一実施形態に係る印刷回路基板の製造方法を示す図である。 本発明の一実施形態に係る印刷回路基板の製造方法を示す図である。 本発明の一実施形態に係る印刷回路基板の製造方法を示す図である。 本発明の一実施形態に係る印刷回路基板の製造方法を示す図である。 本発明の一実施形態に係る印刷回路基板の断面図である。
符号の説明
１２：キャリア
１４：ソルダレジスト層
１５：シード層
１６：第１電極パッド
１８：伝導性ポスト
２０：プリプレグ
２２：金属層
２４：ビアホール
２６：第２電極パッド
２８：第２回路パターン
３０：ビア
３２：絶縁層
３４：開口部
３６：表面処理部
３８：ソルダバンプ

Claims (13)

  1. キャリアの一面の全面にソルダレジスト層を積層するステップと、
    前記ソルダレジスト層の全面に第１電極パッドを含む第１回路パターンを形成するステップと、
    前記第１電極パッドの表面に伝導性ポストを形成するステップと、
    絶縁層が積層された内層基板の前記絶縁層に、前記伝導性ポストが前記絶縁層に向かうように前記キャリアを積層して加圧するステップと、
    前記キャリアを除去するステップとを含み、
    前記第１回路パターンを形成するステップが、
    前記ソルダレジスト層の全面に無電解メッキを行ってシード層を形成するステップと、
    前記シード層に第１フォトレジストを積層するステップと、
    前記第１回路パターンが形成される位置に対応して前記第１フォトレジストの一部を選択的に除去するステップと、
    前記シード層を電極として用いて電解メッキを行うステップとを含み、
    前記伝導性ポストを形成するステップが、
    前記第１回路パターンの全面及び前記第１フォトレジストの全面をカバーするように第２フォトレジストを積層するステップと、
    前記伝導性ポストが形成される位置に対応して前記第２フォトレジストの一部を選択的に除去するステップと、
    前記シード層を電極として用いて電解メッキを行うステップと、
    を含む印刷回路基板の製造方法。
  2. 前記キャリアを除去するステップの後に、
    前記第１電極パッドが露出するように前記ソルダレジスト層を穿孔するステップと、
    前記第１電極パッドに表面処理するステップと、
    をさらに含むことを特徴とする請求項１に記載の印刷回路基板の製造方法。
  3. 前記表面処理するステップの後に、
    前記第１電極パッドにソルダバンプを形成するステップをさらに含むことを特徴とする請求項２に記載の印刷回路基板の製造方法。
  4. 前記電解メッキを行うステップの後に、
    前記第１フォトレジスト、第２フォトレジスト及び前記シード層を除去するステップをさらに含むことを特徴とする請求項１から請求項３までの何れか１項に記載の印刷回路基板の製造方法。
  5. 前記ソルダレジスト層と前記絶縁層及び前記内層基板のすべては、液晶ポリマーを含むことを特徴とする請求項１から請求項４までの何れか１項に記載の印刷回路基板の製造方法。
  6. 前記積層して加圧するステップの前記内層基板は、
    液晶ポリマー樹脂にガラス繊維を含浸してプリプレグを形成するステップと、
    前記プリプレグの表面に金属層を形成するステップと、
    前記金属層を選択的にエッチングして第２電極パッドを含む第２回路パターンを形成するステップと、
    前記プリプレグに前記絶縁層を積層するステップと、
    を経て形成されることを特徴とする請求項１から請求項５までの何れか１項に記載の印刷回路基板の製造方法。
  7. 前記絶縁層が、
    液晶ポリマー樹脂または液晶ポリマー樹脂にガラス繊維を含浸して形成されるプリプレグを含むことを特徴とする請求項６に記載の印刷回路基板の製造方法。
  8. 前記伝導性ポストと前記第２電極パッドが、互いに接合されることを特徴とする請求項１から請求項７までの何れか１項に記載の印刷回路基板の製造方法。
  9. 前記伝導性ポストと前記第２電極パッドが、伝導性ペーストまたは伝導性接着剤で接合されることを特徴とする請求項８に記載の印刷回路基板の製造方法。
  10. 前記キャリアが、金属板であり、
    前記キャリアを除去するステップが、
    前記金属板をエッチングすることにより行われることを特徴とする請求項１から請求項９までの何れか１項に記載の印刷回路基板の製造方法。
  11. 前記金属板が、銅（Ｃｕ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、ステンレス鋼、及びこれらの合金からなる群より選ばれる何れか一つ以上を含むことを特徴とする請求項１０に記載の印刷回路基板の製造方法。
  12. 前記内層基板が、
    回路パターンが形成された絶縁体が多層で積層された多層印刷回路基板であることを特徴とする請求項１から請求項１１までの何れか１項に記載の印刷回路基板の製造方法。
  13. 前記ソルダレジスト層を積層するステップが、
    二つのキャリアの一面に各々ソルダレジスト層を積層するステップを含み、
    前記第１回路パターンを形成するステップが、
    前記ソルダレジスト層の各々に第１電極パッドを含む第１回路パターンを形成するステップを含み、
    前記伝導性ポストを形成するステップが、
    前記第１電極パッドの各々に伝導性ポストを形成するステップを含み、
    前記積層して加圧するステップが、
    両面に絶縁層が積層された前記内層基板の前記絶縁層の各々に、前記伝導性ポストが形成された前記二つのキャリアの一面が互いに対向するように積層して加圧するステップを含むことを特徴とする請求項１から請求項１２までの何れか１項に記載の印刷回路基板の製造方法。
JP2008034487A 2007-09-28 2008-02-15 印刷回路基板の製造方法 Expired - Fee Related JP4767269B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2007-0098383 2007-09-28
KR1020070098383A KR100867148B1 (ko) 2007-09-28 2007-09-28 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2009088469A JP2009088469A (ja) 2009-04-23
JP4767269B2 true JP4767269B2 (ja) 2011-09-07

Family

ID=40283679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008034487A Expired - Fee Related JP4767269B2 (ja) 2007-09-28 2008-02-15 印刷回路基板の製造方法

Country Status (3)

Country Link
US (2) US8499441B2 (ja)
JP (1) JP4767269B2 (ja)
KR (1) KR100867148B1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101032463B1 (ko) * 2008-04-02 2011-05-03 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101019642B1 (ko) * 2009-04-27 2011-03-07 삼성전기주식회사 인쇄회로기판 제조 방법
JP5500936B2 (ja) * 2009-10-06 2014-05-21 イビデン株式会社 回路基板及び半導体モジュール
KR101044104B1 (ko) 2009-11-17 2011-06-28 삼성전기주식회사 반도체 패키지용 인쇄회로기판 및 그 제조방법
KR101055570B1 (ko) 2009-12-02 2011-08-08 삼성전기주식회사 인쇄회로기판의 제조방법
JP5003812B2 (ja) * 2009-12-10 2012-08-15 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
KR101095543B1 (ko) * 2009-12-23 2011-12-19 엘지이노텍 주식회사 단일층 인쇄회로기판 및 그의 제조방법
KR101055502B1 (ko) 2009-12-24 2011-08-08 삼성전기주식회사 금속회로기판 및 그 제조방법
KR20110113980A (ko) * 2010-04-12 2011-10-19 삼성전자주식회사 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법
KR101122140B1 (ko) * 2010-05-11 2012-03-16 엘지이노텍 주식회사 단일층 인쇄회로기판 및 그 제조방법
WO2012074345A2 (ko) * 2010-12-03 2012-06-07 주식회사 아모그린텍 연성 인쇄회로기판 및 그 제조방법
US8844125B2 (en) * 2011-01-14 2014-09-30 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask and related devices
US8472207B2 (en) * 2011-01-14 2013-06-25 Harris Corporation Electronic device having liquid crystal polymer solder mask and outer sealing layers, and associated methods
US8693203B2 (en) * 2011-01-14 2014-04-08 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask laminated to an interconnect layer stack and related devices
US8867219B2 (en) * 2011-01-14 2014-10-21 Harris Corporation Method of transferring and electrically joining a high density multilevel thin film to a circuitized and flexible organic substrate and associated devices
JP5587804B2 (ja) * 2011-01-21 2014-09-10 日本特殊陶業株式会社 電子部品実装用配線基板の製造方法、電子部品実装用配線基板、及び電子部品付き配線基板の製造方法
KR20140008923A (ko) * 2012-07-13 2014-01-22 삼성전기주식회사 코어리스 인쇄회로기판 및 그 제조 방법
US8877558B2 (en) 2013-02-07 2014-11-04 Harris Corporation Method for making electronic device with liquid crystal polymer and related devices
US9293438B2 (en) 2013-07-03 2016-03-22 Harris Corporation Method for making electronic device with cover layer with openings and related devices
US9521752B2 (en) * 2014-09-19 2016-12-13 Harris Corporation Method of making an electronic device having a thin film resistor formed on an LCP solder mask and related devices
US10276465B2 (en) 2016-09-29 2019-04-30 Mediatek Inc. Semiconductor package assembly
US11432402B2 (en) * 2018-10-11 2022-08-30 Microchip Technology Caldicot Limited Flipped-conductor-patch lamination for ultra fine-line substrate creation
US10888002B2 (en) * 2019-03-28 2021-01-05 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with embedded tracks protruding up to different heights
US20230254980A1 (en) * 2022-02-07 2023-08-10 Eagle Technology, Llc Electronic device with multi-diameter female contacts and related methods

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63104396A (ja) 1986-10-21 1988-05-09 宇部興産株式会社 ハウジングの表面に回路パタ−ンを一体的に形成する方法
JPS6474793A (en) * 1987-09-17 1989-03-20 Nissha Printing Transfer material for printed wiring board and printed wiring board
US5162240A (en) * 1989-06-16 1992-11-10 Hitachi, Ltd. Method and apparatus of fabricating electric circuit pattern on thick and thin film hybrid multilayer wiring substrate
EP0647090B1 (en) * 1993-09-03 1999-06-23 Kabushiki Kaisha Toshiba Printed wiring board and a method of manufacturing such printed wiring boards
JPH08139450A (ja) * 1994-11-07 1996-05-31 Toshiba Corp 印刷配線板の製造方法
JPH1070363A (ja) 1996-08-27 1998-03-10 Toshiba Corp 印刷配線板の製造方法
USRE40947E1 (en) * 1997-10-14 2009-10-27 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
JP2003008228A (ja) 2001-06-22 2003-01-10 Ibiden Co Ltd 多層プリント配線板およびその製造方法
US6826830B2 (en) 2002-02-05 2004-12-07 International Business Machines Corporation Multi-layered interconnect structure using liquid crystalline polymer dielectric
JP2004055628A (ja) 2002-07-17 2004-02-19 Dainippon Printing Co Ltd ウエハレベルの半導体装置及びその作製方法
JP3910908B2 (ja) * 2002-10-29 2007-04-25 新光電気工業株式会社 半導体装置用基板及びこの製造方法、並びに半導体装置
JP2004153000A (ja) 2002-10-30 2004-05-27 Denso Corp プリント基板の製造方法およびそれにより製造されるプリント基板
WO2004103039A1 (ja) 2003-05-19 2004-11-25 Dai Nippon Printing Co., Ltd. 両面配線基板および両面配線基板の製造方法並びに多層配線基板
JP4488187B2 (ja) * 2003-06-27 2010-06-23 Ｔｄｋ株式会社 ビアホールを有する基板の製造方法
JP2005045187A (ja) * 2003-07-25 2005-02-17 Matsushita Electric Ind Co Ltd 回路基板の製造方法、回路基板および多層回路基板
JP4192772B2 (ja) * 2003-12-02 2008-12-10 日立化成工業株式会社 半導体チップ搭載基板及びその製造方法、並びに半導体パッケージの製造方法
JP3961537B2 (ja) 2004-07-07 2007-08-22 日本電気株式会社 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
KR100601483B1 (ko) 2004-12-06 2006-07-18 삼성전기주식회사 비아포스트에 의해 층간 전도성이 부여된 병렬적 다층인쇄회로기판 및 그 제조 방법
JP2007150171A (ja) * 2005-11-30 2007-06-14 Kyocer Slc Technologies Corp 配線基板の製造方法
JP2007180105A (ja) 2005-12-27 2007-07-12 Sanyo Electric Co Ltd 回路基板、回路基板を用いた回路装置、及び回路基板の製造方法
TWI278263B (en) 2006-02-15 2007-04-01 Phoenix Prec Technology Corp Circuit board structure and method for fabricating the same

Also Published As

Publication number Publication date
JP2009088469A (ja) 2009-04-23
US20090084595A1 (en) 2009-04-02
US8499441B2 (en) 2013-08-06
US20110139499A1 (en) 2011-06-16
KR100867148B1 (ko) 2008-11-06

Similar Documents

Publication Publication Date Title
JP4767269B2 (ja) 印刷回路基板の製造方法
JP5010737B2 (ja) プリント配線板
JP4876272B2 (ja) 印刷回路基板及びその製造方法
JP4427874B2 (ja) 多層配線板の製造方法および多層配線板
TWI507096B (zh) 多層電路板及其製作方法
WO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
WO2015151512A1 (ja) インターポーザ、半導体装置、インターポーザの製造方法、半導体装置の製造方法
JP2003209366A (ja) フレキシブル多層配線基板およびその製造方法
US20100108371A1 (en) Wiring board with built-in electronic component and method for manufacturing the same
US20120222299A1 (en) Method of manufacturing a printed circuit board
KR100857165B1 (ko) 회로기판 제조방법
KR101044787B1 (ko) 인쇄회로기판 제조방법
JPH10190232A (ja) 多層配線基板及びその製造方法
KR100716809B1 (ko) 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법
KR20120040892A (ko) 인쇄회로기판 및 그의 제조 방법
JP2004095854A (ja) 多層配線基板
KR100757907B1 (ko) 인쇄회로기판 및 그 제조방법
JP4282161B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JPH10261854A (ja) プリント配線板及びその製造方法
KR100796981B1 (ko) 인쇄회로기판 제조방법
JP2006049536A (ja) 多層回路基板
JP4522282B2 (ja) 多層フレキシブル回路配線基板の製造方法
JP2004031738A (ja) 配線基板およびその製造方法
JP2004253774A (ja) 電子部品埋込み用の窪みを備える多層プリント配線板およびその製造方法
KR20070119916A (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100825

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100830

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100927

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110607

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110614

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees