JP5500936B2 - 回路基板及び半導体モジュール - Google Patents

回路基板及び半導体モジュール Download PDF

Info

Publication number
JP5500936B2
JP5500936B2 JP2009232566A JP2009232566A JP5500936B2 JP 5500936 B2 JP5500936 B2 JP 5500936B2 JP 2009232566 A JP2009232566 A JP 2009232566A JP 2009232566 A JP2009232566 A JP 2009232566A JP 5500936 B2 JP5500936 B2 JP 5500936B2
Authority
JP
Japan
Prior art keywords
conductor
conductor post
metal plate
circuit board
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009232566A
Other languages
English (en)
Other versions
JP2011082303A (ja
Inventor
輝代隆 塚田
哲也 村木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2009232566A priority Critical patent/JP5500936B2/ja
Priority to US12/894,968 priority patent/US8441806B2/en
Priority to CN2010105021307A priority patent/CN102034769B/zh
Priority to EP10186521.0A priority patent/EP2312916B1/en
Publication of JP2011082303A publication Critical patent/JP2011082303A/ja
Application granted granted Critical
Publication of JP5500936B2 publication Critical patent/JP5500936B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10295—Metallic connector elements partly mounted in a hole of the PCB
    • H05K2201/10303—Pin-in-hole mounted pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は、回路基板及び半導体モジュールに関し、特に自動車電装や情報機器・電気機器などで用いられるスイッチング素子や、例えばパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＧＴＯ（Gate Turn Off Thyristor）、パワートランジスタ、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲート型バイポーラトランジスタ）素子等のパワー系半導体素子などを実装するための回路基板及び半導体モジュールに関する。
大電流・大電圧の動作環境下で使用されるＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等の半導体素子を実装する場合には、部品を安定に保持することに加えて、高い放熱性や繰り返し熱サイクルへの耐久性が必要となる。
例えば特許文献１には、放熱性を高めるための導体ポストを有する半導体モジュールが開示されている。この半導体モジュールは、複数の貫通孔を有する絶縁基板（支持基板）と、絶縁基板の貫通孔に配置された導体ポスト（銅ピン）と、絶縁基板に実装された半導体素子と、を備える。そして、導体ポストと半導体素子の電極とが電気的に接続される。
特開２００６−２３７４２９号公報
しかしながら、従来技術では、エンジンに高負荷がかかるような場合には、絶縁性の支持基板では熱容量が低く、熱抵抗が高いので、半導体素子から発生する高温の熱を充分に放熱することができず、半導体素子の破損や異常動作を招く、という問題がある。さらに、絶縁性の支持基板と導体ポストを配置しているため、支持基板と導体ポストとの熱膨張係数の違いに起因する反りや熱膨張差から繰り返し応力がかかることによって支持基板と導体ポストとの接合部にクラックが発生するなど長期的な電気接続信頼性が低い。
本発明は、上述した課題を解決するためになされたものであり、放熱性を高め、長期の信頼性を得ることのできる回路基板及び半導体モジュールを提供することを目的とする。
本発明に係る回路基板は、少なくとも第１の電極、第２の電極、及び第３の電極を有する半導体素子を実装するための回路基板であって、前記半導体素子の前記第１の電極と電気的に接続するための第１の導体ポストと、前記第１の導体ポストと接続する第１の金属板と、前記半導体素子の前記第２の電極と電気的に接続するための第２の導体ポストと、前記第２の導体ポストと接続する第２の金属板と、前記半導体素子の前記第３の電極と電気的に接続するための第３の導体ポストと、前記第３の導体ポストと接続する第３の金属板と、前記第１の導体ポストと前記第２の導体ポストとの間、前記第２の導体ポストと前記第３の導体ポストとの間、及び前記第３の導体ポストと前記第１の導体ポストとの間の少なくとも１箇所にあって、前記第１乃至第３の金属板の少なくとも２つを連結し電気的には絶縁する固定樹脂と、を備える。
前記第１乃至第３の金属板の少なくとも１つと前記固定樹脂とを覆う補強樹脂を有する、構成としてもよい。
前記第１の金属板と前記第１の導体ポスト、前記第２の金属板と前記第２の導体ポスト、及び前記第３の金属板と前記第３の導体ポストの少なくとも１組は、互いに同一の材料からなる、構成としてもよい。
前記第１の金属板と前記第１の導体ポスト、前記第２の金属板と前記第２の導体ポスト、及び前記第３の金属板と前記第３の導体ポストの少なくとも１組は、金属板に設けられた貫通孔に導体ポストが挿入された状態で、互いに接続している、構成としてもよい。
前記第１乃至第３の金属板のうち、少なくとも１つは、他の金属板よりも柔軟性を有する、構成としてもよい。
本発明に係る半導体モジュールは、前記回路基板と、少なくとも第１の電極、第２の電極、及び第３の電極を有する半導体素子と、を備え、前記第１乃至第３の金属板の少なくとも１つは、前記半導体素子と対向するように配置され、前記第１乃至第３の導体ポストの少なくとも１つを介して、前記半導体素子と電気的に接続される。
前記第１乃至第３の導体ポストの少なくとも１つは、半田を介して、前記半導体素子と電気的に接続される、構成としてもよい。
本発明によれば、回路基板が導体ポストと金属板とから構成されているので、半導体素子から発生する熱を効率よく拡散できる。しかも、金属材料によって構造部材が構成されているので、衝撃・振動に強く長期信頼性の高い回路基板、半導体モジュールを提供することができる。
本発明の実施形態に係る半導体モジュールを示す図である。 図１Ａ中のＸ−Ｘ’断面図である。 図１Ａ中のＹ−Ｙ’断面図である。 図１Ａ中のＺ−Ｚ’断面図である。 図１Ａの半導体モジュールから、回路基板を切り離した分解図である。 本発明に係る導体ポストの側面図である。 本発明に係る導体ポストの上面図である。 本発明に係る導体ポストの変形例を示す断面図である。 図２Ｃの導体ポストと金属板との接触部を示す断面図である。 本発明に係る導体ポストの変形例の端部を示す図である。 図２Ｅの導体ポストの平面図である。 図２Ｆの導体ポストのＡ−Ａ’断面図である。 本発明に係る第１〜第３の金属板を金型治具に固定する工程を説明するための金属板位置での断面図である。 図３ＡのＡ−Ａ’断面図である。 固定樹脂を流し込む工程を説明するための断面図である。 本発明に係る第１〜第３の導体ポストを差し込むための孔を穿設する工程を説明するための断面図である。 第１治具及び第２治具を用意する工程を説明するための図である。 導体ポストを孔に嵌入させる工程を説明するための図である。 第２治具を取り外す工程を説明するための図である。 加圧プレス工程を説明するための図である。 半田ボールを搭載する工程を説明するための図である。 補強樹脂を形成する工程を説明するための図である。 放熱器を製造する工程を説明するための断面図である。 放熱器を製造する工程を説明するための断面図である。 放熱器を製造する工程を説明するための断面図である。 放熱器を製造する工程を説明するための断面図である。 本発明に係る半導体モジュールを製造する工程を説明するための図である。 本発明に係る半導体モジュールを製造する工程を説明するための図である。 ＩＧＢＴ素子に加えて、ＦＷＤ素子が実装された本発明の半導体モジュールを説明するための図である。 図６Ａの半導体モジュールから、回路基板を切り離した分解図である。 本発明に係る回路基板の変形例を示す断面図である。 本発明に係る回路基板の変形例を示す断面図である。 本発明に係る回路基板の変形例を示す断面図である。 本発明に係る回路基板の変形例を示す断面図である。 本発明に係る回路基板の変形例を示す断面図である。 本発明に係る回路基板の変形例を示す断面図である。 本発明に係る回路基板の変形例を示す断面図である。 導体ポストを治具にセットする工程の変形例を説明するための図である。 導体ポストを治具にセットする工程の変形例を説明するための図である。 本発明に係る回路基板の製造方法の変形例を説明するための図である。 本発明に係る回路基板の製造方法の変形例を説明するための図である。 本発明に係る回路基板の製造方法の変形例を説明するための図である。 本発明に係る回路基板の製造方法の変形例を説明するための図である。 本発明に係る回路基板の製造方法の変形例を説明するための図である。 本発明に係る回路基板の製造方法の変形例を説明するための図である。 本発明に係る回路基板の製造方法の変形例を説明するための図である。 本発明に係る回路基板の製造方法の変形例を説明するための図である。 本発明に係る第１の金属板及び第３の金属板を形成する工程の変形例を説明するための図である。
以下、本発明の実施形態に係る回路基板及び半導体モジュールについて、図面を参照して説明する。
図１Ａに、本実施形態の半導体モジュール１０００を示す。なお、図１Ａでは、回路基板１０と半導体素子５０の接続が見やすくなるように、第２の金属板１２を波線で示すとともに透視している。図１Ｂは図１ＡのＸ−Ｘ’断面図であり、図１Ｃは図１ＡのＹ−Ｙ’断面図であり、図１Ｄは図１ＡのＺ−Ｚ’断面図である。図１Ｅは、半導体モジュール１０００から回路基板１０を切り離し、矢印により導体ポスト３１〜３３の接続部分を示している。
本実施形態の半導体モジュール１０００は、図１Ａ〜図１Ｅに示すように、回路基板１０と、半導体素子５０と、放熱器１００と、を備える。半導体モジュール１０００は、例えばＦＣＨＥＶ（燃料電池ハイブリッド車）等のＨＶ（ハイブリッド車）に搭載され、例えばバッテリーからの電力の昇圧のため、又はモータ制御のためのスイッチング素子に用いられる。半導体素子５０は、例えば矩形板状のＩＧＢＴ素子、ＧＴＯサイリスタ素子などである。なお、同様の構造は２つの電極を有する半導体素子の高速ダイオード（ＦＷＤ：Free Wheeling Diode）でもとることができる。
半導体素子５０の下面には、放熱器１００が設けられる。これにより、放熱性が高まり、半導体素子５０の温度上昇が低減されて、破損や異常動作等が抑制される。一方、半導体素子５０の上面には、回路基板１０が電気的に接続される。
回路基板１０は、第１の金属板１１と、第２の金属板１２と、第３の金属板１３と、絶縁性の固定樹脂２１と、補強樹脂２２と、第１〜第３の導体ポスト３１〜３３と、を備える。
第１〜第３の金属板１１〜１３の材料は、高伝導率、高熱容量の導体材料であればよい。第１〜第３の金属板１１〜１３の材料としては、例えばＣｕ、Ｃｕ−Ｃｒ合金、Ｃｕ−Ｎｉ−Ｓｉ合金、Ｃｕ−Ｆｅ合金などが挙げられる。第２の金属板１２は、ＩＰＭ（Intelligent Power Module）基板などの制御板との実装性、設計の自由度を考慮すると、第１及び第３の金属板１１及び１３よりも導電性かつ柔軟性を有するものが好ましく、例えば、金属箔やフレキシブル配線板が好ましい。ただし、第１〜第３の金属板１１〜１３の材料は、これらの材料に限定されない。
第１及び第３の金属板１１及び１３は、それぞれ例えば厚さ１．０ｍｍ程度の銅板からなる。ＦＣＨＥＶ（燃料電池ハイブリッド車）等のＨＶ（ハイブリッド車）では、非常に大きな電流が流れるため、放熱のために熱容量を大きくする必要がある。第２の金属板１２は、例えば厚さ０．２ｍｍ程度の銅板からなる。第２の金属板１２へ柔軟性持たせることができ、実装性も向上する。
固定樹脂２１及び補強樹脂２２は、例えばビスマレイミドトリアジン樹脂（ＢＴ樹脂）からなり、図１Ｂ〜図１Ｄに示すように、例えば第１〜第３の金属板１１〜１３を固定するためのものである。固定樹脂２１、補強樹脂２２を併用することにより、金属板や、部品を更に安定して保持することができるようになる。固定樹脂２１は、第１〜第３の金属板１１〜１３の間に配置され、第１〜第３の金属板１１〜１３を機械的には接続し電気的には絶縁する。補強樹脂２２は、第１〜第３の金属板１１〜１３と固定樹脂２１とを覆う。固定樹脂２１及び補強樹脂２２によって固定されることで、第１〜第３の金属板１１〜１３間の連結強度は高まる。なお、固定樹脂２１及び補強樹脂２２は、絶縁性と耐熱性を有する樹脂であればよい。固定樹脂２１又は補強樹脂２２の材料としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリアミド、シリコン樹脂などが挙げられる。固定樹脂２１、補強樹脂２２は、必要に応じて形成するものであり、それらの形状や材料等は、用途等に応じて変更可能である。
固定樹脂２１及び第１〜第３の金属板１１〜１３には、所定の位置に第１〜第３の導体ポスト３１〜３３を挿入（例えば嵌入）するための孔（穴）が形成される。その孔は例えば貫通孔又は有底孔である。これにより、図１Ｂ〜図１Ｄに示すように、第１〜第３の導体ポスト３１〜３３の一端と第１〜第３の金属板１１〜１３とがそれぞれ半田２５を介して電気的に接続される。なお、半田２５は第１〜第３の導体ポスト３１〜３３の一端に配置され、詳しくは第１〜第３の金属板１１〜１３の接触部にも流れ込んでいる（図２Ｄ参照）。半田はどのような物であっても構わない。例えば、Ｓｎ−Ｃｕ系、Ｂｉ−Ｓｎ系、Ｓｎ−Ｐｂ系、Ｚｎ−Ａｌ系、Ｓｎ−Ｚｎ系などが利用できる。第１〜第３の導体ポスト３１〜３３が第１〜第３の金属板１１〜１３の各々に嵌合することで、両者は高い信頼性をもって接続される。補強樹脂２２は、第１〜第３の導体ポスト３１〜３３の挿入孔を覆うことが好ましい。半田２５の剥離を防ぎ、接続信頼性を保つことができるからである。導体ポストの材質は、どのような物であっても構わない。例えば、Ｃｕ、Ｃｕ−Ｃｒ合金、Ｃｕ−Ｎｉ−Ｓｉ合金、Ｃｕ−Ｆｅ合金、Ａｌ、Ａｌ合金などが利用できる。
半導体素子５０はコレクタ電極５１、ゲート電極５２、エミッタ電極５３を有する。半導体素子５０及びスペーサー５４は、放熱器１００に形成された金属層１０４上に実装されている。スペーサー５４は、導体であればどのような物であっても良く、Ｃｕ、Ｃｕ合金の他、樹脂、金属、セラミックからなるコア材に銅などの金属をメッキしたものでもよい。コレクタ電極５１は、金属層１０４と電気的に接続し、スペーサー５４及び第１の導体ポスト３１を介して第１の金属板１１と電気的に接続している。ゲート電極５２は、第２の導体ポスト３２を介して第２の金属板１２と電気的に接続している。エミッタ電極５３は、第３の導体ポスト３３を介して第３の金属板１３と電気的に接続している。第１〜第３の金属板１１〜１３は、半導体素子５０の表面と略平行に配置される。なお、スペーサー５４は、第１の導体ポスト３１の長さに応じて設けられるものであり、（導体ポストの長さを統一しない場合など）場合によっては設けなくてもよい。
放熱器１００は、例えばセラミック（例えば窒化アルミニウム：ＡｌＮ、窒化ケイ素：ＳｉＮ、アルミナ：Ａｌ２Ｏ３、ベリリア：ＢｅＯなど）からなる基板１００ａと、基板１００ａの上下面に形成された金属層１０４と、から構成される。放熱器１００には、半導体素子５０が実装される。上述したように、金属層１０４は、スペーサー５４、第１の導体ポスト３１を介して第１の金属板１１と電気的に接続されている。なお、金属層１０４は、放熱器１００の上面、実装側のみに形成してもよく、両面に形成してもよい。（両面に形成されている場合には、少なくとも実装側のみ第１の金属板１１と電気的に接続されていればよい。）さらに、放熱器１００の基板１００ａとしては、セラミックなどの無機材料に限定されることは無く、樹脂や金属であってもよいが、高い放熱性を備えた材料が好ましい。金属を用いた場合には、金属層１０４を設けなくてもよい。
図２Ａ、図２Ｂは、第１〜第３の導体ポスト３１〜３３の断面図、上面図である。第１〜第３の導体ポスト３１〜３３は、鍔部５００と、頭部５０１ａと、脚部５０１ｂと、を備える。なお、第１〜第３の導体ポスト３１〜３３は必要に応じて形状を変化させてもよい。頭部５０１ａの長さと脚部５０１ｂの長さとは略同一のものが好ましいが、これに限定されることはない。
さらに、図２Ｃに示すように、第１〜第３の導体ポスト３１〜３３の鍔部５００の表面５００ｓや、頭部５０１ａ又は脚部５０１ｂの表面５０１ｓは、凹凸面であることが好ましい。こうすることで、第１〜第３の導体ポスト３１〜３３の表面積が増し、図２Ｄに示すように、第１〜第３の導体ポスト３１〜３３を第１〜第３の金属板１１〜１３の孔３１ａ〜３３ａ（貫通孔）に挿入し、半田２５を形成した際に、第１〜第３の導体ポスト３１〜３３と第１〜第３の金属板１１〜１３との間の接触面積が大きくなる。その結果、接続信頼性を高めることができる。
さらに、第１〜第３の導体ポスト３１〜３３の頭部５０１ａ及び脚部５０１ｂ（各端部）には、図２Ｅ〜図２Ｇに示すように、切り欠き部５０１ｃを形成することが望ましい。接触面積を増やすだけでなく、半田リフロー時のエア抜きとしても有効である。
第１〜第３の導体ポスト３１〜３３の径は接続する電極に応じて変えてもよい。例えば、大電流が流れるコレクタ電極５１、エミッタ電極５３と接続する第１の導体ポスト３１、第３の導体ポスト３３の径は、比較的少電流の流れるゲート電極５２と接続する第２の導体ポスト３２の径に比べ小さいほうが好ましい。第１〜第３の導体ポスト３１〜３３と半導体素子５０との接触面積が小さいほどクラックが入りにくくなるため接続信頼性を高めることができるからである。さらに、第１及び第３の導体ポスト３１及び３３の全体の断面積は、大電流を流す必要があるためゲート電極５２と接続する第２の導体ポスト３２よりも（本数を増やすなどして）大きくすることが望ましい。第１及び第３の導体ポスト３１及び３３のジュール抵抗を小さく抑えることができるからである。
第１〜第３の金属板１１〜１３から第１〜第３の導体ポスト３１〜３３が突出する方向（第１〜第３の導体ポスト３１〜３３の長手方向）は、互いに平行であることが好ましい。また、第１〜第３の導体ポスト３１〜３３の先端面も、互いに平行であることが好ましい。こうすることで、放熱器１００と回路基板１０とが平行に配置された場合に、半導体素子５０及びスペーサー５４の表面と第１〜第３の導体ポスト３１〜３３とを直角に交わらせることができるからである。その結果、第１〜第３の導体ポスト３１〜３３の回転方向の方向性を合わせることなく、第１〜第３の金属板１１〜１３を半導体素子５０等と接続することができる。
第１〜第３の金属板１１〜１３は、第１〜第３の導体ポスト３１〜３３を介して半導体素子５０、放熱器１００表面の導体層に接続されている。このため、半導体モジュール１０００が高温に曝され使用される樹脂のガラス転位温度を超えたとしても、第１〜第３の金属板１１〜１３は単独で部品や金属板自身を安定して保持することができる。また、樹脂基板とは異なり、熱変形が保持される（変形したままになる）ことが無い。特に、振動、衝撃の加わる自動車等の輸送機器などの環境下では安定して保持する効果を発揮することができる。
以下、回路基板１０の製造方法について説明する。
図３Ａ及び図３Ｂに示すように、第１〜第３の金属板１１〜１３を金型治具１０３１の所定の位置に配置し、金型治具１０３２で第１〜第３の金属板１１〜１３を固定する。次に、図３Ｃに示すように、金型治具１０３１又は１０３２に設けた注入口（図示しない）から固定樹脂２１を流し込む。次に、図３Ｄに示すように、加熱・硬化後、金型治具１０３１、１０３２を取り外し、所定位置に第１〜第３の導体ポスト３１〜３３を差し込むための孔３１ａ、３２ａ、３３ａ（孔３２ａ、３３ａのみ図示）を穿設する。
続けて、図３Ｅ〜図３Ｇに示すように、第１治具１０１１及び第２治具１０１２を用いて、第１〜第３の金属板１１〜１３の各々に第１〜第３の導体ポスト３１〜３３を嵌入する。
図３Ｅに示すように、第１治具１０１１及び第２治具１０１２を用意する。第１治具１０１１は、第１〜第３の導体ポスト３１〜３３の軸径と同等又は僅かに大きい径の孔１０１１ａを有する。孔１０１１ａは、第１〜第３の導体ポスト３１〜３３を嵌入する位置に対応して形成される。第２治具１０１２は、第１〜第３の導体ポスト３１〜３３の鍔部５００（図２Ａ）を孔１０１２ａに収容するための治具である。図３Ｆに示すように、第１治具１０１１及び１０１２を振動させることにより、第１〜第３の導体ポスト３１〜３３（第２及び第３の導体ポスト３２及び３３のみ図示）を孔１０１１ａに嵌入させる。
図３Ｇに示すように、第２治具１０１２を取り外した後、図３Ｈに示すように、固定樹脂２１により固定された第１〜第３の金属板１１〜１３を押さえ治具１０１３を用いて加圧プレスする。これにより、第１〜第３の導体ポスト３１〜３３が第１〜第３の金属板１１〜１３の各々に形成された孔へ嵌入（プレスフィット挿入）される。その結果、両者が嵌合する。
続けて、図３Ｉに示すように、半田マスク１０１４を用いて、第１〜第３の導体ポスト３１〜３３上にボール状の半田２５（半田ボール）を搭載する。半田マスクは、導体ポストに対応する位置に穿孔した薄い板材を使うことできる。また、半田ボールは、例えば、Ｓｎ−Ｃｕ系、Ｂｉ−Ｓｎ系、Ｓｎ−Ｐｂ系、Ｚｎ−Ａｌ系、Ｓｎ−Ｚｎ系などの半田をボール状にしたものであり、半田の必要量に応じて、数十μｍ〜１ｍｍ程度まで大きさを選択することができる。そして、半田マスクを取り外した後に例えば２００〜２５０℃でリフローすることによって半田２５が溶融し、孔３１ａ、３２ａ、３３ａの隙間へと入り込む（図２Ｄ）。その結果、第１〜第３の金属板１１〜１３と第１〜第３の導体ポスト３１〜３３とが強固に接続する。その後、図３Ｊに示すように、半田２５を含む金属板１１〜１３全面に補強樹脂２２を形成する。以上により、回路基板１０が完成する。
次に、放熱器１００の製造方法について説明する。
図４Ａに示すように、セラミックからなる基板１００ａを準備する。続いて、図４Ｂに示すように、例えばＡｒプラズマ、ＤＧ４〜５ｋＷ、５〜１５分間のスパッタリングにより、基板１００ａの両面に、厚さ０．１μｍのチタン（Ｔｉ）からなる第１下地層１０２ａと、厚さ１．０μｍの銅からなる第２下地層１０２ｂと、を順に形成する。これにより、第１下地層１０２ａ及び第２下地層１０２ｂからなる下地層１０２が形成される。第１及び第２下地層１０２ａ及び１０２ｂは、それぞれベタパターンとして形成する。
次に、図４Ｃに示すように、下地層１０２上の全面に、電解めっき膜１０４ｃを形成する。具体的には、例えば基板１００ａを陰極、銅板電極を陽極として、硫酸銅の溶液に浸し、電流量３Ａ／ｄｍ２、３０分間の電解銅めっきを行う。その後、電解めっき膜１０４ｃの所定位置に、エッチングレジスト１０２１ａを形成する。エッチングレジストは、回路パターンを形成している。エッチングレジストとしては、例えば耐酸性インクをスクリーン印刷する印刷法や、電解めっき膜１０４ｃ全面を感光剤やドライフィルムなどで覆い、導体パターン部だけを露光し、現像定着を行って、耐酸性被覆を残す写真法などが利用できる。
次に、図４Ｄに示すように、エッチングレジスト１０２１ａから露出した電解めっき膜１０４ｃ及び下地層１０２をエッチングにより除去することにより、金属層１０４ａ及び下地層１０３が形成される。その結果、金属層１０４ａ及び下地層１０３からなる金属層１０４が完成する。下地層１０３は、第１下地層１０３ａ及び第２下地層１０３ｂからなり、ベタパターンではなく、回路パターンとなっている。銅のエッチング液としては、ＣｕＣｌ２溶液、Ｔｉのエッチングにはフッ硝酸溶液（フッ素：硝酸：水＝１：１：１８）を利用できる。以上により、放熱器１００が完成する。
最後に、図５Ａ（図１Ｂの断面に対応）及び図５Ｂ（図１Ｃの断面に対応）に示すように、放熱器１００上に搭載された半導体素子５０及びスペーサー５４と、回路基板１０とを半田５２ａ〜５４ａを介して実装することにより、本願発明の半導体モジュール１０００が完成する。第２及び第３の導体ポスト３２及び３３と半導体素子５０との接続、及び第１の導体ポスト３１とスペーサー５４との接続には、半田５２ａ〜５４ａ（図１Ｂ〜図１Ｄ）が用いられる。半田５２ａ〜５４ａは、例えばＳｎ−Ｃｕ系、Ｂｉ−Ｓｎ系、Ｓｎ−Ｐｂ系、Ｚｎ−Ａｌ系、Ｓｎ−Ｚｎ系などの半田を溶融した槽に、第１〜第３の導体ポスト３１〜３３の先端部を浸漬することで形成することができる。また、半導体素子５０（ゲート電極５２、エミッタ電極５３）及び放熱器１００（スペーサー５４）上に前記半田ボールを用いるなどして半田層を形成してもよい。
なお、上記実施形態に限定されず、例えば以下のように変更して実施してもよい。
半導体素子を複数用いてもよい。また、種類の異なる複数の半導体素子を用いてもよい。例えば図６Ａ、図６Ｂに示すように、ＩＧＢＴ素子（半導体素子５０）に加えて、別途ＦＷＤ素子６０をＩＧＢＴ素子のエミッタ、コレクタ間に並列に実装してもよい。ＦＷＤ素子６０の上面は半導体素子５０と同様に第１〜第３の導体ポスト３１〜３３を介して第１〜第３の金属板１１〜１３と電気的に接続する。ＩＧＢＴ素子と並列にＦＷＤ素子６０を配置することにより、ＩＧＢＴ素子のスイッチングで発生するノイズ（逆電流）を緩和することができる。
図６Ａ、図６Ｂの例では、ＦＷＤ素子６０は、第１面に電極６１を有し、第１面とは反対側の第２面に電極６２を有する。ＦＷＤ素子６０は、放熱器１００に形成された金属層１０４上に実装される。電極６１は、第３の導体ポスト３３を介して第３の金属板１３と電気的に接続される。電極６２は、金属層１０４及び第１の導体ポスト３１を介して第１の金属板１１と電気的に接続される。
図７Ａに示すように、孔３１ａ、３２ａ、３３ａ（孔３２ａ、３３ａのみ図示）は、固定樹脂２１を貫通しない有底の孔としてもよい。この場合、固定樹脂２１が、補強樹脂２２の役割も果たすことができ、工程数を低減することができるとともに、半田２５（図１Ｂ、図１Ｃに記載）の剥離を防ぎ、接続信頼性を保つことができる。
第１〜第３の金属板１１〜１３に穿設する第１〜第３の導体ポスト３１〜３３を嵌入するための孔３１ａ、３２ａ、３３ａ（図２Ｄに記載）は、図７Ｂに示すように、第１〜第３の金属板１１〜１３（第２、第３の金属板１２、１３のみを図示）を露出する有底孔であってもよい。そして、その有底孔に、断面形状がＴ字型の導体ポスト３２Ｔ、３３Ｔを接続してもよい。このようにすることで、第１〜第３の導体ポスト３１〜３３の傾きを抑え、より確実に第１〜第３の金属板１１〜１３と電気的に接続することができる。
図７Ｃに示すように、第２の金属板１２に代えて、固定樹脂２１、補強樹脂２２で覆われる部分の厚みが第１及び第３金属板１１及び１３と略同一である第２の金属板１２ｂを用いてもよい。こうすることで、第１〜第３の導体ポスト３１〜３３が確実に略同一平面上に形成され、第２の導体ポスト３２と第２の金属板１２ｂとの接触面積が大きくすることができる。その結果、接続信頼性が向上する。また、第２の金属板１２ｂの固定樹脂２１、補強樹脂２２で覆われていない部分の厚みが第１及び第３金属板１１及び１３よりも薄くすることで、第２の金属板１２ｂへ柔軟性持たせることができ、実装性も向上する。
金属板を加工することにより、第１〜第３の金属板１１〜１３と同一の材料で第１〜第３の導体ポスト３１〜３３を形成してもよい。例えば図７Ｄに示すように、第２、第３の金属板１２ｃ、１３ｂを加工して、同一材料で第２、第３の導体ポスト３２Ｐ、３３Ｐを形成してもよい。こうすることにより、各金属板に挿入用の孔を形成する工程、導体ポスト挿入工程などの工程を行う必要が無くなるため、工程数を削減できる。
第１〜第３の金属板１１〜１３の厚みを全て同一にしてもよい。例えば図７Ｅに示すように、第２の金属板１２に代えて、第２の金属板１２ｄを用いてもよい。こうすることで、第１〜第３の導体ポスト３１〜３３が確実に略同一平面上に形成することができ、第２の導体ポスト３２と第２の金属板１２ｄとの接触面積が大きく接続信頼性が向上する。さらに、固定樹脂２１も厚みを略均一に形成することができるため、熱膨張におけるクラック、破断を防ぐことができる。
また、例えば図７Ｆに示すように、第１及び第３の金属板１１及び１３と略同一となるように、第２の金属板１２下面に設けられる固定樹脂２１の厚みを調整してもよい。すなわちこの場合、第１及び第３金属板１１及び１３上には固定樹脂２１が被覆されていない。その後、図７Ｇに示すように、第２の金属板１２を固定樹脂２１で接続し、第１〜第３の導体ポスト３１〜３３を挿入し、上下面を補強樹脂２２で覆ってそれらを固定してもよい。こうすることで、第１〜第３の導体ポスト３１〜３３が確実に略同一平面上に形成され、第１〜第３の導体ポスト３１〜３３の鍔部５００（図２Ａ）と各金属板が確実に接触させることができる。その結果、接続信頼性が向上する。さらに、補強樹脂２２を上下面に形成できるため強度が向上する。
第１〜第３の導体ポスト３１〜３３の形状は、図２Ａ〜図２Ｇに示したものに限られず任意である。例えば第１〜第３の導体ポスト３１〜３３の形状は、多角柱状であってもよい。また、第１〜第３の導体ポスト３１〜３３の形状は、互いに異なる形状であってもよい。ただし、第１〜第３の導体ポスト３１〜３３を、同一の形状にすることで、製造が容易になる。
第１〜第３の導体ポスト３１〜３３が互いに異なる形状を有する場合には、第１〜第３の導体ポスト３１〜３３は、例えば図８Ａ及び図８Ｂに示すような方法で治具にセットされる。
図８Ａに示すように、第３の導体ポスト３３以外の第１及び第２の導体ポスト３１及び３２が挿入されるべき貫通孔を、第２治具１０１５を用いて塞いでおき、第３の導体ポスト３３を第１治具１０１１に立設した後、図８Ｂに示すように、第３治具１０１６を用いて第２の導体ポスト３２を第１治具１０１１に立設することが好ましい。また、第１〜第３の導体ポスト３１〜３３の向きに注意しながら１本ずつ立設してもよい。
上記実施形態において、各部の材質、サイズ等は、任意に変更可能である。例えば第１〜第３の金属板１１〜１３の厚さは、互いに同一であってもよい。固定樹脂２１、補強樹脂２２は、互いに異なる長さ、形状を有していてもよい。また、第１〜第３導体ポスト３１〜３３の材料は、導体であれば任意である。例えば銅以外の金属を用いてもよい。
その他の点についても、回路基板１０、半導体素子５０、又は放熱器１００等の構成（構成要素、寸法、材質、形状、層数、又は配置等）は、本発明の趣旨を逸脱しない範囲において任意に変更することができる。
上記実施形態の工程は、本発明の趣旨を逸脱しない範囲において任意に順序を変更することができる。また、用途等に応じて、必要ない工程を割愛してもよい。
回路基板１０は、金型治具１０３１、１０３２（図３Ａ〜図３Ｃ）を用いずに、例えば図９Ａに示すような方法で製造してもよい。
図９Ａに示すように、まず、下治具１００１上に、離型紙１００２、補強樹脂２１ａを順に積層する。続けて、図９Ｂに示すように、補強樹脂２１ａ上に第１及び第３の金属板１１及び１３（第３の金属板１３のみ図示）を積層する。その後、図９Ｃに示すように、第１の金属板１１と第３の金属板１３との間（図１Ａ参照）に補強樹脂層２１ｂを積層する。次に、図９Ｄに示すように、高さ合わせ用のスペーサー１００３を配置し、所定の位置に第２の金属板１２を積層する。そして、図９Ｅに示すように、その上から離型紙１００４を積層して加熱プレスを行う。その後、図９Ｆに示すように、下治具１００１、離型紙１００２、１００４を取り外す。続けて、図９Ｇに示すように、レーザー照射又はザグリ加工等により第１〜第３の導体ポスト３１〜３３の鍔部と接触するための開口１０１２ｂを形成する。そして、導体ポスト挿入用の孔３１ａ、３２ａ、３３ａ（図２Ｄに記載）を形成する。その後、前述した導体ポスト挿入工程を経て、図９Ｈに示すように、回路基板１０が完成する。
また、第１の金属板１１、第３の金属板１３については、図１０に示すように、第１の金属板１１と第３の金属板１３とが一体型となった金属板１４を用いて樹脂固定を行なった後、Ｂ−Ｂ’断面で切断することで、第１の金属板１１と第３の金属板１３とを互いに分離してもよい。
以上、本発明の実施形態について説明したが、設計上の都合やその他の要因によって必要となる様々な修正や組み合わせは、「請求項」に記載されている発明や「発明を実施するための形態」に記載されている具体例に対応する発明の範囲に含まれると理解されるべきである。
１０ 回路基板
１１ 第１の金属板
１２ 第２の金属板
１３ 第３の金属板
２１ 固定樹脂
２２ 補強樹脂
２５ 半田
３１ 第１の導体ポスト
３２ 第２の導体ポスト
３３ 第３の導体ポスト
３１ａ〜３３ａ 孔
５０ 半導体素子
５１ コレクタ電極（第１の電極）
５２ ゲート電極（第２の電極）
５３ エミッタ電極（第３の電極）
５４ スペーサー
５２ａ〜５４ａ 半田
６０ ＦＷＤ素子
１００ 放熱器
１００ａ 基板
１０４ 金属層
５００ 鍔部
５０１ａ 頭部
５０１ｂ 脚部
５０１ｃ 切り欠き部
１０００ 半導体モジュール

Claims (7)

  1. 少なくとも第１の電極、第２の電極、及び第３の電極を有する半導体素子を実装するための回路基板であって、
    前記半導体素子の前記第１の電極と電気的に接続するための第１の導体ポストと、
    前記第１の導体ポストと接続する第１の金属板と、
    前記半導体素子の前記第２の電極と電気的に接続するための第２の導体ポストと、
    前記第２の導体ポストと接続する第２の金属板と、
    前記半導体素子の前記第３の電極と電気的に接続するための第３の導体ポストと、
    前記第３の導体ポストと接続する第３の金属板と、
    前記第１の導体ポストと前記第２の導体ポストとの間、前記第２の導体ポストと前記第３の導体ポストとの間、及び前記第３の導体ポストと前記第１の導体ポストとの間の少なくとも１箇所にあって、前記第１乃至第３の金属板の少なくとも２つを連結し電気的には絶縁する固定樹脂と、
    を備える、
    ことを特徴とする回路基板。
  2. 前記第１乃至第３の金属板の少なくとも１つと前記固定樹脂とを覆う補強樹脂を有する、
    ことを特徴とする請求項１に記載の回路基板。
  3. 前記第１の金属板と前記第１の導体ポスト、前記第２の金属板と前記第２の導体ポスト、及び前記第３の金属板と前記第３の導体ポストの少なくとも１組は、互いに同一の材料からなる、
    ことを特徴とする請求項１又は２に記載の回路基板。
  4. 前記第１の金属板と前記第１の導体ポスト、前記第２の金属板と前記第２の導体ポスト、及び前記第３の金属板と前記第３の導体ポストの少なくとも１組は、金属板に設けられた貫通孔に導体ポストが挿入された状態で、互いに接続している、
    ことを特徴とする請求項１乃至３のいずれか一項に記載の回路基板。
  5. 前記第１乃至第３の金属板のうち、少なくとも１つは、他の金属板よりも柔軟性を有する、
    ことを特徴とする請求項１乃至４のいずれか一項に記載の回路基板。
  6. 請求項１乃至５のいずれか一項に記載の回路基板と、
    少なくとも第１の電極、第２の電極、及び第３の電極を有する半導体素子と、
    を備え、
    前記第１乃至第３の金属板の少なくとも１つは、前記半導体素子と対向するように配置され、前記第１乃至第３の導体ポストの少なくとも１つを介して、前記半導体素子と電気的に接続される、
    ことを特徴とする半導体モジュール。
  7. 前記第１乃至第３の導体ポストの少なくとも１つは、半田を介して、前記半導体素子と電気的に接続される、
    ことを特徴とする請求項６に記載の半導体モジュール。
JP2009232566A 2009-10-06 2009-10-06 回路基板及び半導体モジュール Expired - Fee Related JP5500936B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009232566A JP5500936B2 (ja) 2009-10-06 2009-10-06 回路基板及び半導体モジュール
US12/894,968 US8441806B2 (en) 2009-10-06 2010-09-30 Circuit board and semiconductor module
CN2010105021307A CN102034769B (zh) 2009-10-06 2010-09-30 电路基板以及半导体模块
EP10186521.0A EP2312916B1 (en) 2009-10-06 2010-10-05 Circuit board and semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009232566A JP5500936B2 (ja) 2009-10-06 2009-10-06 回路基板及び半導体モジュール

Publications (2)

Publication Number Publication Date
JP2011082303A JP2011082303A (ja) 2011-04-21
JP5500936B2 true JP5500936B2 (ja) 2014-05-21

Family

ID=43414033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009232566A Expired - Fee Related JP5500936B2 (ja) 2009-10-06 2009-10-06 回路基板及び半導体モジュール

Country Status (4)

Country Link
US (1) US8441806B2 (ja)
EP (1) EP2312916B1 (ja)
JP (1) JP5500936B2 (ja)
CN (1) CN102034769B (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5581043B2 (ja) * 2009-11-24 2014-08-27 イビデン株式会社 半導体装置及びその製造方法
JP5551920B2 (ja) * 2009-11-24 2014-07-16 イビデン株式会社 半導体装置及びその製造方法
KR20120007839A (ko) * 2010-07-15 2012-01-25 삼성전자주식회사 적층형 반도체 패키지의 제조방법
JP5855863B2 (ja) * 2011-07-14 2016-02-09 イビデン株式会社 実装用基板、及び電子デバイス
CN102244066B (zh) * 2011-08-05 2014-04-30 株洲南车时代电气股份有限公司 一种功率半导体模块
JP5887901B2 (ja) 2011-12-14 2016-03-16 富士電機株式会社 半導体装置及び半導体装置の製造方法
US9786587B2 (en) 2011-12-14 2017-10-10 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
DE102013225805A1 (de) * 2013-12-12 2015-06-18 Continental Automotive Gmbh Verfahren zum Herstellen einer Baugruppe und Baugruppe
DE102014101238A1 (de) * 2014-01-31 2015-08-06 Hs Elektronik Systeme Gmbh In Leiterplatten eingebettetes Leistungsmodul
JP6330436B2 (ja) * 2014-04-01 2018-05-30 富士電機株式会社 パワー半導体モジュール
JP6123738B2 (ja) * 2014-06-06 2017-05-10 富士電機株式会社 半導体装置
JP6244272B2 (ja) * 2014-06-30 2017-12-06 株式会社日立製作所 半導体装置
US9397023B2 (en) * 2014-09-28 2016-07-19 Texas Instruments Incorporated Integration of heat spreader for beol thermal management
JP6485235B2 (ja) * 2015-06-10 2019-03-20 富士電機株式会社 半導体装置
DE102015217426A1 (de) * 2015-09-11 2017-03-16 Zf Friedrichshafen Ag Mehrfunktionale Hochstromleiterplatte
JP6634778B2 (ja) * 2015-11-06 2020-01-22 富士電機株式会社 半導体装置及びその製造方法
JP2017168590A (ja) 2016-03-15 2017-09-21 富士電機株式会社 半導体装置
US10438922B2 (en) * 2016-06-06 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for mounting components in semiconductor fabrication process
FR3058565B1 (fr) * 2016-11-08 2018-11-02 Valeo Systemes De Controle Moteur Module electronique de puissance, equipement electrique et compresseur de suralimentation electrique comprenant un tel module electronique de puissance
JP6888434B2 (ja) * 2017-06-16 2021-06-16 株式会社オートネットワーク技術研究所 回路ユニット
EP3547360A1 (de) * 2018-03-29 2019-10-02 Siemens Aktiengesellschaft Halbleiterbaugruppe und verfahren zur herstellung der halbleiterbaugruppe
JP6850938B1 (ja) * 2019-04-10 2021-03-31 新電元工業株式会社 半導体装置、及びリードフレーム材
CN110944447A (zh) * 2019-10-28 2020-03-31 汕头凯星印制板有限公司 一种金属化孔嵌入铜柱导强电线路板及其制造工艺
WO2022244392A1 (ja) * 2021-05-18 2022-11-24 富士電機株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2538989B1 (fr) * 1982-12-30 1985-10-04 Thomson Csf Structure d'assemblage de circuits electroniques complexes, et procede d'amelioration de la fiabilite d'un tel assemblage
JPH02122556A (ja) * 1988-10-31 1990-05-10 Nec Corp 半導体装置の実装方法
US6359331B1 (en) 1997-12-23 2002-03-19 Ford Global Technologies, Inc. High power switching module
JP3051114B1 (ja) * 1998-12-17 2000-06-12 沖電気工業株式会社 樹脂封止型半導体装置及びその製造方法
US6624522B2 (en) * 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
JP3561747B2 (ja) * 2001-03-30 2004-09-02 ユーディナデバイス株式会社 高周波半導体装置の多層配線構造
EP1489657A4 (en) * 2002-02-06 2011-06-29 Ibiden Co Ltd SEMICONDUCTOR CHIP MOUNTING PLATE, METHOD FOR THE PRODUCTION THEREOF AND SEMICONDUCTOR MODULE
US6819570B2 (en) 2002-02-07 2004-11-16 Anden Co., Ltd. Circuit board with lead frame
JP3664707B2 (ja) * 2002-11-15 2005-06-29 松下電器産業株式会社 半導体装置及びその製造方法
JP2004186629A (ja) * 2002-12-06 2004-07-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP3960230B2 (ja) 2003-01-24 2007-08-15 富士電機ホールディングス株式会社 半導体モジュールおよびその製造方法並びにスイッチング電源装置
JP2005260128A (ja) * 2004-03-15 2005-09-22 Yamaha Corp 半導体素子及びそれを備えたウエハレベル・チップサイズ・パッケージ
JP4613077B2 (ja) * 2005-02-28 2011-01-12 株式会社オクテック 半導体装置、電極用部材および電極用部材の製造方法
US7030317B1 (en) 2005-04-13 2006-04-18 Delphi Technologies, Inc. Electronic assembly with stacked integrated circuit die
US7262444B2 (en) * 2005-08-17 2007-08-28 General Electric Company Power semiconductor packaging method and structure
JP4285470B2 (ja) * 2005-11-11 2009-06-24 株式会社デンソー 半導体装置
JP2007235004A (ja) 2006-03-03 2007-09-13 Mitsubishi Electric Corp 半導体装置
US7999369B2 (en) 2006-08-29 2011-08-16 Denso Corporation Power electronic package having two substrates with multiple semiconductor chips and electronic components
JP2008141020A (ja) * 2006-12-01 2008-06-19 Rohm Co Ltd 半導体装置及び半導体装置の製造方法
US7589394B2 (en) * 2007-04-10 2009-09-15 Ibiden Co., Ltd. Interposer
JP2009064908A (ja) * 2007-09-05 2009-03-26 Ibiden Co Ltd 配線基板およびその製造方法
KR100867148B1 (ko) * 2007-09-28 2008-11-06 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
US8441806B2 (en) 2013-05-14
CN102034769B (zh) 2012-07-25
CN102034769A (zh) 2011-04-27
EP2312916A3 (en) 2012-07-18
EP2312916B1 (en) 2014-12-31
JP2011082303A (ja) 2011-04-21
EP2312916A2 (en) 2011-04-20
US20110080714A1 (en) 2011-04-07

Similar Documents

Publication Publication Date Title
JP5500936B2 (ja) 回路基板及び半導体モジュール
US10980103B2 (en) Cooling of power electronics circuits
KR950008241B1 (ko) 필름 캐리어 테이프 및 그것을 내장한 적층형 멀티칩 반도체 장치와 그의 제조방법
US9035453B2 (en) Semiconductor device
US7038313B2 (en) Semiconductor device and method of manufacturing the same
JP2009044152A (ja) 半導体モジュール、パワー半導体モジュール、パワー半導体構造、多層基板、パワー半導体モジュールの製造方法、および多層基板の製造方法
US11984326B2 (en) Heat dissipating substrate for semiconductor and preparation method thereof
JP5151080B2 (ja) 絶縁基板および絶縁基板の製造方法並びにパワーモジュール用基板およびパワーモジュール
TW201507556A (zh) 具有散熱墊及電性突柱之散熱增益型線路板
EP3584833B1 (en) Power module with improved alignment
JP4752785B2 (ja) ヒートシンク付パワーモジュール用基板の製造方法
JP5960522B2 (ja) セラミック回路基板およびそれを用いた電子装置
US20020115274A1 (en) Semiconductor device and method of manufacturing the same
JP4214880B2 (ja) 半導体装置
JP5485833B2 (ja) 半導体装置、電極用部材および電極用部材の製造方法
JP2020502804A (ja) ヒートシンクを形成するバスバーを備える電子電力回路および集積方法
JP5573900B2 (ja) 部品実装用基板及び部品実装構造体
CN117936205A (zh) 电阻结构及电阻结构制作方法
JP2524733Y2 (ja) 半導体装置
JP5777456B2 (ja) セラミック回路基板および電子装置
JP6258635B2 (ja) 回路基板および電子装置
JP3034656B2 (ja) 半導体装置用パッケージ
JP5558506B2 (ja) 電流補助部材及び電流補助部材を用いた大電流基板
CN117355940A (zh) 半导体装置
JP2017034063A (ja) パワー半導体装置および製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140311

R150 Certificate of patent or registration of utility model

Ref document number: 5500936

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees