DE102014101238A1 - In Leiterplatten eingebettetes Leistungsmodul - Google Patents

In Leiterplatten eingebettetes Leistungsmodul Download PDF

Info

Publication number
DE102014101238A1
DE102014101238A1 DE102014101238.0A DE102014101238A DE102014101238A1 DE 102014101238 A1 DE102014101238 A1 DE 102014101238A1 DE 102014101238 A DE102014101238 A DE 102014101238A DE 102014101238 A1 DE102014101238 A1 DE 102014101238A1
Authority
DE
Germany
Prior art keywords
circuit board
layer
power semiconductor
semiconductor device
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102014101238.0A
Other languages
English (en)
Inventor
Thomas E. Gerhäußer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HS Elektronik Systems GmbH
Original Assignee
HS Elektronik Systems GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HS Elektronik Systems GmbH filed Critical HS Elektronik Systems GmbH
Priority to DE102014101238.0A priority Critical patent/DE102014101238A1/de
Priority to US14/597,695 priority patent/US9648722B2/en
Publication of DE102014101238A1 publication Critical patent/DE102014101238A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Abstract

Eine Leiterplattenanordnung (10) umfasst eine Leiterplatte mit wenigstens einer auf einer Substratschicht (30) angeordneten leitfähigen Schicht (16, 26) und wenigstens einer Leistungshalbleitervorrichtung (20), wobei die wenigstens eine Leistungshalbleitervorrichtung (20) wenigstens teilweise in die Substratschicht (30) eingebettet ist.

Description

  • Allgemeiner Stand der Technik
  • Die vorliegende Erfindung betrifft eine Leiterplattenanordnung, insbesondere zur Verwendung mit Leistungshalbleitermodulen. Leistungshalbleitermodule dieser Art können für die Verwendung bei der Stromumwandlung in einem Fahrzeug, insbesondere in einem Flugzeug, geeignet sein.
  • Leistungshalbleitermodule sind Geräte zum Umwandeln und Steuern des Stroms elektrischer Energie und werden als Wechselrichter, Gleichspannungswandler und andere Stromumwandlungsgeräte verwendet. Die Verwendung von Leistungshalbleitermodulen ist in Wohnhäusern, der Industrie, Automobilen, Luftfahrzeugen, überall dort, wo Strom umgewandelt oder gesteuert werden muss, weit verbreitet. Leistungshalbleitergeräte, einschließlich Dioden, Thyristoren, Leistungs-MOSFETS und IGBTs, sind typischerweise zu Leistungshalbleitermodulen zusammengesetzt, die mehrere derartige Leistungshalbleitergeräte enthalten können.
  • Das Steuern und Umwandeln von Strom in Leistungshalbleitergeräten des oben beschriebenen Typs erzeugt eine beträchtliche Wärme. Diese Wärme erhöht die Temperatur des Halbleitermoduls bis zu einem Punkt, an dem die Leistungshalbleitergeräte ausfallen. Aus diesem Grund ist effizientes Wärmemanagement eine Hauptanforderung für elektrische Ausrüstung, in der Leistungshalbleitergeräte dieses Typs verwendet werden. Aus diesem Grund basieren Leistungshalbleitergeräte, die in typischen Anwendungen wie Stromumwandlung in Flugzeugen verwendet werden, typischerweise auf Siliziumcarbid SiC, das bessere Wärmeeigenschaften aufweist als einfache Leistungsgeräte auf Siliziumbasis. SiC-basierte Leistungsgeräte können bei Temperaturen von bis zu 250°C betrieben werden und erzeugen weniger Wärme als entsprechende Geräte auf Siliziumbasis. Auch für SiC-basierte Leistungsgeräte ist die effiziente Übertragung von Wärme weg vom Halbleitergerät jedoch eine Hauptanforderung.
  • US-Patent 2011/0128707 A1 offenbart ein Leistungshalbleitermodul, das für die Stromumwandlung an Bord eines Flugzeugs geeignet ist. In diesem Leistungsmodul sind wärmeerzeugende SiC-Leistungshalbleitergeräte, wie MOSFET oder IGBT, unter Verwendung von Chip-On-Board-Technologie auf einem Substrat montiert. Das Leistungshalbleitermodul beinhaltet ein isolierendes Substrat mit einer leitfähigen Schaltungsschicht auf einer Seite. Leistungshalbleitergeräte sind durch Löten an der leitfähigen Schaltungsschicht befestigt. Die Leistungshalbleitergeräte sind durch Drahtbonden aneinander und an der leitfähigen Schaltungsschicht befestigt, um eine Stromumwandlungsschaltung zu bilden. Die Leistungshalbleitergeräte sowie die Bonddrähte sind in einer weichen Vergussmassen-„Glob-Top”-Verbindung eingebettet, die die Schaltung schützt und ein Kurzschließen der Bonddrähte verhindert. Eine Basisplatte ist auf der Seite des isolierenden Substrats gegenüber von den Leistungshalbleitergeräten befestigt. In den Leistungshalbleitergeräten durch die Stromumwandlung erzeugte Wärme wird von den Leistungshalbleitergeräten weg zunächst durch die leitfähige Schaltungsschicht, dann durch das isolierende Substrat zu der Basisplatte geleitet, welche die Wärme durch thermischen Kontakt mit einem Wärmeträgerfluid, z. B. Luft, ableitet.
  • DE 10 2011 083 223 A1 beschreibt ein anderes Leistungshalbleitermodul, das für die Stromumwandlung durch mit MOSFETs oder IGBTs aufgebauten Brückenschaltungen geeignet ist. Das Leistungshalbleitermodul besteht aus zwei Leiterplatten, die jeweils eine isolierende Substratschicht zwischen einer oberen Metallisierungsschicht und einer unteren Metallisierungsschicht beinhalten. Die zwei Leiterplatten sind vertikal aufeinander gestapelt, wobei zwischen der unteren Metallisierungsschicht der oberen Platte und der oberen Metallisierungsschicht der unteren Platte ein Zwischenraum gebildet ist. Der Leistungshalbleiterchip ist in dem Zwischenraum angeordnet und elektrisch leitend mit den Metallisierungsschichten verbunden.
  • Während die in US-Patent 2011/0128707 A1 beschriebene Glob-Top-Konfiguration in zahlreichen Anwendungen eine ausreichend effektive Wärmeableitung bereitstellt, erfordert sie beträchtlichen Montageraum und neigt zu Ausfällen, insbesondere in Bezug auf die Bonddrähte. Ferner kann das Testen auf Ausfälle nur nach der Endmontage des Leistungsmoduls durchgeführt werden, d. h. in einer Situation, in der das Drahtbonden abgeschlossen ist und die Komponenten in die Glob-Top-Vergussmasse eingebettet sind. Die in DE 10 2011 083 223 A1 dargestellte Konfiguration vermeidet einige Bonddrähte, erfordert jedoch eine relativ ausgereifte Handhabung der Leiterplatten, um den Halbleiterchip präzise in dem Zwischenraum zu positionieren. Ferner erfordert das Leistungshalbleitermodul weiterhin beträchtlichen Raum.
  • Aus diesem Grund wäre es vorteilhaft, eine verbesserte Konfiguration eines Leistungshalbleitermoduls zu haben, die eine effizientere Fertigung und/oder eine bessere Nutzung des Platzes ermöglicht und gleichzeitig ausreichende Wärmeableitungsfähigkeit bereitstellt.
  • Kurzbeschreibung
  • Ein Aspekt betrifft eine Leiterplattenanordnung, die eine Leiterplatte mit wenigstens einer auf einer Substratschicht angeordneten leitfähigen Schicht und wenigstens eine Leistungshalbleitervorrichtung umfasst. Die wenigstens eine Leistungshalbleitervorrichtung ist wenigstens teilweise in die Substratschicht eingebettet. Die Leistungshalbleitervorrichtung kann insbesondere ein Leistungshalbleiter-Die (bzw. Leistungshalbleiter-Nacktchip) sein. Die Leiterplattenanordnung kann verwendet werden, um ein Leistungshalbleiterchipmodul aufzubauen, das angepasst ist, um auf einer Leiterplatte montiert zu werden, z. B. durch Oberflächenmontagetechnologie (SMT Technologie) oder Durchsteckmontagetechnologie (THM-Technologie).
  • Gemäß einem weiteren Aspekt betrifft die Erfindung ein Verfahren zum Herstellen einer Leiterplattenanordnung, die eine Leiterplatte mit wenigstens einer auf einer Substratschicht angeordneten leitfähigen Schicht und wenigstens eine Leistungshalbleitervorrichtung umfasst, wobei das Verfahren Folgendes umfasst: Einbetten der wenigstens einen Leistungshalbleitervorrichtung wenigstens teilweise in die Substratschicht der Leiterplatte im Zuge des Aufbaus der Leiterplatte.
  • Kurzdarstellung der Zeichnungen
  • Die Erfindung wird nachstehend mit Verweis auf die zugehörigen Abbildungen ausführlicher beschrieben. Es zeigen:
  • 1 eine Querschnittansicht einer herkömmlichen Leistungshalbleiter-Leiterplattenanordnung unter Verwendung von Glop-Top-Technologie;
  • 2A–2D Querschnittansichten einer Leistungshalbleiter-Leiterplattenanordnung gemäß einer ersten Ausführungsform; und
  • 3A–3D Querschnittansichten einer Leistungshalbleiter-Leiterplattenanordnung gemäß einer zweiten Ausführungsform.
  • Ausführliche Beschreibung
  • 1 zeigt eine Querschnittansicht einer ersten Ausführungsform einer herkömmlichen Leistungshalbleiter-Leiterplattenanordnung 200. Die herkömmliche Leistungshalbleiter-Leiterplattenanordnung 200 beinhaltet eine Vielzahl von Leistungshalbleitervorrichtungen 212, ein isolierendes Substrat 214, eine leitfähige Schaltungsschicht 216, eine die Lötbarkeit verbessernde Schicht 218, eine Basisplatte 220, Laststromkontakte 224, Schaltungskontaktlötverbindungen 226, Bonddrähte 228, eine weiche Vergussmassenverbindung 230 und ein Kunststoffgehäuse 232. Die Leistungshalbleitervorrichtungen 212 sind SiC-basierte Leistungshalbleitervorrichtungen. Das isolierende Substrat 214 ist aus einem Material gebildet, das elektrisch isolierend und stark wärmeleitend ist. Die die Lötbarkeit verbessernde Schicht 218 ist aus einem Material gebildet, das elektrisch leitfähig und mit Lötverbindungen kompatibel ist, zum Beispiel Nickel.
  • Die Leistungshalbleitervorrichtungen 212 sind durch Chip-On-Board-Technologie unter Verwendung von Lötverbindungen 226 und der die Lötbarkeit verbessernden Schicht 218 physisch und elektrisch an der leitfähigen Schaltungsschicht 126 befestigt. Die leitfähige Schaltungsschicht 216 ist mit einer ersten Seite des isolierenden Substrats 214 verbunden und die Basisplatte 220 ist mit einer zweiten Seite des isolierenden Substrats 214 gegenüber der ersten Seite des isolierenden Substrats 214 verbunden. Die Basisplatte 220 steht mit einem sich bewegenden Fluid, zum Beispiel Luft, Kühlgas oder einer Flüssigkeit, in Kontakt. Die Bonddrähte 228 verbinden die Leistungshalbleitervorrichtungen 212 miteinander und mit Abschnitten der leitfähigen Schaltungsschicht 216, um eine Leistungsschaltung zu bilden. Die Laststromkontakte 224 durchdringen das Kunststoffgehäuse 232 und sind durch Schaltkreiskontaktlötverbindungen 226 und die die Lötbarkeit verbessernde Schicht 218 an der leitfähigen Schaltungsschicht 216 befestigt. Die weiche Vergussmassenverbindung 230 bildet einen Chip-Verguss, der aufgebracht wird, um die Leistungshalbleitergeräte 212, die Bonddrähte 228, die leitfähige Schaltungsschicht 216, die die Lötbarkeit verbessernde Schicht 218, die Schaltkreislötverbindungen 226 und das isolierende Substrat 214 zu umgeben und einzuschließen. Die weiche Vergussmassenverbindung 230 enthält außerdem einen Teil der Laststromkontakte 224 und wird durch das Kunststoffgehäuse 232 in Position gehalten.
  • Während des Betriebs wird Strom durch die Laststromkontakte 224 in die leitfähige Schaltungsschicht 216, durch die Schaltkreislötverbindungen 216 und die die Lötbarkeit verbessernde Schicht 218 geleitet. Der Strom wird durch die Leistungshalbleitervorrichtungen 212, die durch die von der leitfähigen Schaltungsschicht 216 und den Bonddrähten 228 bereitgestellten Zwischenverbindungen zusammenarbeiten, umgewandelt oder gesteuert. Die weiche Vergussmassenverbindung 230 (Glob-Top) verhindert, dass die Bonddrähte 228 einander, die leitfähige Schaltungsschicht 216 oder die Laststromkontakte 224 kurzschließen. Die weiche Vergussmassenverbindung 230 schützt die Bonddrähte 228 außerdem vor schädlichen Vibrationen, die, falls sie nicht geprüft werden, einen Ausfall der Verbindungen zwischen den Bonddrähten 228 und den Leistungshalbleitervorrichtungen 212 und zwischen den Bonddrähten 228 und der leitfähigen Schaltungsschicht 216 verursachen können.
  • Die durch den Leistungssteuerungs- und Umwandlungsprozess erzeugte Wärme wird weg von den Leistungshalbleitervorrichtungen 212 durch die leitfähige Schaltungsschicht 216 zum isolierenden Substrat 214 und dann durch das isolierende Substrat 214 zu der Basisplatte 220 geleitet.
  • 2A bis 2D zeigen eine Leiterplattenanordnung 10 gemäß einer ersten Ausführungsform in verschiedenen Stufen ihres Herstellungsprozesses. Die Darstellung in 2A bis 2D ist vereinfacht und lediglich schematischer Natur. Die in den Abbildungen angegebenen Abmessungen sind nicht dazu gedacht, die tatsächlichen Abmessungen widerzuspiegeln. Insbesondere Abmessungen in Querrichtung der Schichten sind in einem vergrößerten Maßstab dargestellt, um die Grundsätze besser zu demonstrieren. Dasselbe gilt für 3A bis 3D.
  • 2A zeigt eine erste Stufe des Herstellungsprozesses. Eine erste Kernschicht 12 ist bereitgestellt, auf deren oberer Seite eine erste leitfähige Schicht 14 und auf deren unterer Seite eine zweite leitfähige Schicht 16 angeordnet ist. Die erste Kernschicht 12 besteht aus einem isolierenden Material, z. B. einem Kunststoffmaterial oder einem Kunststoff-/Faserverbundwerkstoff, wie sie typischerweise als Substrat für Leiterplatten verwendet werden. Eine ausführlichere Beschreibung potenzieller Materialien für die Kernschicht 12 findet sich in der Beschreibung weiter unten. Die erste und/oder zweite leitfähige Schicht 14, 16 besteht/bestehen aus elektrisch leitfähigem Material, typischerweise Kupfer. Auch andere metallische Materialien können verwendet werden, insbesondere Legierungen aus Ni und Cu. Die erste und zweite leitfähige Schicht können mit einer Strukturierung bereitgestellt sein, um je nach Bedarf elektrische und/oder thermische Kontakte mit der Leistungshalbleitervorrichtung 20 bereitzustellen. Die leitfähige Schicht 16 auf der unteren Seite der ersten Kernschicht 12 hat im Rahmen des Aufbaus der Leiterplattenanordnung 10 gemäß der Ausführungsform keine bestimmte technische Funktion auf und kann weggelassen werden. Andererseits kann es praktisch sein, eine vorgefertigte Leiterplatte zu verwenden, die eine Kernschicht 12 umfasst, auf der auf beiden Oberflächen eine erste leitfähige Schicht 14 und eine zweite leitfähige Schicht 16 angeordnet ist. Ferner ist im Hinblick auf mechanische Eigenschaften eine symmetrische Struktur mit der ersten Kernschicht und elektrisch leitfähigen Schichten auf ihren beiden Obeflächen vorzuziehen.
  • Eine Leistungshalbleitervorrichtung 20 ist durch eine Lötverbindung oder einen elektrisch leitfähigen Klebstoff 22 an der oberen leitfähigen Schicht 16 der Kernschicht 12 befestigt. Die Leistungshalbleitervorrichtung 20 kann insbesondere ein „nackter” Halbleiter-Die (bzw. nackter Halbleiterchip) sein, wie nachstehend ausführlicher beschrieben ist. Die Leistungshalbleitervorrichtung 20 beinhaltet elektronische Leistungsvorrichtungen, die auf Halbleiterstrukturen basieren, wie MOSFETs, IGBTs, Leistungsdioden, Schottky-Dioden oder dergleichen, wie sie für elektrische Stromumwandlungsschaltungen verwendet werden. Die Unterseite der Leistungshalbleitervorrichtung 20 steht über die Lötverbindung/den leitfähigen Klebstoff 22 elektrisch und/oder thermisch mit der oberen leitfähigen Schicht 16 des Kerns 12 in Kontakt.
  • Wie in 2A dargestellt, ist nur die untere Seite der Leistungshalbleitervorrichtung 20 durch die leitfähige Schicht 14 und die Lötverbindung/den Klebstoff 22 in die Kernschicht 12 eingebettet. Die anderen Seiten der Leistungshalbleitervorrichtung 20 bleiben in dieser Stufe des Herstellungsprozesses weiterhin freigelegt.
  • 2B zeigt, dass in einem nächsten Schritt im Herstellungsprozess eine Laminierungsschicht 18 aufgebracht wird. Die Laminierungsschicht 18 wird auf die erste Kernschicht 12 laminiert, wodurch sie mit der leitfähigen, auf der Kernschicht 12 angeordneten Schicht 14 in Kontakt kommt. Die Laminierungsschicht 18 weist die Konfiguration eines Prepregs aus einem Prepreg-Material auf, wie es typischerweise in der Herstellung von Halbleiterpackages zum Laminieren verschiedener Schichten von Multilayer-Packages aneinander verwendet wird. Die Laminierungsschicht 18 ist unter normalen Umgebungsbedingungen fest, erweicht jedoch, bei erhöhter Temperatur und/oder erhöhtem Druck und verfestigt sich erneut, sobald die erhöhten Temperatur-/Druckbedingungen abgeschwächt werden. Typische Prepreg-Materialien, die für die Laminierungsschicht 18 verwendet werden, sind weiter unten aufgeführt. Die Laminierungsschicht 18 ist vorgestanzt, um eine Kavität 18a zu bilden, die zu der unteren Seite der Laminierungsschicht 18 hin geöffnet ist. Die Kavität 18a entspricht der Form der Halbleitervorrichtung 20, so ass die Halbleitervorrichtung 20 in der Kavität 18a aufgenommen wird, wenn die Laminierungsschicht 18 auf die durch die Kernschicht 12 mit der daran befestigten Halbleitervorrichtung 20 gebildete Anordnung platziert wird. Das Vorstanzen der Laminierungsschicht 18, um die Kavität 18a zu bilden, ermöglicht einen engen Kontakt der Laminierungsschicht 18 mit der Halbleitervorrichtung 20 bereits bevor der Laminierungsprozess bei erhöhte(r) Temperatur/Druck begonnen wird, und hilft dadurch dabei, die Leistungshalbleitervorrichtung 20 fest in der Trägerschicht der Leiterplatte einzubetten, nachdem die Laminierungsschicht 18 auf die Kernschicht 12 und die leitfähige Schicht 14 laminiert wurde. In einigen Fällen können die Erweichungseigenschaften der Laminierungsschicht 18 unter erhöhter/-m Temperatur/Druck ausreichend sein, um das Einbetten der freigelegten Oberflächen der Halbleitervorrichtung 20 in der Laminierungsschicht zu ermöglichen, ohne die Laminierungsschicht 18 vorzustanzen.
  • Eine zweite Kernschicht 24 wird über die Laminierungsschicht 18 laminiert. In dieser Ausführungsform sind auf beiden Oberflächen der Kernschicht 24 außerdem die leitfähigen Schichten 26, 28 angeordnet. Demnach wird die Laminierungsschicht 18 auf die auf der unteren Oberfläche der zweiten Kernschicht 24 angeordnete leitfähige Schicht 28 laminiert. Ähnlich wie die auf der unteren Oberfläche der ersten Kernschicht 12 angeordnete leitfähige Schicht 16 hat die auf der unteren Oberfläche der zweiten Kernschicht 24 angeordnete leitfähige Schicht 28 jedoch keine bestimmte wichtige Funktion im Hinblick auf die Laminierung der Substratschicht in dieser Ausführungsform und kann demnach weggelassen werden. Es kann hilfreich sein, zusätzlich eine leitfähige Schicht 28 aus geeignetem Material bereitzustellen, z. B. als eine Invar-Schicht, die es ermöglicht, den Wärmeausdehnungskoeffizienten der Substratschicht anzupassen. Invar ist eine Legierung von Ni und Fe, die einen besonders niedrigen Wärmeausdehnungskoeffizienten aufweist. Typischerweise hat Invar eine Zusammensetzung Fe64Ni36.
  • Die erste Kernschicht 12, die zweite Kernschicht 14 und die Laminierungsschicht 18 bilden zusammen die Substratschicht der Leiterplatte in dieser Ausführungsform, wie durch das Bezugszeichen 30 in 2C und 2D dargestellt. Wie aus 2C, die eine Stufe direkt nach dem Abschließen des Laminierungsprozesses zeigt, ersichtlich ist, sind alle Oberflächen der Leistungshalbleitervorrichtung 20 eng (durch die elektrisch leitfähige Schicht 14) in die erste Kernschicht 12 oder in die Laminierungsschicht 18 eingebettet. Wenngleich es praktisch ist, die zweite Kernschicht 24 aufzubringen, wie in der Ausführungsform dargestellt, kann es in einigen Anwendungen ausreichend sein, nur die Leistungshalbleitervorrichtung 20 in die erste Kernschicht 12 und die Laminierungsschicht 18 einzubetten.
  • In der in 2C dargestellten Stufe wird die Leistungshalbleitervorrichtung 20 nur über die elektrisch leitfähige Schicht 14 an ihrer unteren Seite elektrisch kontaktiert. Üblicherweise ist es wünschenswert, auch elektrische und/oder thermische Kontakte zu der oberen Seite der Leistungshalbleitervorrichtung 20 bereitzustellen, z. B. über die auf der oberen Oberfläche der zweiten Kernschicht 24 angeordnete elektrisch leitfähige Schicht 16. Wie in 2D dargestellt, kann eine Anzahl an Durchkontaktierungen 32 in der Substratschicht der Leiterplatte bereitgestellt sein, um derartige elektrische und/oder thermische Verbindungen herzustellen. Die Durchkontaktierungen 32 können durch Plattierungen oder Füllungen von leitfähigem Material, z. B. Kupfer, in Sacklöchern, die in das durch die Laminierungsschicht 18 und die zweite Kernschicht 24 gebildete Substratmaterial gebohrt sind, gebildet werden. Das Bohren von Sacklöchern für Durchkontaktierungen im Millimeterbereich kann durch mechanisches Bohren, z. B. unter Verwendung von Wolframcarbid-Bohrspitzen, ausgeführt werden. In der dargestellten Ausführungsform sind die Durchkontaktierungen 32 unter Verwendung von auf Laserstrahlung basierender Bohrtechnologie gebohrt, wie sie typischerweise für das Bohren von Löchern für „Microvias”, d. h. Durchkontaktierungen, die sehr kleine Durchmesser im Submillimeterbereich aufweisen, z. B. Durchmesser von 0,15 mm oder kleiner (z. B. Durchmesser von 0,1 mm), verwendet wird. Im Rahmen der Ausführungsform ist die Verwendung von Laserstrahlung zum Bohren von Löchern in die Substratschicht nicht nur zum Bohren von Löchern mit für Microvials typischen kleinen Durchmessern vorteilhaft sondern auch für das Bohren sehr viel größerer Löcher mit Durchmessern von mehreren Millimetern. Typischerweise ist Laserstrahlung für das Bohren derartig großer Löcher weniger vorzuziehen, in der vorliegenden Ausführungsform ist es jedoch praktisch, da Laserstrahlung mit einer gut definierten Wellenlänge angewendet werden kann und eine große Bandbreite an Laserwellenlängen verfügbar ist. Abhängig von der Wellenlänge unterscheiden sich Laserabsorptionseigenschaften von elektrisch leitfähigen Materialien (wie sie für Kontaktstellen eines Halbleiter-Dies verwendet werden) einerseits und von denen isolierender Materialien, die typischerweise für die Substratschicht der Leiterplatte verwendet werden. Dies ermöglicht das Auswählen der Wellenlänge der Laserstrahlung, die für das Bohren der Durchkontaktierungslöcher verwendet wird, sodass eine ausreichende Absorption der Laserstrahlung durch das Substratmaterial besteht, jedoch praktisch keine Absorption der Laserstrahlung durch die elektrisch leitfähigen Kontaktstellen der Leistungshalbleitervorrichtung 20 an Positionen, an den elektrische Kontakte bereitgestellt sind, stattfindet. Dadurch stellt die Laserstrahlung selbst eine genau definierte Tiefe der Sacklöcher bereit.
  • Durchkontaktierungen vom oben beschriebenen Typ können außerdem für das Wärmemanagement der Leistungshalbleitervorrichtung 20 verwendet werden, indem sie Wärme von der Leistungshalbleitervorrichtung 20 weg zu den thermisch leitfähigen Schichten leiten. Das Füllen der Durchkontaktierungen mit einem Material, das eine gute Wärmeleitfähigkeit aufweist (z. B. Kupfer), ermöglicht einen effizienten Wärmetransport weg von der Leistungshalbleitervorrichtung 20 hin zu effizienten Wärmesenken. Um die Wärmeübertragung zu verbessern, kann ferner eine Vielzahl zusätzlicher Durchkontaktierungen bereitgestellt werden, die ausschließlich für die Übertragung von Wärme ausgelegt sind, wobei in diesem Fall diese zusätzlichen Durchkontaktierungen keine elektrisch leitfähige Verbindung zu dem Leistungshalbleitergerät 20 haben müssen. In Fällen, in denen eine elektrische leitfähige Schicht 26, die z. B. aus Kupfer besteht, keine ausreichende Kühlkapazität bereitstellt, kann es gut denkbar sein, eine weitere Schicht an die elektrisch leitfähige Schicht 26 anzubringen, die als eine Wärmesenke fungiert.
  • In der in 2D dargestellten Stufe ist die Leiterplattenanordnung 10 im Grunde vollständig. Es versteht sich jedoch, dass je nach Wunsch beliebige weitere Vollendungsschritte bereitgestellt werden können, z. B. das Bereitstellen von Lötkontaktstellen auf der Leiterplattenoberfläche oder an Leiterplattenkanten, das Auftragen von Lötstopplack auf die Leiterplattenoberfläche oder jede beliebige andere bekannte Endbehandlung.
  • Die Leiterplattenanordnung 10 kann, wie beschrieben, direkt in jeder beliebigen Leiterplatte ausgebildet sein, in der eine Leistungshalbleitervorrichtung erforderlich ist, z. B. in einer Hauptplatine. Ein bestimmter Vorteil besteht jedoch darin, dass unter Verwendung des beschriebenen Prozesses eine Leistungshalbleitervorrichtung mit jeder beliebigen Konfiguration in ein Halbleiterpaket (bzw. Halbleiter-Package) eingebettet sein kann, das selbst auf Schaltungsplatten montiert werden kann, die Stromumwandlungsschaltungen aufweisen. Ein derartiges Leistungshalbleiterpaket ist im Grunde das gleiche Package, wie Packages, die als „Multichip-Module” (engl. „multi-chip modules”) bekannt sind, und kann als integriertes Schaltungsbauteil verwendet werden, das entweder bei Oberflächenmontagetechnologie (engl. „surface mount technology” bzw. SMT-Technologie) oder durch Durchsteckmontagetechnologie (engl. „through-hole mount technology”) verarbeitet werden kann.
  • Die Beschreibung des Aufbaus der Leiterplattenanordnung 10 oben wurde mit Verweis auf eine einzige Leiterplattenanordnung bereitgestellt. Es ist jedoch möglich, eine Vielzahl von Leiterplattenanordnungen 10 parallel auf einem größeren Substrat-„Wafer” angeordnet herzustellen und die individuellen Leiterplattenanordnungen in einzelne Module oder Packages auseinanderzunehmen, nachdem der Laminierungs- und Einbettungsprozess abgeschlossen ist. Dies ermöglicht eine hocheffiziente Herstellung mit der Möglichkeit, die Funktionalität der einzelnen Module oder Packages bereits vor dem Schritt des Auseinandernehmens zu einzelnen Packages zu prüfen.
  • 3A bis 3D zeigen eine alternative Ausführungsform einer Leiterplattenanordnung 10 in verschiedenen Stufen des Herstellungsprozesses, die den in 2A bis 2D dargestellten Stufen ähneln. In 3A bis 3D werden die gleichen Bezugszeichen verwendet wie in 2A bis 2D insofern dass einzelne Komponenten die gleiche oder eine entsprechende Funktion aufweisen. Nachfolgend werden 3A bis 3D nur in Bezug auf Aspekte, die sich von der in 2A bis 2D dargestellten Ausführungsform unterscheiden, beschrieben. Im Hinblick auf andere Aspekte, die sich nicht von der in 2A bis 2D dargestellten Ausführungsform unterscheiden, wird auf die jeweilige Beschreibung von 2A bis 2D verwiesen.
  • Wie in 3A dargestellt, wird eine Kavität 12a in der ersten Kernschicht 12 ausgebildet, bevor die Leistungshalbleitervorrichtung 20 angebracht wird. Die Kavität 12a entspricht in ihrer Größe der Form der Leistungshalbleitervorrichtung 20, so dass die Leistungshalbleitervorrichtung 20 in der Kavität 12a aufgenommen werden kann. Wie in 3B dargestellt, wird die Leistungshalbleitervorrichtung 20 in die Kavität 12a eingesetzt und durch einen Klebstoff 22 an der ersten Kernschicht 12a befestigt. Da die erste Kernschicht 12a aus nicht leitfähigem Material besteht und die untere Oberfläche der Leistungshalbleitervorrichtung 20 nicht mit einer der leitfähigen Schichten 14, 16 in Kontakt kommt, muss der Klebstoff 22 nicht zwingend ein elektrisch leitfähiger Klebstoff sein. Lötmetall kann verwendet werden, um die Leistungshalbleitervorrichtung 22 an der Unterseite der Kavität 12a zu befestigen, was jedoch aus demselben Grund nicht zwingend notwendig ist. Typischerweise wird ein nicht leitfähiger Klebstoff verwendet.
  • Wie in 3C dargestellt, schließt die obere Seite der Leistungshalbleitervorrichtung 22 bündig mit der oberen Oberfläche der ersten Kernschicht 12 ab, wenn die Leistungshalbleitervorrichtung in der Kavität 12a aufgenommen ist. Demnach ist nur die obere Oberfläche der Leistungshalbleitervorrichtung 20 nicht in die erste Kernschicht 12 eingebettet. Die Laminierungsschicht 18 kann auf die Oberseite der Kernschicht 12 und die obere Oberfläche des Leistungshalbleitergeräts 20 aufgebracht werden.
  • Das Ausbilden einer Kavität in der ersten Kernschicht 12 bietet den Vorteil, dass das Positionieren der Leistungshalbleitungsvorrichtung 20 in der ersten Kernschicht 12 erleichtert wird. Da die erste Kernschicht 12 typischerweise aus einem steifen, strukturierten Leiterplattenmaterial oder aus einem strukturierten Starrflex-Leiterplattenmaterial (engl. „rigid-flex PCB material”) hergestellt ist, kann sie verhältnismäßig einfach maschinell bearbeitet werden, um die Kavität 12a auszubilden. In den nachfolgenden Laminierungsschritten ist die Position der Leistungshalbleitervorrichtung gut durch die Grenze der Kavität 12a definiert.
  • Um außerdem einen elektrischen Kontakt mit der Leistungshalbleitervorrichtung über deren untere Oberfläche zu ermöglichen, ist in dieser Ausführungsform eine Vielzahl von zweiten Durchkontaktierungen 34 bereitgestellt, die die untere Oberfläche der Leistungshalbleitervorrichtung 20 mit der auf der unteren Oberfläche der ersten Kernschicht 12 angeordneten leitfähigen Schicht 16 verbinden. Die Durchkontaktierungen 34 können unter Verwendung derselben Technologie bereitgestellt sein, wie die ersten Durchkontaktierungen 32, die die obere Oberfläche der Leistungshalbleitervorrichtung 20 mit der auf der oberen Oberfläche der zweiten Kernschicht 24 angeordneten leitfähigen Schicht 26 verbinden. Einzelheiten finden sich in der Beschreibung mit Verweis auf 2D.
  • Die beschriebenen Ausführungsformen stellen eine verbesserte Konfiguration eines Leistungshalbleitermoduls bereit, die eine effizientere Montage und/oder eine bessere Raumnutzung ermöglicht und gleichzeitig ausreichende Wärmeableitungsfähigkeit bereitstellt.
  • Eine hierin beschriebene Ausführungsform betrifft eine Leiterplattenanordnung, die eine Leiterplatte mit wenigstens einer auf einer Substratschicht angeordneten leitfähigen Schicht und wenigstens eine Leistungshalbleitervorrichtung umfasst. Die wenigstens eine Leistungshalbleitervorrichtung ist wenigstens teilweise in die Substratschicht eingebettet.
  • Verglichen mit bekannten Technologien wie Chip-On-Board-Technologie oder Leistungsbauteiltechnologien ist gemäß den hierin beschriebenen Ausführungsformen eine weitere Verbesserung der Raumnutzung erreichbar, und zwar durch Verlagern von Leistungshalbleiterbauteilen und Leistungshalbleiterschaltungen, die üblicherweise an den Oberflächen der Leiterplatte befestigt sind, in eine eingebettete Leiterplattenstruktur, die die Leistungshalbleitervorrichtung als ein in das Leiterplattensubstrat eingebettetes Bauteil enthält. Es wird vorgeschlagen, dass die Leistungshalbleitervorrichtung im Zuge des Leiterplattenaufbauprozesses direkt in das Leiterplattensubstrat eingebettet wird, insbesondere im Rahmen des Zusammenlaminierens verschiedener Schichten einer Multilayer-Leiterplatte. Dadurch sieht die Leiterplattenanordnung, welche die Leiterplatte, die eingebettete Leistungshalbleitervorrichtung und die erforderlichen elektrischen Verbindungen umfasst, einer herkömmlichen Leiterplatte sehr ähnlich, sobald der Leiterplattenaufbauprozess abgeschlossen ist. Gemäß einer derartigen Konfiguration erfordert die Leistungshalbleitervorrichtung keinen Montageplatz auf den oberen und unteren Montageoberflächen der Leiterplatte und ist gut durch die Substratschicht der Leiterplatte geschützt. Dies ermöglicht eine effizientere Nutzung des verfügbaren Platzes der Montageoberflächen der Leiterplatte. Auch der Herstellungsaufwand wird verringert, da Schritte zum Drahtbonden unnötig sind und es nicht länger erforderlich ist, zusätzliche Vergussmassenschichten aufzutragen, um die Bonddrähte oder Halbleitervorrichtungen zu schützen.
  • Das Einbetten der Leistungshalbleitervorrichtung in die Substratschicht kann unter Verwendung von Leiterplatteneinbettungstechnologie, wie sie allgemein in der Herstellung von Leiterplatten üblich ist, ausgeführt werden. Ein Vielzahl von bekannten Leiterplatteneinbettungstechnologien kann angewendet werden, wie sie im Stand der Technik in Bezug auf das Einbetten passiver elektrischer Komponenten in Strukturen von (typischerweise Multilayer)-Leiterplatten bekannt sind, z. B. im Zusammenhang mit dem Einbetten von Kondensatorstrukturen in Multilayer-Leiterplatten aus mehreren Schichten isolierenden Materials oder Substratmaterials, möglicherweise mit Schichten aus leitfähigem Material zwischen den Substratschichten.
  • Der Aufbau der Halbleitervorrichtung als eine in die Substratschicht eingebettete Struktur einer Leiterplatte ermöglicht außerdem das Testen der Funktionalität der Leistungshalbleitervorrichtung und ihrer elektrischen Verbindungen auf der Leiterplattenanordnung als Ganzes unter Verwendung von Testprozeduren, die aus der Herstellung von Halbleiterpackages bekannt sind. Sobald die Leiterplattenstruktur der Leiterplattenanordnung, einschließlich aller Leiterplattenschichten und des eingebetteten Halbleitergeräts, aufgebaut ist, sind auch alle elektrischen Verbindungen eingerichtet und die Leiterplattenanordnung ist prinzipiell betriebsbereit und kann demnach getestet werden.
  • Es ist verhältnismäßig einfach, modulare Leiterplattenanordnungen unter Verwendung der oben beschriebenen Konfiguration zu konstruieren. Auf diesem Weg können vollständig betriebsbereite Halbleitermodule als Ergebnis einfacher Leiterplattenlaminierungsschritte erzeugt werden. Derartige Module können als durch Oberflächenmontagetechnologie(SMT-)verarbeitbare Leiterplattenmodule konfiguriert sein, die in größeren Schaltungsentwürfen verwendet werden können. Durch Durchsteckmontagetechnologie verarbeitbare Leiterplattenmodule können ebenfalls durch zusätzliches Bereitstellen der Leiterplattenanordnung mit den jeweiligen Leitungen erzeugt werden.
  • Es hat sich gezeigt, dass ausreichende Wärmeableitung unter Verwendung elektrisch leitfähiger Schichten umgesetzt werden kann, die typischerweise auf der oberen und/oder unteren Fläche der Leiterplattenanordnung gebildet sind. Z. B. können Kupfer- oder Silberstrukturen auf der oberen und/oder unteren Fläche der Leiterplattenanordnung bereitgestellt sein. Derartige Strukturen sind im Hinblick auf den Transport von Wärme sehr effizient und können thermisch mit der oberen und unteren Fläche der in den Leiterplattenträger eingebetteten Leistungshalbleitervorrichtung verbunden sein, um im Hinblick auf die durch die eingebettete Leistungshalbleitervorrichtung erzeugte Wärme als Wärmesenke zu fungieren.
  • In bestimmten Ausführungsformen können beliebige der folgenden optionalen Merkmale umgesetzt sein. Es versteht sich, dass beliebige dieser Merkmale einzeln oder in Verbindung mit anderen Merkmalen umgesetzt werden können:
    Die Leistungshalbleitervorrichtung kann vollständig in die Substratschicht eingebettet sein, so dass alle Seiten der Leistungshalbleitervorrichtung von der Substratschicht abgedeckt sind. Diese Konfiguration stellt den besten Schutz der Leistungshalbleitervorrichtung bereit, da die resultierende Leiterplattenanordnung keine Abschnitte aufweist, in denen die Leistungshalbleitervorrichtung freigelegt ist. Die Leistungshalbleitervorrichtung kann im Verhältnis zu der Dickenrichtung der Substratschicht in einer zentralen Position angeordnet sein, insbesondere zentral im Verhältnis zu dem Stapel an Schichten, die die Substratschicht bilden. In einer derartigen Konfiguration ist die Leistungshalbleitervorrichtung nah an der neutralen Schicht der Leiterplatte positioniert, die beim Biegen der Leiterplatte der geringsten Belastung ausgesetzt ist. Dadurch wird die Zuverlässigkeit verbessert.
  • Insbesondere kann die Leistungshalbleitervorrichtung ein Halbleiter-Die, d. h. ein „nackter” Halbleiterchip, sein. Ein Halbleiterchip ist eine elektrische Leistungskomponente oder integrierte Schaltung, die auf einem Halbleiter-Wafer aufgebaut ist, z. B. unter Verwendung von MOSFET, IGBT, CMOS oder einer anderen Technologie zum Konstruieren integrierter Schaltungen basierend auf Halbleiter-Wafern. Der Ausdruck „nackt” ist so zu verstehen, dass sich der Halbleiterchip in einem Zustand nach dem Abtrennen von einem großen Wafer befindet, jedoch ohne dass eine Konfektionierung oder andere Backend-Behandlungen vorgenommen wurde.
  • Bestimmte Beispiele für Leistungshalbleitervorrichtungen beinhalten wenigstens eine(n) von einem Bipolartransistor mit isolierter Gate-Elektrode (IGBT), einem Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET), einem Thyristor, einer Schottky-Diode, einer Leistungsdiode oder Kombinationen davon. Insbesondere kann das elektrische Leistungsgerät eine integrierte Schaltung sein, die eine beliebige Kombination dieser Leistungshalbleitervorrichtungen umfasst, die mit Halbleitertechnologie gebildet sind, z. B. unter Verwendung von CMOS-Technologie. Die integrierte Schaltung kann z. B. Brückenschaltungen, wie sie für Spannungsumformer und/oder Stromwechselrichter verwendet werden, Operationsverstärkerschaltungen oder andere integrierte Schaltungen beinhalten.
  • In den meisten Ausführungsformen beinhaltet die Substratschicht ein elektrisch isolierendes Material. Insbesondere kann die Substratschicht aus einer Hauptkomponente aus elektrisch isolierendem Material bestehen. Ein elektrisch isolierendes Material im hierin verwendeten Sinne ist im Hinblick auf elektrischen Strom nicht leitfähig und weist außerdem dielektrische Eigenschaften auf.
  • Insbesondere kann die Substratschicht eine mehrschichtige Struktur mit einer ersten Kernschicht aus einem wärmestabilen, elektrisch isolierenden Material und ferner einschließlich einer ersten Laminierungsschicht aus einem wärmeerweichenden Material aufweisen. In einer derartigen Konfiguration kann die Leistungshalbleitervorrichtung durch die erste Kernschicht und/oder die erste Laminierungsschicht eingebettet sein. Die Substratschicht kann ferner je nach Bedarf Kernschichten und/oder Laminierungsschichten beinhalten. Das Substrat kann eine biegesteife Struktur aufweisen, wie sie für Starrflex-Leiterplatten bekannt ist, bei denen es sich um eine Hybridkonstruktion von biegbaren Leiterplatten handelt, die aus starren und flexiblen Schichten besteht, die zu einer einzigen Substratstruktur zusammenlaminiert sind.
  • Zum Beispiel kann die erste Kernschicht aus einem isolierenden Material hergestellt sein, das aus der Herstellung von Leiterplatten bekannt ist. Bestimmte Beispiele derartiger Materialien sind Laminate mit Polytetrafluoräthylen, FR-4 (Epoxidharzmatrix mit gewebtem Glasfüller), FR-1 (Epoxidharzmatrix mit Zellulosepapierfüller), CEM-1 (Epoxidharzmatrix mit gewebtem Glasfüller) oder CEM-3 (Epoxidharzmatrix mit ungewebtem Glasfüller). Die erste Kernschicht kann außerdem aus Materialien gebildet sein, wie sie typischerweise für Flex-Schichten in Starrflex-Leiterplatten verwendet werden, z. B. einer Polyimid-Filmschicht, oder diese wenigstens teilweise enthalten. Die erste Kernschicht kann eine elektrisch leitfähige Schicht tragen oder zwischen zwei elektrisch leitfähigen Schichten eingeschlossen sein. Typische Leiterplattenfabrikate, z. B. in Form eines kupferplattierten Laminats, können für die erste Kernschicht verwendet werden, die eine leitfähige Schicht trägt oder zwischen zwei leitfähigen Schichten eingeschlossen ist. Die leitfähigen Schichten können flächige leitfähige Schichten sein oder jede beliebige gewünschte Strukturierung elektrisch leitfähiger Leiterbahnen aufweisen, wie es üblicherweise für Leiterplatten der Fall ist. Typische Materialien, die für die leitfähigen Schichten verwendet werden, sind Kupfer, Silber oder Legierungen, die Kupfer und/oder Silber enthalten.
  • In weiteren Ausführungsformen können leitfähige oder nicht leitfähige Schichten in der Kernschicht eingebettet sein. Zum Beispiel kann in Hochleistungsanwendungen eine dicke elektrisch leitfähige Schicht in der Kernschicht enthalten sein, um den Wärmeausdehnungskoeffizienten der Substratschicht auf ausreichend niedrige Werte anzupassen. Abhängig von dem Wärmeleitfähigkeitskoeffizienten kann die zusätzliche Schicht verwendet werden, um Wärme effizient von der Leistungshalbleitervorrichtung weg zu transportieren.
  • Die erste Laminierungsschicht kann die Konfiguration eines Prepregs, das ein thermisch erweichendes Kunststoffmatrixmaterial und ein wärmestabiles, anorganisches Füllmaterial umfasst, aufweisen. Die Laminierungsschicht gewährleistet dadurch eine enge Laminierung der ersten Kernschicht an weitere leitfähige oder nicht leitfähige Substratschichten, falls vorhanden, oder an wenigstens eine auf der Substratschicht angeordnete leitfähige Schicht. Als solche weist die erste Laminierungsschicht die Eigenschaften eines Klebstoffes auf, der durch Temperatur und/oder Druck, die/der auf den aus der Laminierungsschicht, der ersten Kernschicht und potenziell anderen Schichten, falls vorhanden, bestehenden Stapel angewendet wird, aktiviert werden kann.
  • Die Laminierungsschicht kann aus typischen Prepreg-Materialien bestehen, wie sie in der Halbleiterkonfektionierung verwendet werden. Das Füllmaterial kann ein faseriges Material wie Glasfaser, Zellulosefaser oder Baumwollfaser sein. Typische Matrixmaterialien können Epoxidharz, Phenolharz oder Polyester sein. Z. B. kann die Laminatschicht ein Prepreg sein bestehend aus FR-2 (Phenolharzmatrix mit Baumwollpapierfüller), FR-3 (Epoxidharzmatrix mit Baumwollpapierfüller), FR-4 (Epoxidharzmatrix mit gewebtem Glasfüller), FR-4 (Epoxidharzmatrix mit gewebtem Glasfüller), FR-6 (Polyestermatrix mit mattem Glasfüller), G-10 (Epoxidharz mit gewebtem Glasfüller), CEM-2 (Epoxidharz mit gewebtem Glasfüller), CEM-3 (Epoxidharz mit ungewebtem Glasfüller), CEM-4 (Epoxidharzmatrix mit gewebtem Glasfüller), CEM-5 (Polyestermatrix mit gewebtem Glasfüller). Außerdem können für flexible Schichten in Hybrid-Flex-Leiterplattensubstraten verwendete Materialien, z. B. eine Polyimid-Filmschicht, für die Laminierungsschicht verwendet werden.
  • In bestimmten Ausführungsformen der Leiterplattenanordnung kann die Leistungshalbleitervorrichtung z. B. durch Lötmetall, Klebstoff oder eine ähnliche Technik auf der ersten Kernschicht oberflächenmontiert sein. Diese Konfiguration ermöglicht die Verwendung von herkömmlichen Leiterplatten für die erste Kernschicht, da außer der Anwendung von Lötmetall oder Klebstoff keine weitere Vorbereitung der ersten Kernschicht erforderlich ist. Die erste Kernschicht kann sogar eine leitfähige Schicht tragen, was für eine Leiterplatte üblich ist, wobei die Leistungshalbleitervorrichtung in diesem Fall durch Lötmetall, elektrisch leitfähigen Klebstoff oder eine ähnliche Technik mit der leitfähigen Schicht verbunden sein kann. Die leitfähige Schicht kann dann zum Bereitstellen einer elektrische Kontaktierung mit der Leistungshalbleitervorrichtung vor dem Anbringen der Leistungshalbleitervorrichtung mit einer geeigneten leitfähigen Struktur ausgebildet werden. Zusätzlich oder alternativ kann eine derartige leitfähige Schicht außerdem verwendet werden, um Wärme effizient von der Leistungshalbleitervorrichtung weg zu transportieren, da die leitfähige Schicht in direktem thermischen Kontakt mit der Leistungshalbleitervorrichtung steht.
  • Die erste Laminierungsschicht kann in einer solchen Konfiguration auf die Leistungshalbleitervorrichtung und die erste Kernschicht aufgebracht werden, dass Flächen der Leistungshalbleitervorrichtung, die nicht mit der ersten Kernschicht verbunden sind, durch die erste Laminierungsschicht eingebettet sind. In einem Fall, in dem die Leistungshalbleitervorrichtung auf der ersten Kernschicht oberflächenmontiert ist, ist nur die untere Seite der Leistungshalbleitervorrichtung in der ersten Kernschicht eingebettet, die anderen Seiten bleiben jedoch freigelegt und sollten durch die erste Laminierungsschicht eingebettet werden. Um das Einbetten der Leistungshalbleitervorrichtung durch das Material der ersten Laminierungsschicht zu unterstützen, kann die erste Laminierungsschicht mit einer Kavität vorgeformt sein, die der Form der Leistungshalbleitervorrichtung entspricht.
  • In einer weiteren Ausführungsform kann die Leistungshalbleitervorrichtung in einer in der ersten Kernschicht ausgebildeten Kavität montiert sein. Typischerweise bestehen Leiterplattensubstrater aus einem Material, das stark und steif genug ist, um maschinelle Bearbeitung zu ermöglichen. Dadurch kann in einem ersten Schritt eine Kavität zum Aufnehmen der Leistungshalbleitervorrichtung in der ersten Kernschicht gebildet werden. Dies erleichtert das Positionieren der Leistungshalbleitervorrichtung auf der ersten Kernschicht. Ähnlich wie die oben genannte Oberflächenmontagekonfiguration kann die Leistungshalbleitervorrichtung durch Lötmetall, Klebstoff oder eine ähnliche Technik mit der ersten Kernschicht verbunden werden. Typischerweise ist keine elektrisch leitfähige Verbindung erforderlich, da die Leistungshalbleitervorrichtung dem isolierenden Material der ersten Kernschicht verbunden wird. Es kann jedoch vorteilhaft sein, ein Verbindungsmaterial zu verwenden, das eine effiziente Wärmeübertragung ermöglicht.
  • Die in der ersten Kernschicht ausgebildete Kavität kann eine Tiefe aufweisen, die ausreichend groß ist, um die Leistungshalbleitervorrichtung vollständig oder wenigstens zum Großteil in der Kavität aufzunehmen. In einer derartigen Konfiguration kann die Leistungshalbleitervorrichtung, abgesehen von der oberen Fläche, die weiterhin freigelegt ist, in der ersten Kernschicht eingebettet sein. Die obere Fläche der Leistungshalbleitervorrichtung kann durch die erste Laminierungsschicht abgedeckt werden, nachdem die Laminierungsschicht mit der ersten Kernschicht verbunden wurde.
  • In Fällen, in denen die Tiefe der Kavität geringer ist als die Höhe der Leistungshalbleitervorrichtung kann die Laminierungsschicht mit einer Kavität vorgeformt sein, die der Form des Abschnitts der Halbleitervorrichtung entspricht, der über die in der ersten Kernschicht ausgebildete Kavität hinausragt. Wenngleich in derartigen Fällen sowohl die erste Kernschicht als auch die erste Laminierungsschicht unter Umständen vorgestanzt werden müssen, um die entsprechenden Kavitäten darin auszubilden, kann das Zusammensetzen erleichtert werden, da die Positionierung der ersten Kernschicht im Verhältnis zu der ersten Laminierungsschicht durch die Position der Kavitäten definiert wird, wenn die Leistungshalbleitervorrichtung in der Kavität aufgenommen ist.
  • In Fällen, in denen die Leiterplattenanordnung mehr als eine Leistungshalbleitervorrichtung beinhaltet, ist es denkbar, eine erste der Halbleitervorrichtungen auf der Oberfläche der ersten Kernschicht zu montieren, und eine andere der Leistungshalbleitervorrichtungen in einer in der ersten Kernschicht ausgebildeten Kavität zu montieren.
  • In bestimmten Ausführungsformen der Leiterplattenanordnung kann die Substratschicht eine erste Kernschicht, eine erste Laminierungsschicht und eine zweite Kernschicht umfassen. Jede(s) der oben beschriebenen Materialien und Konfigurationen für die erste Kernschicht trifft auch für die zweite Kernschicht zu. Insbesondere können die erste und zweite Kernschicht identische Konfigurationen aufweisen. In einer derartigen Konfiguration mit der ersten und zweiten Kernschicht sind die erste und zweite Kernschicht durch die Laminierungsschicht aufeinander laminiert. Die erste Kernschicht oder die zweite Kernschicht kann die wenigstens eine leitfähige Schicht tragen. Es ist außerdem denkbar, dass sowohl die erste als auch die zweite Kernschicht je eine entsprechende leitfähige Schicht tragen, typischerweise auf ihren voneinander abgewandten Seiten. Ferner kann die erste Kernschicht zwei leitfähige Schichten auf ihrer oberen bzw. unteren Seite tragen und auf die gleiche Weise kann auch die zweite Kernschicht zwei leitfähige Schichten auf ihrer oberen bzw. unteren Seite tragen. Eine symmetrische Struktur der Leiterplatte, insbesondere der Substratschicht, ist typischerweise vorteilhaft, weil sie die mechanische Belastung durch die von den Schichten, z. B. der ersten und zweiten Kernschicht, auferlegte kompensierende Wirkung verringert.
  • Insbesondere kann die wenigstens eine leitfähige Schicht elektrisch mit einer ersten Seite der Halbleitervorrichtung verbunden sein. Auf ähnliche Weise kann es vorteilhaft sein, eine gute Wärmeverbindung zwischen der wenigstens einen leitfähigen Schicht und der ersten Seite der Halbleitervorrichtung herzustellen, um die Wärmeableitung zu verbessern.
  • In bestimmten Ausführungsformen kann die Leiterplattenanordnung ferner eine zweite leitfähige Schicht umfassen, die elektrisch und/oder thermisch mit einer zweiten Seite der Halbleitervorrichtung gegenüber der ersten Seite verbunden ist.
  • Die Leiterplattenanordnung kann ferner wenigstens eine erste Durchkontaktierung zum Herstellen einer elektrischen Verbindung zwischen der wenigstens einen leitfähigen Schicht und der ersten Seite der Halbleitervorrichtung umfassen. Die erste Durchkontaktierung kann außerdem konfiguriert sein, um eine ausreichende Wärmeverbindung bereitzustellen, um es der wenigstens einen leitfähigen Schicht zu ermöglichen, in Bezug auf die Leistungshalbleitervorrichtung als ein Kühlkörper zu fungieren. Die Durchkontaktierung kann die Konfiguration einer kleinen Öffnung oder eines durchgehenden Lochs aufweisen, die/das durch mechanisches Bohren oder Laserstrahlung in dem isolierenden Material der ersten Kernschicht und/oder der Laminierungsschicht ausgebildet ist. Die Öffnung oder das durchgehende Loch kann durch Galvanisieren eines elektrisch leitfähigen Materials, z. B. Kupfer, oder durch Auskleiden der Öffnung oder des durchgehenden Lochs mit einem Röhrchen oder einem Niet aus elektrisch leitfähigem Material elektrisch leitfähig gemacht werden. Um die Wärmeübertragungseigenschaften zu verbessern, kann die Durchkontaktierung vollständig mit einem Einsatz aus wärmeleitfähigem Material gefüllt sein. In einem Beispiel kann die Durchkontaktierung mit Kupfer oder einer Legierung auf Kupferbasis gefüllt sein. Eine Vielzahl von ersten Durchkontaktierungen kann abhängig von der Anzahl an erforderlichen elektrischen Verbindungen und/oder den gewünschten Wärmeübertragungseigenschaften bereitgestellt sein.
  • Weitere Ausführungsformen können wenigstens eine zweite Durchkontaktierung umfassen, die die zweite leitfähige Schicht elektrisch und/oder thermisch mit der zweiten Seite des Halbleitergeräts verbindet. Die zweite Durchkontaktierung kann die gleiche oder eine ähnliche Konfigurierung aufweisen wie mit Verweis auf die erste Durchkontaktierung oben beschrieben. Falls die Leistungshalbleitervorrichtung durch eine leitfähige Schicht auf der ersten Kernschicht oberflächenmontiert ist, kann eine derartige leitfähige Schicht eine Struktur aufweisen und demnach die gleiche Funktionalität bereitstellen wie die zweite Durchkontaktierung. In derartigen Fällen kann es sein, dass die zweite Durchkontaktierung überhaupt nicht erforderlich ist oder bereitgestellt werden kann, um die leitfähige Schicht in Bezug auf die elektrische Verbindung und/oder Ableitung von Wärme zu unterstützen.
  • In bestimmten Ausführungsformen kann/können die erste und/oder die zweite Durchkontaktierung die Konfiguration eines durch Laserstrahlung gebildeten Microvias aufweisen. Typischerweise werden Durchkontaktierungen in Halbleiterpackages durch mechanisches Bohren von durchgehenden Löchern oder Sacklöchern durch isolierende Schichten, die zwei oder mehr leitfähige, miteinander zu verbindende Schichten trennen, gebildet. In einem Fall, in dem eine in dem Substrat einer Leiterplatte eingebettete/-r Halbleitervorrichtung oder Halbleiter-Die mit einer elektrisch leitfähigen Schicht auf der oberen oder unteren Oberfläche des Substrats verbunden werden soll, ist es praktischer, Laserstrahlung zum Bohren des für die Bildung einer Durchkontaktierung erforderlichen Sacklochs zu verwenden. Durch das Auswählen der geeigneten Wellenlänge und/oder Intensität des Laserlichts ist es möglich, eine erhebliche Absorption von Laserenergie durch das Substratmaterial (typischerweise Kunststoffe oder Kunststoff/Faserverbundwerkstoffe) zu erzielen, jedoch nicht durch das metallische Material, das an einer Position hält, an der ein elektrischer Kontakt hergestellt werden soll, die äußere Oberfläche eines Halbleiter-Dies bildet. Dadurch bohrt der Laser nur in dem Bereich des Substrats ein Loch, wirkt sich jedoch nicht auf den Halbleiter-Die aus. Sobald das Loch gebohrt wurde, kann es mit einem geeigneten elektrisch und/oder thermisch leitfähigen Material gefüllt werden, um die gewünschte Durchkontaktierung bereitzustellen. Derart hergestellte Durchkontaktierungen können bis zu einem Zehntelmillimeter groß sein, falls gewünscht sind mit dieser Technik jedoch auch größere Durchmesser möglich.
  • Wie oben ausgeführt, ist die hierin beschriebene Leiterplattenanordnung besonders gut für die Herstellung eines Halbleiterchipmoduls geeignet, das angepasst ist, um in ähnlicher Weise wie „Multichip-Module” auf einer Leiterplatte montiert zu werden. Ein derartiges Halbleiterchipmodul kann gut angepasst sein, um durch Oberflächenmontagetechnologie (surface mount technology = SMT) auf einer Leiterplatte montiert zu werden, wodurch eine sehr flexible und wirtschaftliche Möglichkeit bereitgestellt wird, komplexere Schaltungen mit integrierten Leistungshalbleiterschaltungen zu entwerfen. Insbesondere kann ein derartiges Leistungshalbleiterchipmodul im Fall eines Schadens, oder falls eine Modernisierung erwünscht ist, verhältnismäßig leicht ersetzt werden, ohne dass die verbleibenden, auf der Hauptplatine vorhandenen Schaltungen modifiziert werden müssen.
  • Alternativ zu Oberflächenmontagetechnologie können Halbleitermodule bereitgestellt sein, die konfiguriert sind, um durch Durchsteckmontagetechnologie montiert zu werden.
  • In einigen Anwendungen kann es außerdem denkbar sein, eine oben beschriebene Leiterplattenanordnung direkt in einer Leiterplatte zu bilden, die weitere Komponenten und/oder Schaltungen trägt, z. B. in einer Hauptplatine.
  • Die oben beschriebene Leiterplattenanordnung kann ferner elektrisch leitfähige oder elektrisch nicht leitfähige Schichten beinhalten. Insbesondere ist es gut denkbar, weitere Wärmeableitungsschichten oder Kühlmaterialschichten auf der ersten und/oder zweiten elektrisch leitfähigen Schicht aufzutragen. Ferner kann die Substratschicht die Konfiguration eines Laminats aus weiteren nicht leitfähigen und/oder leitfähigen Schichten aufweisen. Ein Beispiel ist eine Sicherungsschicht, die in der Substratschicht eingebettet sein kann, um elektrisch mit der Leistungshalbleitervorrichtung und einer Massefläche in Kontakt zu stehen. Ein weiteres Beispiel ist eine elektrische Dickschicht, die in die Substratschicht integriert ist, um den Wärmeausdehnungskoeffizienten der Substratschicht auf einen niedrigen Wert anzupassen, um eine höhere maximale Betriebstemperatur zu ermöglichen. Z. B. kann eine metallische Dickschicht aus Invar (einer Legierung mit einer Zusammensetzung Fe64Ni36) verwendet werden, die einen besonders niedrigen Wärmeausdehnungskoeffizienten aufweist.
  • Eine weitere Ausführungsform betrifft ein Verfahren zur Herstellung einer Leiterplattenanordnung, die eine Leiterplatte mit wenigstens einer auf einer Substratschicht angebrachten leitfähigen Schicht und wenigstens eine Leistungshalbleitervorrichtung umfasst. Das Verfahren umfasst den Schritt des Einbettens der wenigstens einen Leistungshalbleitervorrichtung wenigstens teilweise in die Substratschicht der Leiterplatte im Zuge des Aufbaus der Leiterplatte. Wie oben beschrieben, kann die Leistungshalbleitervorrichtung, die insbesondere ein Leistungshalbleiter-Die sein kann, während des Herstellungsprozesses der Leiterplatte unter Verwendung von bekannten Technologien zum Einbetten von Komponenten in Schichtstrukturen der Leiterplatten in die Schichtstruktur der Leiterplatte eingebettet werden. Insbesondere wird vorgeschlagen, die Leistungshalbleitervorrichtungt während des Aufbauens der Multilayer-Leiterplatte, die eine Konfiguration mit einer Substratschicht aus wenigstens zwei nicht leitfähigen Schichten, die zusammenlaminiert sind, um die Substratschicht zu bilden, aufweist, einzubetten. Die nicht leitfähigen Schichten können, wie oben beschrieben, Kernschichten oder Laminierungsschichten sein. In einer bestimmten Ausführungsform können zwei Kernschichten bereitgestellt sein, die unter Verwendung einer Laminierungsschicht zusammenlaminiert sind. Optional kann auf einer oder beiden der Oberflächen der Kernflächen eine leitfähige Schicht angebracht sein. Die Leistungshalbleitervorrichtung kann, wie oben beschrieben, im Zuge des Laminierens der Kernschichten zur Bildung der Substratschicht eingebettet werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 2011/0128707 A1 [0004, 0006]
    • DE 102011083223 A1 [0005, 0006]

Claims (15)

  1. Leiterplattenanordnung (10), die Folgendes umfasst: eine Leiterplatte mit wenigstens einer auf einer Substratschicht (30) angebrachten leitfähigen Schicht (16, 26) und wenigstens eine Leistungshalbleitervorrichtung (20), wobei die wenigstens eine Leistungshalbleitervorrichtung (20) wenigstens teilweise in die Substratschicht (30) eingebettet ist.
  2. Leiterplattenanordnung (10) nach Anspruch 1, wobei die Leistungshalbleitervorrichtung (20) vollständig in die Substratschicht (30) eingebettet ist.
  3. Leiterplattenanordnung (10) nach Anspruch 1 oder 2, wobei die Leistungshalbleitervorrichtung (20) ein Halbleiter-Die ist.
  4. Leiterplattenanordnung (10) nach einem der Ansprüche 1 bis 3, wobei die Leistungshalbleitervorrichtung (20) wenigstens eine(n) von einem Bipolartransistor mit isolierter Gate-Elektrode (IGBT), einem Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET), einem Thyristor, einer Schottky-Diode, einer Leistungsdiode oder Kombinationen davon beinhaltet.
  5. Leiterplattenanordnung (10) nach einem der Ansprüche 1 bis 4, wobei die Substratschicht (30) eine erste Kernschicht (12) aus einem wärmebeständigen, elektrisch isolierenden Material beinhaltet und ferner eine erste Laminierungsschicht (18) aus einem thermisch erweichenden Material beinhaltet, wobei die Leistungshalbleitervorrichtung (20) in der ersten Kernschicht (12) und/oder der ersten Laminierungsschicht (18) eingebettet ist.
  6. Leiterplattenanordnung (10) nach Anspruch 5, wobei die erste Laminierungsschicht (18) die Konfiguration eines Prepregs, das ein thermisch erweichendes Kunststoffmatrixmaterial und ein wärmebeständiges, anorganisches Füllmaterial umfasst, aufweist.
  7. Leiterplattenanordnung (10) nach Anspruch 5 oder 6, wobei die Leistungshalbleitervorrichtung (20) auf der ersten Kernschicht (12) oberflächenmontiert ist.
  8. Leiterplattenanordnung (10) nach einem der Ansprüche 5 bis 7, wobei die Leistungshalbleitervorrichtung (20) in einer in der ersten Kernschicht (12) ausgebildeten Kavität (12a) aufgenommen ist.
  9. Leiterplattenanordnung (10) nach einem der Ansprüche 1 bis 8, wobei die Substratschicht (30) eine erste Kernschicht (12), eine erste Laminierungsschicht (18) und eine zweite Kernschicht (24) umfasst, wobei die erste und zweite Kernschicht (12, 24) durch die Laminierungsschicht (18) aufeinander laminiert sind, wobei auf der ersten Kernschicht (12) und/oder der zweiten Kernschicht (24) die wenigstens eine leitfähige Schicht (16, 26) angebracht ist.
  10. Leiterplattenanordnung (10) nach einem der Ansprüche 1 bis 9, wobei die wenigstens eine leitfähige Schicht (16, 26) elektrisch und/oder thermisch mit einer ersten Seite der Leistungshalbleitervorrichtung (20) verbunden ist.
  11. Leiterplattenanordnung (10) nach Anspruch 10, die ferner eine zweite leitfähige Schicht (26, 16), die elektrisch und/oder thermisch mit einer zweiten Seite der Leistungshalbleitervorrichtung (20) gegenüber der ersten Seite verbunden ist, umfasst.
  12. Leiterplattenanordnung (10) nach Anspruch 10 oder 11, die ferner wenigstens eine erste Durchkontaktierung (32), die die erste leitfähige Schicht (26) elektrisch und/oder thermisch mit der ersten Seite der Leistungshalbleitervorrichtung (20) verbindet, und/oder wenigstens eine zweite Durchkontaktierung (34), die die zweite leitfähige Schicht (16) elektrisch und/oder thermisch mit der zweiten Seite der Leistungshalbleitervorrichtung (20) verbindet, umfasst.
  13. Leiterplattenanordnung (10) nach Anspruch 12, wobei die erste und/oder die zweite Durchkontaktierung (32, 34) die Konfiguration einer durch Laserstrahlung gebildeten Microvias aufweist/aufweisen.
  14. Halbleiterchipmodul, das die Leiterplattenanordnung (10) nach einem der Ansprüche 1 bis 13 umfasst, wobei das Halbleiterchipmodul angepasst ist, um auf einer Leiterplatte montiert zu werden.
  15. Verfahren zum Herstellen einer Leiterplattenanordnung (10), die eine Leiterplatte mit wenigstens einer auf einer Substratschicht (30) angeordneten leitfähigen Schicht (16, 26) und wenigstens eine Leistungshalbleitervorrichtung (20) umfasst, wobei das Verfahren Folgendes umfasst: Einbetten der wenigstens einen Leistungshalbleitervorrichtung (20) wenigstens teilweise in die Substratschicht (30) der Leiterplatte im Zuge des Aufbaus der Leiterplatte.
DE102014101238.0A 2014-01-31 2014-01-31 In Leiterplatten eingebettetes Leistungsmodul Pending DE102014101238A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102014101238.0A DE102014101238A1 (de) 2014-01-31 2014-01-31 In Leiterplatten eingebettetes Leistungsmodul
US14/597,695 US9648722B2 (en) 2014-01-31 2015-01-15 PCB embedded power module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014101238.0A DE102014101238A1 (de) 2014-01-31 2014-01-31 In Leiterplatten eingebettetes Leistungsmodul

Publications (1)

Publication Number Publication Date
DE102014101238A1 true DE102014101238A1 (de) 2015-08-06

Family

ID=53546882

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014101238.0A Pending DE102014101238A1 (de) 2014-01-31 2014-01-31 In Leiterplatten eingebettetes Leistungsmodul

Country Status (2)

Country Link
US (1) US9648722B2 (de)
DE (1) DE102014101238A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10905016B2 (en) 2015-10-22 2021-01-26 AT & Austria Technologie & Systemtechnik Aktiengesellschaft Using a partially uncured component carrier body for manufacturing component carrier
DE102019126623A1 (de) * 2019-10-02 2021-04-08 Semikron Elektronik Gmbh & Co. Kg Patentabteilung Leistungselektronische Schalteinrichtung mit einer Vergussmasse

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105981167B (zh) * 2014-08-12 2019-05-28 富士电机株式会社 半导体装置
JP2016048723A (ja) * 2014-08-27 2016-04-07 イビデン株式会社 フレックスリジッド配線板
US10679965B2 (en) * 2015-02-04 2020-06-09 Zowie Technology Corporation Semiconductor package structure with preferred heat dissipating efficacy without formation of short circuit
JP6668004B2 (ja) * 2015-06-09 2020-03-18 カンタツ株式会社 回路パターン製造装置、回路パターン製造方法および回路パターン製造プログラム
CN106332499A (zh) * 2015-06-26 2017-01-11 台达电子工业股份有限公司 一种用于芯片供电的组装结构、电子设备
US20170325327A1 (en) * 2016-04-07 2017-11-09 Massachusetts Institute Of Technology Printed circuit board for high power components
JP6892727B2 (ja) 2016-09-26 2021-06-23 カンタツ株式会社 パターン製造装置、パターン製造方法およびパターン製造プログラム
JP6839476B2 (ja) 2016-09-26 2021-03-10 カンタツ株式会社 パターン形成用シート
US10440828B2 (en) * 2017-04-14 2019-10-08 The Diller Corporation Integrated electrical component within laminate
JP2018182126A (ja) 2017-04-17 2018-11-15 カンタツ株式会社 パターン形成用シート、パターン製造装置およびパターン製造方法
EP3410481A1 (de) 2017-06-01 2018-12-05 HS Elektronik Systeme GmbH Leistungshalbleiter-chipmodul
DE102017211330A1 (de) * 2017-07-04 2019-01-10 Siemens Aktiengesellschaft Toleranzausgleichselement für Schaltbilder
US11515575B2 (en) * 2017-10-31 2022-11-29 Snap Inc. Battery pack protection circuit module
US11670805B2 (en) 2017-10-31 2023-06-06 Snap Inc. Nested PCM battery pack
DE102018207955B4 (de) * 2018-05-22 2023-05-17 Schweizer Electronic Ag Leiterplattenmodul mit integriertem leistungselektronischen Metall-Keramik-Modul sowie Verfahren zu dessen Herstellung
US11063495B2 (en) 2019-07-01 2021-07-13 Nidec Motor Corporation Heatsink clamp for multiple electronic components
CN113498633B (zh) * 2020-01-21 2023-09-15 鹏鼎控股(深圳)股份有限公司 内埋电子元件的电路板及制作方法
JP7233621B1 (ja) * 2020-03-31 2023-03-06 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 熱性能が向上したパワーモジュールデバイス
US11735804B2 (en) * 2020-05-11 2023-08-22 Qualcomm Incorporated Multi-core broadband PCB antenna
US11328980B2 (en) * 2020-07-10 2022-05-10 Toyota Motor Engineering & Manufacturing North America, Inc. Automotive power devices on direct bond copper embedded in PCB driver boards
JP3243789U (ja) 2020-10-15 2023-09-21 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト パワー半導体モジュール
WO2023177474A1 (en) * 2022-03-17 2023-09-21 Murata Manufacturing Co., Ltd. Cooling structure of a power supply module

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110128707A1 (en) 2009-12-02 2011-06-02 Hamilton Sundstrand Corporation Power semiconductor module for wide temperature applications
DE102011083223A1 (de) 2011-09-22 2013-03-28 Infineon Technologies Ag Leistungshalbleitermodul mit integrierter Dickschichtleiterplatte

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2854757B2 (ja) * 1992-06-17 1999-02-03 三菱電機株式会社 半導体パワーモジュール
US6359331B1 (en) * 1997-12-23 2002-03-19 Ford Global Technologies, Inc. High power switching module
US7800222B2 (en) * 2007-11-29 2010-09-21 Infineon Technologies Ag Semiconductor module with switching components and driver electronics
JP5500936B2 (ja) * 2009-10-06 2014-05-21 イビデン株式会社 回路基板及び半導体モジュール
US8238113B2 (en) * 2010-07-23 2012-08-07 Imbera Electronics Oy Electronic module with vertical connector between conductor patterns
WO2012073570A1 (ja) * 2010-12-01 2012-06-07 株式会社安川電機 電力変換装置
KR20140020626A (ko) * 2012-08-10 2014-02-19 삼성전기주식회사 3ｄ 반도체 패키지
DE102013219780A1 (de) * 2013-09-30 2015-04-02 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110128707A1 (en) 2009-12-02 2011-06-02 Hamilton Sundstrand Corporation Power semiconductor module for wide temperature applications
DE102011083223A1 (de) 2011-09-22 2013-03-28 Infineon Technologies Ag Leistungshalbleitermodul mit integrierter Dickschichtleiterplatte

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10905016B2 (en) 2015-10-22 2021-01-26 AT & Austria Technologie & Systemtechnik Aktiengesellschaft Using a partially uncured component carrier body for manufacturing component carrier
DE102019126623A1 (de) * 2019-10-02 2021-04-08 Semikron Elektronik Gmbh & Co. Kg Patentabteilung Leistungselektronische Schalteinrichtung mit einer Vergussmasse
DE102019126623B4 (de) 2019-10-02 2024-03-14 Semikron Elektronik Gmbh & Co. Kg Patentabteilung Leistungselektronische Schalteinrichtung mit einer Vergussmasse

Also Published As

Publication number Publication date
US9648722B2 (en) 2017-05-09
US20150223320A1 (en) 2015-08-06

Similar Documents

Publication Publication Date Title
DE102014101238A1 (de) In Leiterplatten eingebettetes Leistungsmodul
EP3008753B1 (de) Leistungsmodul
DE102011006489B4 (de) Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben
DE102010036915B4 (de) Elektronikbauelement mit eingebetteter Halbleiterkomponente und Verfahren zur Herstellung desselben
DE102014109909B4 (de) Chipbaugruppe mit eingebetteter passiver Komponente und Verfahren zur Herstellung
EP3231261B1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
DE102014111829B4 (de) Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien
DE102012100243B4 (de) Anordnung mit drei Halbleiterchips und Herstellung einer solchen Anordnung
DE102010060503A1 (de) Laminatelektronikbauelement
DE102015107445A1 (de) Package für elektronische Vorrichtungen mit Metallblöcken
EP3231262B1 (de) Semiflexible leiterplatte mit eingebetteter komponente
DE102013103920B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung und Verfahren zum Verwenden eines B-Zustand härtbaren Polymers
DE102011080153A1 (de) Flexible verbindung von substraten in leistungshalbleitermodulen
DE102014010373A1 (de) Elektronisches Modul für ein Kraftfahrzeug
WO2009016039A1 (de) Elektronischer baustein mit zumindest einem bauelement, insbesondere einem halbleiterbauelement, und verfahren zu dessen herstellung
EP2108190B1 (de) Elektronisches bauelementmodul und verfahren zu dessen herstellung
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
DE102014213545A1 (de) Leistungshalbleitermodul
DE102015107109A1 (de) Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul
DE102021109974A1 (de) Bauteilträger mit einem eingebetteten wärmeleitfähigen Block und Herstellungsverfahren
EP3384527A1 (de) Elektronisches leistungsmodul
WO2017089213A1 (de) Schaltungsträger für eine elektrische schaltung und zugehöriges herstellungsverfahren
DE102013226513A1 (de) Leiterplatte, Verfahren zum Herstellen derselben und Leiterplattenvorrichtung
DE102018204553B4 (de) Leistungselektronikmodul für Kraftfahrzeuganwendungen
DE102015115133B3 (de) Verfahren zum Verbinden eines Kühlkörpers mit wenigstens einem Schaltungsträger durch Aufschrumpfen

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: SCHMITT-NILSON SCHRAUD WAIBEL WOHLFROM PATENTA, DE

R012 Request for examination validly filed