DE102015107109A1 - Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul - Google Patents

Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul Download PDF

Info

Publication number
DE102015107109A1
DE102015107109A1 DE102015107109.6A DE102015107109A DE102015107109A1 DE 102015107109 A1 DE102015107109 A1 DE 102015107109A1 DE 102015107109 A DE102015107109 A DE 102015107109A DE 102015107109 A1 DE102015107109 A1 DE 102015107109A1
Authority
DE
Germany
Prior art keywords
electronic device
layer
semiconductor module
laminate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015107109.6A
Other languages
English (en)
Other versions
DE102015107109B4 (de
Inventor
Markus Dinkel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102015107109.6A priority Critical patent/DE102015107109B4/de
Priority to US15/097,453 priority patent/US9935027B2/en
Priority to CN201610298383.4A priority patent/CN106129018B/zh
Publication of DE102015107109A1 publication Critical patent/DE102015107109A1/de
Application granted granted Critical
Publication of DE102015107109B4 publication Critical patent/DE102015107109B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor

Abstract

Eine elektronische Vorrichtung gemäß der Offenbarung umfasst ein Substrat, das eine Metallschicht umfasst, eine elektrisch isolierende Schicht, die über dem Substrat angeordnet ist, ein Halbleitermodul, das über der elektrisch isolierenden Schicht angeordnet ist, und eine Laminatschicht, die über der elektrisch isolierenden Schicht angeordnet ist. Die Laminatschicht bettet das Halbleitermodul zumindest teilweise ein.

Description

  • Diese Erfindung bezieht sich im Allgemeinen auf elektronische Vorrichtungen und Verfahren zum Herstellen von elektronischen Vorrichtungen. Insbesondere können die elektronischen Vorrichtungen ein Metallsubstrat und ein Halbleitermodul, das in einem Laminat eingebettet ist, umfassen.
  • Elektronische Vorrichtungen können ein Substrat wie ein Metallkernsubstrat, ein Metallgrundschichtsubstrat oder ein isoliertes Metallsubstrat (IMS) umfassen. Elektronische Vorrichtungen können in einer Reihe von Anwendungen verwendet werden, beispielsweise als Wechselstrom-Gleichstrom-Umsetzer bzw. Gleichstrom-Gleichstrom-Umsetzer für Anwendungen bei elektrischen Servolenkungen, für Hochstromanwendungen, usw. Ein Substrat kann einen begrenzten Flächeninhalt zum Montieren von aktiven elektrischen Komponenten wie Transistoren oder passiven elektrischen Komponenten wie Kondensatoren oder Nebenschlusswiderständen über dem Substrat bereitstellen. Mit anderen Worten kann die Größe des Flächeninhalts die Anzahl der elektrischen Komponenten, die auf dem Substrat angebracht werden kann, einschränken.
  • Elektronische Vorrichtungen und Verfahren zur Herstellung derselben müssen ständig verbessert werden. Somit kann es wünschenswert sein, den Betrieb, die Gestaltung und die Herstellungsverfahren der elektronischen Vorrichtungen zu verbessern. Insbesondere kann es wünschenswert sein, eine elektronische Vorrichtung und ein Herstellungsverfahren bereitzustellen, die zusätzlichen freien Platz auf der Oberfläche des Substrats bieten, ohne die Größe des Substrats zu erhöhen. Darüber hinaus kann es wünschenswert sein, die Größe des Substrats zu verringern, ohne dass es nötig ist, die Anzahl von aktiven oder passiven elektrischen Vorrichtungen in der elektronischen Vorrichtung, die das Substrat umfasst, zu reduzieren. Ferner kann es wünschenswert sein, das Wärmemanagement der elektronischen Vorrichtungen zu verbessern. Zum Beispiel kann es wünschenswert sein, die Effizienz zu verbessern, mit der Wärme, die von einem Halbleiterelement erzeugt wird, das in der elektronischen Vorrichtung enthalten ist, abgeführt wird.
  • In der folgenden genauen Beschreibung wird Bezug auf die beigefügten Zeichnungen genommen, in denen spezifische Beispiele, in denen die Offenbarung realisiert sein kann, auf veranschaulichende Weise gezeigt werden. In dieser Hinsicht kann eine Richtungsterminologie, wie ”oben”, ”unten”, ”vorne” ”hinten”, ”vorne liegend”, ”hinten liegend” usw. mit Bezug auf die Ausrichtung der Figuren, die beschrieben sind, verwendet werden. Da Komponenten der Beispiele in einer Anzahl unterschiedlicher Ausrichtungen angeordnet werden können, kann die Richtungsterminologie zu Veranschaulichungszwecken verwendet werden und ist in keiner Weise einschränkend.
  • Die begleitenden Zeichnungen sind enthalten, um ein weiteres Verständnis der Aspekte zu vermitteln, und sind in die Beschreibung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen Aspekte und dienen zusammen mit der Beschreibung dazu, Prinzipien von Aspekten zu erläutern. Andere Aspekte und viele der beabsichtigten Vorteile von Aspekten werden leichter ersichtlich, wenn sie durch Bezugnahme auf die folgende genaue Beschreibung besser verstanden werden. Die dargestellten Komponenten sind nicht maßstabsgetreu oder nicht unbedingt maßstabsgetreu. Ähnliche Bezugszeichen in den einzelnen Figuren bezeichnen ähnliche Teile.
  • 1 zeigt eine Seitenansicht eines Beispiels einer elektronischen Vorrichtung gemäß der Offenbarung, die ein Substrat und ein Halbleitermodul umfasst.
  • 2A und 2B zeigen Seitenansichten von zwei Beispielen von Halbleitermodulen, die in einer elektronischen Vorrichtung gemäß der Offenbarung enthalten sein können.
  • 3 zeigt eine Seitenansicht eines weiteren Beispiels eines Halbleitermoduls, das in einer elektronischen Vorrichtung gemäß der Offenbarung enthalten sein kann.
  • 4 zeigt eine Seitenansicht eines weiteren Beispiels einer elektronischen Vorrichtung gemäß der Offenbarung und eine aktive oder passive elektrische Vorrichtung, die auf der elektronischen Vorrichtung angeordnet ist.
  • 5 zeigt eine Seitenansicht einer Anordnung, die eine elektronische Vorrichtung gemäß der Offenbarung umfasst.
  • 6A bis 6D zeigen eine Seitenansicht eines beispielhaften Verfahrens zum Herstellen einer elektronischen Vorrichtung gemäß der Offenbarung.
  • 7 zeigt ein Flussdiagramm eines Beispiels eines Verfahrens zum Herstellen einer elektronischen Vorrichtung gemäß der Offenbarung.
  • Es versteht sich, dass andere Beispiele verwendet werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Konzept der vorliegenden Offenbarung abzuweichen. Die folgende genaue Beschreibung soll daher nicht in einem einschränkenden Sinn verstanden werden.
  • Die Merkmale der verschiedenen hier beschriebenen Beispiele können miteinander kombiniert werden, soweit dies nicht ausdrücklich anders vermerkt ist.
  • Wie in dieser Beschreibung verwendet, sollen die Begriffe ”verbunden”, ”gekoppelt”, ”elektrisch verbunden” und/oder ”elektrisch gekoppelt” nicht bedeuten, dass die Elemente direkt miteinander gekoppelt sein müssen. Dazwischenliegende Elemente können zwischen den ”verbundenen”, ”gekoppelten”, ”elektrisch verbundenen” oder ”elektrisch gekoppelten” Elementen vorgesehen sein.
  • Ferner kann das Wort ”über” (oder ”auf”), das beispielsweise in Bezug auf eine Materialschicht verwendet wird, die ”über” einer Oberfläche eines Objekts gebildet oder angeordnet ist, hier verwendet werden, um zu bedeuten, dass die Materialschicht ”direkt auf”, z. B. in direktem Kontakt mit, der besagten Oberfläche angeordnet (z. B. gebildet, abgeschieden, usw.) sein kann. Das Wort ”über”, das beispielsweise in Bezug auf eine Materialschicht verwendet wird, die ”über” einer Oberfläche eines Objekts gebildet oder angeordnet ist, kann hier zudem verwendet werden, um zu bedeuten, dass die Materialschicht ”indirekt auf” der besagten Oberfläche angeordnet (z. B. gebildet, abgeschieden, usw.) sein kann, wobei beispielsweise eine oder mehrere zusätzliche Schichten zwischen der besagten Oberfläche und der Materialschicht angeordnet sind.
  • Chips, wie sie im Folgenden beschrieben sind, können kleine Blöcke aus Halbleitermaterial sein, auf denen eine gegebene Funktionsschaltung hergestellt werden kann. Integrierte Schaltungen können in großen Stückzahlen auf einem einzigen Wafer von Elektronik-Silizium oder einem anderen Halbleitermaterial durch Prozesse wie Photolithographie hergestellt werden. Der Wafer kann in viele Stücke zerteilt werden, wobei jedes dieser Stücke als ”Die” bezeichnet werden kann. Danach können einer oder mehrere der getrennten Chips verpackt werden. Das Ausbilden zu einem Package kann das Anbringen des Chips an einem Substrat, das Bereitstellen von elektrischen Verbindungen zu dem Chip und das Bereitstellen eines Package, das den Chip zumindest teilweise einkapselt, beinhalten. Es ist auch möglich, dass Chips nicht eingekapselt sind und dass stattdessen Nacktchips oder Chips, die an einem Träger wie beispielsweise ein Leiterrahmen (Leadframe) angebracht sind, in den im Folgenden beschriebenen elektronischen Vorrichtungen enthalten sind.
  • Vorrichtungen oder elektronische Vorrichtungen, die mehrere Halbleiterchips, d. h. Chips mit einer bestimmten Funktionsschaltung, umfassen, werden im Folgenden beschrieben. Es ist zu beachten, dass die Begriffe ”Die”, ”Halbleiterdie”, ”Chip” und ”Halbleiterchip” in dieser Beschreibung synonym verwendet werden können. Der Begriff ”Halbleitermodul” kann für eine Komponente, die einen Halbleiterchip umfasst, verwendet werden. Insbesondere kann ein Chip oder Halbleiterchip einen Leistungshalbleiter umfassen. Ein Leistungshalbleiterchip ist eine spezielle Art von Halbleiterchip, die dazu ausgelegt sein kann, erhebliche Leistungspegel zu handhaben. Leistungshalbleiterchips können insbesondere dazu ausgelegt sein, Stromstärken und/oder Spannungen zu schalten und zu steuern. Sie können als Leistungs-MOSFET, IGBT, JFET, Leistungsbipolartransistoren und Dioden implementiert sein. Leistungshalbleiterchips können beispielsweise in den meisten Netzteilen, Gleichspannungswandlern und Motorsteuerungen gefunden werden.
  • Leistungshalbleiterchips können für spezielle Anwendungen, wie beispielsweise Halbbrückenschaltungen, aufeinander gestapelt werden.
  • Die hier beschriebenen Halbleiterchips können von unterschiedlicher Art sein, können durch unterschiedliche Technologien hergestellt sein und können beispielsweise integrierte elektrische, elektrooptische oder elektromechanische Schaltungen oder passive Elemente sein. Die integrierten Schaltungen können zum Beispiel als integrierte Logikschaltungen, analoge integrierte Schaltungen, integrierte Mischsignalschaltungen, integrierte Leistungsschaltungen, Speicherschaltungen oder integrierte passive Elemente ausgelegt sein. Ferner können die Halbleiterchips als MEMS (mikroelektromechanische Systeme) ausgelegt sein und mikromechanische Strukturen wie etwa Brücken, Membranen oder Zungenstrukturen umfassen. Die Halbleiterchips müssen nicht aus einem bestimmten Halbleitermaterial hergestellt sein. Die Halbleiterchips können beispielsweise Si, SiC, SiGe, GaAs, GaN und darüber hinaus anorganische und/oder organische Materialien, die keine Halbleiter sind, wie beispielsweise Isolatoren, Kunststoffe oder Metalle enthalten. Außerdem können die Halbleiterchips verpackt oder unverpackt sein.
  • Insbesondere können Halbleiterchips mit einer vertikalen Struktur involviert sein. Das heißt, dass die Halbleiterchips derart hergestellt sind, dass elektrische Ströme in einer Richtung senkrecht zu den Hauptflächen der Halbleiterchips fließen können. Ein Halbleiterchip mit einer vertikalen Struktur kann Elektroden auf seinen beiden Hauptflächen, d. h. auf seiner Oberseite und Unterseite, aufweisen. Insbesondere können Leistungshalbleiterchips eine vertikale Struktur aufweisen und Lastelektroden auf beiden Hauptflächen besitzen. Die vertikalen Leistungshalbleiterchips können beispielsweise als Leistungs-MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistoren), IGBT (Bipolartransistoren mit isolierter Gate-Elektrode), JFET (Sperrschicht-Feldeffekttransistoren), Leistungsbipolartransistoren oder Dioden ausgebildet sein. Beispielhaft können sich die Source-Elektrode und die Gate-Elektrode eines Leistungs-MOSFET auf einer Seite befinden, während die Drain-Elektrode des Leistungs-MOSFET auf der anderen Seite angeordnet sein kann. Darüber hinaus können die hier beschriebenen Vorrichtungen integrierte Schaltungen umfassen, die dazu ausgelegt sind, die integrierten Schaltungen der Leistungshalbleiterchips zu steuern.
  • Die Halbleiterchips können Kontaktstellen (oder Kontaktelemente oder Anschlüsse) aufweisen, die ermöglichen können, dass ein elektrischer Kontakt mit den integrierten Schaltungen, die in den Halbleiterchips enthalten sind, hergestellt wird. Die Kontaktstellen können eine oder mehrere Metallschichten umfassen, die auf dem Halbleitermaterial aufgebracht sein können. Die Metallschichten können mit einer beliebigen geometrischen Form und einer beliebigen Materialzusammensetzung hergestellt sein. Die Metallschichten können beispielsweise in Form einer Schicht, die eine Fläche bedeckt, vorliegen. Ein beliebiges Metall oder eine beliebige Metalllegierung wie beispielsweise Aluminium, Titan, Gold, Silber, Kupfer, Palladium, Platin, Nickel, Chrom oder Nickel-Vanadium können als das Material verwendet werden. Die Metallschichten müssen nicht homogen oder aus nur einem Material hergestellt sein. Das heißt, dass verschiedene Zusammensetzungen und Konzentrationen der in den Metallschichten enthaltenen Materialien möglich sind.
  • Eine oder mehrere Metallschichten in der Form von Leiterbahnen (oder Leiterlinien) können vorgesehen sein und mit dem Halbleiterchip elektrisch gekoppelt sein. Die Metallschichten können beispielsweise verwendet werden, um eine Umverteilungsschicht oder Verdrahtungsschicht herzustellen. Die Leiterbahnen können als Verdrahtungsschichten eingesetzt werden, um einen elektrischen Kontakt mit den Halbleiterchips von außerhalb der Vorrichtung herzustellen und/oder einen elektrischen Kontakt mit anderen in der Vorrichtung enthaltenen Halbleiterchips und/oder Komponenten herzustellen. Die Leiterbahnen können die Kontaktstellen der Halbleiterchips mit den externen Kontaktstellen koppeln. Die Leiterbahnen können mit einer beliebigen geometrischen Form und einer beliebigen Materialzusammensetzung hergestellt sein. Ein beliebiges Metall wie beispielsweise Aluminium, Nickel, Palladium, Silber, Zinn, Gold oder Kupfer oder Metalllegierungen können als das Material verwendet werden. Die Leiterbahnen müssen nicht homogen oder aus nur einem Material hergestellt sein. Das heißt, dass verschiedene Zusammensetzungen und Konzentrationen der in den Leiterbahnen enthaltenen Materialien möglich sind. Ferner können die Leiterbahnen oberhalb von oder unterhalb von oder zwischen elektrisch isolierenden Schichten angeordnet sein.
  • Die nachfolgend beschriebenen Vorrichtungen können externe Kontaktstellen (oder externe Kontaktelemente) umfassen, die von jeder Form und Größe sein können. Die externen Kontaktstellen können von außerhalb der Vorrichtungen zugänglich sein und können somit ermöglichen, dass ein elektrischer Kontakt mit den Halbleiterchips von außerhalb der Vorrichtungen hergestellt wird. Die externen Kontaktstellen können aus einem beliebigen elektrisch leitenden Material bestehen, wie beispielsweise aus einem Metall wie etwa Kupfer, Aluminium oder Gold, einer Metalllegierung oder einem elektrisch leitenden organischen Material. Die externen Kontaktstellen können durch Abschnitte der Metallschichten ausgebildet sein. Lötmaterial wie beispielsweise Lötkugeln oder Löthöcker kann auf den externen Kontaktstellen aufgebracht sein. Die externen Kontaktstellen können an einer oberen Fläche der Vorrichtungen angeordnet sein. Eine untere Oberfläche der Vorrichtungen und/oder Seitenflächen der Vorrichtungen können frei von externen Kontaktstellen sein.
  • Die Halbleiterchips können verpackt sein. Das heißt, dass die Halbleiterchips oder zumindest Teile der Halbleiterchips mit einem Einkapselungsmaterial bedeckt sein können, das elektrisch isolierend sein kann und das einen Einkapselungskörper bilden kann. Beispielsweise kann das Einkapselungsmaterial ein Prepreg, ein Harz, ein Epoxid, eine Formmasse, ein Polymer, ein Imid und/oder ein Laminat umfassen.
  • Die hier beschriebenen Vorrichtungen können mindestens eine Montagefläche aufweisen. Die Montagefläche kann dazu dienen, die Vorrichtung auf eine andere Komponente zu montieren oder umgekehrt. Externe Kontaktelemente und insbesondere externe Kontaktstellen können auf der Montagefläche angeordnet sein, um zu ermöglichen, die Vorrichtung mit der Komponente elektrisch zu koppeln. Lötdepots wie etwa Lötkugeln oder andere geeignete Verbindungselemente können verwendet werden, um eine elektrische und insbesondere mechanische Verbindung zwischen der Vorrichtung und der anderen Komponente herzustellen.
  • 1 zeigt ein Beispiel einer elektronischen Vorrichtung 100 gemäß der Offenbarung. Die elektronische Vorrichtung 100 umfasst ein Substrat 102, einen Einbettungsverbund 104 und ein Halbleitermodul 110. Das Substrat 102 kann eine obere Fläche 102A, eine untere Fläche 102B, die der oberen Fläche 102A gegenüberliegt, und Seitenflächen, die die obere Fläche 102A mit der unteren Fläche 102B verbinden, umfassen. Der Einbettungsverbund 104 kann über der oberen Fläche 102A des Substrats 102 angeordnet sein. Bei einem Beispiel einer elektronischen Vorrichtung 100 bedeckt der Einbettungsverbund 104 nur die obere Fläche 102A, nicht jedoch die Seitenflächen oder die untere Fläche 102B des Substrats 102. Insbesondere kann der Einbettungsverbund 104 die obere Fläche 102A des Substrats 102 vollständig bedecken.
  • Das Substrat 102 kann beispielsweise ein INS, einen Metallkern oder eine Metallgrundschicht umfassen. Das Substrat kann Al, Cu und/oder Fe enthalten. Das Substrat kann eine Metalllegierung wie beispielsweise CuFeP enthalten.
  • Das Substrat 102 kann eine Dicke aufweisen, die gemessen von der oberen Fläche 102A bis zu der unteren Fläche 102B in dem Bereich von etwa 0,5 mm bis etwa 5,0 mm, spezieller in dem Bereich von etwa 1 mm bis etwa 2,5 mm, und noch spezieller in dem Bereich von etwa 1 mm bis etwa 2 mm liegt. Das Substrat 102 kann eine Länge aufweisen, die gemessen entlang einer ersten Kante der oberen Fläche 102A in dem Bereich von etwa 1 cm bis etwa 20 cm, spezieller in dem Bereich von etwa 2 cm bis etwa 10 cm und noch spezieller in dem Bereich von etwa 5 cm bis etwa 10 cm liegt. Das Substrat 102 kann eine Breite aufweisen, die gemessen entlang einer zweiten Kante der oberen Fläche 102A in dem Bereich von etwa 0,5 cm bis etwa 8 cm, spezieller in dem Bereich von etwa 1 cm bis etwa 5 cm liegt. Das Substrat 102 kann eine quadratische Form, eine rechteckige Form oder jede andere geeignete Form haben. Das Substrat 102 kann Durchgangslöcher zum Montieren der elektronischen Vorrichtung 100 auf einem Rahmen oder einer anderen geeigneten Vorrichtung umfassen, wie beispielsweise weiter unten unter Bezugnahme auf 5 beschrieben ist.
  • Das Substrat 102 kann dazu ausgelegt sein, Wärme, die von dem Halbleitermodul 110 und/oder weiteren Vorrichtungen, die auf dem Einbettungsverbund 104 montiert sind, abzuführen, wie weiter unten unter Bezugnahme auf 4 beschrieben ist.
  • Das Halbleitermodul 110 kann über dem Substrat 102 angeordnet sein und es kann in dem Einbettungsverbund 104 eingebettet sein. Das Halbleitermodul 110 kann eine obere Fläche 110A, eine untere Fläche 110B und Seitenflächen, die die obere Fläche 110A mit der unteren Fläche 110B verbinden, umfassen. Das Halbleitermodul 110 kann ein Halbleiterpackage umfassen, das einen oder mehrere Halbleiterchips und ein Einkapselungsmaterial, das den einen oder die mehreren Halbleiterchips zumindest teilweise einkapselt, umfasst.
  • Das Halbleitermodul 110 kann beispielsweise dazu ausgelegt sein, als Halbbrücke, H-Brücke oder 3-Phasen-Brückenschaltung zu arbeiten. Das Halbleitermodul 110 kann einen einzelnen Halbleiterchip oder mehrere Halbleiterchips umfassen.
  • Es ist zu beachten, dass eine elektronische Vorrichtung wie die elektronische Vorrichtung 100 mehr als ein Halbleitermodul wie das Halbleitermodul 110 umfassen kann. Die mehreren Halbleitermodule können von der gleichen Art oder von verschiedenen Arten sein.
  • In dem Beispiel von 1 bedeckt der Einbettungsverbund 104 die untere Fläche 110B und die Seitenflächen, aber nicht die obere Fläche 110A des Halbleitermoduls 110. In einem anderen Beispiel einer elektronischen Vorrichtung kann der Einbettungsverbund 104 die obere Fläche 110A des Halbleitermoduls 110 teilweise bedecken. In noch einem weiteren Beispiel kann der Einbettungsverbund 104 das Halbleitermodul 110 von allen Seiten vollständig bedecken.
  • Der Einbettungsverbund 104 kann Schichten umfassen. Zum Beispiel kann der Einbettungsverbund 104 wie in 1 gezeigt eine erste Schicht 106, die über dem Substrat 102 angeordnet ist, und eine zweite Schicht 108, die über der ersten Schicht 106 angeordnet ist, umfassen. Ferner kann die erste Schicht 106 zwischen dem Substrat 102 und dem Halbleitermodul 110 angeordnet sein. Die erste Schicht 106 kann direkt auf der oberen Fläche 102A des Substrats 102 und auf der unteren Fläche 110B des Halbleitermoduls 110 aufgebracht sein. Die erste Schicht 106 kann dazu ausgelegt sein, um das Halbleitermodul 110 von dem Substrat 102 elektrisch zu isolieren. Bei einem Beispiel einer elektronischen Vorrichtung kann die zweite Schicht 108 elektrisch isolierend sein. Die zweite Schicht 108 kann eine Dicke in einem Bereich von 30 μm bis 300 μm aufweisen.
  • Der Einbettungsverbund 104 kann mehr als nur die erste Schicht 106 und zweite Schicht 108 umfassen, wie in 1 gezeigt ist. Die eine oder die mehreren weiteren Schichten können oberhalb der zweiten Schicht 108 und/oder unterhalb der ersten Schicht 106 und/oder zwischen der ersten Schicht 106 und der zweiten Schicht 108 angeordnet sein.
  • Der Einbettungsverbund kann ein Laminat, ein Epoxid, ein gefülltes Epoxid, ein mit Glasfaser gefülltes Epoxid, ein Imid, ein Thermoplast und/oder ein Duroplast-Polymer oder Polymerblends enthalten. Insbesondere können die erste Schicht 106 und die zweite Schicht 108 jeweils mindestens eines dieser Materialien enthalten. Die erste Schicht 106 und die zweite Schicht 108 können identische oder unterschiedliche Materialien oder Materialzusammensetzungen enthalten. Die erste Schicht 106 und/oder die zweite Schicht 108 können ein Prepreg und eine Cu-Folie umfassen.
  • Die elektronische Vorrichtung 100 kann eine Verdrahtungsschicht 112 umfassen. Die Verdrahtungsschicht 112 kann auf einer oberen Fläche 108A des Einbettungsverbundes 104 angeordnet sein. Die Verdrahtungsschicht 112 kann strukturiert sein und sie kann Leiterbahnen und/oder Kopplungsstellen für Kopplungsvorrichtungen mit der Verdrahtungsschicht 112 umfassen. Eine Kopplung kann beispielsweise Löten umfassen. Bei einem Beispiel einer elektronischen Vorrichtung, das nicht in 1 gezeigt ist, kann die Verdrahtungsschicht 112 mit dem Halbleitermodul 110 elektrisch gekoppelt sein und kann dazu ausgelegt sein, das Halbleitermodul 110 mit der Außenseite elektrisch zu koppeln. Die Verdrahtungsschicht 112 kann mehrere vertikal gestapelte Schichten aus leitendem Material umfassen, wobei die vertikal gestapelten Schichten durch Durchkontaktierungen verbunden sein können. Bei einem Beispiel einer elektronischen Vorrichtung umfasst die erste Schicht 106 nicht zwingend eine Form von Verdrahtungsschicht.
  • Die obere Fläche des Einbettungsverbundes 108A und die obere Fläche des Halbleitermoduls 110A können in einem Beispiel koplanar sein. Die Verdrahtungsschicht 112 kann mit der oberen Fläche 108A koplanar sein oder sie kann über der oberen Fläche 108A angeordnet sein.
  • Wärme, die von dem Halbleitermodul 110 erzeugt wird, kann vorwiegend durch die erste Schicht 106 zu dem Substrat 102 abgeführt werden. Zu diesem Zweck kann die elektronische Vorrichtung 100 vorteilhafterweise dazu ausgelegt sein, nur einen kleinen Wärmewiderstand zwischen dem Halbleitermodul 110 und dem Substrat 102 bereitzustellen. Ein Wärmewiderstand zwischen dem Halbleitermodul 110 und dem Substrat 102 kann kleiner als ein Wärmewiderstand zwischen einer Vorrichtung 402 (vergleiche 4), die auf der oberen Fläche 108A montiert ist, und dem Substrat 102 sein.
  • Gemäß einer Ausführungsform einer elektronischen Vorrichtung 100 kann der Einbettungsverbund 104 eine erste Laminatschicht (erste Schicht 106), die auf dem Substrat 102 angeordnet ist, eine zweite Laminatschicht (zweite Schicht 108), die auf der ersten Laminatschicht angeordnet ist, und eine Cu-Folie, die auf der zweiten Laminatschicht angeordnet ist, umfassen. Die Cu-Folie kann strukturiert sein oder frei von jeglichen Strukturen sein. Das Halbleitermodul 110 kann auf der ersten Laminatschicht angeordnet sein und die zweite Laminatschicht kann dazu ausgelegt sein, das Halbleitermodul 110 einzubetten.
  • Gemäß einer weiteren Ausführungsform einer elektronischen Vorrichtung 100 kann der Einbettungsverbund 104 eine erste Laminatschicht (erste Schicht 106), die auf dem Substrat 102 angeordnet ist, eine Prepreg-Schicht, die auf der ersten Laminatschicht angeordnet ist und das Halbleitermodul 110 einbettet, eine zweite Laminatschicht, die auf der Prepreg-Schicht angeordnet ist, und das Halbleitermodul 110 und eine Cu-Folie, die auf der zweiten Laminatschicht angeordnet sind, umfassen. Die Prepreg-Schicht kann einen Hohlraum umfassen, der dazu ausgelegt ist, das Halbleitermodul 110 aufzunehmen. Die Cu-Folie kann strukturiert sein oder frei von jeglichen Strukturen sein.
  • Gemäß noch einer weiteren Ausführungsform einer elektronischen Vorrichtung 100 kann der Einbettungsverbund 104 eine Prepreg-Schicht, die auf dem Substrat 102 angeordnet ist, eine Laminatschicht, die auf der Prepreg-Schicht angeordnet ist, und eine Cu-Folie, die auf der Laminatschicht angeordnet ist, umfassen. Die Prepreg-Schicht kann einen Hohlraum umfassen, der dazu ausgelegt ist, das Halbleitermodul 110 aufzunehmen.
  • Eine Isolationsschicht kann auf einer unteren Fläche des Halbleitermoduls 110 so angeordnet sein, dass die Isolationsschicht zwischen dem Substrat 102 und dem Halbleitermodul 110, aber nicht zwischen dem Substrat 102 und der Prepreg-Schicht angeordnet ist. Die Isolationsschicht kann ein Laminat umfassen.
  • 2A zeigt ein Beispiel eines Halbleitermoduls oder eines Halbleiterpackage 200A, wobei das Halbleitermodul 200A dem Halbleitermodul 110 von 1 entsprechen kann. Das Halbleitermodul 200A kann einen Träger 202, einen Halbleiterchip 204, der über dem Träger angeordnet ist, und ein Einkapselungsmaterial 206, das den Halbleiterchip 204 einkapselt, umfassen.
  • Ein weiteres Beispiel eines Halbleitermoduls, das dem Halbleiterpackage 200A ähnlich ist, umfasst den Träger 202 und den Halbleiterchip 204 (siehe 2A), aber umfasst kein Einkapselungsmaterial, das den Halbleiterchip 204 einkapselt.
  • Der Träger 202 kann ein Metall oder eine Metalllegierung enthalten. Beispielsweise kann der Träger 202 Al, Cu und/oder Fe enthalten. In einem Beispiel kann der Träger 202 einen Leiterrahmen umfassen.
  • Der Halbleiterchip 204 kann von dem Träger 202 elektrisch isoliert sein oder kann mit ihm elektrisch gekoppelt sein. Es ist zu beachten, dass in 2A nur ein einzelner Halbleiterchip 204 gezeigt ist. Jedoch kann das Halbleitermodul 200A auch mehr als einen Halbleiterchip 204, beispielsweise zwei Halbleiterchips, umfassen. Die mehreren Halbleiterchips können aus identischen Typen oder unterschiedlichen Typen von Halbleiterchips bestehen. Beispielsweise können die mehreren Halbleiterchips zwei Leistungshalbleiterchips sein. Zusätzlich kann ein logischer Halbleiterchip dazu ausgelegt sein, den einen oder die mehreren Leistungshalbleiterchips zu steuern.
  • Das Einkapselungsmaterial 206 kann ein Laminat ein Epoxid, ein gefülltes Epoxid, ein mit Glasfaser gefülltes Epoxid, ein Imid, ein Thermoplast und/oder ein Duroplast-Polymer oder Polymerblends umfassen.
  • Das Halbleitermodul 200A kann eine leitende Verdrahtung (nicht in 2A gezeigt) zum elektrischen Verbinden des einen oder der mehreren Halbleiterchips 204 mit der Außenseite des Halbleitermoduls 200A umfassen. Das Halbleitermodul 200A kann dazu ausgelegt sein, den einen oder die mehreren Halbleiterchips 204 mit der Verdrahtungsschicht 112 der elektronischen Vorrichtung 100 elektrisch zu koppeln.
  • 2B zeigt ein weiteres Beispiel eines Halbleitermoduls oder eines Halbleiterpackage 200B, wobei das Halbleitermodul 200B dem Halbleitermodul 110 von 1 entsprechen kann. Das Halbleitermodul 200B kann einen oder mehrere Halbleiterchips 204 (zwei Halbleiterchips sind in dem Beispiel von 2B gezeigt) und eine Verdrahtungsschicht 208, die über dem einen oder den mehreren Halbleiterchips 204 angeordnet ist, umfassen. Die Verdrahtungsschicht 208 kann auf der oberen Fläche 108A der elektronischen Vorrichtung 100 freiliegen und kann dazu ausgelegt sein, von der Außenseite zu dem einen oder den mehreren Halbleiterchips 204 elektrisch zu verbinden. Die Verdrahtungsschicht 208 kann eine oder mehrere horizontale Schichten von Leiterbahnen, die durch Durchkontaktierungen miteinander verbunden sein können, umfassen. Die Verdrahtungsschicht 208 des Halbleitermoduls 200B kann mit der Verdrahtungsschicht 112, die auf dem Einbettungsverbund 104 angeordnet ist, koplanar sein und kann die gleiche Materialzusammensetzung oder eine unterschiedliche Materialzusammensetzung enthalten. Die Verdrahtungsschicht 208 kann auf der oberen Fläche 108A der elektronischen Vorrichtung 100 zur Außenseite hin Freiliegen.
  • In einem Beispiel können der eine oder die mehreren Halbleiterchips 204 elektrisch mit dem Träger 202 gekoppelt sein. Beispielsweise kann eine Elektrode (beispielsweise eine Lastelektrode), die auf der unteren Fläche des einen oder der mehreren Halbleiterchips 204 angeordnet ist, elektrisch mit dem Träger 202 gekoppelt sein. Darüber hinaus kann die Verdrahtungsschicht 208 einen elektrischen Kontakt mit dem Träger 202 bereitstellen.
  • Der Träger 202 kann einen oder mehrere einzelne Teile umfassen. Zum Beispiel kann eine Kontaktstelle für jeden Halbleiterchip 204 vorgesehen sein. Die einzelnen Teile können voneinander isoliert sein oder elektrisch miteinander verbunden sein.
  • 3 zeigt ein weiteres Beispiel eines Halbleitermoduls oder eines Halbleiterpackage 300, wobei das Halbleitermodul 300 dem Halbleitermodul 110 von 1 entsprechen kann. Das Halbleitermodul 300 umfasst eine erste Metallschicht 302, eine erste isolierende Schicht 304, die auf der ersten Metallschicht 302 angeordnet ist, eine zweite Metallschicht 306, die auf der ersten isolierenden Schicht 304 angeordnet ist, eine zweite isolierende Schicht 308, die auf der zweiten Metallschicht 306 angeordnet ist, und eine Verdrahtungsschicht 310, die auf der zweiten isolierenden Schicht 308 angeordnet ist.
  • Die erste und die zweite Metallschicht 302 und 306 und die Verdrahtungsschicht 310 können Al, Cu und/oder Fe enthalten.
  • Die erste und die zweite isolierende Schicht 304 und 308 können ein Laminat, ein Epoxid, ein gefülltes Epoxid, ein mit Glasfaser gefülltes Epoxid, ein Imid, ein Thermoplast und/oder ein Duroplast-Polymer oder Polymerblends umfassen.
  • Die zweite Metallschicht 306 kann eine oder mehrere Chipanschlussflächen umfassen, die zum Montieren eines Halbleiterchips 312 auf eine jeweilige Chipanschlussfläche ausgelegt sind.
  • Die Verdrahtungsschicht 310 kann Durchkontaktierungen umfassen, die sich durch die zweite isolierende Schicht 308 erstrecken und mit Kontaktstellen auf den Halbleiterchips 312 und/oder mit der zweiten Metallschicht 306 gekoppelt sind.
  • 4 zeigt ein weiteres Beispiel einer elektronischen Vorrichtung 400 und eine Vorrichtung oder eine Komponente 402, die auf einer oberen Fläche 108A der elektronischen Vorrichtung 400 angeordnet ist. Die Vorrichtung 402 kann in einer senkrechten Richtung betrachtet beispielsweise vollständig oder teilweise über einer Grundfläche des Halbleitermoduls 110 angeordnet sein. Die Vorrichtung 400 kann eine passive elektrische Komponente wie beispielsweise einen Kondensator, eine Anschlussfläche für ein Verbindungselement, einen Induktor oder einen Nebenwiderstand umfassen. Die Vorrichtung 400 kann eine aktive elektrische Komponente wie beispielsweise einen Halbleiterchip oder ein Halbleitermodul umfassen.
  • Da das Halbleitermodul 110 in dem Einbettungsverbund 104 eingebettet ist, benötigt es keinen Platz auf der oberen Fläche 108A. Ein Einbetten des Halbleitermoduls 110 gemäß der Offenbarung anstelle des Montierens auf der oberen Fläche 108A kann daher freien Platz auf der oberen Fläche 108A schaffen.
  • Daher können elektronische Vorrichtungen gemäß der Offenbarung wie beispielsweise die elektronischen Vorrichtungen 100 und 400 im Vergleich zu einer herkömmlichen elektronischen Vorrichtung kleiner dimensioniert sein. Umgekehrt können elektronische Vorrichtungen gemäß der Offenbarung mit den gleichen Abmessungen wie eine herkömmliche elektronische Vorrichtung zusätzlichen freien Platz auf der oberen Fläche 108A beispielsweise zum Montieren zusätzlicher Vorrichtungen 402 bieten.
  • Ein Halbleitermodul oder ein Halbleiterpackage 110 zum Einbetten in einer elektronischen Vorrichtung 100 oder 400 muss nicht notwendigerweise so ausgelegt sein, wie es in Bezug auf die Halbleitermodule 200A, 200B und 300 offenbart ist. Im Prinzip kann jedes ”dünne” Halbleiterpackage für die Einbettung in elektronische Vorrichtungen 100 oder 400 verwendet werden. Hierbei kann ein ”dünnes” Halbleiterpackage ein Package, das im Allgemeinen eine laminierte Schichtstruktur aus beispielsweise mindestens einer isolierenden Schicht und mindestens einer Verdrahtungsschicht, die Durchkontaktierungen enthält, umfasst, anstelle eines Package, das beispielsweise einen Formverbund und Bonddrähte umfasst, sein. Ferner muss ein Halbleitermodul 110 gemäß der Offenbarung nicht notwendigerweise einen (Metall-)Träger umfassen. Ein Halbleitermodul 110 kann auch lediglich einen einzelnen Nacktchip oder einen Chip, der an einem Träger befestigt ist, umfassen.
  • 5 zeigt einzelne Komponenten einer Anordnung 500, die so kombiniert werden sollen, wie es durch die beiden eingezeichneten Pfeile angezeigt ist. Die Anordnung 500 umfasst eine erste elektronische Vorrichtung 502 und ein Gehäuse 506, das die erste elektronische Vorrichtung 502 aufnimmt. Die erste elektronische Vorrichtung 502 kann der elektronischen Vorrichtung 100 bzw. 400 entsprechen. Das Gehäuse 506 kann ein Metallgehäuse, beispielsweise ein Al-Gehäuse, umfassen.
  • Die Anordnung 500 kann wahlweise eine zweite elektronische Vorrichtung 504 umfassen, wobei das Gehäuse 506 auch die zweite elektronische Vorrichtung 504 aufnehmen kann. Die zweite elektronische Vorrichtung 504 kann eine Leiterplatte (PCB) umfassen oder kann der elektronischen Vorrichtung 100 bzw. 400 entsprechen.
  • Die erste elektronische Vorrichtung 502 kann eine Lastschaltung wie beispielsweise eine Halbbrückenschaltung, eine H-Brückenschaltung oder eine 3-Phasen-Brückenschaltung umfassen und die zweite elektronische Vorrichtung 504 kann eine Steuerlogik umfassen, die dazu ausgelegt ist, die Schaltung der ersten elektronischen Vorrichtung 502 zu steuern.
  • Die Anordnung 500 kann wahlweise einen Montagerahmen 508, der zum Montieren der ersten elektronischen Vorrichtung 502 und/oder der zweiten elektronischen Vorrichtung 504 auf dem Montagerahmen 508 ausgebildet ist. Der Montagerahmen 508 kann ein Verbindungselement umfassen, das dazu ausgelegt ist, die Anordnung 500 mit einer externen Vorrichtung wie beispielsweise einem Motor zu verbinden. Der Montagerahmen 508 kann beispielsweise einen Kunststoffsockel umfassen. Das Gehäuse 506 kann an dem Rahmen 508 beispielsweise mittels Schrauben befestigt sein.
  • 6A bis 6D zeigen ein Verfahren zum Herstellen einer elektronischen Vorrichtung 600, wobei die elektronische Vorrichtung 600 der elektronischen Vorrichtung 100 bzw. 400 entsprechen kann. Ähnliche Teile der elektronischen Vorrichtungen 100, 400 und 600 sind Bezugszahlen mit identischen zweiten und dritten Ziffern zugeordnet.
  • Wie in 6A gezeigt wird ein Substrat 602 bereitgestellt und eine erste Schicht 606 wird auf einer oberen Fläche des Substrats 602 aufgebracht. Das Aufbringen der ersten Schicht 606 kann einen Laminierungsprozess umfassen.
  • Wie in 6B gezeigt wird ein Halbleitermodul 610 auf der ersten Schicht 606 angeordnet. Das Anordnen des Halbleitermoduls 610 auf der ersten Schicht 606 kann einen Befestigungsprozess umfassen. Zum Beispiel kann die erste Schicht 606 Hafteigenschaften aufweisen und das Halbleitermodul kann somit an der ersten Schicht 606 haften, wenn es auf der ersten haftenden Schicht 606 angeordnet wird oder wenn es mit einem bestimmten Kraftbetrag auf die erste Schicht 606 gedrückt wird.
  • Wie in 6C gezeigt wird eine zweite Schicht 608 auf der ersten Schicht 606 aufgebracht. Das Aufbringen der zweiten Schicht 608 auf der ersten Schicht 606 kann einen Laminierungsprozess umfassen. In einem Beispiel kann die zweite Schicht 608 eine Aussparung umfassen, die dazu ausgelegt ist, das Halbleitermodul 610 aufzunehmen. Die zweite Schicht 608 kann wie in 6C gezeigt eine obere Fläche 610A des Halbleitermoduls 610 bedecken oder sie kann die obere Fläche 610A freiliegen lassen. Im letzteren Fall können eine obere Fläche 608A der zweiten Schicht 608 und die obere Fläche 610A des Halbleitermoduls 610 koplanar sein.
  • Alternativ zu den in 6B und 6C gezeigten Prozessschritten kann das Halbleitermodul 610 bereits in der zweiten Schicht 608 enthalten sein, wenn die zweite Schicht 608 auf der ersten Schicht 606 aufgebracht wird.
  • Wie in 6D gezeigt kann eine Verdrahtungsschicht 612 auf der oberen Fläche 608A der zweiten Schicht 608 aufgebracht werden. Das Aufbringen der Verdrahtungsschicht 612 kann ein Aufbringen einer Photomaske, einen Ätzprozess, einen Laserbohrprozess, einen Metallaufbringungsprozess und einen Metallstrukturierungsprozess umfassen. Der Metallaufbringungsprozess kann ein Beschichtungsverfahren umfassen. Der Metallstrukturierungsprozess kann ein Aufbringen einer Photomaske und einen Ätzprozess umfassen.
  • Die Verdrahtungsschicht 612 kann dazu ausgelegt sein, Bondstellen zum Montieren von aktiven oder passiven elektrischen Vorrichtungen auf der oberen Fläche 608A bereitzustellen. Die Verdrahtungsschicht 612 kann lötbare Anschlussflächen umfassen, die zum Löten von aktiven oder passiven elektrische Vorrichtungen auf die lötbaren Anschlussflächen ausgelegt sind. Ferner kann die Verdrahtungsschicht 612 dazu ausgelegt sein, eine elektrische Verbindung zu dem Halbleitermodul 610 bereitzustellen. Alternativ kann das Halbleitermodul 610 auf der oberen Fläche 608A freiliegen und kann daher selbst elektrische Kontakte zur Außenseite hin bereitstellen.
  • 7 zeigt ein Flussdiagramm eines Verfahrens 700 zum Herstellen einer elektronischen Vorrichtung wie etwa der elektronischen Vorrichtungen 100, 400 und 600. Das Verfahren 700 umfasst einen ersten Verfahrensschritt 701 des Bereitstellens eines Substrats, das eine Metallschicht umfasst. Das Verfahren 700 umfasst einen zweiten Verfahrensschritt 702 des Anordnens einer elektrisch isolierenden Schicht über dem Substrat. Das Verfahren 700 umfasst einen dritten Verfahrensschritt 703 des Anordnens eines Halbleitermoduls über der elektrisch isolierenden Schicht. Das Verfahren 700 umfasst einen vierten Verfahrensschritt 704 des Durchführens eines Laminierungsprozesses, wobei eine Laminatschicht über der elektrisch isolierenden Schicht ausgebildet wird, wobei das Halbleitermodul zumindest teilweise in der Laminatschicht eingebettet wird.
  • Die Verfahrensschritte 701–704 können nacheinander durchgeführt werden. Es ist aber auch möglich, dass bestimmte Verfahrensschritte gleichzeitig durchgeführt werden. Beispielsweise können die Verfahrensschritte 703 und 704 in einem Beispiel eines Verfahrens zum Herstellen einer elektronischen Vorrichtung gemäß der Offenbarung gleichzeitig durchgeführt werden.
  • Das Verfahren 700 kann zusätzliche Verfahrensschritte umfassen. Beispielsweise kann das Verfahren 700 nach dem Anordnen der isolierenden Schicht über dem Substrat (siehe Verfahrensschritt 702) einen Verfahrensschritt zum Härten der isolierenden Schicht beispielsweise mittels eines Erhitzungsprozesses umfassen. Das Härten der isolierenden Schicht kann vor dem Verfahrensschritt 703 durchgeführt werden.
  • Das Verfahren 700 kann als ein Batchprozess durchgeführt werden. Das heißt, dass eine Vielzahl von elektronischen Vorrichtungen gleichzeitig mit Hilfe des Verfahrens 700 hergestellt werden.
  • Obwohl ein bestimmtes Merkmal oder ein bestimmter Aspekt der Offenbarung vielleicht nur in Bezug auf eine von mehreren Implementierungen offenbart worden ist, kann ein solches Merkmal oder ein solcher Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie es für jede gegebene oder bestimmte Anwendung gewünscht und vorteilhaft sein kann. Weiterhin sollen in dem Umfang, in dem die Begriffe ”enthalten”, ”aufweisen”, ”mit” oder andere Varianten davon entweder in der genauen Beschreibung oder den Ansprüchen verwendet werden, solche Begriffe in einer Weise einschließend sein, die dem Ausdruck ”umfassen” ähnlich ist. Zudem soll der Begriff ”beispielhaft” lediglich ein Beispiel und nicht das Beste oder Optimale bezeichnen. Es soll auch klar sein, dass Merkmale und/oder Elemente, die hier abgebildet sind, zum Zwecke der Einfachheit und Klarheit des Verständnisses mit bestimmten Abmessungen relativ zueinander dargestellt sind und dass die tatsächlichen Abmessungen wesentlich von den hier dargestellten abweichen können.
  • Obwohl die vorliegende Erfindung und ihre Vorteile im Einzelnen beschrieben worden sind, sollte verstanden werden, dass verschiedene Änderungen, Ersetzungen und Modifikationen vorgenommen werden können, ohne von dem Gedanken und Umfang der Erfindung, wie sie durch die beigefügten Ansprüche definiert ist, abzuweichen. Diese Anmeldung soll jegliche Anpassungen oder Variationen der hier erörterten spezifischen Aspekte abdecken. Daher soll diese Offenbarung lediglich durch die Ansprüche und deren Äquivalente beschränkt sein.

Claims (21)

  1. Elektronische Vorrichtung, umfassend: ein Substrat, das eine Metallschicht umfasst; eine elektrisch isolierende Schicht, die über dem Substrat angeordnet ist; ein Halbleitermodul, das über der elektrisch isolierenden Schicht angeordnet ist; und eine Laminatschicht, die über der elektrisch isolierenden Schicht angeordnet ist und das Halbleitermodul zumindest teilweise einbettet.
  2. Elektronische Vorrichtung nach Anspruch 1, wobei das Substrat ein isoliertes Metallsubstrat, einen Metallkern oder eine Metallgrundschicht umfasst.
  3. Elektronische Vorrichtung nach Anspruch 1 oder 2, wobei eine Dicke des Substrats in einem Bereich von 0,5 mm bis 5,0 mm liegt.
  4. Elektronische Vorrichtung nach einem der vorhergehenden Ansprüche, wobei die Metallschicht Aluminium und/oder Kupfer umfasst.
  5. Elektronische Vorrichtung nach einem der vorhergehenden Ansprüche, wobei die elektrisch isolierende Schicht und/oder die Laminatschicht ein Laminat, ein Epoxid, ein gefülltes Epoxid, ein mit Glasfaser gefülltes Epoxid, ein Imid, ein Thermoplast und/oder ein Duroplast-Polymer oder Polymerblends enthalten.
  6. Elektronische Vorrichtung nach einem der vorhergehenden Ansprüche, wobei eine Dicke der Laminatschicht in einem Bereich von 30 μm bis 300 μm liegt.
  7. Elektronische Vorrichtung nach einem der vorhergehenden Ansprüche, wobei das Halbleitermodul einen Träger und mindestens einen Halbleiterchip, der an dem Träger angebracht ist, umfasst.
  8. Elektronische Vorrichtung nach Anspruch 7, wobei der Träger einen Leiterrahmen umfasst.
  9. Elektronische Vorrichtung nach Anspruch 7 oder 8, wobei das Halbleitermodul über der elektrisch isolierenden Schicht angeordnet ist, wobei der Träger der elektrisch isolierenden Schicht zugewandt ist.
  10. Elektronische Vorrichtung nach einem der vorhergehenden Ansprüche, wobei das Halbleitermodul einen Leistungshalbleiterchip umfasst.
  11. Elektronische Vorrichtung nach einem der vorhergehenden Ansprüche, wobei das Halbleitermodul ein Halbleiterpackage umfasst, das einen Halbleiterchip und ein Einkapselungsmaterial, das den Halbleiterchip zumindest teilweise einkapselt, umfasst.
  12. Elektronische Vorrichtung nach Anspruch 11, wobei das Halbleitermodul ferner eine erste elektrische Verdrahtungsschicht umfasst, die an einer Peripherie des Halbleiterpackage angeordnet ist und dazu ausgelegt ist, den Halbleiterchip mit der Außenseite des Halbleiterpackage elektrisch zu verbinden.
  13. Elektronische Vorrichtung nach einem der vorhergehenden Ansprüche, wobei eine erste Seite der Laminatschicht der isolierenden Schicht zugewandt ist und wobei eine zweite Seite der Laminatschicht, die der ersten Seite gegenüberliegt, und eine Seite des Halbleitermoduls koplanar sind.
  14. Elektronische Vorrichtung nach einem der vorhergehenden Ansprüche, wobei eine erste Seite der Laminatschicht der elektrisch isolierenden Schicht zugewandt ist und wobei eine zweite Seite der Laminatschicht, die der ersten Seite gegenüberliegt, eine zweite elektrische Verdrahtungsschicht umfasst.
  15. Elektronische Vorrichtung nach Anspruch 1, ferner umfassend: eine elektrische Komponente, die über der Laminatschicht angeordnet ist.
  16. Elektronische Vorrichtung nach Anspruch 15, wobei die elektrische Komponente eine diskrete Vorrichtung, eine passive Komponente und/oder einen Halbleiterchip umfasst.
  17. Elektronische Vorrichtung nach einem der vorhergehenden Ansprüche, wobei das Halbleitermodul ein Teil einer Halbbrücke, einer H-Brücke und/oder einer 3-Phasen-Brücke ist.
  18. Elektronische Vorrichtung nach einem der vorhergehenden Ansprüche, wobei die Laminatschicht ein Prepreg und eine Cu-Folie umfasst.
  19. Elektronische Vorrichtung, umfassend: ein Metallsubstrat; ein Halbleitermodul, das über dem Metallsubstrat angeordnet ist, wobei das Halbleitermodul eine erste Hauptfläche, die dem Metallsubstrat zugewandt ist, eine zweite Hauptfläche, die von dem Metallsubstrat abgewandt ist, und Seitenflächen, die sich von der ersten Hauptfläche zu der zweiten Hauptfläche erstrecken, umfasst; ein Laminat, das über dem Metallsubstrat angeordnet ist, wobei das Halbleitermodul in dem Laminat eingebettet ist, wobei die Seitenflächen des Halbleitermoduls durch das Laminat bedeckt sind und wobei das Laminat zwischen dem Metallsubstrat und der ersten Hauptfläche des Halbleitermoduls angeordnet ist und das Metallsubstrat von dem Halbleitermodul elektrisch isoliert; und eine elektrisch leitende Verdrahtungsschicht, die über dem Laminat angeordnet ist, wobei die Verdrahtungsschicht von dem Laminat freigelegt ist und eine elektrische Kopplung mit dem Halbleitermodul bereitstellt.
  20. Verfahren, umfassend: Bereitstellen eines Substrats, das eine Metallschicht umfasst; Anordnen einer elektrisch isolierenden Schicht über dem Substrat; Anordnen eines Halbleitermoduls über der elektrisch isolierenden Schicht; und Durchführen eines Laminierungsprozesses, wobei eine Laminatschicht über der elektrisch isolierenden Schicht ausgebildet wird, wobei das Halbleitermodul zumindest teilweise in der Laminatschicht eingebettet wird.
  21. Verfahren nach Anspruch 20, wobei das Anordnen der elektrisch isolierenden Schicht über dem Substrat einen Laminierungsprozess umfasst.
DE102015107109.6A 2015-05-07 2015-05-07 Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul Active DE102015107109B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102015107109.6A DE102015107109B4 (de) 2015-05-07 2015-05-07 Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul
US15/097,453 US9935027B2 (en) 2015-05-07 2016-04-13 Electronic device including a metal substrate and a semiconductor module embedded in a laminate
CN201610298383.4A CN106129018B (zh) 2015-05-07 2016-05-06 包括金属衬底和嵌入层合体的半导体模块的电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015107109.6A DE102015107109B4 (de) 2015-05-07 2015-05-07 Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul

Publications (2)

Publication Number Publication Date
DE102015107109A1 true DE102015107109A1 (de) 2016-11-10
DE102015107109B4 DE102015107109B4 (de) 2023-10-05

Family

ID=57179052

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015107109.6A Active DE102015107109B4 (de) 2015-05-07 2015-05-07 Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul

Country Status (3)

Country Link
US (1) US9935027B2 (de)
CN (1) CN106129018B (de)
DE (1) DE102015107109B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4187589A1 (de) * 2021-11-24 2023-05-31 SwissSEM Technologies AG Direktgekühltes leistungsmodul

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014118769B4 (de) * 2014-12-16 2017-11-23 Infineon Technologies Ag Drucksensor-Modul mit einem Sensor-Chip und passiven Bauelementen innerhalb eines gemeinsamen Gehäuses
FR3060255B1 (fr) * 2016-12-12 2019-07-19 Institut Vedecom Procede d’integration de puces de puissance parallelisable et modules electroniques de puissance
JP7001186B1 (ja) * 2021-03-18 2022-01-19 富士電機株式会社 半導体装置、半導体モジュール、車両、および、半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050230820A1 (en) * 2004-04-16 2005-10-20 Thomas Licht Power semiconductor arrangement
US20090236749A1 (en) * 2008-03-18 2009-09-24 Infineon Technologies Ag Electronic device and manufacturing thereof
DE102011088218A1 (de) * 2011-12-12 2013-06-13 Robert Bosch Gmbh Elektronisches Leistungsmodul mit thermischen Kopplungsschichten zu einem Entwärmungselement
US20140117565A1 (en) * 2009-12-01 2014-05-01 Infineon Technologies Ag Laminate electronic device
US20150054159A1 (en) * 2013-08-23 2015-02-26 Infineon Technologies Ag Semiconductor Module and a Method for Fabrication Thereof By Extended Embedding Technologies

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2455024A1 (en) * 2003-01-30 2004-07-30 Endicott Interconnect Technologies, Inc. Stacked chip electronic package having laminate carrier and method of making same
TWI290349B (en) * 2005-12-30 2007-11-21 Advanced Semiconductor Eng Thermally enhanced coreless thin substrate with an embedded chip and method for manufacturing the same
US8872328B2 (en) * 2012-12-19 2014-10-28 General Electric Company Integrated power module package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050230820A1 (en) * 2004-04-16 2005-10-20 Thomas Licht Power semiconductor arrangement
US20090236749A1 (en) * 2008-03-18 2009-09-24 Infineon Technologies Ag Electronic device and manufacturing thereof
US20140117565A1 (en) * 2009-12-01 2014-05-01 Infineon Technologies Ag Laminate electronic device
DE102011088218A1 (de) * 2011-12-12 2013-06-13 Robert Bosch Gmbh Elektronisches Leistungsmodul mit thermischen Kopplungsschichten zu einem Entwärmungselement
US20150054159A1 (en) * 2013-08-23 2015-02-26 Infineon Technologies Ag Semiconductor Module and a Method for Fabrication Thereof By Extended Embedding Technologies

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4187589A1 (de) * 2021-11-24 2023-05-31 SwissSEM Technologies AG Direktgekühltes leistungsmodul

Also Published As

Publication number Publication date
DE102015107109B4 (de) 2023-10-05
CN106129018A (zh) 2016-11-16
US9935027B2 (en) 2018-04-03
CN106129018B (zh) 2019-02-12
US20160329260A1 (en) 2016-11-10

Similar Documents

Publication Publication Date Title
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102014109981B4 (de) Chip-Package mit passiven Komponenten
DE102013103085B4 (de) Mehrfachchip-Leistungshalbleiterbauteil
DE102014115509B4 (de) Halbleiterbauelement und Verfahren zum Fertigen eines Halbleiterbauelements
DE102009059236B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102009044641B4 (de) Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung
DE102011000751B4 (de) Halbleiter-Bauelement mit einem einen Hohlraum aufweisenden Träger und Herstellungsverfahren
DE102012111788A1 (de) Vorrichtung mit zwei Leistungshalbleiterchips und Verfahren für ihre Herstellung
DE102008023127B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102012100243B4 (de) Anordnung mit drei Halbleiterchips und Herstellung einer solchen Anordnung
DE102014109909B4 (de) Chipbaugruppe mit eingebetteter passiver Komponente und Verfahren zur Herstellung
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE102012112769A1 (de) Modul mit einer diskreten Vorrichtung, die auf einem DCB-Substrat montiert ist
DE102014102006B4 (de) Halbleitermodul
DE102016109853A1 (de) Chipträger und Halbleitervorrichtung mit Umverteilungsstrukturen mit verbesserter thermischer und elektrischer Leistung
DE112008001657T5 (de) Integriertes Leistungsbauelementgehäuse und Modul mit zweiseitiger Kühlung und Verfahren zur Herstellung
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102015107445A1 (de) Package für elektronische Vorrichtungen mit Metallblöcken
DE10393437T5 (de) Halbleiterbauelementbaugruppe
DE102012110494A1 (de) Vorrichtung umfassend zwei Leistungshalbleiterchips und Herstellungsverfahren dafür
DE112006001663T5 (de) Halbleiterchip-Gehäuse und Verfahren zur Herstellung desselben
DE102009056787A1 (de) Power Quad Flat No-Lead-Halbleiter-Chip-Packages mit isolierter Wärmesenke für Hochspannungs-, Hochleistungsanwendungen, Systeme zum Verwenden dieser und Verfahren zum Herstellen dieser
DE102008039389A1 (de) Halbleiterbauelement
DE102009016649A1 (de) Halbleitervorrichtung und Verfahren mit einem ersten und zweiten Träger
DE102013103920B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung und Verfahren zum Verwenden eines B-Zustand härtbaren Polymers

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R082 Change of representative

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division