DE102011001556B4 - Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads - Google Patents

Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads Download PDF

Info

Publication number
DE102011001556B4
DE102011001556B4 DE102011001556.6A DE102011001556A DE102011001556B4 DE 102011001556 B4 DE102011001556 B4 DE 102011001556B4 DE 102011001556 A DE102011001556 A DE 102011001556A DE 102011001556 B4 DE102011001556 B4 DE 102011001556B4
Authority
DE
Germany
Prior art keywords
layer
metal
semiconductor chip
contact pads
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102011001556.6A
Other languages
English (en)
Other versions
DE102011001556A1 (de
Inventor
Georg Meyer-Berg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102011001556A1 publication Critical patent/DE102011001556A1/de
Application granted granted Critical
Publication of DE102011001556B4 publication Critical patent/DE102011001556B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08238—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08245—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H01L2224/80815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H01L2224/8082—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/8084—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Abstract

Verfahren, umfassend:Aufbringen einer dielektrischen Schicht (11) auf einem Träger (10);Strukturieren der dielektrischen Schicht (11), so dass Durchgangslöcher (31) für externe Kontaktpads (24) gebildet werden; Aufbringen einer planaren Metallschicht (12) auf der dielektrischen Schicht (11), wobei die Metallschicht (12) durch Laminieren einer Metallfolie (21) auf die mit den Durchgangslöchern (31) versehene dielektrische Schicht (11) aufgebracht wird;Platzieren eines ersten Halbleiterchips (13) auf der Metallschicht (12), so dass Kontaktpads (14) des ersten Halbleiterchips (13) der Metallschicht (12) zugewandt sind;Bedecken des ersten Halbleiterchips (13) mit einem Kapselungsmaterial (15); undEntfernen des Trägers (10).

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines gekapselten Halbleiterchips mit externen Kontaktpads.
  • Hersteller von Halbleiterbauelementen streben ständig danach, die Leistung ihrer Produkte zu erhöhen, und gleichzeitig ihre Herstellungskosten zu senken. Ein kostenintensiver Bereich bei der Herstellung von Halbleiterbauelementen ist das Kapseln der Halbleiterchips. Wie der Fachmann weiß, werden integrierte Schaltungen in Wafern hergestellt, die dann vereinzelt werden, um Halbleiterchips herzustellen. Ein oder mehrere Halbleiterchips werden in einem Baustein platziert, um sie vor Umgebungs- und physischen Beanspruchungen zu schützen. Zudem enthält der Baustein eine oder mehrere Metallschichten, um von außerhalb des Bauelements elektrischen Zugang zu den Halbleiterchips bereitzustellen.
  • US2010/0148360 A1 beschreibt eine Kapselung von Halbleiterchips. Bei der Herstellung wird zunächst auf einem Hilfsträger eine Metallschicht aufgebracht, auf der Halbleiterchips positioniert werden. Nach einer Kapselung wird der Hilfsträger entfernt, so dass die Metallschicht vollständig freiliegt. Die Metallschicht wird anschließend strukturiert.
  • DE 10 2009 012 524 A1 zeigt ebenfalls eine Kapselung von Halbleiterchips. Erst nach dem Entfernen eines Hilfsträgers wird eine Metallschicht aufgebracht.
  • US 2006/0208356 A1 beschreibt ebenfalls eine Kapselung von Halbleiterchips. Auf eine dielektrische Schicht mit Durchgangslöchern wird eine Keimschicht aufgebracht, die auch Seitenwände der Durchgangslöcher bedeckt. Ein anschließender Metallisierungsschritt füllt die Durchgangslöcher mit Metall.
  • Der Erfindung liegt die Aufgabe zugrunde, ein kostengünstiges Verfahren zur Kapselung von Halbleiterchips anzugeben. Ferner soll ein entsprechendes Bauelement mit einem gekapselten Halbleiterchip geschaffen werden.
  • Die der Erfindung zugrunde liegende Aufgabenstellung wird durch die Merkmale der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
  • Die beiliegenden Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
    • Die 1A-1F zeigen schematisch eine Querschnittsansicht einer Ausführungsform eines Verfahrens zum Herstellen eines Bauelements einschließlich Bereitstellen eines Trägers, Aufbringen einer dielektrischen Schicht, einer Metallschicht und eines Halbleiterchips auf den Träger und Entfernen des Trägers;
    • 2 zeigt schematisch eine Querschnittsansicht einer Ausführungsform eines Bauelements einschließlich einer externe Kontaktpads bildenden Keimschicht, einer auf der Keimschicht aufgebrachten Metallschicht und eines Halbleiterchips in Kontakt mit der Metallschicht;
    • 3A-3K zeigen schematisch eine Querschnittsansicht einer Ausführungsform eines Verfahrens zum Herstellen eines Bauelements einschließlich Bereitstellen eines Trägers, Aufbringen einer Keimschicht auf dem Träger, galvanisches Abscheiden einer Metallschicht auf der Keimschicht und Montieren eines Halbleiterchips auf der Metallschicht;
    • 4A-4H zeigen schematisch eine Querschnittsansicht einer Ausführungsform eines Verfahrens einschließlich Kapseln eines Halbleiterchips in einem Kapselungskörper, Herstellen von Vias in dem Kapselungskörper und Aufbringen einer Umverdrahtungsschicht auf dem Kapselungskörper;
    • 5 zeigt schematisch eine Querschnittsansicht einer Ausführungsform eines Systems mit einer Leiterplatte und einem auf der Leiterplatte montierten Bauelement; und
    • 6 zeigt schematisch eine Querschnittsansicht einer Ausführungsform eines Systems einschließlich zweier aufeinander gestapelter und auf einer Leiterplatte montierter Bauelemente.
  • Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist.
  • Die Ausdrücke „gekoppelt“ und/oder „elektrisch gekoppelt“ sollen, wie sie in dieser Anmeldung verwendet werden, nicht bedeuten, dass die Elemente direkt zusammengekoppelt sein müssen; dazwischenliegende Elemente können zwischen den „gekoppelten“ oder „elektrisch gekoppelten“ Elementen vorgesehen sein.
  • Halbleiterchips enthaltende Bauelemente werden im Folgenden beschrieben. Die Halbleiterchips können unterschiedlichen Typs sein, können durch verschiedene Technologien hergestellt sein und können beispielsweise integrierte elektrische, elektrooptische oder elektromechanische Schaltungen oder passive Elemente enthalten. Die integrierten Schaltungen können beispielsweise als integrierte Logikschaltungen, integrierte Analogschaltungen, integrierte Mischsignalschaltungen, integrierte Leistungsschaltungen, Speicherschaltungen oder integrierte passive Elemente ausgelegt sein. Weiterhin können die Halbleiterchips als sogenannte MEMS (mikroelektromechanische Systeme) konfiguriert sein und können mikromechanische Strukturen wie etwa Brücken, Membranen oder Zungenstrukturen enthalten. Die Halbleiterchips können als Sensoren oder Aktuatoren, beispielsweise Drucksensoren, Beschleunigungssensoren, Drehungssensoren, Mikrofone usw. konfiguriert sein. Die Halbleiterchips können als Antennen und/oder diskrete passive Elemente und/oder Chipstapel konfiguriert sein. Halbleiterchips, in die solche funktionalen Elemente eingebettet sind, enthalten im Allgemeinen Elektronikschaltungen, die dazu dienen, die funktionalen Elemente anzusteuern oder von den funktionalen Elementen generierte Signale weiter zu verarbeiten. Die Halbleiterchips brauchen nicht aus einem spezifischen Halbleitermaterial hergestellt zu sein, beispielsweise Si, SiC, SiGe, GaAs, und können weiterhin anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind, wie etwa beispielsweise diskrete passive Elemente, Antennen, Isolatoren, Kunststoffe oder Metalle.
  • Die Halbleiterchips können Kontaktpads (oder Elektroden oder Kontaktelemente oder Kontaktflächen) besitzen, die das Herstellen eines elektrischen Kontakts mit den in den Halbleiterchips enthaltenen integrierten Schaltungen gestatten. Die Kontaktpads können eine oder mehrere Metallschichten enthalten, die auf das Halbleitermaterial der Halbleiterchips aufgebracht werden. Die Metallschichten können mit einer beliebigen gewünschten geometrischen Gestalt und einer beliebigen gewünschten Materialzusammensetzung hergestellt werden. Die Metallschichten können beispielsweise in der Form einer einen Bereich bedeckenden Schicht ausgebildet sein. Als das Material kann jedes gewünschte Metall oder jede gewünschte Metalllegierung verwendet werden, beispielsweise Aluminium, Titan, Gold, Silber, Kupfer, Palladium, Platin, Nickel, Chrom oder Nickel-Vanadium. Die Metallschichten brauchen nicht homogen oder nur aus einem Material hergestellt zu sein, das heißt, verschiedene Zusammensetzungen und Konzentrationen der in den Metallschichten enthaltenen Materialien sind möglich. Die Kontaktpads können sich auf den aktiven Hauptflächen der Halbleiterchips oder auf anderen Flächen der Halbleiterchips befinden.
  • Eine oder mehrere Metallschichten mit der Gestalt von Leiterlinien (oder Leiterbahnen) können bereitgestellt werden und können elektrisch an den Halbleiterchip gekoppelt sein. Die Metallschichten können beispielsweise verwendet werden, um eine Umverdrahtungsschicht herzustellen. Die Leiterlinien können als Verdrahtungsschichten verwendet werden, um von außerhalb des Bauelements einen elektrischen Kontakt mit den Halbleiterchips herzustellen und/oder einen elektrischen Kontakt mit anderen Halbleiterchips und/oder in dem Bauelement enthaltenen Komponenten herzustellen. Die Leiterlinien können die Kontaktpads der Halbleiterchips an die externen Kontaktpads koppeln. Die Leiterlinien können mit einer beliebigen gewünschten geometrischen Gestalt und einer beliebigen gewünschten Materialzusammensetzung hergestellt werden. Als das Material kann jedes gewünschte Metall verwendet werden, beispielsweise Aluminium, Nickel, Palladium, Silber, Zinn, Gold oder Kupfer, oder es können Metalllegierungen verwendet werden. Die Leiterlinien brauchen nicht homogen oder nur aus einem Material hergestellt zu sein, das heißt, verschiedene Zusammensetzungen und Konzentrationen der in den Leiterlinien enthaltenen Materialien sind möglich. Weiterhin können die Leiterlinien über oder unter oder zwischen elektrisch isolierenden Schichten angeordnet sein.
  • Die unten beschriebenen Bauelemente enthalten externe Kontaktpads (oder externe Kontaktelemente), die von beliebiger Gestalt und Größe sein können. Die externen Kontaktpads können von außerhalb der Bauelemente zugänglich sein und können somit das Herstellen eines elektrischen Kontakts mit den Halbleiterchips von außerhalb der Bauelemente gestatten. Weiterhin können die externen Kontaktpads wärmeleitend sein und können als Kühlkörper zum Ableiten der von den Halbleiterchips generierten Wärme dienen. Die externen Kontaktpads können aus einem beliebigen gewünschten elektrisch leitenden Material bestehen, beispielsweise einem Metall wie etwa Kupfer, Aluminium oder Gold, einer Metalllegierung oder einem elektrisch leitenden organischen Material. Die externen Kontaktpads können durch Abschnitte der Metallschichten gebildet werden. Lötmaterial wie etwa Lötkugeln oder Löthöcker können auf den externen Kontaktpads abgeschieden werden.
  • Die Halbleiterchips oder mindestens Teile der Halbleiterchips können mit einem Kapselungsmaterial bedeckt sein, das elektrisch isolieren kann und das einen Kapselungskörper bilden kann. Das Kapselungsmaterial kann ein beliebiges entsprechendes duroplastisches, thermoplastisches oder wärmehärtendes Material oder Laminat (Prepreg) sein und kann Füllmaterialien enthalten. Es können verschiedene Techniken eingesetzt werden, um die Halbleiterchips mit dem Kapselungsmaterial zu kapseln, beispielsweise Formpressen, Spritzgießen, Pulversintern, Flüssigmolden oder Laminierung. Es können Hitze und/oder Druck eingesetzt werden, um das Kapselungsmaterial aufzubringen.
  • Das Kapselungsmaterial kann verwendet werden, um Packages (Kapselungen) vom Fan-Out-Typ herzustellen. Bei einem Package vom Fan-Out-Typ.befinden sich mindestens einige der externen Kontaktpads und/oder Leiterlinien, die den Halbleiterchip mit den externen Kontaktpads verbinden, seitlich außerhalb des Umrisses des Halbleiterchips oder schneiden mindestens den Umriss des Halbleiterchips. Bei Packages vom Fan-Out-Typ wird somit ein peripher äußerer Teil des Package des Halbleiterchips in der Regel (zusätzlich) dazu verwendet, das Package elektrisch mit externen Anwendungen wie etwa Anwendungsplatinen usw. zu verbinden. Dieser äußere Teil des Package, der den Halbleiterchip umgibt, vergrößert effektiv den Kontaktbereich des Package in Relation zu der Bodenfläche des Halbleiterchips, was zu gelockerteren Beschränkungen hinsichtlich der Packagepadgröße und der Teilung bezüglich der späteren Verarbeitung führt, zum Beispiel Montage auf dem zweiten Level.
  • 1A-1F zeigen schematisch ein Verfahren zum Herstellen eines Bauelements 100. Ein Querschnitt des durch das Verfahren erhaltenen Bauelements 100 ist in 1F gezeigt. Wie in 1A gezeigt, wird ein Träger 10 bereitgestellt. Eine dielektrische Schicht 11 wird auf den Träger 10 aufgebracht, wie in 1B gezeigt. Eine Metallschicht 12 wird auf die dielektrische Schicht 11 aufgebracht, wie in 1C gezeigt. 1D zeigt, dass ein Halbleiterchip 13 auf der Metallschicht 12 platziert wird. Der Halbleiterchip 13 weist Kontaktpads 14 auf, die der Metallschicht 12 zugewandt sind, wenn der Halbleiterchip 13 auf der Metallschicht 12 platziert wird. Der Halbleiterchip 13 wird dann mit einem Kapselungsmaterial 15 bedeckt, wie in 1E gezeigt. Danach wird der Träger 10 entfernt, wie in 1F gezeigt.
  • 2 zeigt schematisch ein Bauelement 200 im Querschnitt. Das Bauelement 200 enthält eine Keimschicht 21 (englisch: seed layer) mit einer ersten Fläche 22 und einer zweiten Fläche 23 gegenüber der ersten Fläche 22. Abschnitte der ersten Fläche 22 der Keimschicht 21 bilden externe Kontaktpads 24. Eine galvanisch aufgewachsene Metallschicht 20 wird auf der zweiten Fläche 23 der Keimschicht 21 aufgebracht. Das Bauelement 200 enthält weiterhin einen Halbleiterchip 13 mit Kontaktpads 14. Die Kontaktpads 14 stehen in Kontakt mit der galvanisch aufgewachsenen Metallschicht 20. Der Halbleiterchip 13 kann mit einem Kapselungsmaterial 15 bedeckt werden, wodurch ein Kapselungskörper ausgebildet wird.
  • Die 3A-3K zeigen schematisch ein Verfahren zum Herstellen eines Bauelements 300, von dem ein Querschnitt in 3K gezeigt ist. Das in 3A-3K gezeigte Verfahren ist eine Implementierung des in 1A-1F gezeigten Verfahrens. Die Einzelheiten des Produktionsverfahrens, die unten beschrieben sind, können deshalb gleichermaßen auf das Verfahren von 1A-1F angewendet werden. Weiterhin ist das Bauelement 300 eine Implementierung des in 2 gezeigten Bauelements 200. Die Einzelheiten des Bauelements 300, die unten beschrieben sind, können deshalb gleichermaßen auf das Bauelement 200 angewendet werden.
  • 3A zeigt schematisch einen Träger 10, der eine aus einem starren Material hergestellte Platte sein kann, beispielsweise ein Metall wie etwa Nickel, Stahl oder rostfreier Stahl, Laminat, Film oder ein Materialstapel. Der Träger 10 kann mindestens eine ebene Fläche aufweisen, auf der Komponenten des Bauelements 300 platziert werden können. Die Gestalt des Trägers 10 ist nicht auf irgendeine geometrische Gestalt beschränkt, beispielsweise kann der Träger 10 rund oder quadratisch sein. Der Träger 10 kann eine beliebige angemessene Größe aufweisen.
  • Ein Klebeband 30, beispielsweise ein doppelseitiges Klebeband, kann auf den Träger 10 laminiert werden. Die Funktion des Klebebands 30 besteht darin, eine lösbare Fixierung der auf dem Träger 10 platzierten Komponenten während nachfolgender Verarbeitungsschritte bereitzustellen. Anstelle des Klebebands 30 können beliebige andere geeignete Mittel verwendet werden, die der gleichen Funktion dienen. Zu diesem Zweck kann der Träger 10 eine bestimmte Beschichtung aufweisen, beispielsweise eine Gold- oder Teflonbeschichtung, die das Lösen des Trägers 10 von den Komponenten gestattet, die auf dem Träger 10 platziert sind.
  • 3B zeigt schematisch eine dielektrische Schicht 11, die auf dem Klebeband 30 abgeschieden ist. Die dielektrische Schicht 11 kann auf verschiedene Weisen hergestellt werden. Beispielsweise kann die dielektrische Schicht 11 aus einer Gasphase oder aus einer Lösung abgeschieden werden oder kann auf den Träger 10 gedruckt oder laminiert werden. Weiterhin können Dünnschichttechnologieverfahren oder ein standardmäßiger PCB-Industrieprozessfluss für das Aufbringen der dielektrischen Schicht 11 verwendet werden. Die dielektrische Schicht 11 kann aus einem Polymer wie etwa Parylen, Fotolackmaterial, Imid, Epoxid, Epoxidharz, Duroplast, Silikon, Siliziumnitrid oder einem anorganischen keramikartigen Material wie etwa Silikon-Kohlenstoff-Verbindungen hergestellt sein. Die Dicke der dielektrischen Schicht 11 kann bis zu 10 µm betragen oder noch höher liegen.
  • Die dielektrische Schicht 11 kann Durchgangslöcher 31 aufweisen, die rund oder quadratisch sein können oder eine beliebige andere Geometrie aufweisen können. Ein Durchmesser d1 der Durchgangslöcher 31 kann im Bereich von 100 bis 400 µm liegen oder kann auch außerhalb dieses Bereichs liegen. Die Durchgangslöcher 31 in der dielektrischen Schicht 11 können beispielsweise unter Einsatz fotolithografischer Verfahren und/oder Ätzverfahren nach der Abscheidung der dielektrischen Schicht 11 hergestellt werden. Gemäß einer Ausführungsform enthält die dielektrische Schicht 11 bereits die Durchgangslöcher 31, wenn die dielektrische Schicht 11 abgeschieden wird. In diesem Fall kann die dielektrische Schicht 11 unter Verwendung von Laminierung, Drucken oder einer beliebigen anderen angemessenen Technik abgeschieden werden.
  • 3C zeigt schematisch eine Keimschicht 21, die über der dielektrischen Schicht 11 platziert ist. Die Keimschicht 21 kann beispielsweise eine Metallfolie sein, die aus beispielsweise Kupfer, Platin, Palladium oder Titan oder irgendeinem anderen geeigneten Metall oder irgendeiner anderen geeigneten Metalllegierung hergestellt ist. Eine Dicke d2 der Keimschicht 21 kann im Bereich von 500 nm bis 3 µm oder sogar außerhalb dieses Bereichs liegen. Die Keimschicht 21 kann abgeschieden werden, indem die Metallfolie unter Verwendung von Hitze und/oder Druck auf die dielektrische Schicht 11 laminiert wird.
  • Die Keimschicht 21 weist eine erste Fläche 22 auf, die der dielektrischen Schicht 11 zugewandt ist, und eine zweite Fläche 23 gegenüber der ersten Fläche 22. Beide Flächen 22 und 23 der Keimschicht 21 können im Wesentlichen planar sein. Die Dicke der Keimschicht 21 kann vergrößert werden, indem beispielsweise durch galvanische Abscheidung eine Metallschicht auf der zweiten Fläche 23 der Keimschicht 21 abgeschieden wird. Zu diesem Zweck kann ein Galvanoresist auf der zweiten Fläche 23 der Keimschicht 21 abgeschieden werden.
  • 3D zeigt schematisch eine Fotolackschicht 32, die auf die zweite Fläche 23 der Keimschicht 21 gedruckt, elektrisch abgeschieden oder aufgeschleudert werden kann. Durch Exposition zu Licht mit einer geeigneten Wellenlänge durch eine Maske und nachfolgende Entwicklung oder Lasereinwirkung werden in der Fotolackschicht 32 Vertiefungen 33 ausgebildet.
  • 3E zeigt schematisch eine Metallschicht 20, die galvanisch aufgewachsen wird und die Abschnitte der Keimschicht 21 verstärkt, die durch die Vertiefungen 33 in der Fotolackschicht 32 exponiert sind. Als Material für die Metallschicht 20 können Kupfer oder andere Metalle oder Metalllegierungen verwendet werden. Während der galvanischen Abscheidung des Metallmaterials kann die Keimschicht 21 als Elektrode verwendet werden. Eine Dicke d3 der Metallschicht 20 kann über 3 µm liegen.
  • 3F zeigt schematisch, dass nach dem Plattieren der Metallschicht 20 die Fotolackschicht 32 durch Einsatz eines entsprechenden Lösemittels abgelöst wird. Die nun exponierten Abschnitte der Keimschicht 21, die nicht mit der Metallschicht 20 bedeckt worden sind, können durch einen kurzen Ätzschritt entfernt werden, wodurch eine strukturierte Metallschicht 12 hergestellt wird, wie in 3F gezeigt.
  • In einer Richtung parallel zu der Hauptfläche des Trägers 10 besteht die strukturierte Metallschicht 12 aus getrennten Leiterlinien, und in einer Richtung orthogonal zu der Hauptfläche des Trägers 10 besteht die strukturierte Metallschicht 12 aus der Keimschicht 21, die direkt an der dielektrischen Schicht 11 angebracht ist, und der galvanisch aufgewachsenen Metallschicht 20, die direkt an der Keimschicht 21 angebracht ist. Die Metallschicht 12 weist eine Dicke d4 auf, die üblicherweise über 3 µm und insbesondere über 6 µm beträgt.
  • Gemäß einer Ausführungsform besteht die Metallschicht 12 aus nur einer Metallschicht (nicht gezeigt). Bei dieser Ausführungsform kann die Metallschicht 12 als eine Folie mit einer Dicke d4 auf die dielektrische Schicht 11 laminiert werden. Danach kann die Metallschicht 12 unter Verwendung von fotolithografischen und Ätzverfahren oder anderen angemessenen Techniken strukturiert werden.
  • 3G zeigt schematisch einen ersten Halbleiterchip 13 und einen zweiten Halbleiterchip 40, die auf der oberen Fläche der galvanisch aufgewachsenen Metallschicht 20 montiert sind. Der erste Halbleiterchip 13 weist auf einer ersten Hauptfläche 41 des ersten Halbleiterchips 13 angeordnete Kontaktpads 14 auf. Der zweite Halbleiterchip 40 weist auf einer ersten Hauptfläche 43 des zweiten Halbleiterchips 40 angeordnete Kontaktpads 42 auf. Die ersten Hauptflächen 41, 43 sind der Metallschicht 20 zugewandt, und die Kontaktpads 14, 42 können elektrisch an eine jeweilige der Leiterlinien der Metallschicht 20 gekoppelt sein.
  • Wenngleich in 3G nur zwei Halbleiterchips 13, 40 gezeigt sind, kann auf der Metallschicht 20 eine beliebige Anzahl von Halbleiterchips montiert werden. Beispielsweise können mehr als 50 oder 500 oder 1000 Halbleiterchips auf dem Träger 10 platziert werden. Die Halbleiterchips können beispielsweise in einem Array angeordnet werden. Die Halbleiterchips werden mit einem größeren Abstand als dem, in dem sie sich in dem Wafer-Verbund befanden, auf dem Träger 10 umgesetzt. Die Halbleiterchips können auf dem gleichen Halbleiter-Wafer hergestellt worden sein, können aber alternativ auf anderen Halbleiter-Wafern hergestellt worden sein. Weiterhin können die Halbleiterchips physisch identisch sein, können aber auch verschiedene integrierte Schaltungen enthalten und/oder andere Komponenten darstellen.
  • Die elektrische Verbindung zwischen den Kontaktpads 14, 42 der Halbleiterchips 13, 40 und der Metallschicht 20 kann beispielsweise durch Aufschmelzlöten, Vakuumlöten, Diffusionslöten, Sintern, adhäsives Bonden mit Hilfe eines elektrisch leitenden Klebers oder andere angemessene Techniken hergestellt werden.
  • Im Fall eines Lötprozesses können Lötabscheidungen auf den Kontaktpads 14, 42 der Halbleiterchips 13, 40 platziert werden, bevor die Halbleiterchips 13, 40 auf der Metallschicht 20 platziert werden. Alternativ können die Lötabscheidungen auf der Metallschicht 20 platziert werden. Falls die Halbleiterchips 13, 40 adhäsiv an die Metallschicht 20 gebondet werden, ist es möglich, leitende Kleber zu verwenden, die auf Epoxidharzen basieren können und mit Gold, Silber, Nickel oder Kupfer angereichert sein können, um die elektrische Leitfähigkeit herzustellen. Als eine weitere Alternative kann eine Paste, die Metallpartikel (Nanopartikel) enthält, auf den Kontaktpads 14, 42 abgeschieden werden. Die Metallpartikel können beispielsweise aus einem Metall wie etwa Silber, Gold, Kupfer, Zinn oder Nickel bestehen. Mindestens ein Bruchteil der Metallpartikel können Durchmesser von unter 100 nm oder 50 nm oder 10 nm aufweisen. Die Metallpartikel können auf eine Temperatur unter der Schmelztemperatur des Metalls erhitzt werden, aus dem sie bestehen. Die Temperatur kann hoch genug sein, um einen Sinterprozess zu initiieren, wodurch zwischen den Kontaktpads 14, 42 und der Metallschicht 20 eine gesinterte Schicht entsteht. Die Schicht aus den gesinterten Metallpartikeln liefert dann eine elektrische Kopplung zwischen den Kontaktpads 14, 42 und der Metallschicht 20.
  • 3H zeigt schematisch ein Kapselungsmaterial 15, das zum Kapseln der Halbleiterchips 13, 40 verwendet wird. Bei der in 3H gezeigten Ausführungsform besitzt das Kapselungsmaterial 15 die Gestalt einer aus einem elektrisch isolierenden Polymermaterial hergestellten Lage. Das Polymermaterial kann beispielsweise ein Prepreg sein (abgekürzt für vorimprägnierte Fasern), dies ist eine Kombination aus einer Fasermatte, beispielsweise Glas- oder Kohlenstofffasern, und einem Harz, beispielsweise einem duroplastischen Material. Prepreg-Materialien werden üblicherweise zum Herstellen von PCBs (gedruckten Leiterplatten) verwendet. Zu wohlbekannten Prepreg-Materialien, die in der PCB-Industrie verwendet werden und die hier als das Polymermaterial verwendet werden können, zählen: FR-2, FR-3, FR-4, FR-5, FR-6, G-10, CEM-1, CEM-2, CEM-3, CEM-4 und CEM-5.
  • Das Kapselungsmaterial 15 mit der Gestalt einer Lage, wie in 3H gezeigt, kann Durchgangslöcher 44 besitzen. Das Kapselungsmaterial 15 wird derart über dem Träger 10 platziert, dass die Halbleiterchips 13, 40 in den Durchgangslöchern 44 des Kapselungsmaterials 15 angeordnet sind. Das Kapselungsmaterial 15 kann durch Einwirken von Hitze und Druck für eine geeignete Zeit auf die darunter liegende Struktur laminiert werden.
  • 3I zeigt schematisch das Kapselungsmaterial 15, nachdem es auf den Träger 10 laminiert worden ist, um einen Kapselungskörper auszubilden. Das Kapselungsmaterial 15 bedeckt möglicherweise nicht nur Seitenflächen 45, 46 der Halbleiterchips 13, 40 sondern auch zweite Hauptflächen 47, 48 der Halbleiterchips 13, 40. Die zweiten Hauptflächen 47, 48 befinden sich gegenüber den ersten Hauptflächen 41 bzw. 43.
  • Gemäß einer Ausführungsform ist das Kapselungsmaterial 15 ein duroplastisches oder wärmehärtendes Formmaterial. In diesem Fall kann das Kapselungsmaterial 15 auf einem Epoxidmaterial basieren und kann ein Füllmaterial enthalten, das aus kleinen Partikeln aus Glas (SiO2) oder anderen, elektrisch isolierenden mineralischen Füllmaterialien wie Al2O3 oder organischen Füllmaterialien besteht. Das Formmaterial kann beispielsweise durch Formpressen, Spritzgießen, Granulatformen, Pulversintern oder Flüssigmolden aufgebracht werden.
  • 3J zeigt schematisch, dass die in das Kapselungsmaterial 15 gekapselten Halbleiterchips 13, 40 von dem Träger 10 gelöst werden. Zu diesem Zweck kann das Klebeband 30 Thermo-Release-Eigenschaften aufweisen, die das Entfernen des Klebebands 30 und des Trägers 10 während einer Wärmebehandlung gestatten. Das Entfernen des Klebebands 30 und des Trägers 10 von der dielektrischen Schicht 11 wird bei einer entsprechenden Temperatur ausgeführt, die von den Thermo-Release-Eigenschaften des Klebebands 30 abhängt und üblicherweise über 150 °C liegt. Durch das Entfernen des Trägers 10 und des Klebebands 30 wird ein Werkstück 50 erhalten.
  • 3K zeigt schematisch, dass die Bauelemente 300 voneinander getrennt werden, indem das Werkstück 50 zerlegt wird. Das Zerlegen des Werkstücks 50 kann beispielsweise durch Verwenden von Sägen, Schneiden, Fräsen, Ätzen oder einem Laserstrahl durchgeführt werden.
  • Diejenigen Abschnitte der ersten Fläche 22 der Keimschicht 21, die durch die Durchgangslöcher 31 in der dielektrischen Schicht 11 exponiert sind, bilden externe Kontaktpads 24 der Bauelemente 300. Die externen Kontaktpads 24 sind elektrisch an die Kontaktpads 14, 42 der Halbleiterchips 13, 40 über die Keimschicht und die galvanisch aufgewachsene Metallschicht 20 gekoppelt. Somit gestatten die externen Kontaktpads 24 das elektrische Kontaktieren der integrierten Schaltungen, die in die Halbleiterchips 13, 40 integriert sind. Die dielektrische Schicht 11 hat die Funktion einer Lötstoppschicht.
  • Die durch das oben beschriebene Verfahren hergestellten Bauelemente 300 können Packages vom Fan-Out-Typ sein. Das Kapselungsmaterial 15 gestattet, dass die durch die Keimschicht 21 und die Metallschicht 20 ausgebildete Umverdrahtungsschicht sich über den Umriss der Halbleiterchips 13, 40 erstreckt. Die externen Kontaktpads 24 brauchen deshalb nicht innerhalb des Umrisses der Halbleiterchips 13, 40 angeordnet zu sein, sondern können über einen größeren Bereich verteilt sein. Der vergrößerte Bereich, der für die Anordnung der externen Kontaktpads 24 infolge des Kapselungskörpers 15 zur Verfügung steht, bedeutet, dass die externen Kontaktpads 24 nicht nur in einer größeren Distanz voneinander angeordnet sein können, sondern dass die größte Anzahl externer Kontaktpads 24, die dort angeordnet werden kann, gleichermaßen im Vergleich zu der Situation vergrößert ist, wenn alle externen Kontaktpads 24 innerhalb des Umrisses der Halbleiterchips 13, 40 angeordnet sind.
  • Das oben beschriebene Herstellungsverfahren, wo die Halbleiterchips 13, 40 auf die Umverdrahtungsschicht aufgebracht werden (anstatt die Umverdrahtungsschicht auf den Halbleiterchips anzubringen) gestattet es, Leiterlinien mit reduzierten seitlichen Abmessungen zu verwenden. Beispielsweise können die Breiten der aus der strukturierten Keimschicht 21 und der Metallschicht 20 ausgebildeten Leiterlinien sowie die Abstände zwischen benachbarten Leiterlinien nur bis zu 1 µm betragen. Der Grund dafür ist, dass die Halbleiterchips 13, 40 auf der Umverdrahtungsschicht montiert werden, bevor die Halbleiterchips 13, 40 mit dem Kapselungsmaterial 15 bedeckt werden. Falls die Halbleiterchips 13, 40 mit dem Kapselungsmaterial 15 bedeckt werden, bevor die Umverdrahtungsschicht hergestellt wird, würden die Halbleiterchips 13, 40 während des Kapselungsprozesses seitlich verschoben werden, was eine größere Breite der Leiterlinien und größere Abstände zwischen benachbarten Leiterlinien erfordern würde.
  • Für einen Fachmann ist es offensichtlich, dass die in 3K gezeigten Bauelemente 300 und deren Herstellung wie oben beschrieben nur ein Ausführungsbeispiel sein sollen und viele Variationen möglich sind. Jedes der oben beschriebenen Bauelemente 300 enthält einen einzigen Halbleiterchip. Alternativ können zwei oder mehr Halbleiterchips oder passive Elemente unterschiedlichen Typs in dem gleichen Bauelement 300 enthalten sein. Die Halbleiterchips und passiven Elemente können hinsichtlich Funktion, Größe, Herstellungstechnologie usw. differieren. Weiterhin enthält die Umverdrahtungsschicht der Bauelemente 300 nur eine Schicht von Leiterbahnen. Alternativ können zwei oder mehr Schichten von Leiterbahnen bereitgestellt werden. Diese Schichten können aufeinander gestapelt werden und dieleketrische Schichten können zwischen benachbarten Schichten von Leiterbahnen angeordnet werden.
  • Gemäß einer Ausführungsform ist die dielektrische Schicht 11 nicht strukturiert, wenn sie auf dem Träger 10 abgeschieden wird (siehe 3B). Stattdessen besitzt die dielektrische Schicht 11 eine im Wesentlichen planare obere Fläche. Die Metallschicht 12, die beispielsweise aus der Keimschicht 21 und der galvanisch aufgewachsenen Metallschicht 20 oder alternativ einer einzelnen Metallschicht bestehen kann, wird dann auf die im Wesentlichen planare obere Oberfläche der dielektrischen Schicht 11 aufgebracht und strukturiert. Bei dieser Ausführungsform werden die Durchgangslöcher 31 mit dem Durchmesser d1 in der dielektrischen Schicht 11 ausgebildet, nachdem der Träger 10 entfernt worden ist (siehe 3J). Die Durchgangslöcher 31 können mit einem Laserstrahl hergestellt werden.
  • Die 4A-4H zeigen schematisch ein Verfahren zum Herstellen eines Bauelements 400, von dem ein Querschnitt in 4H gezeigt ist. Das in den 4A-4H gezeigte Verfahren ist eine Variation des in den 3A-3K gezeigten Verfahrens. Viele der Herstellungsschritte des unten vorgelegten Verfahrens sind ähnlich oder identisch mit den oben beschriebenen Herstellungsschritten. Deshalb wird nachfolgend, wo angebracht, auf die Beschreibung des Verfahrens der 3A-3K Bezug genommen.
  • 4A zeigt schematisch das Werkstück 50 von 3J. Die Herstellung des Werkstücks 50 kann identisch oder ähnlich den oben beschriebenen, und in 3A-3J gezeigten Herstellungsschritten sein.
  • 4B zeigt schematisch Durchgangslöcher 51, die in dem Kapselungsmaterial 15 ausgebildet sind. Die Durchgangslöcher 51 erstrecken sich von der oberen Fläche zu der unteren Fläche des Kapselungsmaterials 15 und exponieren Abschnitte der oberen Fläche der galvanisch aufgewachsenen Metallschicht 20. Die Durchgangslöcher 51 können mit einem Laserstrahl, einem Ätzverfahren oder irgendeinem anderen angemessenen Verfahren gebohrt werden.
  • 4C zeigt schematisch eine Keimschicht 52, die auf der oberen Fläche des Kapselungsmaterials 15 und den Wänden der Durchgangslöcher 51 abgeschieden ist. Die Keimschicht 52 kann aus Platin, Palladium, Titan, Kupfer oder irgendeinem anderen angemessenen Metall oder irgendeiner anderen angemessenen Metalllegierung bestehen und kann durch stromlose Abscheidung, Sputtern, Aufdampfen oder irgendeine andere angemessene Technik abgeschieden werden. Die Keimschicht 52 kann eine Dicke d5 in dem Bereich von 50 nm bis mehrere 100 nm aufweisen.
  • 4D zeigt schematisch eine Fotolackschicht 53, die auf die Keimschicht 52 gedruckt, elektrisch abgeschieden oder aufgeschleudert werden kann. Durch Exposition zu Licht mit einer geeigneten Wellenlänge durch eine Maske und nachfolgende Entwicklung oder Lasereinwirkung werden Vertiefungen in der Fotolackschicht 53 ausgebildet, die Abschnitte der Keimschicht 52 exponiert.
  • 4E zeigt schematisch ein Metallmaterial 54, das galvanisch abgeschieden ist und die Abschnitte der Keimschicht 52 verstärkt, die durch die Vertiefungen in der Fotolackschicht 53 exponiert sind. Kupfer oder andere Metalle oder Metalllegierungen können als das Metallmaterial 54 verwendet werden. Während der galvanischen Abscheidung des Metallmaterials 54 kann die Keimschicht 52 als Elektrode verwendet werden. Das Metallmaterial 54 kann bis zu einer gewünschten Höhe plattiert werden. Die aus dem Metallmaterial 54 ausgebildete Schicht kann eine Dicke d6 von über 3 µm aufweisen. Bei einer Ausführungsform bedecken die Keimschicht 52 und das Metallmaterial 54 nur die Wände der Durchgangslöcher 51 in dem Kapselungsmaterial 15, so dass Abschnitte der Durchgangslöcher 51 ungefüllt bleiben. Gemäß einer weiteren Ausführungsform füllen die Keimschicht 52 und das Metallmaterial 54 ganz die Durchgangslöcher 51. Die Keimschicht 52 und das in den Durchgangslöchern 51 abgeschiedene Metallmaterial 54 bilden elektrisch leitende Vias in dem Kapselungskörper 15.
  • 4F zeigt schematisch, dass nach dem Plattieren des Metallmaterials 54 die Fotolackschicht 53 unter Verwendung eines entsprechenden Lösemittels abgelöst wird. Die nun exponierten Abschnitte der Keimschicht 52, die nicht mit dem Metallmaterial 54 bedeckt worden sind, können durch einen kurzen Ätzschritt entfernt werden, wodurch eine strukturierte Metallschicht erzeugt wird, wie in 4F gezeigt.
  • 4G zeigt schematisch eine dielektrische Schicht 55, die auf dem Metallmaterial 54 und den exponierten Abschnitten des Kapselungsmaterials 15 abgeschieden ist. Die dielektrische Schicht 55 kann auf unterschiedliche Weisen hergestellt werden. Beispielsweise kann die dielektrische Schicht 55 aus einer Gasphase oder einer Lösung abgeschieden oder kann auf die darunter liegende Struktur gedruckt oder laminiert werden. Weiterhin können Dünnschichttechnologieverfahren oder ein standardmäßiger PCB-Industrieprozessfluss für das Aufbringen der dielektrischen Schicht 55 verwendet werden. Die dielektrische Schicht 55 kann aus einem Polymer wie etwa Parylen, Fotolackmaterial, Imid, Epoxid, Epoxidharz, Duroplast, Silikon, Siliziumnitrid oder einem anorganischen keramikartigen Material wie etwa Silikon-Kohlenstoff-Verbindungen hergestellt sein. Die Dicke der dielektrischen Schicht 55 kann bis zu 10 µm betragen oder noch höher liegen.
  • Die dielektrische Schicht 55 kann Durchgangslöcher 56 aufweisen, die rund oder quadratisch sein können oder eine beliebige andere Geometrie aufweisen können. Ein Durchmesser d7 der Durchgangslöcher 56 kann im Bereich von 100 bis 400 µm liegen oder kann auch außerhalb dieses Bereichs liegen. Die Durchgangslöcher 56 in der dielektrischen Schicht 55 können beispielsweise unter Einsatz fotolithografischer Verfahren und/oder Ätzverfahren nach der Abscheidung der dielektrischen Schicht 55 hergestellt werden. Gemäß einer Ausführungsform enthält die dielektrische Schicht 55 bereits die Durchgangslöcher 56, wenn die dielektrische Schicht 55 abgeschieden wird. In diesem Fall kann die dielektrische Schicht 55 unter Verwendung von Laminierung, Drucken oder einer beliebigen anderen angemessenen Technik abgeschieden werden. Durch die in 4A-4G dargestellten Prozessschritte wird ein Werkstück 60 erhalten.
  • 4H zeigt schematisch, dass die Bauelemente 400 voneinander getrennt werden, indem das Werkstück 60 zerlegt wird. Das Zerlegen des Werkstücks 60 kann beispielsweise durch Verwenden von Sägen, Schneiden, Fräsen, Ätzen oder einem Laserstrahl durchgeführt werden.
  • Diejenigen Abschnitte der ersten Fläche 22 der Keimschicht 21, die durch die Durchgangslöcher 31 in der dielektrischen Schicht 11 exponiert sind, bilden die externen Kontaktpads 24 der Bauelemente 400. Die externen Kontaktpads 24 sind elektrisch an die Kontaktpads 14, 42 der Halbleiterchips 13, 40 über die Keimschicht 21 und die galvanisch aufgewachsene Metallschicht 20 gekoppelt. Somit gestatten die externen Kontaktpads 24 das elektrische Zugreifen auf die integrierten Schaltungen, die in die Halbleiterchips 13, 40 integriert sind. Die dielektrische Schicht 11 hat die Funktion einer Lötstoppschicht.
  • Die Abschnitte der oberen Fläche der Metallschicht 54, die durch die Durchgangslöcher 56 in der dielektrischen Schicht 55 exponiert sind, bilden externe Kontaktpads 57 der Bauelemente 400. Die externen Kontaktpads 57 sind über die Metallschichten 20, 54 und die Keimschichten 21, 52 elektrisch an die Kontaktpads 14, 42 der Halbleiterchips 13, 40 gekoppelt. Somit gestatten die externen Kontaktpads 57 den elektrischen Zugriff auf die integrierten Schaltungen, die in die Halbleiterchips 13, 40 integriert sind. Die dielektrische Schicht 55 hat die Funktion einer Lötstoppschicht.
  • 5 zeigt schematisch ein System 500, das das auf einer Leiterplatte 70, beispielsweise einer PCB, montierte Bauelement 300 enthält. Die Leiterplatte 70 kann Kontaktpads 71 aufweisen, und das Bauelement 300 kann mit Hilfe von Lötkugeln 72 an die Kontaktpads 71 gelötet sein.
  • 6 zeigt schematisch ein System 600, das das auf einer Leiterplatte 73, beispielsweise einer PCB, montierte Bauelement 400 enthält. Die Leiterplatte 73 kann Kontaktpads 74 aufweisen, und das Bauelement 400 kann mit Hilfe von Lötkugeln 75 an die Kontaktpads 74 gelötet sein. Das System enthält weiterhin ein Bauelement 80, das beispielsweise ein oder mehrere Halbleiterchips enthalten kann. Auf diese Halbleiterchips kann über externe Kontaktpads 81 elektrisch zugegriffen werden. Das Bauelement 80 ist derart auf dem Bauelement 400 gestapelt, dass die externen Kontaktpads 81 des Bauelements 80 den externen Kontaktpads 57 des Bauelements 400 zugewandt sind. Die externen Kontaktpads 81 des Bauelements 80 können mit Hilfe von Lötkugeln 82 an die externen Kontaktpads 57 des Bauelements 400 gelötet sein.
  • Wenngleich ein bestimmtes Merkmal einer Ausführungsform der Erfindung bezüglich nur einer von mehreren Implementierungen offenbart worden sein mag, kann außerdem ein derartiges Merkmal mit einem oder mehreren anderen Merkmalen der anderen Implementierungen kombiniert werden, wie für eine gegebene oder bestimmte Anwendung erwünscht und vorteilhaft sein kann. Weiterhin soll in dem Ausmaß, in dem die Ausdrücke „enthalten“, „haben“, „mit“ oder andere Varianten davon entweder in der ausführlichen Beschreibung oder den Ansprüchen verwendet werden, solche Ausdrücke auf eine Weise ähnlich dem Ausdruck „umfassen“ einschließend sein. Weiterhin versteht sich, dass Ausführungsformen der Erfindung in diskreten Schaltungen, teilweise integrierten Schaltungen oder ganz integrierten Schaltungen oder Programmierungsmitteln implementiert sein können. ist auch zu verstehen, dass hierin dargestellte Merkmale und/oder Elemente mit bestimmten Abmessungen relativ zueinander zum Zweck der Vereinfachung und zum leichten Verständnis dargestellt worden sind und dass tatsächliche Abmessungen von den hierin dargestellten wesentlich differieren können.

Claims (17)

  1. Verfahren, umfassend: Aufbringen einer dielektrischen Schicht (11) auf einem Träger (10); Strukturieren der dielektrischen Schicht (11), so dass Durchgangslöcher (31) für externe Kontaktpads (24) gebildet werden; Aufbringen einer planaren Metallschicht (12) auf der dielektrischen Schicht (11), wobei die Metallschicht (12) durch Laminieren einer Metallfolie (21) auf die mit den Durchgangslöchern (31) versehene dielektrische Schicht (11) aufgebracht wird; Platzieren eines ersten Halbleiterchips (13) auf der Metallschicht (12), so dass Kontaktpads (14) des ersten Halbleiterchips (13) der Metallschicht (12) zugewandt sind; Bedecken des ersten Halbleiterchips (13) mit einem Kapselungsmaterial (15); und Entfernen des Trägers (10).
  2. Verfahren nach Anspruch 1, wobei ein zweiter Halbleiterchip (40) auf der Metallschicht (12) platziert wird und der zweite Halbleiterchip (40) mit dem Kapselungsmaterial (15) bedeckt wird.
  3. Verfahren nach Anspruch 2, wobei der erste und der zweite Halbleiterchip (13, 40) voneinander durch teilweises Entfernen des Kapselungsmaterials (15) getrennt werden.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei ein Klebeband (30) auf dem Träger (10) aufgebracht wird, bevor die dielektrische Schicht (11) auf dem Träger (10) aufgebracht wird.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei die dielektrische Schicht (11) eine Lötstoppschicht umfasst.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Metallschicht (12) strukturiert wird.
  7. Verfahren nach Anspruch 8, wobei eine Dicke der Metallschicht (12) durch galvanische Abscheidung von Metallmaterial (20) nach dem Strukturieren der Metallschicht (12) vergrößert wird.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Kontaktpads (14) des ersten Halbleiterchips (13) elektrisch an die Metallschicht (12) gekoppelt werden.
  9. Verfahren nach Anspruch 8, wobei die Kontaktpads (14) des ersten Halbleiterchips (13) durch Löten, Sintern von Metallpartikeln und/oder Kleben unter Verwendung eines elektrisch leitenden Klebers elektrisch an die Metallschicht (12) gekoppelt werden.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei Abschnitte einer von dem ersten Halbleiterchip (13) wegweisenden Fläche der Metallschicht (12) als externe Kontaktpads (24) dienen.
  11. Verfahren nach einem der vorhergehenden Ansprüche, wobei ein Durchgangsloch (51) in dem Kapselungsmaterial (15) ausgebildet wird.
  12. Verfahren nach Anspruch 11, wobei das Durchgangsloch (51) zumindest teilweise mit einem Metallmaterial (52) gefüllt wird.
  13. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine weitere Metallschicht (54) auf das Kapselungsmaterial (15) aufgebracht wird.
  14. Verfahren nach Anspruch 13, wobei Abschnitte der weiteren Metallschicht (54) als weitere externe Kontaktpads (57) dienen.
  15. Verfahren, umfassend: Bereitstellen eines Trägers (10); Aufbringen einer dielektrischen Schicht (11) auf dem Träger (10), wobei die dielektrische Schicht Durchgangslöcher aufweist; Aufbringen einer Keimschicht (21) auf der dielektrischen Schicht (11), wobei die Keimschicht (21) eine Metallfolie ist, die die Durchgangslöcher überspannt; Abscheiden von Metallmaterial (20) auf der Keimschicht (21) durch galvanische Abscheidung; Platzieren eines Halbleiterchips (13) auf dem Metallmaterial (20), wobei Kontaktpads (14) des Halbleiterchips (13) dem Metallmaterial (20) zugewandt sind; und Entfernen des Trägers (10) ohne die dielektrische Schicht (11) zu entfernen.
  16. Verfahren nach Anspruch 15, wobei eine weitere Keimschicht (52) auf dem Halbleiterchip (13) aufgebracht wird.
  17. Verfahren nach Anspruch 16, wobei Metallmaterial (54) auf der weiteren Keimschicht (52) durch galvanische Abscheidung aufgebracht wird.
DE102011001556.6A 2010-03-29 2011-03-25 Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads Active DE102011001556B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/749,192 US8338231B2 (en) 2010-03-29 2010-03-29 Encapsulated semiconductor chip with external contact pads and manufacturing method thereof
US12/749,192 2010-03-29

Publications (2)

Publication Number Publication Date
DE102011001556A1 DE102011001556A1 (de) 2011-09-29
DE102011001556B4 true DE102011001556B4 (de) 2018-05-24

Family

ID=44586196

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011001556.6A Active DE102011001556B4 (de) 2010-03-29 2011-03-25 Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads

Country Status (2)

Country Link
US (1) US8338231B2 (de)
DE (1) DE102011001556B4 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI453872B (zh) * 2011-06-23 2014-09-21 矽品精密工業股份有限公司 半導體封裝件及其製法
US10388584B2 (en) * 2011-09-06 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming Fo-WLCSP with recessed interconnect area in peripheral region of semiconductor die
US8749029B2 (en) * 2012-02-15 2014-06-10 Infineon Technologies Ag Method of manufacturing a semiconductor device
EP2852970B1 (de) * 2012-05-22 2021-01-06 Würth Elektronik GmbH & Co. KG Verfahren zum herstellen einer elektronischen baugruppe
DE102012105176B4 (de) * 2012-06-14 2021-08-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
US8669655B2 (en) * 2012-08-02 2014-03-11 Infineon Technologies Ag Chip package and a method for manufacturing a chip package
US9252065B2 (en) * 2013-11-22 2016-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming package structure
US9530762B2 (en) * 2014-01-10 2016-12-27 Taiwan Semiconductor Manufacturing Company Limited Semiconductor package, semiconductor device and method of forming the same
US9330994B2 (en) * 2014-03-28 2016-05-03 Stats Chippac, Ltd. Semiconductor device and method of forming RDL and vertical interconnect by laser direct structuring
US9595510B1 (en) 2015-10-13 2017-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method for chip package
US9659911B1 (en) * 2016-04-20 2017-05-23 Powertech Technology Inc. Package structure and manufacturing method thereof
EP3553816A4 (de) * 2016-12-08 2020-05-06 Hitachi Chemical Co., Ltd. Verfahren zur herstellung eines halbleiterbauelements
WO2018113747A1 (zh) * 2016-12-22 2018-06-28 深圳中科四合科技有限公司 一种三极管的封装方法及三极管
DE102018120637A1 (de) * 2018-08-23 2020-02-27 Osram Opto Semiconductors Gmbh Leiterplatte und verfahren zur herstellung einer leiterplatte mit mindestens einem in die leiterplatte integrierten optoelektronischen bauelement
WO2020129609A1 (ja) * 2018-12-18 2020-06-25 ローム株式会社 半導体装置、および半導体装置の製造方法
CN111627867A (zh) * 2019-02-28 2020-09-04 富泰华工业（深圳）有限公司 芯片封装结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060208356A1 (en) 2005-03-15 2006-09-21 Shinko Electric Industries Co., Ltd. Wiring board and method of manufacturing the same
DE102009012524A1 (de) 2008-03-12 2009-10-01 Infineon Technologies Ag Halbleitermodul
US20100148360A1 (en) 2008-12-12 2010-06-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a Vertical Interconnect Structure for 3-D FO-WLCSP

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4271590B2 (ja) * 2004-01-20 2009-06-03 新光電気工業株式会社 半導体装置及びその製造方法
JP2005332896A (ja) * 2004-05-19 2005-12-02 Oki Electric Ind Co Ltd 半導体装置、チップサイズパッケージ、半導体装置の製造方法、及びチップサイズパッケージの製造方法
JP5065586B2 (ja) * 2005-10-18 2012-11-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8133762B2 (en) * 2009-03-17 2012-03-13 Stats Chippac, Ltd. Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core
TWI316749B (en) * 2006-11-17 2009-11-01 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060208356A1 (en) 2005-03-15 2006-09-21 Shinko Electric Industries Co., Ltd. Wiring board and method of manufacturing the same
DE102009012524A1 (de) 2008-03-12 2009-10-01 Infineon Technologies Ag Halbleitermodul
US20100148360A1 (en) 2008-12-12 2010-06-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a Vertical Interconnect Structure for 3-D FO-WLCSP

Also Published As

Publication number Publication date
US8338231B2 (en) 2012-12-25
DE102011001556A1 (de) 2011-09-29
US20110233754A1 (en) 2011-09-29

Similar Documents

Publication Publication Date Title
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE102009044639B4 (de) Bauelement mit einem Halbleiterchip und Verfahren zur Herstellung eines Moduls mit gestapelten Bauelementen
DE102012025818B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102009038702B4 (de) Halbleiteranordnung und Herstellungsverfahren
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE102011000836B4 (de) Bauelement mit einem eingekapselten Halbleiterchip und Herstellungsverfahren
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE102011001402B4 (de) Verfahren zum Herstellen eines Halbleiter-Bauelements
DE102009059236B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102014115509B4 (de) Halbleiterbauelement und Verfahren zum Fertigen eines Halbleiterbauelements
DE102011001405B4 (de) Halbleiter-Kapselung und Stapel von Halbleiterkapselungen sowie Verfahren zur Herstellung einer Halbleiter-Kapselung
DE102011000751B4 (de) Halbleiter-Bauelement mit einem einen Hohlraum aufweisenden Träger und Herstellungsverfahren
DE102010037292B4 (de) Herstellungsverfahren für Halbleiteranordnungen
DE102010015903B4 (de) Ausrichtung eines rekonfigurierten Wafers
DE102009018396B4 (de) Halbleiterbauelement und Herstellung des Halbleiterbauelements
DE102011000530B4 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE102010036978B4 (de) Bauelement mit einer ringförmigen Metallstruktur und Verfahren
DE102010015957A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE102008045735B4 (de) Gestapelte Halbleiterchips
DE102008063633A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102010064495B3 (de) Halbleiter-Bauelement
DE102012108305A1 (de) Sensorbauelement und Verfahren
DE102014103050B4 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
DE102009015722A1 (de) Halbleitermodul

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative