DE102010036978B4 - Bauelement mit einer ringförmigen Metallstruktur und Verfahren - Google Patents

Bauelement mit einer ringförmigen Metallstruktur und Verfahren Download PDF

Info

Publication number
DE102010036978B4
DE102010036978B4 DE102010036978.0A DE102010036978A DE102010036978B4 DE 102010036978 B4 DE102010036978 B4 DE 102010036978B4 DE 102010036978 A DE102010036978 A DE 102010036978A DE 102010036978 B4 DE102010036978 B4 DE 102010036978B4
Authority
DE
Germany
Prior art keywords
semiconductor chip
main surface
metal structure
component
annular metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102010036978.0A
Other languages
English (en)
Other versions
DE102010036978A1 (de
Inventor
Rudolf Lachner
Josef Boeck
Klaus Aufinger
Herbert Knapp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102010036978A1 publication Critical patent/DE102010036978A1/de
Application granted granted Critical
Publication of DE102010036978B4 publication Critical patent/DE102010036978B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Bauelement (100), umfassend: einen Halbleiterchip (10), der ein Halbleitersubstrat (21) und eine ringförmige Metallstruktur (11) umfasst, die sich entlang einer Außenlinie (12) einer ersten Hauptoberfläche (13) des Halbleiterchips (10) erstreckt, wobei die ringförmige Metallstruktur (11) mehrere übereinander angeordnete und durch Vias miteinander gekoppelte Metallschichten umfasst, wobei die unterste Metallschicht über ein Via an das Halbleitersubstrat (21) gekoppelt ist, einen Kapselungskörper (14), der den Halbleiterchip (10) kapselt und eine zweite Hauptoberfläche (15) definiert, und ein Array von externen Kontaktpads (16), die an der zweiten Hauptoberfläche (15) des Kapselungskörpers (14) befestigt sind, wobei mindestens ein externes Kontaktpad (16) des Arrays von externen Kontaktpads (16) über eine oberhalb des Halbleiterchips (10) angeordnete Metallschicht (18) elektrisch an die oberste Metallschicht der ringförmigen Metallstruktur (11) gekoppelt ist.

Description

  • Die Erfindung betrifft ein Bauelement mit einem Halbleiterchip mit einer ringförmigen Metallstruktur und einem an die ringförmige Metallstruktur gekoppelten externen Kontaktpad. Die Erfindung betrifft weiterhin ein Verfahren zum Herstellen eines derartigen Bauelements.
  • Elektronikbauelemente mit Halbleiterchips konzentrieren die Wärme auf einen sehr kleinen Raum. Um die Zuverlässigkeit der Bauelemente sicherzustellen, sollte die Wärmeansammlung in dem Inneren der Bauelemente reduziert werden. Deshalb wird nach Wegen gesucht, um den Wärmetransfer von den Bauelementen weg zu verbessern, um akzeptable Betriebsbedingungen aufrecht zu halten.
  • Die Druckschrift US 2009/0 146 297 A1 offenbart Halbleiterchips, auf deren Hauptoberflächen jeweils eine ringförmige Metallstruktur aufgebracht ist. Die ringförmige Metallstruktur wird im Zuge der Herstellung einer Umverdrahtungsschicht hergestellt und reicht nicht bis auf das Halbleitersubstrat des Halbleiterchips herunter.
  • Die Druckschrift US 2009/0 008 793 A1 offenbart Vorrichtungen mit übereinander gestapelten Halbleiterchips, welche durch Durchkontaktierungen verbunden sind. In den Durchkontaktierungen enthaltene Kontakte können einen Transport durch die Halbleiterchips erzeugter Wärme unterstützen.
  • Die Druckschrift US 7 253 487 B2 offenbart eine ringförmige Metallstruktur mit mehreren übereinander angeordneten Schichten. Die Metallstruktur ist von einer Passivierungsschicht bedeckt.
  • Die Druckschrift US 2007/0 064 398 A1 offenbart eine integrierte Schaltung mit wärmeleitfähigen Elementen, welche in der Nähe wärmeerzeugender Komponenten der integrierten Schaltung angeordnet sind.
  • Die Druckschrift US 6 495 917 B1 offenbart einen Halbleiterchip mit einer Vielzahl von Schichten einer elektrischen Verschaltung.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Bauelement mit einem Halbleiterchip zu schaffen, das ein gute Wärmeabfuhr ermöglicht. Ferner soll ein Verfahren zur Herstellung des Bauelements angegeben werden.
  • Die der Erfindung zugrunde liegende Aufgabenstellung wird durch die Merkmale der unabhängigen Patentansprüche gelöst. Vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
  • Gemäß einem ersten Aspekt umfasst ein Bauelement einen Halbleiterchip, der ein Halbleitersubstrat und eine ringförmige Metallstruktur umfasst, die sich entlang einer Außenlinie einer ersten Hauptoberfläche des Halbleiterchips erstreckt, wobei die ringförmige Metallstruktur mehrere übereinander angeordnete und durch Vias miteinander gekoppelte Metallschichten umfasst, wobei die unterste Metallschicht über ein Via an das Halbleitersubstrat gekoppelt ist. Das Bauelement umfasst ferner einen Kapselungskörper, der den Halbleiterchip kapselt und eine zweite Hauptoberfläche definiert, und ein Array von externen Kontaktpads, die an der zweiten Hauptoberfläche des Kapselungskörpers befestigt sind, wobei mindestens ein externes Kontaktpad des Arrays von externen Kontaktpads über eine oberhalb des Halbleiterchips angeordnete Metallschicht elektrisch an die oberste Metallschicht der ringförmigen Metallstruktur gekoppelt ist.
  • Gemäß einem zweiten Aspekt umfasst ein Verfahren die folgenden Schritte: Bereitstellen eines ersten Halbleiterchips und eines zweiten Halbleiterchips, wobei der erste Halbleiterchip ein Halbleitersubstrat und eine ringförmige Metallstruktur umfasst, die sich entlang einer Außenlinie einer ersten Hauptoberfläche des ersten Halbleiterchips erstreckt, wobei die ringförmige Metallstruktur mehrere übereinander angeordnete und durch Vias miteinander gekoppelte Metallschichten umfasst, wobei die unterste Metallschicht über ein Via an das Halbleitersubstrat gekoppelt ist; Bedecken des ersten und zweiten Halbleiterchips mit einem Kapselungsmaterial; Abscheiden einer Metallschicht über dem ersten Halbleiterchip und dem Kapselungsmaterial; Platzieren mehrerer externer Kontaktpads über dem Kapselungsmaterial, wobei die Metallschicht mindestens ein externes Kontaktpad der mehreren externen Kontaktpads elektrisch mit der obersten Metallschicht der ringförmigen Metallstruktur des ersten Halbleiterchips koppelt; Trennen des ersten Halbleiterchips von dem zweiten Halbleiterchip durch teilweises Entfernen des Kapselungsmaterials.
  • Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Ausführungsformen zu vermitteln, und sind in diese Spezifikation aufgenommen und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der beabsichtigten Vorteile von Ausführungsformen lassen sich ohne weiteres verstehen, wenn sie durch Bezugnahme auf die folgende ausfuhrliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
  • Die 1A und 1B zeigen schematisch eine Querschnittsansicht und eine Draufsicht auf eine Ausführungsform eines Bauelements mit einem Halbleiterchip mit einer ringförmigen Metallstruktur, einem Kapselungskörper und einem Array von externen Kontaktpads.
  • 2A bis 2E zeigen schematisch eine Querschnittsansicht einer Ausführungsform eines Verfahrens zum Herstellen eines Bauelements mit einem Halbleiterchip mit einer ringförmigen Metallstruktur, einem Kapselungskörper und einem Array von externen Kontaktpads.
  • 3A bis 3P zeigen schematisch eine Ausführungsform eines Verfahrens zum Herstellen eines Bauelements mit einem Halbleiterchip, der in ein Kapselungsmaterial eingebettet ist, einer Metallisierungsschicht und auf externe Kontaktpads abgeschiedenen Lotkugeln.
  • 4 zeigt schematisch eine Draufsicht auf eine Ausführungsform eines Bauelements mit einem Halbleiterchip mit einer Millimeterwellenschaltung und mehreren Lotkugeln.
  • 5 zeigt schematisch eine Querschnittsansicht einer Ausführungsform eines Systems mit einer Leiterplatte und einem auf der Leiterplatte montierten Bauelement.
  • 6 zeigt schematisch ein Warmetransfermodell.
  • 7 zeigt schematisch ein weiteres Wärmetransfermodell.
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa ”Oberseite”, ”Unterseite”, ”Vorderseite”, ”Rückseite”, ”vorderer”, ”hinterer” usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein konnen, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden konnen, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsformen miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist.
  • Die Ausdrücke ”gekoppelt” und/oder ”elektrisch gekoppelt” sollen, wie sie in dieser Spezifikation verwendet werden, nicht bedeuten, dass die Elemente direkt zusammengekoppelt sein müssen; dazwischenliegende Elemente können zwischen den ”gekoppelten” oder ”elektrisch gekoppelten” Elementen vorgesehen sein.
  • Bauelemente, die Halbleiterchips enthalten, sind unten beschrieben. Die Halbleiterchips können von unterschiedlichen Arten sein, können über verschiedene Technologien hergestellt sein und konnen beispielsweise integrierte elektrische, elektrooptische oder elektromechanische Schaltungen oder passive Elemente enthalten. Die integrierten Schaltungen konnen beispielsweise als integrierte Logikschaltungen, integrierte Analogschaltungen, integrierte Mischsignalschaltungen, integrierte Leistungsschaltungen, Speicherschaltungen oder integrierte passive Elemente ausgelegt sein. Weiterhin können die Halbleiterchips Hochfrequenzschaltungen und bei einer Ausführungsform integrierte Millimeterwellenschaltungen enthalten, die bei Mikrowellenfrequenzen im Bereich von 1 bis 300 GHz arbeiten. Die Halbleiterchips brauchen nicht aus einem spezifischen Halbleitermaterial hergestellt zu sein, beispielsweise Si, SiC, SiGe, GaAs, und konnen weiterhin anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind, wie etwa beispielsweise diskrete passive Elemente, Antennen, Isolatoren, Kunststoffe oder Metalle.
  • Die Halbleiterchips können Kontaktpads (oder Elektroden) aufweisen, die das Herstellen eines elektrischen Kontakts mit den in den Halbleiterchips enthaltenen integrierten Schaltungen gestatten. Eine oder mehrere Metallschichten können auf den Kontaktpads der Halbleiterchips aufgebracht sein. Die Metallschichten konnen mit einer beliebigen gewünschten geometrischen Gestalt und einer beliebigen gewünschten Materialzusammensetzung hergestellt sein. Die Metallschichten konnen beispielsweise in der Form einer einen Bereich bedeckenden Schicht vorliegen. Jedes gewünschte Metall oder jede gewünschte Metalllegierung, beispielsweise Aluminium, Titan, Gold, Silber, Kupfer, Palladium, Platin, Nickel, Chrom oder Nickel-Vanadium, kann als das Material verwendet werden. Die Metallschichten brauchen nicht homogen oder nur aus einem Material hergestellt zu sein, das heißt, verschiedene Zusammensetzungen und Konzentrationen der in den Metallschichten enthaltenen Materialien sind moglich. Die Kontaktpads können sich auf den aktiven Hauptoberflächen der Halbleiterchips oder auf anderen Oberflächen der Halbleiterchips befinden.
  • Jeder Halbleiterchip kann eine ringförmige Metallstruktur enthalten, die sich entlang der Kontur (oder Außenlinie oder Umrisslinie oder Begrenzungslinie oder Randlinie oder Rand oder Kante) der aktiven Hauptoberfläche des Halbleiterchips erstreckt. Die ringformige Metallstruktur kann kontinuierlich sein und kann sich entlang der ganzen Kontur der aktiven Hauptoberfläche erstrecken. Die ringförmige Metallstruktur kann auch diskontinuierlich sein und kann einen oder mehrere Spalte (Unterbrechungen) enthalten. Die ringförmige Metallstruktur kann hergestellt werden, wenn der Halbleiterchip sich immer noch im Wafer-Verbund befindet, das heißt bevor der Wafer zerlegt wird, um die individuellen Halbleiterchips herzustellen. Der Halbleiterchip enthält ein Halbleitersubstrat, beispielsweise ein Silizium- oder Galliumarsenidsubstrat, und eine Anzahl von über dem Halbleitersubstrat gestapelten Metallschichten. In dem Bereich der ringförmigen Metallstruktur können Vias benachbarte Metallschichten so verbinden, dass die obere Metallschicht der ringförmigen Metallstruktur an das Halbleitersubstrat gekoppelt ist.
  • Die unten beschriebenen Bauelemente enthalten externe Kontaktpads (oder externe Kontaktelemente oder externe Kontaktflächen), die von beliebiger Form und Größe sein können. Die externen Kontaktpads konnen von außerhalb des Bauelements zugängig sein (oder Lotabscheidungen können auf den externen Kontaktpads platziert sein) und konnen dadurch das Herstellen eines elektrischen Kontakts mit den Halbleiterchips von außerhalb des Bauelements gestatten. Weiterhin konnen die externen Kontaktpads thermisch leitend sein und können als Kühlkörper zum Ableiten der von den Halbleiterchips erzeugten Wärme dienen. Die externen Kontaktpads konnen aus einem beliebigen gewünschten elektrisch leitenden Material bestehen, beispielsweise einem Metall wie etwa Kupfer, Aluminium, Nickel oder Gold, einer Metalllegierung oder einem elektrisch leitenden organischen Material. Lotmaterial wie etwa Lotkugeln oder Lothöcker können auf den externen Kontaktpads abgeschieden werden.
  • Zwei oder mehr Metallschichten konnen über dem Halbleiterchip platziert werden. Die Metallschichten konnen beispielsweise zum Herstellen einer Umverdrahtungsschicht verwendet werden. Die Metallschichten konnen als Verdrahtungsschichten eingesetzt werden, um einen elektrischen Kontakt mit den Halbleiterchips von außerhalb des Bauelements herzustellen und/oder um einen elektrischen Kontakt mit anderen Halbleiterchips und/oder Komponenten, die in dem Bauelement enthalten sind, herzustellen. Die Metallschichten können die Kontaktpads der Halbleiterchips mit den externen Kontaktpads koppeln. Die Metallschichten können auch andere Funktionen haben, beispielsweise können sie als Masse oder elektrisch abschirmende Schichten verwendet werden. Die Metallschichten können mit einer beliebigen gewünschten geometrischen Gestalt und einer beliebigen gewünschten Materialzusammensetzung hergestellt sein. Beispielsweise können die Metallschichten strukturiert sein und können die Gestalt von Leitern (oder Leiterbahnen) aufweisen, doch sie können auch in der Form einer einen Bereich bedeckenden Schicht vorliegen. Jedes gewünschte Metall, beispielsweise Aluminium, Nickel, Palladium, Titan, Titan-Wolfram, Silber, Zinn, Gold oder Kupfer, oder Metalllegierungen konnen als das Material verwendet werden. Die Metallschichten brauchen nicht homogen oder aus nur einem Material hergestellt zu sein, das heißt, verschiedene Zusammensetzungen und Konzentrationen der in den Metallschichten enthaltenen Materialien sind möglich. Weiterhin konnen die Metallschichten über oder unter oder zwischen elektrisch isolierenden Schichten angeordnet sein.
  • Die Halbleiterchips oder mindestens Teile der Halbleiterchips konnen mit einem Kapselungsmaterial bedeckt sein. Das Kapselungsmaterial kann elektrisch isolierend sein und kann ein beliebiges angemessenes duroplastisches, thermoplastisches oder wärmehärtendes Material oder Laminat (Prepreg) sein und kann Füllmaterialien enthalten. Es konnen verschiedene Techniken eingesetzt werden, um die Halbleiterchips mit dem elektrisch isolierenden Material zu bedecken, beispielsweise Formpressen, Spritzgießen, Pulversintern, Flüssiggießen oder Laminierung.
  • Das Kapselungsmaterial kann dazu verwendet werden, Packages vom Fan-Out-Typ herzustellen. Bei einem Package vom Fan-Out-Typ befinden sich mindestens einige der externen Kontaktpads und/oder Metallschichten, die den Halbleiterchip mit den externen Kontaktpads verbinden, seitlich außerhalb des Umrisses des Halbleiterchips oder schneiden mindestens den Umriss des Halbleiterchips. Somit wird bei Packages vom Fan-Out-Typ ein peripher äußerer Teil des Package des Halbleiterchips in der Regel (zusätzlich) dazu verwendet, das Package elektrisch mit externen Anwendungen wie etwa Anwendungsplatinen usw. zu verbinden. Dieser äußere Teil des Package, der den Halbleiterchip umgibt, vergrößert effektiv den Kontaktbereich des Package in Relation zu der Bodenfläche des Halbleiterchips, was dadurch zu gelockerten Einschränkungen angesichts der Package-Padgröße und der Teilung bezüglich späterer Bearbeitung führt, zum Beispiel der Montage auf der zweiten Ebene.
  • Die 1A und 1B zeigen schematisch ein Bauelement 100 in Querschnitts- und Draufsicht. 1A zeigt den Querschnitt durch das Bauelement 100 entlang einer Linie A-A', die in 1B gezeigt ist. Das Bauelement 100 enthält einen Halbleiterchip 10, der eine ringförmige Metallstruktur 11 aufweist, die sich entlang der Kontur 12 (oder Außenlinie oder Umrisslinie oder Begrenzungslinie oder Randlinie oder Rand oder Kante) einer ersten Hauptoberfläche 13 des Halbleiterchips 10 erstreckt. Ein Kapselungskörper 14 kapselt den Halbleiterchip 10 und definiert eine zweite Hauptoberfläche 15. Ein Array von externen Kontaktpads 16 ist an der zweiten Hauptoberfläche 15 des Kapselungskörpers 14 angebracht. Mindestens ein externes Kontaktpad 16 des Arrays von externen Kontaktpads 16 ist elektrisch an die ringförmige Metallstruktur 11 des Halbleiterchips 10 gekoppelt.
  • Die 2A bis 2E zeigen schematisch ein Verfahren für die Produktion eines Bauelements 200. Ein Querschnitt durch das durch das Verfahren erhaltene Bauelement 200 ist in 2E gezeigt. Ein erster Halbleiterchip 10 und ein zweiter Halbleiterchip 17 werden bereitgestellt (siehe 2A). Beide Halbleiterchips 10 und 17 enthalten eine ringformige Metallstruktur 11, die sich entlang der Kontur 12 einer ersten Hauptoberfläche 13 des jeweiligen Halbleiterchips 10 und 17 erstreckt. Die Halbleiterchips 10 und 17 sind mit einem Kapselungsmaterial 14 bedeckt, wodurch ein Kapselungskörper entsteht (siehe 2B). Eine Metallschicht 18 ist über dem ersten Halbleiterchip 10 und dem Kapselungsmaterial 14 abgeschieden (siehe 2C). Mehrere externe Kontaktpads 16 sind über dem Kapselungsmaterial 14 platziert (siehe 2D). Die Metallschicht 18 koppelt elektrisch mindestens ein externes Kontaktpad 16 der mehreren externen Kontaktpads 16 mit der ringförmigen Metallstruktur 11 des ersten Halbleiterchips 10. Der erste Halbleiterchip 10 wird von dem zweiten Halbleiterchip 17 getrennt, indem das Kapselungsmaterial 14 teilweise entfernt wird.
  • Die 3A bis 3P zeigen schematisch ein Verfahren für die Produktion eines Bauelements 300, von dem eine Querschnittsansicht und eine Draufsicht in 3O bzw. 3P dargestellt sind. Das Bauelement 300 ist eine Implementierung der Bauelemente 100 und 200. Die Einzelheiten des Bauelements 300, die unten beschrieben sind, konnen deshalb gleichermaßen auf die Bauelemente 100 und 200 angewendet werden. Weiterhin ist das in 3A bis 3P dargestellte Verfahren eine Implementierung des in 2A bis 2E gezeigten Verfahrens. Die Einzelheiten des Produktionsverfahrens, die unten beschrieben sind, können deshalb gleichermaßen auf das Verfahren der 2A bis 2E angewendet werden.
  • Zuerst werden mehrere Halbleiterchips 10 bereitgestellt. Einer dieser Halbleiterchips 10 ist beispielhaft auf der linken Seite von 3A in Querschnitts- und Draufsicht dargestellt. Ein Abschnitt des Querschnitts des Halbleiterchips 10, durch gestrichelte Linien angezeigt, ist auf der rechten Seite von 3A vergrößert dargestellt.
  • Der in 3A gezeigte Halbleiterchip 10 weist eine erste Hauptoberfläche 13 auf, auf der sich mehrere Kontaktpads 20 befinden können. Auf die in den Halbleiterchip 10 eingebetteten integrierten Schaltungen kann über die Kontaktpads 20 zugegriffen werden. Die Kontaktpads 20 können aus einem Metall, beispielsweise Gold, Aluminium oder Kupfer, hergestellt sein. Weiterhin weist der Halbleiterchip 10 eine ringformige Metallstruktur 11 auf, die sich entlang der Kontur 12 der Hauptoberfläche 13 des Halbleiterchips 10 erstreckt. Die Kontur der Hauptoberfläche 13 kann durch die Kanten zwischen der Hauptoberfläche 13 und den Seitenoberflächen des Halbleiterchips 10 definiert sein. Bei dem Beispiel von 3A weist die Kontur 12 der Hauptoberfläche 13 eine Länge von 2a + 2b auf. Die ringförmige Metallstruktur 11 kann kontinuierlich sein und kann sich entlang der ganzen Kontur 12 der Hauptoberfläche 13 erstrecken. Die ringförmige Metallstruktur 11 kann auch diskontinuierlich sein und kann einen oder mehrere Spalte enthalten. Bei dem Beispiel von 3A weist die ringförmige Metallstruktur 11 einen Spalt 19 auf. Beispielsweise kann sich die ringförmige Metallstruktur 11 entlang mehr als 50% oder 60% oder 70% oder 80% oder 90% der Kontur 12 erstrecken.
  • Der Abstand d1 zwischen der ringförmigen Metallstruktur 11 und der benachbarten Kante des Halbleiterchips 10 kann im Bereich von 1 bis 200 μm und kann bei einer Ausführungsform kleiner als 150 μm sein. Die seitliche Breite d2 der ringförmigen Metallstruktur 11 kann im Bereich von 10 bis 300 μm liegen und kann bei einer Ausführungsform kleiner als 100 μm sein. Der Abstand d3 der ringformigen Metallstruktur 11, die in den Chipkörper reicht, kann mehr als 0,5 μm und bei einer Ausfuhrungsform mehr als 5 μm oder sogar mehr als 10 μm betragen. Es kann vorgesehen sein, dass die ringförmige Metallstruktur 11 einige oder alle der Kontaktpads 20 umgibt.
  • Die innere Struktur der ringförmigen Metallstruktur 11 ist auf der rechten Seite von 3A dargestellt. Die ringförmige Metallstruktur 11 kann hergestellt werden, wenn sich der Halbleiterchip 10 immer noch im Wafer-Verbund befindet, das heißt, bevor der Wafer zerlegt wird, um die individuellen Halbleiterchips herzustellen. Der Halbleiterchip 10 enthält ein Halbleitersubstrat 21, beispielsweise ein Silizium- oder Galliumarsenidsubstrat, und eine Anzahl von über dem Halbleitersubstrat 21 gestapelten Metallschichten 22. Zwischen benachbarten Metallschichten 22 sind Dielektrikumsschichten 23, beispielsweise Siliziumnitrid- oder Siliziumoxidschichten, angeordnet. In dem Bereich der ringförmigen Metallstruktur 11 können Vias 24 benachbarte Metallschichten 22 verbinden, so dass die obere Metallschicht 22 der ringförmigen Metallstruktur 11 an das Halbleitersubstrat 21 gekoppelt ist. Die Metallschichten 22 und die Vias 24 können aus einem Metall oder einer Metalllegierung hergestellt sein, beispielsweise Kupfer, Aluminium oder Gold. Die obere Metallschicht 23 ist möglicherweise nicht mit dem dielektrischen Material 23 bedeckt, wodurch eine exponierte Oberflache 25 der ringformigen Metallstruktur 11 entsteht. Abgesehen von dem Ausbilden der ringformigen Metallstruktur 11 können die Metallschichten 22 dazu verwendet werden, die in das Halbleitersubstrat 21 integrierten elektrischen Komponenten elektrisch zusammenzuschalten.
  • Der Halbleiterchip 10 kann weiterhin einen Dichtring (oder Abschlussring) 26 (englisch: seal ring) enthalten, der üblicherweise alle Komponenten des Halbleiterchips 10 einschließt. Somit schließt der Dichtring 26 auch die ringformige Metallstruktur 11 ein (umgibt sie). Die innere Struktur des Dichtrings 26 kann der Struktur der auf der rechten Seite von 3A dargestellten ringförmigen Metallstruktur 11 ähnlich sein, doch weist der Dichtring 26 möglicherweise keine exponierte obere Oberfläche auf. Der Dichtring 26 kann zwischen der ringförmigen Metallstruktur 11 und den Seitenoberflächen des Halbleiterchips 10 angeordnet sein. Die Funktion des Dichtrings 26 kann darin bestehen, die integrierten Schaltungen eines Halbleiter-Wafer zu schützen, wenn der Halbleiter-Wafer in getrennte Halbleiterchips unterteilt wird. Vor dem Unterteilen des Halbleiter-Wafer wird eine Ritzlinie zwischen zwei beliebigen benachbarten Halbleiterchips ausgebildet, um das Zerlegen des Halbleiter-Wafer zu erleichtern. Die während des Ritzens und Zerlegens erzeugte Belastung kann eine Beschadigung der integrierten Schaltung hervorrufen. Deshalb ist normalerweise ein Dichtring zwischen den Halbleiterchips und der Ritzlinie ausgebildet, um zu verhindern, dass die integrierten Schaltungen während des Prozesses des Ritzens und Zerlegens beschädigt werden.
  • Der Halbleiterchip 10 kann eine integrierte Schaltung für die Übertragung und/oder den Empfang von Funksignalen enthalten. Der Halbleiterchip 10 kann beispielsweise eine integrierte Millimeterwellenschaltung (MMIC – Millimeter Wave Integrated Circuit) sein, die einen Signalgenerator enthalt, der Signale mit Frequenzen im Bereich von 1 bis 300 GHz und somit mit Wellenlängen im Millimeterbereich erzeugt. Eine MMIC kann fur die Radarverfolgung im Kraftfahrzeugbereich verwendet werden, beispielsweise Adaptive-Cruise-Control-Systeme (ACC).
  • Zur Herstellung des Bauelements 300 wird ein Träger 30 bereitgestellt, wie in 3B gezeigt. Der Träger 30 kann eine Platte sein, die aus einem starren Material, beispielsweise einem Metall wie etwa Nickel, Stahl oder rostfreiem Stahl, einem Laminat, Film oder Materialstapel hergestellt ist. Der Träger 30 kann mindestens eine flache Oberfläche aufweisen, auf der Komponenten des Bauelements 300 platziert werden können. Die Gestalt des Trägers 30 ist nicht auf irgendeine geometrische Gestalt beschränkt, beispielsweise kann der Trager 30 rund oder quadratisch sein. Der Trager 30 kann eine beliebige entsprechende Größe aufweisen.
  • Ein Klebeband 31, beispielsweise ein doppelseitiges Klebeband, kann auf eine Oberfläche des Trägers 30 laminiert werden, wie in 3C gezeigt. Die Oberfläche des Trägers 30, auf die das Klebeband 31 laminiert ist, ist die Oberflache, wo die Komponenten des Bauelements 300 später platziert werden.
  • Wie in 3D dargestellt, werden die Halbleiterchips 10 und 17 sowie möglicherweise weitere Halbleiterchips über dem Träger 30 platziert (in 3D sind nur die Halbleiterchips 10 und 17 gezeigt). Die Halbleiterchips 10 und 17 konnen über dem Trager 30 so angeordnet sein, dass ihre ersten Hauptoberfläche 13 dem Träger 30 zugewandt sind. Die Halbleiterchips 10 und 17 konnen auf dem Klebeband 31 fixiert werden. Zum Befestigen der Halbleiterchips 10 und 17 an dem Träger 30 konnen bei einer Ausfuhrungsform andere Arten von Befestigungsmaterialien verwendet werden. Die Halbleiterchips 10 und 17 und die weiteren Halbleiterchips konnen in einem Array angeordnet sein.
  • Die Halbleiterchips 10 und 17 werden mit einem größeren Abstand als dem, den sie im Wafer-Verbund hatten, auf dem Träger 30 verlagert. Die Halbleiterchips 10 und 17 können auf dem gleichen Halbleiter-Wafer hergestellt worden sein, können aber bei einer Ausführungsform auf verschiedenen Wafern hergestellt worden sein. Weiterhin können die Halbleiterchips 10 und 17 physisch identisch sein, können aber auch verschiedene integrierte Schaltungen enthalten und/oder andere Komponenten darstellen. Bevor die Halbleiterchips 10 und 17 auf dem Träger 30 platziert werden, können sie beispielsweise durch Schleifen ihrer Rückseiten bis auf eine Dicke im Bereich von 30 bis 300 μm verdünnt werden. Die Funktion und Abmessungen des Halbleiterchips 10 können von der Funktion und den Abmessungen des Halbleiterchips 17 verschieden sein, doch können auch beide Halbleiterchips 10 und 17 die gleichen Funktionen und Abmessungen aufweisen. Beispielsweise konnen die Halbleiterchips 10 und 17 MMICs sein.
  • Nachdem die Halbleiterchips 10 und 17 auf dem Träger 30 montiert worden sind, werden sie von einem elektrisch isolierenden Kapselungsmaterial 14 gekapselt, wodurch eine Schicht aus dem elektrisch isolierenden Material 14 ausgebildet wird, wie in 3E gezeigt. Beispielsweise kann das Kapselungsmaterial 14 ein duroplastisches oder warmehärtendes Formmaterial sein. Die Spalte zwischen den Halbleiterchips 10 und 17 sind auch mit dem Formmaterial 14 gefüllt, so dass das Formmaterial 14 die Seitenoberflächen der Halbleiterchips 10 und 17 bedeckt. Das Formmaterial 14 kann auf einem Epoxidmaterial basieren und kann ein Füllmaterial enthalten, das aus kleinen Partikeln aus Glas (SiO2) besteht, oder andere elektrisch isolierende mineralische Füllmaterialien wie Al2O3 oder organische Füllmaterialien.
  • Als eine Alternative zu dem Formmaterial kann ein anderes Polymermaterial als das elektrisch isolierende Material 14 zum Kapseln der Halbleiterchips 10 und 17 verwendet werden. Das Polymermaterial 14 kann die Gestalt einer elektrisch isolierenden Folie oder Lage aufweisen, die auf die Halbleiterchips 10 und 17 sowie den Träger 30 laminiert ist. Hitze und Druck können für eine Zeit einwirken, die geeignet ist, um die Polymerfolie oder -lage 14 an der darunter liegenden Struktur zu befestigen. Die Spalte zwischen den Halbleiterchips 10 und 17 werden ebenfalls mit dem Polymermaterial 14 gefüllt. Das Polymermaterial 14 kann beispielsweise ein Prepreg sein (Kurzform für vorimprägnierte Fasern), das eine Kombination ist aus einer Fasermatte, beispielsweise Glas- oder Kohlenstofffasern, und einem Harz, beispielsweise einem duroplastischen Material. Prepreg-Materialien werden üblicherweise zur Herstellung von PCBs (Printed Circuit Boards – gedruckte Leiterplatten) verwendet. Wohlbekannte Prepreg-Materialien, die in der PCB-Industrie verwendet werden und die hier als das Polymermaterial 14 verwendet werden, sind: FR-2, FR-3, FR-4, FR-5, FR-6, G-10, CEM-1, CEM-2, CEM-3, CEM-4 und CEM-5. Prepreg-Materialien sind zweistufige Materialien, die beim Aufbringen uber den Halbleiterchips 10 und 17 flexibel sind und wahrend einer Wärmebehandlung gehartet werden. Fur die Laminierung des Prepreg können die gleichen oder ähnliche Prozesse wie bei der PCB-Herstellung verwendet werden.
  • Die Halbleiterchips 10 und 17, die mit dem elektrisch isolierenden Material 14 bedeckt sind, werden von dem Träger 30 gelöst und das Klebeband 31 wird von den Halbleiterchips 10 und 17 sowie von dem Kapselungsmaterial 14 abgezogen, wie in 3F gezeigt. Das Klebeband 31 kann Thermotrenneigenschaften aufweisen, die das Entfernen des Klebebands 31 während einer Wärmebehandlung gestatten. Das Entfernen des Klebebands 31 von dem Träger 30 wird bei einer entsprechenden Temperatur ausgeführt, die von den Thermotrenneigenschaften des Klebebands 31 abhängt.
  • Nach der Trennung des Trägers 30 und des Klebebands 31 bilden die ersten Hauptoberflächen 13 der Halbleiterchips 10 und 17 sowie die untere Oberflache des Kapselungsmaterial 14, die die zweite Hauptoberfläche 15 ist, eine gemeinsame planare Oberflache, das heißt die ersten Hauptoberflachen 13 und die zweite Hauptoberflache 15 sind koplanar. Bei einer Ausführungsform können die Oberflächen 13 und 15 planparallel sein. Wie nachfolgend beschrieben, kann eine Umverdrahtungsschicht auf den Hauptoberflächen 13 und 15 aufgebracht sein.
  • Eine Dielektrikumsschicht 32 kann auf den Hauptoberflächen 13 und 15 abgeschieden sein, wie in 3G gezeigt. Die Dielektrikumsschicht 32 kann auf unterschiedliche Weisen hergestellt werden. Beispielsweise kann die Dielektrikumsschicht 32 aus einer Gasphase oder aus einer Losung abgeschieden werden oder kann auf die Hauptoberflächen 13 und 15 laminiert werden. Weiterhin können für das Aufbringen der Dielektrikumsschicht 32 Dünnschichttechnologieverfahren oder ein standardmäßiger PCB-Industrieprozessfluss verwendet werden. Die Dielektrikumsschicht 32 kann aus einem Polymer wie etwa Parylen, einem Fotolackmaterial, Imid, Epoxid, Duroplast, Silikon, Siliziumnitrid oder einem anorganischen, keramikartigen Material wie etwa Silikon-Kohlenstoff-Verbindungen, hergestellt sein. Die Dicke der Dielektrikumsschicht 32 kann bis zu 10 μm betragen oder sogar noch hoher liegen.
  • Um elektrische Kontakte zu den integrierten Schaltungen und der ringförmigen Metallstruktur 11, in die Halbleiterchips 10 und 17 eingebettet, herzustellen, kann die Dielektrikumsschicht 32 in Bereichen geöffnet werden, wo die Kontaktpads 20 angeordnet sind, wie in 3G gezeigt. Weiterhin kann die Dielektrikumsschicht 32 mindestens von Abschnitten der oberen Oberfläche 25 der ringformigen Metallstruktur 11 entfernt werden. Die Öffnungen 33 in der Dielektrikumsschicht 32 können beispielsweise unter Verwendung von photolithographischen Verfahren und/oder Atzverfahren hergestellt werden.
  • Die Dielektrikumsschicht 32 kann auch entfallen. In Fällen, wo Elektroden, bei einer Ausführungsform rückseitige Elektroden, der Halbleiterchips 10 und 17 die Seitenoberflächen der Halbleiterchips 10 und 17 erreichen, kann die Dielektrikumsschicht 32 Kurzschlüsse mit Metallschichten der Umverdrahtungsschicht verhindern. Weiterhin können Leiterbahnen die ringförmige Metallstruktur 11 kreuzen, wie weiter unten beschrieben. In diesem Fall isoliert die Dielektrikumsschicht 32 diese Leiterbahnen von der ringförmigen Metallschicht 11.
  • Eine Metallschicht 18 wird über der Dielektrikumsschicht 32 platziert, wie in 3H dargestellt. Die Metallschicht 18 bedeckt auch die Kontaktpads 20 und die Abschnitte der ringförmigen Metallstruktur 11, die durch die Öffnungen 33 in der Dielektrikumsschicht 32 exponiert sind. Die Metallschicht 18 kann eine Dicke aufweisen, die kleiner sein kann als 300 nm. Die Metallschicht 18 kann abgeschieden werden, indem beispielsweise Sputtern, stromlose Abscheidung, Aufdampfung oder irgendeine andere angebrachte Technik verwendet wird. Das Sputtern ist ein Prozess, durch den kleine Partikel, beispielsweise Atome, aufgrund der Bombardierung eines festen Targetmaterials durch energetische Partikel, beispielsweise Ionen, aus dem Target ausgeworfen werden. Die stromlose Abscheidung (auch bekannt als chemisches oder autokatalytisches oder nicht-galvanisches Abscheiden) beinhaltet die Abscheidung von Metallpartikeln aus einer Lösung auf eine Oberfläche ohne den Einsatz externer elektrischer Leistung. Dies bedeutet, dass die die Metallpartikel enthaltende Lösung auf die mit dem Metall zu beschichtende Oberfläche aufgebracht wird, und die Metallpartikel haften dann an der Oberfläche, ohne dass eine externe Spannung an die Losung und die Oberflache angelegt zu werden braucht. Das Aufdampfen beinhaltet das Aufdampfen eines Quellmaterials in einem Vakuum. Das Vakuum gestattet, dass sich Dampfteilchen direkt zu der zu bedeckenden Oberflache bewegen, wo die Dampfteilchen zurück in einen festen Zustand kondensieren.
  • Gemäß einer Ausführungsform kann die Metallschicht 18 aus zwei dünnen, aufeinander gestapelten Metallschichten bestehen. Zuerst kann eine Schicht aus Titan, Titan-Wolfram, Chrom oder einem beliebigen anderen geeigneten Metall oder einer anderen beliebigen geeigneten Metalllegierung auf den oberen Oberflächen der Dielektrikumsschicht 32, den exponierten Kontaktpads 20 und den exponierten Abschnitten der ringförmigen Metallstruktur 11 abgeschieden werden. Bei einer Ausführungsform kann diese Schicht eine Dicke kleiner als 100 nm und bei einer anderen Ausführungsform von etwa 50 nm aufweisen. Die Funktion dieser Schicht kann darin bestehen, die Haftung weiterer Metallschichten zu fördern und die Diffusion von Metallpartikeln in die Halbleiterchips 10 und 17 zu verhindern. Eine weitere Metallschicht, beispielsweise eine Kupferschicht, kann auf der Haftungsforderer-/Diffusionsbarrierenschicht abgeschieden werden. Bei einer Ausführungsform kann diese Schicht eine Dicke kleiner als 200 nm und bei einer Ausführungsform von etwa 150 nm aufweisen. Die Funktion dieser Schicht kann darin bestehen, ausreichende elektrische Leitfähigkeit bereitzustellen, um als eine Keimschicht für eine spätere galvanische Abscheidung zu dienen. Die Haftungsförderer-/Diffusionsbarrierenschicht sowie die Keimschicht können unter Verwendung von Sputtern, stromloser Abscheidung, Aufdampfen oder irgendeiner anderen angemessenen Technik abgeschieden werden.
  • Eine Galvanoresistschicht 35, beispielsweise eine Fotolackschicht, kann auf die Metallschicht 18 aufgeschleudert werden. Durch Exposition mit Licht mit einer geeigneten Wellenlänge durch eine Maske und nachfolgende Entwicklung wird die Galvanoresistschicht 35 selektiv entfernt, wie in 3I gezeigt. Anstatt des Aufschleuderns, der Exposition mit Licht und Entwicklung kann die Galvanoresistschicht 35 auch unter Einsatz von Drucktechniken abgeschieden werden.
  • Danach können diejenigen Teile der Metallschicht 18, die nicht mit der Galvanoresistschicht 35 bedeckt sind, durch galvanische Abscheidung einer weiteren Metallschicht 36 verstärkt werden, wie in 3J gezeigt. Während der galvanischen Abscheidung der Metallschicht 36 wird die Metallschicht 18 als eine Elektrode verwendet. Kupfer oder andere Metalle oder Metalllegierungen können in den unmaskierten Bereichen und bis zu der gewünschten Höhe, die größer sein kann als 2 μm oder 3 μm oder 4 μm oder 5 μm oder 6 μm oder 7 μm oder 8 μm oder 9 μm oder 10 μm, auf die Metallschicht 18 abgeschieden werden. Weiterhin kann eine andere Metallschicht, beispielsweise eine Nickelschicht, galvanisch auf die Metallschicht 36 abgeschieden werden, um den Verbrauch von Kupfer der Metallschicht 36 durch Lotabscheidungen zu vermeiden, die später auf die Umverdrahtungsschicht aufgebracht werden können.
  • Nach dem Abscheiden der Metallschicht 36 wird die Galvanoresistschicht 35 durch Verwendung eines entsprechenden Losemittels abgelöst, wie in 3K gezeigt. Die nun exponierten Teile der Metallschicht 18, die nicht mit der Metallschicht 36 bedeckt sind, konnen durch einen oder mehrere Ätzprozesse entfernt werden, wodurch eine strukturierte Metallschicht entsteht, die aus den Metallschichten 18 und 36 besteht, wie in 3L gezeigt.
  • Eine Dielektrikumsschicht 38 kann auf der Metallschicht 36 abgeschieden werden und kann in Bereichen geoffnet werden, wo externe Kontaktpads 16 angeordnet werden, wie in 3M gezeigt. Die Dielektrikumsschicht 38 kann unter Verwendung der gleichen oder ahnlicher Materialien und Prozesse, wie oben in Verbindung mit der Dielektrikumsschicht 32 beschrieben, hergestellt und strukturiert werden. Die externen Kontaktpads 16 gestatten das elektrische Kontaktieren der Kontaktpads 20 und der ringförmigen Metallstruktur 11 der Halbleiterchips 10 und 17 von außerhalb der Bauelemente 300.
  • Lotabscheidungen 39 konnen auf den externen Kontaktpads 16 platziert werden, wie in 3N gezeigt. Die Lotabscheidungen 39 können durch ”Kugelplatzierung” auf den externen Kontaktpads 16 aufgebracht werden, bei der aus Lotmaterial bestehende vorgeformte Kugeln auf den externen Kontaktpads 16 aufgebracht werden. Als Alternative zur ”Kugelplatzierung” konnen die Lotabscheidungen 39 beispielsweise unter Verwendung von Schablonendruck mit einer Lotpaste gefolgt von einem Wärmebehandlungsprozess aufgebracht werden. Das Lotmaterial kann aus Metalllegierungen hergestellt sein, die beispielsweise aus den folgenden Materialien bestehen: SnPb, SnAg, SnAgCu, SnAgCuNi, SnAu, SnCu und SnBi. Die Lotabscheidungen 39 konnen dazu verwendet werden, die Bauelemente 300 elektrisch mit anderen Komponenten zu koppeln, beispielsweise einer PCB (gedruckten Leiterplatte).
  • Wie in 3O gezeigt, werden die Bauelemente 300 (und die Halbleiterchips 10 und 17) voneinander getrennt, indem Teile der Umverdrahtungsschicht und des Kapselungsmaterials 14 beispielsweise durch Sägen, Schneiden, Frasen, Ätzen oder einen Laserstrahl entfernt werden.
  • Die durch das oben beschriebene Verfahren hergestellten Bauelemente 300 sind Packages vom Fan-Out-Typ. Das Kapselungsmaterial 14 gestattet, dass sich die Umverdrahtungsschicht über die Kontur 12 der Halbleiterchips 10 und 17 hinaus erstreckt.
  • Die externen Kontaktpads 16 und die Lotabscheidungen 39 brauchen deshalb nicht innerhalb der Kontur 12 der Halbleiterchips 10 oder 17 angeordnet zu werden, sondern können über einen größeren Bereich verteilt werden. Der vergroßerte Bereich, der für die Anordnung der externen Kontaktpads 16 infolge des Kapselungsmaterials 14 zur Verfügung steht, bedeutet, dass die externen Kontaktpads 16 nicht nur in einem größeren Abstand voneinander angeordnet werden können, sondern dass gleichermaßen die größte Anzahl von externen Kontaktpads 16, die dort angeordnet werden kann, im Vergleich zu der Situation vergrößert ist, in der alle externen Kontaktpads 16 innerhalb der Kontur 12 des Halbleiterchips 10 und 17 angeordnet sind. Weiterhin brauchen die externen Kontaktpads 16 wegen des die Halbleiterchips 10 und 17 umgebenden Kapselungskörpers 14 nicht über den Halbleiterchips 10 und 17 selbst platziert zu werden. Falls die Halbleiterchips 10 und 17 integrierte Schaltungen enthalten, die hohe Frequenzen erzeugen, beispielsweise MMICs, die Frequenzen im Bereich von 1 bis 300 GHz erzeugen, kann das Platzieren der externen Kontaktpads 16 über diesen Schaltungen zu Resonanzphänomenen führen und sich auf die Funktion der Halbleiterchips 10 und 17 auswirken.
  • 3P zeigt eine Draufsicht auf das Bauelement 300. Bei dieser Ausfuhrungsform sind die auf der linken und rechten Seite von 3P gezeigten Lotabscheidungen 39 über aus den Metallschichten 18 und 36 ausgebildete Leitungen elektrisch an die ringformige Metallschicht 11 gekoppelt. Die metallische Verbindung zwischen dem Halbleitersubstrat 21 des Halbleiterchips 10 und den Lotabscheidungen 39 (siehe auch 3A) gestattet die Übertragung der von den integrierten Schaltungen in dem Halbleitersubstrat 21 erzeugten Wärme auf die Lotabscheidungen 39 und die Leiterplatte, auf der das Bauelement 300 wahrend des Betriebs montiert ist, die die von dem Halbleiterchip 10 erzeugte Wärme ableiten. Je mehr Lotabscheidungen 39 thermisch an die ringförmige Metallstruktur 11 gekoppelt sind, umso effektiver wird der Halbleiterchip 10 gekühlt. Es kann vorgesehen werden, dass die Lotabscheidungen 39, die elektrisch an die ringförmige Metallstruktur 11 gekoppelt sind, an Erd- oder Massepotential bei der Leiterplatte gekoppelt sind.
  • Die in 3P oben und unten gezeigten Lotabscheidungen 39 sind über aus den Metallschichten 18 und 36 gebildete Leitungen elektrisch an die Kontaktpads 20 des Halbleiterchips 10 gekoppelt. Es kann vorgesehen werden, dass die für niederfrequente Signale (unter 1 MHz) verwendeten Leitungen die ringförmige Metallstruktur 11 kreuzen konnen und elektrisch von der ringförmigen Metallstruktur 11 durch die Dielektrikumsschicht 32 isoliert sein können (siehe in 3P oben gezeigte Lotabscheidungen 39). Im Fall von Hochfrequenzsignalen, beispielsweise im Bereich von 1 bis 300 GHz, können Resonanzphänomene auftreten, falls die diese Signale übertragenen Leitungen die ringförmige Metallstruktur 11 kreuzen. Aus diesem Grund werden diese Leitungen durch den Spalt 19 in der ringformigen Metallstruktur 11 verlegt (siehe in 3P unten gezeigte Lotabscheidungen 39).
  • Für einen Fachmann ist es offensichtlich, dass das Bauelement 300 und dessen Herstellung wie oben beschrieben nur als eine Ausführungsform gedacht sind und viele Variationen möglich sind. Beispielsweise können in dem gleichen Bauelement 300 weitere Halbleiterchips oder passive Elemente enthalten sein. Die Halbleiterchips und passiven Elemente können hinsichtlich Funktion, Größe, Herstellungstechnologie usw. differieren. Zudem kann die Umverdrahtungsschicht des Bauelements 300 weitere aufeinander gestapelte Metallschichten enthalten. Diese Metallschichten konnen durch Dielektrikumsschichten voneinander isoliert sein.
  • In 4 ist ein Bauelement 400 in Draufsicht schematisch dargestellt. Das Bauelement 400 ist ähnlich dem Bauelement 300, enthält aber mehr Lotabscheidungen 39, die elektrisch und thermisch an die ringförmige Metallstruktur 11 des Halbleiterchips 10 gekoppelt sind. Bei der vorliegenden Ausführungsform sind zehn Lotabscheidungen 39 an die ringförmige Metallstruktur 11 gekoppelt. Das Bauelement 400 enthalt mehrere, in einem Array angeordnete Kontaktpads 20. Einige der Kontaktpads 20 sind über die Metallschichten 18 und 36 elektrisch an die Lotabscheidungen 39 gekoppelt. Die ringformige Metallstruktur 11 des Bauelements 400 weist drei Spalte 19 auf. Leitungen, die Signale mit Frequenzen über 1 GHz übertragen, können durch die Spalte 19 verlaufen. Leitungen, die Signale mit niedrigeren Frequenzen übertragen, können die ringformige Metallstruktur 11 kreuzen.
  • 5 zeigt schematisch ein System 500 im Querschnitt. Das System 500 enthält eine Leiterplatte 50 wie etwa eine PCB und das auf der Leiterplatte 50 montierte Bauelement 300. Die Lotkugeln des Bauelements 300 sind an Kontaktpads 51 der Leiterplatte 50 gelötet. Die von dem Halbleiterchip 10 erzeugte Wärme wird über die mit der ringförmigen Metallstruktur 11 innerhalb des Halbleiterchips 10 verbundenen Lotkugeln durch Wärmeleitung zur Leiterplatte 50 abgeführt. Der Warmewiderstand der Lotkugeln hängt stark von ihrer Position relativ zum Halbleiterchip 10 und von ihrer metallischen Verbindung zu der ringformigen Metallschicht 11 ab. Für eine vereinfachte Erörterung zeigt 5 drei verschiedene Arten von Lotkugeln 52, 53 und 54. Die Wärmeübertragung zu den direkt unter dem Halbleiterchip 10 angeordneten Lotkugeln 52 und 53 ist recht gut. Für die Lotkugel 52, die auf die kurzest mögliche Weise mit dem Halbleiterchip 10 verbunden ist, ist der Wärmewiderstand kleiner als 100 K/W. Fur die Lotkugel 53, die über die Metallschichten 18 und 36 mit dem Halbleiterchip 10 verbunden ist, liegt der Wärmewiderstand unter 250 K/W. Der Wärmewiderstand der Verbindung zwischen dem Halbleiterchip 10 und der Lotkugel 54, die sich außerhalb der Kontur 12 des Halbleiterchips 10 befindet, ist kleiner als 400 K/W. Lotkugeln, die weiter weg von dem Halbleiterchip 10 liegen als die Lotkugel 54, haben nur einen sehr kleinen Beitrag zu dem Gesamtwärmefluss. Deshalb werden die meisten der in der ersten Reihe außerhalb der Kontur 12 des Halbleiterchips 10 angeordneten Lotkugeln 54 fur die Warmeableitung verwendet. Beispielsweise können mindestens 50% der in der ersten Reihe außerhalb der Kontur 12 angeordneten Lotkugeln 54 elektrisch an die ringförmige Metallstruktur 11 gekoppelt sein. Diese Lotkugeln 54 können auf die kürzest mogliche Weise mit dem Halbleitersubstrat 21 des Halbleiterchips 10 verbunden sein. Um eine gute Wärmeübertragung bereitzustellen, kann die ringformige Metallstruktur 11 einen dicht gepackten Metallstapel enthalten.
  • 6 zeigt ein Modell zum Berechnen des Wärmewiderstands RCONTACT für die Wärmeubertragung von dem Halbleitersubstrat 21 des Halbleiterchips 10 zu der Leiterplatte. Der Wärmewiderstand RCONTACT besteht aus dem Wärmewiderstand RVIA1 der ringförmigen Metallstruktur 11, dem Wärmewiderstand RVIA2 des Via in der Umverdrahtungsschicht, dem Wärmewiderstand RRDL der seitlichen Leitung der Umverdrahtungsschicht und dem Wärmewiderstand RBALL der Lotkugel: RCONTACT = RVIA1 + RVIA2 + RRDL + RBALL (1)
  • 7 zeigt ein Modell zum Berechnen des Wärmewiderstands RSI für die Wärmeübertragung von der integrierten Schaltung innerhalb des Siliziumsubstrats 21, das die Wärme erzeugt, zur Peripherie des Siliziumsubstrats 21, wo sich die ringformige Metallstruktur 11 befindet. In dem vorliegenden Modell ist das Siliziumsubstrat 21 zylindrisch mit einer Höhe d und einem Radius r2. Die Wärme wird in dem mittleren Abschnitt des Siliziumsubstrats 21 mit einem Radius r1 erzeugt. Der Wärmewiderstand RSI wird wie folgt berechnet: RSI = ln(r2/r1)/(2πλSId) (2)
  • In dem Fall von d = 450 μm, r1 = 100 μm, r2 = 1 mm und λ = 148 mK/W beträgt der Wärmewiderstand RSI 5,5 K/W. Im Fall von d = 450 μm, r1 = 500 μm und r2 = 2 mm betragt der Wärmewiderstand RSI 3,3 K/W. Der Wärmewiderstand RSI betragt üblicherweise weniger als 10 K/W und trägt nur wenig zu dem Warmewiderstand RCONTACT bei.
  • Wenngleich ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform der Erfindung bezüglich nur einer von mehreren Implementierungen offenbart worden sein mag, kann außerdem ein derartiges Merkmal oder eine derartige Ausführungsform mit einem oder mehreren anderen Merkmalen oder Ausführungsformen der anderen Implementierungen kombiniert werden, wie für eine gegebene oder bestimmte Anwendung erwünscht und vorteilhaft sein kann. Weiterhin soll in dem Ausmaß, in dem die Ausdrücke ”enthalten”, ”haben”, ”mit” oder andere Varianten davon entweder in der ausführlichen Beschreibung oder den Ansprüchen verwendet werden, solche Ausdrücke auf eine Weise ähnlich dem Ausdruck ”umfassen” einschließend sein. Weiterhin versteht sich, dass Ausführungsformen der Erfindung in diskreten Schaltungen, teilweise integrierten Schaltungen oder ganz integrierten Schaltungen oder Programmierungsmitteln implementiert sein können. Außerdem ist der Ausdruck ”beispielhaft” lediglich als ein Beispiel anstatt als das Beste oder Optimale gemeint. Es ist auch zu verstehen, dass hierin dargestellte Merkmale und/oder Elemente mit bestimmten Abmessungen relativ zueinander zum Zweck der Vereinfachung und zum leichten Verständnis dargestellt worden sind und dass tatsächliche Abmessungen von den hierin dargestellten wesentlich differieren konnen.

Claims (23)

  1. Bauelement (100), umfassend: einen Halbleiterchip (10), der ein Halbleitersubstrat (21) und eine ringförmige Metallstruktur (11) umfasst, die sich entlang einer Außenlinie (12) einer ersten Hauptoberfläche (13) des Halbleiterchips (10) erstreckt, wobei die ringförmige Metallstruktur (11) mehrere übereinander angeordnete und durch Vias miteinander gekoppelte Metallschichten umfasst, wobei die unterste Metallschicht über ein Via an das Halbleitersubstrat (21) gekoppelt ist, einen Kapselungskörper (14), der den Halbleiterchip (10) kapselt und eine zweite Hauptoberfläche (15) definiert, und ein Array von externen Kontaktpads (16), die an der zweiten Hauptoberfläche (15) des Kapselungskörpers (14) befestigt sind, wobei mindestens ein externes Kontaktpad (16) des Arrays von externen Kontaktpads (16) über eine oberhalb des Halbleiterchips (10) angeordnete Metallschicht (18) elektrisch an die oberste Metallschicht der ringförmigen Metallstruktur (11) gekoppelt ist.
  2. Bauelement (100) nach Anspruch 1, wobei der Halbleiterchip (10) mehrere auf der ersten Hauptoberfläche (13) des Halbleiterchips (10) angeordnete Kontaktpads (20) umfasst.
  3. Bauelement (100) nach Anspruch 2, weiterhin umfassend eine Metallschicht (18), welche die Kontaktpads (20) elektrisch an die externen Kontaktpads (16) koppelt.
  4. Bauelement (100) nach Anspruch 3, wobei sich die Metallschicht (18) über die erste Hauptoberfläche (13) und die zweite Hauptoberfläche (15) erstreckt.
  5. Bauelement (100) nach einem der Ansprüche 2 bis 4, wobei alle Kontaktpads (20) des Halbleiterchips (10) innerhalb der ringförmigen Metallstruktur (11) angeordnet sind.
  6. Bauelement (100) nach einem der vorhergehenden Ansprüche, wobei die erste Hauptoberfläche (13) und die zweite Hauptoberfläche (15) parallel verlaufen.
  7. Bauelement (100) nach einem der vorhergehenden Ansprüche, wobei die erste Hauptoberfläche (13) und die zweite Hauptoberfläche (15) koplanar verlaufen.
  8. Bauelement (100) nach einem der vorhergehenden Ansprüche, wobei die ringförmige Metallstruktur (11) eine diskontinuierliche ringförmige Struktur ist.
  9. Bauelement (100) nach Anspruch 8, wobei sich die ringförmige Metallstruktur (11) entlang mindestens 60% der Außenlinie (12) der ersten Hauptoberfläche (13) des Halbleiterchips (10) erstreckt.
  10. Bauelement (100) nach einem der vorhergehenden Ansprüche, wobei sich die ringförmige Metallstruktur (11) entlang der Außenlinie (12) der ersten Hauptoberfläche (13) des Halbleiterchips (10) in einem Abstand kleiner als 100 μm erstreckt.
  11. Bauelement (100) nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip (10) einen zwischen der ringförmigen Metallstruktur (11) und der Außenlinie (12) der ersten Hauptoberfläche (13) des Halbleiterchips (10) angeordneten Dichtring (26) umfasst.
  12. Bauelement (100) nach Anspruch 11, wobei sich der Dichtring (26) entlang der Außenlinie (12) der ersten Hauptoberfläche (13) des Halbleiterchips (10) erstreckt und eine kontinuierliche ringförmige Struktur hat.
  13. Bauelement (100) nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip (10) ein Halbleitersubstrat umfasst und die ringförmige Metallstruktur (11) an das Halbleitersubstrat gekoppelt ist.
  14. Bauelement (100) nach einem der vorhergehenden Ansprüche, wobei die ringförmige Metallstruktur (11) mehr als 5 μm in den Halbleiterchip (10) reicht.
  15. Bauelement (100) nach einem der vorhergehenden Ansprüche, wobei die ringförmige Metallstruktur (11) eine seitliche Dicke von unter 100 μm aufweist.
  16. Bauelement (100) nach einem der vorhergehenden Ansprüche, wobei die erste Hauptoberfläche (13) des Halbleiterchips (10) von dem Kapselungskörper (14) exponiert ist.
  17. Bauelement (100) nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip (10) eine Hochfrequenzschaltung zum Erzeugen von Hochfrequenzsignalen mit Frequenzen über 1 GHz umfasst.
  18. Verfahren, umfassend: Bereitstellen eines ersten Halbleiterchips (10) und eines zweiten Halbleiterchips (17), wobei der erste Halbleiterchip (10) ein Halbleitersubstrat (21) und eine ringförmige Metallstruktur (11) umfasst, die sich entlang einer Außenlinie (12) einer ersten Hauptoberfläche (13) des ersten Halbleiterchips (10) erstreckt, wobei die ringförmige Metallstruktur (11) mehrere übereinander angeordnete und durch Vias miteinander gekoppelte Metallschichten umfasst, wobei die unterste Metallschicht über ein Via an das Halbleitersubstrat (21) gekoppelt ist; Bedecken des ersten und zweiten Halbleiterchips (10, 17) mit einem Kapselungsmaterial (14); Abscheiden einer Metallschicht (18) über dem ersten Halbleiterchip (10) und dem Kapselungsmaterial (14); Platzieren mehrerer externer Kontaktpads (16) über dem Kapselungsmaterial (14), wobei die Metallschicht (18) mindestens ein externes Kontaktpad (16) der mehreren externen Kontaktpads (16) elektrisch mit der obersten Metallschicht der ringförmigen Metallstruktur (11) des ersten Halbleiterchips (10) koppelt; und Trennen des ersten Halbleiterchips (10) von dem zweiten Halbleiterchip (17) durch teilweises Entfernen des Kapselungsmaterials (18).
  19. Verfahren nach Anspruch 18, wobei der erste und zweite Halbleiterchip (10, 17) über einem Träger (30) platziert werden, bevor der erste und zweite Halbleiterchip (10, 17) mit dem Kapselungsmaterial (14) bedeckt werden, und der erste und zweite Halbleiterchip (10, 17) nach dem Bedecken des ersten und zweiten Halbleiterchips (10, 17) mit dem Kapselungsmaterial (14) von dem Träger (30) entfernt werden.
  20. Verfahren nach Anspruch 19, wobei beim Platzieren des ersten Halbleiterchips (10) über dem Träger (30) die erste Hauptoberfläche (13) des ersten Halbleiterchips (10) dem Träger (30) zugewandt ist.
  21. Verfahren nach einem der Ansprüche 18 bis 20, wobei die erste Hauptoberfläche (13) die aktive Hauptoberfläche des ersten Halbleiterchips (10) ist.
  22. Verfahren nach einem der Ansprüche 18 bis 21, wobei der zweite Halbleiterchip (17) eine ringförmige Metallstruktur (11) umfasst, die sich entlang der Außenlinie (12) einer ersten Hauptoberfläche (13) des zweiten Halbleiterchips (17) erstreckt.
  23. Verfahren nach einem der Ansprüche 18 bis 22, wobei der erste Halbleiterchip (10) einen MMIC umfasst.
DE102010036978.0A 2009-08-13 2010-08-13 Bauelement mit einer ringförmigen Metallstruktur und Verfahren Expired - Fee Related DE102010036978B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/540,491 US8125072B2 (en) 2009-08-13 2009-08-13 Device including a ring-shaped metal structure and method
US12/540,491 2009-08-13

Publications (2)

Publication Number Publication Date
DE102010036978A1 DE102010036978A1 (de) 2011-03-03
DE102010036978B4 true DE102010036978B4 (de) 2014-09-11

Family

ID=43525374

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010036978.0A Expired - Fee Related DE102010036978B4 (de) 2009-08-13 2010-08-13 Bauelement mit einer ringförmigen Metallstruktur und Verfahren

Country Status (2)

Country Link
US (2) US8125072B2 (de)
DE (1) DE102010036978B4 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8125072B2 (en) 2009-08-13 2012-02-28 Infineon Technologies Ag Device including a ring-shaped metal structure and method
KR101686199B1 (ko) * 2010-03-26 2016-12-14 삼성전자주식회사 반도체 패키지 구조물
FR2964790A1 (fr) * 2010-09-13 2012-03-16 St Microelectronics Grenoble 2 Composant et dispositif semi-conducteur munis de moyens de dissipation de chaleur
TWI407348B (zh) * 2010-11-01 2013-09-01 Au Optronics Corp 接觸墊陣列
US8624359B2 (en) 2011-10-05 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package and method of manufacturing the same
US20130234344A1 (en) * 2012-03-06 2013-09-12 Triquint Semiconductor, Inc. Flip-chip packaging techniques and configurations
US8810006B2 (en) * 2012-08-10 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer system and method
US8963317B2 (en) * 2012-09-21 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure
US9490190B2 (en) 2012-09-21 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure
US8796829B2 (en) 2012-09-21 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure
KR20140119522A (ko) * 2013-04-01 2014-10-10 삼성전자주식회사 패키지-온-패키지 구조를 갖는 반도체 패키지
US9252092B2 (en) * 2013-07-24 2016-02-02 Stats Chippac, Ltd. Semiconductor device and method of forming through mold hole with alignment and dimension control
US9704769B2 (en) 2014-02-27 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming encapsulated wafer level chip scale package (EWLCSP)
TWI559413B (zh) * 2014-07-25 2016-11-21 力智電子股份有限公司 可攜式裝置及其積體電路的封裝結構、封裝體與封裝方法
JP2017121032A (ja) * 2015-06-30 2017-07-06 住友電気工業株式会社 高周波装置
US9646946B2 (en) * 2015-10-07 2017-05-09 Invensas Corporation Fan-out wafer-level packaging using metal foil lamination
US10062654B2 (en) * 2016-07-20 2018-08-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor structure and semiconductor manufacturing process thereof
US10211141B1 (en) * 2017-11-17 2019-02-19 General Electric Company Semiconductor logic device and system and method of embedded packaging of same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495917B1 (en) * 2000-03-17 2002-12-17 International Business Machines Corporation Method and structure of column interconnect
US20070064398A1 (en) * 2005-09-02 2007-03-22 Agere Systems Inc. Heat dissipation in integrated circuits
US7253487B2 (en) * 2003-11-25 2007-08-07 Airoha Technology Corp. Integrated circuit chip having a seal ring, a ground ring and a guard ring
US20090008793A1 (en) * 2007-07-02 2009-01-08 Infineon Technologies Ag Semiconductor device
US20090146297A1 (en) * 2007-12-06 2009-06-11 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Wafer Level Ground Plane and Power Ring

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI254437B (en) * 2003-12-31 2006-05-01 Advanced Semiconductor Eng Leadless package
TWI244185B (en) * 2004-06-30 2005-11-21 Advanced Semiconductor Eng Quad flat non leaded package
US7790576B2 (en) * 2007-11-29 2010-09-07 Stats Chippac, Ltd. Semiconductor device and method of forming through hole vias in die extension region around periphery of die
US8125072B2 (en) 2009-08-13 2012-02-28 Infineon Technologies Ag Device including a ring-shaped metal structure and method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495917B1 (en) * 2000-03-17 2002-12-17 International Business Machines Corporation Method and structure of column interconnect
US7253487B2 (en) * 2003-11-25 2007-08-07 Airoha Technology Corp. Integrated circuit chip having a seal ring, a ground ring and a guard ring
US20070064398A1 (en) * 2005-09-02 2007-03-22 Agere Systems Inc. Heat dissipation in integrated circuits
US20090008793A1 (en) * 2007-07-02 2009-01-08 Infineon Technologies Ag Semiconductor device
US20090146297A1 (en) * 2007-12-06 2009-06-11 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Wafer Level Ground Plane and Power Ring

Also Published As

Publication number Publication date
DE102010036978A1 (de) 2011-03-03
US9263362B2 (en) 2016-02-16
US20120156830A1 (en) 2012-06-21
US20110037163A1 (en) 2011-02-17
US8125072B2 (en) 2012-02-28

Similar Documents

Publication Publication Date Title
DE102010036978B4 (de) Bauelement mit einer ringförmigen Metallstruktur und Verfahren
DE102018108051B4 (de) Integrierte Fan-Out-Packages und Verfahren zu deren Herstellung
DE102010037292B4 (de) Herstellungsverfahren für Halbleiteranordnungen
DE102011001405B4 (de) Halbleiter-Kapselung und Stapel von Halbleiterkapselungen sowie Verfahren zur Herstellung einer Halbleiter-Kapselung
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE102011001402B4 (de) Verfahren zum Herstellen eines Halbleiter-Bauelements
DE102011000836B4 (de) Bauelement mit einem eingekapselten Halbleiterchip und Herstellungsverfahren
DE102009059236B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102014112860B4 (de) Ringstrukturen in Vorrichtungs-Die und Verfahren
DE102012025818B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015017329B3 (de) Herstellungsverfahren einer Halbleitervorrichtung
DE102019103729B4 (de) Halbleiter-package und verfahren
DE102013113061B4 (de) Halbleitervorrichtung und Verfahren für deren Herstellung
DE102010015957A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE102011050228B9 (de) Halbleiter-Package und Verfahren zur Herstellung eines Halbleiter-Packages mit Induktionsspule
DE102014103050B4 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
DE102009007708B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102008063633A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102008039388A1 (de) Gestapelte Halbleiterchips
DE102013111581A1 (de) Halbleiterpackages mit integrierter Antenne und Verfahren zu deren Herstellung
DE102011056315A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102013111569B4 (de) Halbleiterpackages mit integrierter Antenne und Verfahren zu deren Herstellung
DE102013103140A1 (de) Integrierte 3-D-Schaltungen und Verfahren zu deren Bildung
DE102014117594A1 (de) Halbleiter-Package und Verfahren zu seiner Herstellung
DE102016114814A1 (de) Halbleitervorrichtung und Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023360000

Ipc: H01L0023367000

R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023360000

Ipc: H01L0023367000

Effective date: 20140526

R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee