DE102016114814A1 - Halbleitervorrichtung und Herstellungsverfahren - Google Patents
Halbleitervorrichtung und Herstellungsverfahren Download PDFInfo
- Publication number
- DE102016114814A1 DE102016114814A1 DE102016114814.8A DE102016114814A DE102016114814A1 DE 102016114814 A1 DE102016114814 A1 DE 102016114814A1 DE 102016114814 A DE102016114814 A DE 102016114814A DE 102016114814 A1 DE102016114814 A1 DE 102016114814A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- conductive via
- over
- semiconductor substrate
- passivation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000002161 passivation Methods 0.000 claims abstract description 54
- 229920000642 polymer Polymers 0.000 claims abstract description 42
- 229910052751 metal Inorganic materials 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 30
- 239000010410 layer Substances 0.000 claims description 291
- 238000000034 method Methods 0.000 claims description 80
- 239000000463 material Substances 0.000 claims description 68
- 239000011241 protective layer Substances 0.000 claims description 63
- 239000000758 substrate Substances 0.000 claims description 57
- 238000001465 metallisation Methods 0.000 claims description 26
- 239000008393 encapsulating agent Substances 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 19
- 238000005538 encapsulation Methods 0.000 claims description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 13
- 229910052802 copper Inorganic materials 0.000 claims description 13
- 239000010949 copper Substances 0.000 claims description 13
- 238000004891 communication Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 8
- 239000004642 Polyimide Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229920001721 polyimide Polymers 0.000 claims description 7
- 239000003989 dielectric material Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 239000002131 composite material Substances 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 238000001721 transfer moulding Methods 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 19
- 239000004020 conductor Substances 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000007747 plating Methods 0.000 description 9
- 238000000465 moulding Methods 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229920002577 polybenzoxazole Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- -1 SOI Chemical compound 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000002775 capsule Substances 0.000 description 1
- 239000012876 carrier material Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- ZTXONRUJVYXVTJ-UHFFFAOYSA-N chromium copper Chemical compound [Cr][Cu][Cr] ZTXONRUJVYXVTJ-UHFFFAOYSA-N 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- IUYOGGFTLHZHEG-UHFFFAOYSA-N copper titanium Chemical compound [Ti].[Cu] IUYOGGFTLHZHEG-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000005246 galvanizing Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 239000005001 laminate film Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
- H01L2224/02315—Self-assembly processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0233—Structure of the redistribution layers
- H01L2224/02331—Multilayer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02379—Fan-out arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0239—Material of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/024—Material of the insulating layers therebetween
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
- H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
- H01L2224/214—Connecting portions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Eine Halbleitervorrichtung weist eine obere Metallschicht, eine erste Passivierungsschicht über der oberen Metallschicht, eine erste Umverteilungsschicht über der ersten Passivierungsschicht, eine erste Polymerschicht und eine erste leitfähige Durchkontaktierung auf, die sich durch die erste Polymerschicht erstreckt. Die erste Polymerschicht steht in physischem Kontakt mit der ersten Passivierungsschicht;
Description
- Diese Anmeldung beansprucht die Priorität der vorläufigen U.S.-Anmeldung Nr. 62/300 176, eingereicht am 26. Februar 2016, mit dem Titel ”Semiconductor Device and Method of Manufacture”, die hier durch Bezugnahme aufgenommen wird.
- HINTERGRUND
- Seit der Erfindung des integrierten Schaltkreises (IC) hat die Halbleiterindustrie aufgrund von fortlaufenden Verbesserung der Integrationsdichte von verschiedenen elektronischen Komponenten (d. h. Transistoren, Dioden, Widerständen, Kondensatoren etc.) ein schnelles Wachstum erfahren. Meistens kam diese Verbesserung der Integrationsdichte von wiederholten Verringerungen der minimalen Strukturgröße, die es erlaubt haben, mehr Komponenten in eine vorgegebene Fläche zu integrieren.
- Die minimale Strukturgröße von Transistoren, Dioden, Widerständen, Kondensatoren und dergleichen nur zu verringern, ist jedoch nur ein Aspekt, der beim Versuch, die Gesamtgröße der Halbleitervorrichtungen zu reduzieren, verbessert werden kann. Andere Aspekte, die derzeit untersucht werden, umfassen andere Aspekte der Halbleitervorrichtungen. Zur Verringerung der Größe werden Verbesserungen in diesen anderen Strukturen untersucht.
- KURZE BESCHREIBUNG DER ZEICHNUNGEN
- Aspekte der vorliegenden Erfindung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Zeichnungen gelesen wird. Man beachte, dass in Übereinstimmung mit dem üblichen Vorgehen in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Elemente zur Klarheit der Diskussion beliebig vergrößert oder verkleinert werden.
-
1 zeigt eine Halbleitervorrichtung mit einer oberen Metallschicht und einer ersten Passivierungsschicht in Übereinstimmung mit einigen Ausführungsformen. -
2 zeigt das Ausbilden einer ersten Umverteilungsschicht in Übereinstimmung mit einigen Ausführungsformen. -
3 zeigt das Ausbilden einer ersten Schutzschicht in Übereinstimmung mit einigen Ausführungsformen. -
4 zeigt das Ausbilden einer ersten leitfähigen Durchkontaktierung in Übereinstimmung mit einigen Ausführungsformen. -
5 zeigt ein Vereinzelungsverfahren in Übereinstimmung mit einigen Ausführungsformen. -
6A bis6C zeigen ein Kapselungsverfahren in Übereinstimmung mit einigen Ausführungsformen. -
7 zeigt das Ausbilden einer zweiten Umverteilungsschicht in Übereinstimmung mit einigen Ausführungsformen. -
8 zeigt das Ausbilden einer zweiten Schutzschicht in Übereinstimmung mit einigen Ausführungsformen. -
9 zeigt das Ausbilden von externen Anschlüssen in Übereinstimmung mit einigen Ausführungsformen. -
10 zeigt eine Ausführungsform, bei der die erste Schutzschicht ein nicht-polymeres Material in Übereinstimmung einigen Ausführungsformen verwendet. - DETAILLIERTE BESCHREIBUNG
- Die folgende Offenbarung sieht viele verschiedene Ausführungsformen oder Beispiele vor, um verschiedene Merkmale der Erfindung zu implementieren. Spezielle Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und sollen nicht einschränkend wirken. Das Ausbilden einer ersten Einrichtung über oder auf einer zweiten Einrichtung in der folgenden Beschreibung kann beispielsweise Ausführungsformen umfassen, in denen die erste und die zweite Einrichtung in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Einrichtungen zwischen der ersten Einrichtung und der zweiten Einrichtung ausgebildet sein können, so dass die erste und die zweite Einrichtung nicht in direktem Kontakt sein müssen. Zusätzlich kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und erzwingt an sich keine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
- Weiter können räumlich relative Begriffe, wie „unten”, „unter”, „unterer”, „über”, „oberer” und ähnliche, hier zur Einfachheit der Beschreibung verwendet werden, um die Beziehung eines Elements oder eines Merkmals mit einem oder mehreren anderen Elementen oder Merkmalen zu beschreiben, wie sie in den Figuren gezeigt sind. Die räumlich relativen Begriffe sollen verschiedene Orientierungen der Vorrichtung, die verwendet oder betrieben wird, zusätzlich zu der in den Figuren gezeigten Orientierung umfassen. Die Vorrichtung kann anders orientiert sein (um 90 Grad gedreht oder in einer anderen Orientierung) und die räumlich relativen Begriffe, die hier verwendet werden, können ebenfalls demgemäß interpretiert werden.
- Nimmt man nur Bezug auf
1 , wird eine Halbleitervorrichtung100 mit einem Substrat101 , aktiven Vorrichtungen103 auf dem Substrat101 , einem Zwischendielektrikum (ILD)105 über den aktiven Vorrichtungen103 und Metallisierungsschichten107 über der ILD-Schicht105 gezeigt. Das Substrat101 kann im Wesentlichen leitend oder halbleitend mit einem elektrischen Widerstand von weniger als103 Ohm-Meter sein und kann dotiertes oder undotiertes Bulk-Silizium oder eine aktive Schicht eines Silizium-auf-Isolator-(SOI-)Substrats aufweisen. Im Allgemeinen umfasst ein SOI-Substrat eine Schicht aus einem Halbleitermaterial wie Silizium, Germanium, Silizium-Germanium, SOI, Silizium-Germanium-auf-Isolator (SGOI) oder einer Kombination davon. Andere Substrate, die verwendet werden können, umfassen mehrschichtige Substrate, Gradient-Substrate oder Substrate mit hybrider Orientierung. Zusätzlich kann das Substrat101 an diesem Punkt in dem Verfahren ein Teil eines Halbleiterwafers sein (wobei der ganze Wafer in1 nicht gezeigt ist), der in einem späteren Schritt vereinzelt wird. - Die aktiven Vorrichtungen
103 sind in1 als ein einziger Transistor gezeigt. Wie jedoch ein Fachmann erkennen wird, kann eine breite Vielzahl von aktiven Vorrichtungen wie Kondensatoren, Widerständen, Induktoren und Ähnliches verwendet werden, um die gewünschten strukturellen und funktionalen Anforderungen der Konstruktion für die Halbleitervorrichtung100 zu erzeugen. Die aktiven Vorrichtungen103 können durch jedes geeignete Verfahren entweder innerhalb oder auch auf der Oberfläche des Substrats101 ausgebildet werden. - Die ILD-Schicht
105 kann ein Material wie Borphosphorsilikatglas (BPSG) aufweisen, obwohl jedes geeignete Dielektrikum verwendet werden kann. Die ILD-Schicht105 kann durch ein Verfahren wie PECVD ausgebildet werden, obwohl andere Verfahren wie LPCVD alternativ verwendet werden können. Die ILD-Schicht105 kann auf eine Dicke von zwischen etwa 100 Å und etwa 3.000 Å ausgebildet werden. - Die Metallisierungsschichten
107 werden über dem Substrat101 , den aktiven Vorrichtungen103 und der ILD-Schicht105 ausgebildet und sind so entworfen, dass sie die verschiedenen aktiven Vorrichtungen103 verbinden, um funktionale Schaltungen auszubilden. Während sie in1 als zwei Schichten gezeigt sind, sind die Metallisierungsschichten107 aus abwechselnden Schichten aus dielektrischem und leitfähigem Material ausgebildet und können durch jedes geeignete Verfahren (beispielsweise Abscheiden, Damascene, Dual-Damascene etc.) ausgebildet werden. In einer Ausführungsform kann es vier Metallisierungsschichten geben, die von dem Substrat101 durch die ILD-Schicht105 getrennt sind, aber die genaue Anzahl von Metallisierungsschichten107 hängt von der Konstruktion der Halbleitervorrichtung100 ab. - Auf der Oberseite der Metallisierungsschichten
107 gibt es eine obere Metallschicht109 , die von einer oberen dielektrischen Schicht111 umgeben ist. In einer Ausführungsform umfasst die obere Metallschicht109 das leitfähige Material, beispielsweise Kupfer oder einen anderen geeigneten Leiter, das in der oberen dielektrischen Schicht111 ausgebildet ist, die aus jedem geeigneten Dielektrikum bestehen kann, etwa einem Low-k-Dielektrikum. Die obere dielektrische Schicht111 kann zunächst über dem Rest der Metallisierungsschichten107 ausgebildet werden und dann kann die obere Metallschicht109 in der oberen dielektrischen Schicht111 beispielsweise durch ein Damascene- oder Dual-Damascene-Verfahren ausgebildet werden, obwohl jedes geeignete Verfahren oder Material verwendet werden kann. - Eine erste Passivierungsschicht
113 kann auf dem Substrat101 über den Metallisierungsschichten107 (und der oberen Metallschicht109 und oberen dielektrischen Schicht111 in den Metallisierungsschichten107 ) ausgebildet werden. Die erste Passivierungsschicht113 kann aus einem oder mehreren geeigneten dielektrischen Materialien wie beispielsweise Siliziumoxid, Siliziumnitrid, Low-k-Dielektrika wie beispielsweise mit porösem Kohlenstoff dotiertem Siliziumdioxid, Kombinationen davon oder dergleichen hergestellt werden. Die erste Passivierungsschicht113 kann durch ein Verfahren wie chemische Dampfabscheidung (CVD) ausgebildet werden, obwohl andere geeignete Verfahren verwendet werden können, und kann eine Dicke zwischen etwa 0,5 μm und etwa 5 μm haben, z. B. etwa 9,25 KA. - Nachdem die erste Passivierungsschicht
113 ausgebildet wurde, können erste Öffnungen115 durch die erste Passivierungsschicht113 erzeugt werden, indem Teile der ersten Passivierungsschicht113 entfernt werden, so dass zumindest ein Teil der oberen Metallschicht109 freigelegt wird. Die ersten Öffnungen115 ermöglichen den Kontakt zwischen der oberen Metallschicht109 und einer ersten Umverteilungsschicht201 (in1 nicht gezeigt, aber unten mit Bezug auf2 gezeigt und beschrieben). Die ersten Öffnungen115 können unter Verwendung eines geeigneten photolithographischen Maskier- und Ätzverfahrens ausgebildet werden, obwohl jedes geeignete Verfahren zum Freilegen von Teilen der oberen Metallschicht109 verwendet werden kann, und die ersten Öffnungen115 können so ausgebildet werden, dass sie eine erste Breite W1 zwischen etwa 1 μm und etwa 8 μm haben, z. B. etwa 3 μm. Zusätzlich können die ersten Öffnungen115 mit einer einzigen Erweiterung durch die erste Passivierungsschicht113 oder jeder geeigneten Anzahl von Erweiterungen, wie beispielsweise zwischen zwei Erweiterungen durch die erste Passivierungsschicht113 (wie in1 gezeigt) und sechs Erweiterungen durch die erste Passivierungsschicht113 , hergestellt werden. -
2 zeigt das Ausbilden der ersten Umverteilungsschicht201 . Die erste Umverteilungsschicht201 kann Aluminium aufweisen, aber andere Materialien wie Kupfer können alternativ verwendet werden. Die erste Umverteilungsschicht201 kann durch unter Verwendung eines Abscheidungsverfahrens wie Sputtern ausgebildet werden, um eine Materialschicht auszubilden (in2 nicht gesondert gezeigt), und Teile der Materialschicht können dann durch ein geeignetes Verfahren entfernt werden (beispielsweise photolithographisches Maskieren und Ätzen), um die erste Umverteilungsschicht201 auszubilden. Jedes andere geeignete Verfahren kann jedoch verwendet werden, um die ersten Umverteilungsschicht201 auszubilden. Die erste Umverteilungsschicht201 kann so ausgebildet werden, dass sie eine erste Dicke T1 über der ersten Passivierungsschicht113 von zwischen etwa 1 μm und etwa 10 μm hat, z. B. etwa 2,8 μm. - Die erste Umverteilungsschicht
201 kann mit einem ersten Abschnitt, etwa einem Landekissenabschnitt ausgebildet werden, der sich durch die ersten Öffnungen115 der ersten Passivierungsschicht113 so erstreckt, dass er eine elektrische Verbindung mit der darunterliegenden oberen Metallschicht109 herstellt, um eine elektrische Verbindung mit der oberen Metallschicht109 herzustellen und einen Landekissenabschnitt zum Verbinden mit darüber liegenden leitfähigen Strukturen bereitzustellen. In einer Ausführungsform kann der erste Abschnitt mit einer zweiten Breite W2 zwischen etwa 15 μm und etwa 100 μm ausgebildet werden, z. B. etwa 50 μm. - Zusätzlich kann ein zweiter Abschnitt der ersten Umverteilungsschicht
201 über der ersten Passivierungsschicht113 ausgebildet werden. In einer Ausführungsform kann der zweite Abschnitt der ersten Umverteilungsschicht201 verwendet werden, um Verdrahtung und Umverteilung der elektrischen Signale bereitzustellen, und kann so ausgebildet werden, dass er eine dritte Breite W3 zwischen etwa 1 μm und etwa 20 μm hat, z. B. etwa 2 μm. Alle geeigneten Abmessungen können jedoch für den ersten Abschnitt und den zweiten Abschnitt der ersten Umverteilungsschicht201 verwendet werden. -
3 zeigt das Ausbilden einer ersten Schutzschicht301 über und in direktem physischem Kontakt mit der ersten Umverteilungsschicht201 . In einer Ausführungsform ist die erste Schutzschicht301 eine Polymerschicht und wird aus einem Polymer wie einem Polyimid, Polybenzoxazol (PBO), Benzocyclobuten (BCB) und dergleichen durch ein Verfahren wie Schleuderbeschichtung, Laminieren oder dergleichen ausgebildet. Die erste Schutzschicht301 kann so ausgebildet werden, dass sie eine zweite Dicke T2 über der ersten Passivierungsschicht113 von zwischen etwa 2 μm und etwa 12 μm hat, z. B. etwa 5 μm. Es kann jedoch jede geeignete Dicke verwendet werden. - In einer Ausführungsform kann die erste Schutzschicht
301 in situ ausgebildet werden, nachdem die erste Umverteilungsschicht201 ausgebildet wurde und bevor die erste Umverteilungsschicht201 einer reaktiven Atmosphäre wie einer Umgebungsatmosphäre, die Sauerstoff enthält, ausgesetzt wurde. Indem die erste Schutzschicht301 in situ und bevor sie einer reaktiven Atmosphäre ausgesetzt wurde, ausgebildet wird, kann die Notwendigkeit für eine eigene Passivierungsschicht über der ersten Umverteilungsschicht201 , um die erste Umverteilungsschicht201 zwischen Verfahren zu schützen, wegfallen. Als solche kann die unnötige Passivierungsschicht aus dem Verfahren entfernt werden, was die Vorrichtung dünner und kleiner und das Herstellungsverfahren effizienter macht. - Nachdem die erste Schutzschicht
301 ausgebildet wurde, können zweite Öffnungen303 durch die erste Schutzschicht301 erzeugt werden, indem Teile der ersten Schutzschicht301 entfernt werden, so dass zumindest ein Teil der ersten Umverteilungsschicht201 freigelegt wird. Die zweiten Öffnungen303 ermöglichen den Kontakt zwischen der ersten Umverteilungsschicht201 und einer ersten leitfähigen Durchkontaktierung401 (sonst als via0 bezeichnet, in3 nicht gezeigt, aber unten mit Bezug auf4 gezeigt und beschrieben). Die zweite Öffnung303 kann unter Verwendung eines geeigneten photolithographischen Maskier- und Ätzverfahrens ausgebildet werden, obwohl jedes geeignete Verfahren zum Freilegen von Teilen der ersten Umverteilungsschicht201 verwendet werden kann. Zusätzlich kann die zweite Öffnung303 so ausgebildet werden, dass sie eine vierte Breite W4 von zwischen etwa 5 μm und etwa 95 μm hat, z. B. etwa 10 μm, obwohl jede geeignete Breite verwendet werden kann. -
4 zeigt das Ausbilden der ersten leitfähigen Durchkontaktierung401 durch die zweite Öffnung303 und in elektrischer Verbindung mit der ersten Umverteilungsschicht201 . In einer Ausführungsform kann die erste leitfähige Durchkontaktierung401 ausgebildet werden, indem zuerst eine Keimschicht (in4 nicht getrennt gezeigt) ausgebildet wird. Die Keimschicht ist eine dünne Schicht aus einem leitfähigen Material, die beim Ausbilden einer dickeren Schicht während nachfolgender Bearbeitungsschritte hilft. Die Keimschicht kann eine Schicht aus Titan umfassen, die etwa 1.000 Å dick ist, gefolgt von einer Schicht aus Kupfer von etwa 5.000 Å Dicke. Die Keimschicht kann unter Verwendung von Verfahren wie Sputtern, Verdampfen oder PECVD-Verfahren erzeugt werden, abhängig von den gewünschten Materialien. Die Keimschicht kann so ausgebildet werden, dass sie eine Dicke von zwischen etwa 0,3 μm und etwa 1 μm hat, z. B. etwa 0,5 μm. - Sobald die Keimschicht ausgebildet wurde, kann die erste leitfähige Durchkontaktierung
401 über der Keimschicht ausgebildet werden. In einer Ausführungsform umfasst die erste leitfähige Durchkontaktierung401 ein oder mehrere leitfähige Materialien wie Kupfer, Wolfram oder andere leitfähige Metalle oder dergleichen und kann beispielsweise durch Galvanisieren, stromloses Plattieren oder dergleichen ausgebildet werden. In einer Ausführungsform wird ein erster Photoresist (in4 nicht getrennt gezeigt) auf der Keimschicht angeordnet und strukturiert, um die Keimschicht dort freizulegen, wo die erste leitfähige Durchkontaktierung401 ausgebildet werden soll. Nach dem Strukturieren wird ein Galvanisierverfahren verwendet, wobei die Keimschicht und der erste Photoresist in eine Galvanisierlösung eingetaucht oder versenkt werden. Die Oberfläche der Keimschicht ist elektrisch mit der negativen Seite einer externen Gleichstromversorgung verbunden, so dass die Keimschicht als Kathode in dem Galvanisierverfahren dient. Eine feste leitfähige Anode wie eine Kupferanode wird auch in die Lösung eingetaucht und ist mit der positiven Seite der Stromversorgung verbunden. Die Atome von der Anode werden in der Lösung gelöst, von der die Kathode, z. B. die Keimschicht, die gelösten Atome erwirbt, wodurch die freiliegenden leitfähigen Bereiche der Keimschicht in der Öffnung des ersten Photoresist plattiert werden. - Nachdem die erste leitfähige Durchkontaktierung
401 unter Verwendung des ersten Photoresists und der Keimschicht ausgebildet wurde, kann der erste Photoresist durch ein geeignetes Entfernungsverfahren entfernt werden. In einer Ausführungsform kann ein Plasmaveraschungsverfahren verwendet werden, um den ersten Photoresist zu entfernen, wobei die Temperatur des ersten Photoresists erhöht werden kann, bis der erste Photoresist eine thermische Zersetzung erfährt und entfernt werden kann. Es kann jedoch jedes andere geeignete Verfahren wie Nassabziehen alternativ verwendet werden. Das Entfernen des ersten Photoresists kann die darunterliegenden Teile der Keimschicht freilegen. - Nach dem Entfernen des ersten Photoresists die darunterliegende Keimschicht freigelegt hat, werden diese Abschnitte entfernt. In einer Ausführungsform können die freiliegenden Abschnitte der Keimschicht (beispielsweise diejenigen Abschnitte der Keimschicht, die nicht von der ersten leitfähigen Durchkontaktierung
401 bedeckt sind) entfernt werden, beispielsweise durch ein Nass- oder Trockenätzverfahren. Bei einem Trockenätzverfahren können beispielsweise Reaktanten unter Verwendung der ersten leitfähigen Durchkontaktierung401 als Maske in Richtung der Keimschicht geleitet werden. Alternativ können Ätzmittel auf die Keimschicht gesprayt oder auf andere Weise mit ihr in Kontakt gebracht werden, um die freiliegenden Abschnitte der Keimschicht zu entfernen. - In einer Ausführungsform kann die erste leitfähige Durchkontaktierung
401 so ausgebildet sein, dass sie eine dritte Dicke T3 über der ersten Schutzschicht301 von weniger als etwa 15 μm hat, z. B. etwa 10 μm oder etwa 3 μm. Zusätzlich kann die erste leitfähige Durchkontaktierung401 so ausgebildet sein, dass sie eine fünfte Breite W5 zwischen etwa 20 μm und etwa 120 μm hat, z. B. etwa 50 μm. Es kann jedoch jede geeignete Abmessung verwendet werden, um die ersten leitfähige Durchkontaktierung401 auszubilden. Indem die erste leitfähige Durchkontaktierung401 so ausgebildet wird, dass sie eine dritte Dicke T3 von weniger als etwa 15 μm hat, können Kosten gespart werden, indem Zeit und Materialien während des Ausbildens der ersten leitfähigen Durchkontaktierung401 gespart werden. Zusätzlich können, indem die erste leitfähige Durchkontaktierung401 so ausgebildet wird, dass sie die dritte Dicke T3 hat, weitere Verkleinerungen erreicht werden. Wenn beispielsweise die erste leitfähige Durchkontaktierung401 mit der dritten Dicke T3 ausgebildet wird, kann der Abstand zwischen benachbarten der ersten leitfähigen Durchkontaktierungen401 (von denen nur eine in4 gezeigt ist) so verringert werden, dass er zwischen etwa 40 km und etwa 100 μm liegt, z. B. etwa 80 μm. Es kann jedoch jeder geeignete Abstand verwendet werden. - Zusätzlich zu der ersten leitfähigen Durchkontaktierung
401 können auch Verdrahtungsleitungen403 über der ersten Schutzschicht301 ausgebildet werden, um zusätzliche Verdrahtungs- und Anschlussmöglichkeiten zu ermöglichen. In einer Ausführungsform können die Verdrahtungsleitungen403 gleichzeitig mit der ersten leitfähigen Durchkontaktierung401 ausgebildet werden, so dass die Verdrahtungsleitungen403 die gleiche dritte Dicke T3 aufweisen. -
5 zeigt, dass nachdem die freiliegenden Abschnitte der Keimschicht entfernt wurden, eine Vereinzelung durchgeführt werden kann, um die Halbleitervorrichtung100 von dem Rest des Wafers (nicht separat gezeigt) zu trennen. In einer Ausführungsform kann die Vereinzelung durchgeführt werden, indem ein Sägeblatt (in5 durch die gestrichelten Kästen gezeigt, die mit501 markiert sind) verwendet wird, um das Substrat101 und die darüber liegenden Schichten zu zerschneiden, wodurch ein Abschnitt von einem anderen getrennt wird, um die Halbleitervorrichtung100 auszubilden. Wie ein Fachmann jedoch erkennen wird, ist die Verwendung eines Sägeblattes, um die Halbleitervorrichtung100 zu vereinzeln, nur eine beispielhafte Ausführungsform und soll nicht einschränkend sein. Alternative Verfahren zum Vereinzeln der Halbleitervorrichtung100 wie die Verwendung einer oder mehrerer Ätzungen, um die Halbleitervorrichtung100 zu zerteilen, oder die Verwendung eines Lasers, um die Halbleitervorrichtung100 zu zerteilen, können alternativ verwendet werden. Diese Verfahren und andere geeignete Verfahren können alternativ verwendet werden, um die Halbleitervorrichtung100 zu vereinzeln. - Die
6A bis6C zeigen ein Kapseln des Substrats101 mit beispielsweise einem Kapselungsmaterial601 . In einer Ausführungsform kann das Kapseln des Substrats101 so durchgeführt werden, wie in der U.S.-Patentanmeldung Nr. 14/555 338, eingereicht am 26. November 2014, beschrieben ist, die hier durch Bezugnahme aufgenommen ist. Das Substrat101 kann beispielsweise, wie ab6A gezeigt ist, durch ein Spritzpressverfahren gekapselt werden, bei dem das Substrat101 zwischen einer Bodenplatte603 und einer oberen Platte605 einer Formvorrichtung600 positioniert wird. Die obere Platte605 und die Bodenplatte603 können ein geeignetes Material umfassen, um strukturelle Unterstützung zu bieten, etwa Metall, Keramik oder dergleichen. - In einigen Ausführungsformen ist eine Polymerschicht
607 auf der oberen Platte605 (d. h. gegenüber dem Substrat101 ) angeordnet. Die Polymerschicht607 kann ein Laminatfolienmaterial, etwa Polyimid, PBO, Epoxid, eine Unterfüllungsfolie, eine Formunterfüllungsfolie und dergleichen mit oder ohne Füllmaterial aufweisen. Die Polymerschicht607 kann komprimierbar sein, so dass sie durch die Strukturen auf dem Substrat101 (beispielsweise die erste leitfähige Durchkontaktierung401 ) geformt werden kann, wenn die Polymerschicht607 die Strukturen berührt. In einigen Ausführungsformen hat die Polymerschicht607 eine Dicke im Bereich von etwa 10 μm bis etwa 100 μm. In einigen Ausführungsformen ist eine Trennfolie (nicht gezeigt) zwischen der oberen Platte605 und der Polymerschicht607 angeordnet. - Nachdem das Substrat
101 platziert wurde, werden die obere Platte605 und die Bodenplatte603 zusammengepresst und die Polymerschicht607 berührt die obere Fläche der Strukturen auf dem Substrat101 . Die Polymerschicht607 kann die obere Fläche der Strukturen auf dem Substrat101 bedecken. Es können Lücken609 verbleiben, die zwischen der oberen Platte605 und der Bodenplatte603 angeordnet sind. Das Fehlen eines Trägermaterials unter der Polymerschicht607 kann zu einer nicht-planaren Bodenfläche der Polymerschicht607 führen. Als Beispiel wird, wie in6A gezeigt ist, die Polymerschicht607 teilweise durch die Strukturen auf dem Substrat101 komprimiert. Ein Teil der unteren Fläche der Polymerschicht607 in den Lücken609 liegt niedriger als die obere Fläche der ersten leitfähigen Durchkontaktierung401 und der ersten Schutzschicht301 . In einigen Ausführungsformen umfasst die nicht-planare untere Fläche in den Lücken609 einen nicht-planaren Abschnitt, der von der oberen Fläche der ersten leitfähigen Durchkontaktierung401 vertieft ist, und umfasst ferner einen flachen Abschnitt weg von dem Substrat101 . Vor ihrer Platzierung auf dem Substrat101 kann die Polymerschicht607 nicht oder nur teilweise gehärtet sein. - Danach wird unter Bezugnahme auf
6B das Verkapselungsmaterial601 in den Lücken609 ausgebildet. In einigen Ausführungsformen wird das Verkapselungsmaterial601 in flüssiger Form abgegeben. Das Verkapselungsmaterial601 muss nicht über obere Flächen der Strukturen auf dem Substrat101 fließen, da es durch die Polymerschicht607 versiegelt ist. Danach kann ein Härtungsverfahren durchgeführt werden, um das Verkapselungsmaterial601 zu verfestigen. Während des Spritzpressverfahrens kann eine obere Fläche des Verkapselungsmaterials601 die untere Fläche der Polymerschicht607 berühren und daher kann die obere Fläche des Verkapselungsmaterials601 kann ein ähnliches Profil wie die untere Fläche der Polymerschicht607 haben. Im Ergebnis ist die obere Fläche des Verkapselungsmaterials601 eine nicht-planare Oberfläche, die von den oberen Flächen der Strukturen auf dem Substrat101 vertieft ist. Beispielsweise kann die obere Fläche des Verkapselungsmaterials601 von der oberen Fläche der ersten leitfähigen Durchkontaktierung401 und der ersten Schutzschicht301 vertieft sein. In einigen Ausführungsformen umfasst die obere Fläche des Verkapselungsmaterials601 einen gekrümmten oder geneigten geraden Abschnitt, der von der oberen Fläche der Strukturen auf dem Substrat101 weg vertieft ist, und umfasst ferner einen flachen Abschnitt weg von dem Substrat101 . Nachdem es gekapselt wurde, kann das Substrat101 mit dem Verkapselungsmaterial601 aus der Formvorrichtung600 entfernt werden, wie in6C gezeigt ist. Wie man sieht, bleiben bei diesem Verfahren, wenn die Spritzgussvorrichtung600 entfernt wurde, die oberen Flächen der ersten leitfähigen Durchkontaktierung401 freiliegend. - Während jedoch das Spritzpressverfahren (auch als freilegendes Formverfahren bekannt) wie oben beschrieben ein Verfahren zum Kapseln ist, das verwendet werden kann, sind die Ausführungsformen nicht auf das Spritzpressverfahren beschränkt. Stattdessen kann jedes geeignete Formverfahren wie beispielsweise ein nach unten gerichtetes Formverfahren oder ein anderes geeignetes Verfahren zur Herstellung wie beispielsweise ein Formverfahren zusammen mit einem getrennten Entfernungsvorgang verwendet werden, um die erste leitfähige Durchkontaktierung
401 freizulegen. Alle solche Verfahren sollen vollständig in dem Schutzumfang der Ausführungsformen enthalten sein. -
7 zeigt, dass nach dem Kapseln eine zweite Schutzschicht701 und eine Nachpassivierungs-Zwischenverbindungs-(PPI-)Schicht703 sowohl über das Verkapselungsmaterial601 als auch die erste leitfähige Durchkontaktierung401 als erste Fan-Out-Schicht ausgebildet werden können, die über der Halbleitervorrichtung100 ausgebildet werden soll. In einer Ausführungsform kann die zweite Schutzschicht701 unter Verwendung ähnlicher Materialien und ähnlicher Verfahren wie die erste Schutzschicht301 ausgebildet werden, die oben mit Bezug auf3 beschrieben ist. Zum Beispiel kann die zweite Schutzschicht701 aus einem Polyimidmaterial bestehen, das durch ein Aufschleuderverfahren ausgebildet wird. Es kann jedoch jedes geeignete Material und Ausbildungsverfahren verwendet werden, um die zweite Schutzschicht701 auszubilden oder anzuordnen. In einer Ausführungsform kann die zweite Schutzschicht701 so ausgebildet werden, dass sie die erste leitfähige Durchkontaktierung401 , die erste Schutzschicht301 bedeckt und sich zudem über das Verkapselungsmaterial601 hinaus erstreckt. Zusätzlich kann die zweite Schutzschicht701 so ausgebildet werden, dass sie eine vierte Dicke T4 über dem Verkapselungsmaterial601 von zwischen etwa 2 μm und etwa 8 μm, z. B. etwa 5 μm hat. Es kann jedoch jede geeignete Dicke verwendet werden. - Nachdem die zweite Schutzschicht
701 ausgebildet wurde, kann eine dritte Öffnung705 durch die zweite Schutzschicht701 erzeugt werden, indem Teile der zweiten Schutzschicht701 entfernt werden, so dass zumindest ein Teil der ersten leitfähigen Durchkontaktierung401 freigelegt wird. Die dritte Öffnung705 ermöglicht den Kontakt zwischen der ersten leitfähigen Durchkontaktierung401 und der PPI-Schicht703 . Die dritte Öffnung705 kann unter Verwendung eines geeigneten photolithographischen Maskier- und Ätzverfahrens ausgebildet werden, obwohl jedes geeignete Verfahren zum Freilegen von Teilen der ersten leitfähigen Durchkontaktierung401 verwendet werden kann. Zusätzlich kann die dritte Öffnung705 so ausgebildet werden, dass sie eine sechste Breite W6 von zwischen etwa 10 μm und etwa 30 μm hat, z. B. etwa 20 μm, obwohl jede geeignete Breite verwendet werden kann. - Nachdem die erste leitfähige Durchkontaktierung
401 freigelegt wurde, kann die PPI-Schicht703 so ausgebildet werden, dass sie sich entlang der zweiten Schutzschicht701 erstreckt. Die PPI-Schicht703 kann als eine Umverteilungsschicht oder Fan-Out-Schicht verwendet werden, um zu ermöglichen, dass erste externe Anschlüsse905 (nicht in7 gezeigt, aber weiter unten mit Bezug auf9 gezeigt und beschrieben), die mit der ersten leitfähigen Durchkontaktierung401 elektrisch verbunden sind, an jedem gewünschten Ort auf der Halbleitervorrichtung100 angeordnet werden können, anstatt den Ort der ersten externen Anschlüsse905 auf den Bereich direkt über der ersten leitfähigen Durchkontaktierung401 zu beschränken. In einer Ausführungsform kann die PPI-Schicht703 ausgebildet werden, indem zuerst eine Keimschicht (in7 nicht getrennt gezeigt) aus Titan-Kupfer-Legierung durch ein geeignetes Ausbildungsverfahren wie CVD oder Sputtern ausgebildet wird. Ein Photoresist (nicht gezeigt) kann dann so ausgebildet werden, dass er die Keimschicht bedeckt, und der Photoresist kann dann so strukturiert werden, dass diejenigen Abschnitte der Keimschicht freigelegt werden, die dort liegen, wo die PPI-Schicht703 angeordnet werden soll. - Nachdem der Photoresist ausgebildet und strukturiert wurde, kann ein leitfähiges Material wie Kupfer auf der Keimschicht durch ein Abscheidungsverfahren wie beispielsweise Plattieren ausgebildet werden. Das leitfähige Material kann so ausgebildet werden, dass es eine Dicke von zwischen etwa 1 μm und etwa 10 μm hat, z. B. etwa 5 μm. Während das beschriebene Material und Verfahren geeignet sind, das leitfähige Material zu bilden, sind diese Materialien lediglich beispielhaft. Jedes andere geeignete Material wie AlCu oder Au und jedes andere geeignete Ausbildungsverfahren wie CVD oder PVD können alternativ verwendet werden, um die PPI-Schicht
703 auszubilden. - Sobald das leitfähige Material ausgebildet wurde, kann der Photoresist durch ein geeignetes Entfernungsverfahren wie beispielsweise Veraschung entfernt werden. Zusätzlich können nach der Entfernung des Photoresists diejenigen Abschnitte der Keimschicht, die von dem Photoresist bedeckt waren, beispielsweise durch ein geeignetes Ätzverfahren unter Verwendung des leitfähigen Materials als Maske entfernt werden.
-
8 zeigt das Ausbilden einer dritten Schutzschicht801 über der PPI-Schicht703 . In einer Ausführungsform kann die dritte Schutzschicht801 unter Verwendung ähnlicher Materialien und ähnlicher Verfahren wie die erste Schutzschicht301 ausgebildet werden, die oben mit Bezug auf3 beschrieben ist. Zum Beispiel kann die dritte Schutzschicht801 aus einem Polyimidmaterial bestehen, das durch ein Aufschleuderverfahren ausgebildet wird. Es kann jedoch jedes geeignete Material und Ausbildungsverfahren verwendet werden, um die dritte Schutzschicht801 auszubilden oder anzuordnen. In einer Ausführungsform kann die dritte Schutzschicht801 so ausgebildet sein, dass sei die PPI-Schicht703 und die zweite Schutzschicht701 bedeckt. Zusätzlich kann die dritte Schutzschicht801 so ausgebildet werden, dass sie eine fünfte Dicke T5 über der zweiten Schutzschicht701 von zwischen etwa 3 μm und etwa 10 μm hat, z. B. etwa 5 μm. Es kann jedoch jede geeignete Dicke verwendet werden. -
9 zeigt das Ausbilden einer oberen Schicht901 , Underbump-Metallisierungen903 und die ersten externen Anschlüsse905 . In einer Ausführungsform umfasst die obere Schicht901 optionale weitere PPI-Schichten (nicht separat gezeigt), die verwendet werden, um die Signale von der PPI-Schicht703 zu jeweiligen Underbump-Metallisierungen903 zu leiten und verbinden. Die zusätzlichen PPI-Schichten können wie oben mit Bezug auf die PPI-Schicht703 beschrieben ausgebildet werden, beispielsweise durch Strukturieren der dritten Schutzschicht801 , Abscheiden einer Keimschicht und eines Photoresists und Plattieren von leitfähigem Material auf Abschnitte der Keimschicht, die von dem Photoresist freigelassen wurden. Nachdem die leitfähigen Schichten ausgebildet wurden, wird eine dielektrische Schicht über den leitfähigen Schichten ausgebildet. - Nachdem die obere Schicht
901 ausgebildet wurde, können die Underbump-Metallisierungen903 in elektrischer Verbindung mit der PPI-Schicht703 entweder durch, beispielsweise, die PPI-Schichten der oberen Schicht901 oder auch in direkter Verbindung mit der PPI-Schicht703 (in einer Ausführungsform, in der die obere Schicht901 nicht verwendet wird) ausgebildet werden. In einer Ausführungsform können die Underbump-Metallisierungen903 drei Schichten aus leitfähigen Materialien aufweisen, etwa eine Schicht aus Titan, eine Schicht aus Kupfer und eine Schicht aus Nickel. Ein Fachmann wird jedoch erkennen, dass es viele geeignete Anordnungen von Materialien und Schichten geben kann, etwa eine Anordnung von Chrom/Chrom-Kupfer-Legierung/Kupfer/Gold, eine Anordnung aus Titan/Titan-Wolfram/Kupfer oder eine Anordnung aus Kupfer/Nickel/Gold, die zum Ausbilden der Underbump-Metallisierungen903 geeignet sind. Alle geeigneten Materialien oder Schichten von Materialien, die für die Underbump-Metallisierungen903 verwendet werden können, sollen vollständig in dem Schutzumfang der Ausführungsformen enthalten sein. - In einer Ausführungsform werden die Underbump-Metallisierungen
903 erzeugt, indem jede Schicht über der oberen Schicht901 und in elektrischer Verbindung mit den leitfähigen Abschnitten der oberen Schicht901 ausgebildet wird, um die Underbump-Metallisierungen903 mit der PPI-Schicht703 elektrisch zu verbinden. Das Ausbilden der Schichten kann unter durch ein Plattierverfahren wie elektrochemische Plattierung durchgeführt werden, obwohl andere Ausbildungsverfahren wie Sputtern, Verdampfen oder PECVD-Verfahren alternativ verwendet werden können, abhängig von den gewünschten Materialien. Die Underbump-Metallisierungen903 können so ausgebildet werden, dass sie eine Dicke von zwischen etwa 0,7 μm und etwa 10 μm haben, z. B. etwa 5 μm. - Sobald die Underbump-Metallisierungen
903 ausgebildet wurden, können die ersten externen Anschlüsse905 auf den Underbump-Metallisierungen903 ausgebildet werden. In einer Ausführungsform können die ersten externen Anschlüsse905 aus einem Ball-Grid-Array bestehen und ein Material wie beispielsweise Zinn oder andere geeignete Materialien wie Silber, bleifreies Zinn oder Kupfer aufweisen. In einer Ausführungsform, in der die ersten externen Anschlüsse905 Zinn-Löthöcker sind, können die ersten externen Anschlüsse905 ausgebildet werden, indem anfänglich eine Schicht aus Zinn durch solch übliche Verfahren wie Verdampfen, Galvanisieren, Drucken, Lötzinnzuführung, Lötkugelplatzierung etc. mit einer Dicke von z. B. etwa 100 μm ausgebildet wird. Nachdem eine Schicht aus Zinn auf der Struktur ausgebildet wurde, kann ein Aufschmelzen durchgeführt werden, um das Material in die gewünschte Höckerform zu formen. - Indem Vorrichtungen durch die hier beschriebenen Verfahren und Strukturen ausgebildet werden, kann eine kompaktere und kleinere Vorrichtung erreicht werden. Zusätzlich kann ein effizienteres Verfahren erhalten werden, das weniger Rohmaterialien verbraucht und einen erhöhten Durchsatz hat. Als solches kann eine effizientere und kostengünstigere Vorrichtung erhalten werden.
-
10 zeigt eine weitere Ausführungsform, die die erste Schutzschicht301 verwendet, um die ersten Umverteilungsschicht201 zu schützen. In dieser Ausführungsform kann die erste Schutzschicht301 aus einem Polymermaterial wie Polyimid oder auch einem nicht-polymeren Material bestehen, um eine zweiten Passivierungsschicht auszubilden. In einer Ausführungsform kann das nicht-polymere Material aus einer Schicht aus Siliziumoxid oder Siliziumnitrid oder auch einem Verbundstoff aus einer Schicht aus Siliziumoxid und einer Schicht aus Siliziumnitrid bestehen. Es kann jedoch jedes geeignete Material verwendet werden. - In dieser Ausführungsform kann die erste Schutzschicht
301 durch ein Abscheidungsverfahren wie beispielsweise chemische Dampfabscheidung, physikalische Dampfabscheidung oder Atomlagenabscheidung ausgebildet werden, obwohl jedes geeignete Verfahren verwendet werden kann. Zusätzlich kann die erste Schutzschicht301 in einer konformen Weise so abgeschieden werden, dass die erste Schutzschicht301 die Form der darunterliegenden Strukturen (z. B. der ersten Umverteilungsschicht201 ) annimmt. Als solche kann die erste Schutzschicht301 in dieser Ausführungsform eine obere Fläche aufweisen, die in verschiedenen Abständen von der ersten Passivierungsschicht113 angeordnet ist. Wenn die erste Schutzschicht301 in physischem Kontakt mit der ersten Passivierungsschicht113 steht, kann eine obere Fläche der ersten Schutzschicht301 in einem Abstand D1 von der ersten Passivierungsschicht113 von zwischen etwa 4 μm und etwa 1 μm, beispielsweise etwa 2 μm, angeordnet sein. Zusätzlich kann, wenn die erste Schutzschicht301 über der ersten Umverteilungsschicht201 liegt, eine obere Fläche der ersten Schutzschicht301 in einem zweiten Abstand D3 von der ersten Passivierungsschicht113 von zwischen etwa 14 μm und etwa 2 μm, beispielsweise etwa 4,5 μm, angeordnet sein. Es kann jedoch jede geeignete Dicke verwendet werden. - Ferner kann in einer Ausführungsform, in der die erste Schutzschicht
301 eine Verbundfolie ist, die Siliziumoxidschicht mit einer Dicke von zwischen etwa 2,5 μm und etwa 0,5 μm, beispielsweise etwa 1,2 μm, ausgebildet werden. Zusätzlich kann in dieser Ausführungsform die Siliziumnitridfolie mit einer Dicke von zwischen etwa 3 μm und etwa 0,3 μm ausgebildet werden, z. B. etwa 0,7 μm. Es kann jedoch jede geeignete Dicke für jede Schicht der Verbundfolie verwendet werden. - Nachdem die erste Schutzschicht
301 ausgebildet wurde, kann die erste Schutzschicht301 strukturiert werden, um die zweiten Öffnungen303 auszubilden und elektrische Verbindung mit der ersten Umverteilungsschicht201 zu ermöglichen. In einer Ausführungsform kann die erste Schutzschicht301 so strukturiert werden, wie oben mit Bezug auf3 beschrieben ist. In dieser Ausführungsform können die zweiten Öffnungen303 durch die erste Schutzschicht301 mit einer siebten Breite W7 von zwischen etwa 5 μm und etwa 95 μm, z. B. etwa 10 μm, ausgebildet werden, obwohl jede geeignete Breite verwendet werden kann. In einer Ausführungsform kann die erste leitfähige Durchkontaktierung401 so ausgebildet werden, dass sie eine dritte Dicke T6 über der ersten Schutzschicht301 von weniger als etwa 15 μm hat, z. B. etwa 10 μm oder etwa 3 μm. Zusätzlich kann die erste leitfähige Durchkontaktierung401 so ausgebildet werden, dass sie eine achte Breite W3 über der ersten Schutzschicht301 von zwischen etwa 20 μm und etwa 120 μm hat, z. B. etwa 50 μm. - Nachdem die erste Schutzschicht
301 so strukturiert wurde, dass die zweiten Öffnungen303 ausgebildet wurden, kann die erste leitfähige Durchkontaktierung401 durch die zweiten Öffnungen303 ausgebildet werden, um physischen und elektrischen Kontakt mit der ersten Umverteilungsschicht201 herzustellen. In einer Ausführungsform kann die erste leitfähige Durchkontaktierung401 so strukturiert werden, wie oben mit Bezug auf4 beschrieben ist. Es kann beispielsweise anfänglich eine Keimschicht ausgebildet werden, ein Photoresist über der Keimschicht angeordnet und strukturiert werden und die Keimschicht in einem Plattierverfahren verwendet werden, um die erste leitfähige Durchkontaktierung401 (zusammen mit den Verdrahtungsleitungen403 , wenn erwünscht) auszubilden. In dieser Ausführungsform kann die erste leitfähige Durchkontaktierung401 so ausgebildet werden, dass sie eine konstante Breite wie die siebte Breite W7 hat, obwohl jede geeignete Breite verwendet werden kann, und kann auch so ausgebildet werden, dass sie eine sechste Dicke T6 über der ersten Schutzschicht301 von weniger als etwa 15 μm hat, beispielsweise etwa 10 μm oder etwa 3 μm, obwohl jede geeignete Dicke verwendet werden kann. - Indem die erste Schutzschicht
301 und die erste leitfähige Durchkontaktierung401 wie hier beschrieben ausgebildet werden, kann eine kompaktere Struktur mit weniger Material hergestellt werden. Als solches kann eine kleinere Struktur für weniger Geld hergestellt werden, was zu einem insgesamt effizienteren Verfahren führt - In Übereinstimmung mit einer Ausführungsform ist ein Herstellungsverfahren einer Halbleitervorrichtung vorgesehen, das das Aufbringen einer ersten Polymerschicht über einer ersten Umverteilungsschicht umfasst, wobei die erste Umverteilungsschicht über einem Halbleitersubstrat liegt. Die erste Polymerschicht wird so strukturiert, dass zumindest ein Teil der ersten Umverteilungsschicht freigelegt wird, und eine erste leitfähige Durchkontaktierung wird durch die erste Polymerschicht und in elektrischer Verbindung mit der ersten Umverteilungsschicht ausgebildet, wobei die erste leitfähige Durchkontaktierung eine erste Dicke von nicht mehr als 10 μm hat. Das Halbleitersubstrat wird nach dem Ausbilden der ersten leitfähigen Durchkontaktierung mit einem Verkapselungsmaterial gekapselt, wobei das Verkapselungsmaterial nicht in physischem Kontakt mit der ersten leitfähigen Durchkontaktierung steht. Eine zweite Polymerschicht wird über dem Verkapselungsmaterial und in physischem Kontakt mit der ersten leitfähigen Durchkontaktierung abgeschieden und eine erste Fan-Out-Umverteilungsschicht wird über und durch die zweite Polymerschicht ausgebildet.
- In Übereinstimmung mit einer anderen Ausführungsform ist ein Herstellungsverfahren einer Halbleitervorrichtung vorgesehen, das das Ausbilden von aktiven Vorrichtungen auf einer ersten Seite eines Halbleitersubstrats und das Ausbilden von mehreren Metallisierungsschichten über den aktiven Vorrichtungen umfasst, wobei die mehreren Metallisierungsschichten eine obere Metallschicht aufweisen, wobei die obere Metallschicht weiter entfernt von dem Halbleitersubstrat als ein Rest der mehreren Metallisierungsschichten ist. Eine erste Passivierungsschicht wird in physischem Kontakt mit der oberen Metallschicht ausgebildet, wobei die erste Passivierungsschicht diejenige erste Passivierungsschicht über dem Halbleitersubstrat ist und wobei die erste Passivierungsschicht ein erstes dielektrisches Material in der ganzen ersten Passivierungsschicht umfasst. Eine erste Umverteilungsschichte wird in elektrischer Verbindung mit der oberen Metallschicht ausgebildet, wobei die erste Umverteilungsschicht ein erstes Material aufweist. Eine erste Schutzschicht wird über der ersten Umverteilungsschicht und in physischem Kontakt mit der ersten Passivierungsschicht ausgebildet und eine erste leitfähige Durchkontaktierung wird durch die erste Schutzschicht und in physischem Kontakt mit der ersten Umverteilungsschicht ausgebildet, wobei die erste leitfähige Durchkontaktierung ein zweites Material aufweist, das sich von dem ersten Material unterscheidet und eine Dicke von weniger als etwa 10 μm hat. Das Halbleitersubstrat wird mit einem Verkapselungsmaterial gekapselt, wobei nach dem Kapseln die erste leitfähige Durchkontaktierung keinen Kontakt mit dem Verkapselungsmaterial hat. Eine zweite Schutzschicht wird über der ersten leitfähigen Durchkontaktierung und dem Verkapselungsmaterial abgeschieden und eine Nachpassivierungs-Zwischenverbindung wird über der zweiten Schutzschicht ausgebildet, wobei die Nachpassivierungs-Zwischenverbindung in elektrischer Verbindung mit der ersten leitfähigen Durchkontaktierung steht und sich über das Verkapselungsmaterial erstreckt.
- In Übereinstimmung mit noch einer anderen Ausführungsform ist eine Halbleitervorrichtung vorgesehen, die ein Halbleitersubstrat und eine obere Metallschicht über dem Halbleitersubstrat aufweist. Eine erste Passivierungsschicht liegt über und in physischem Kontakt mit der oberen Metallschicht und eine erste Umverteilungsschicht liegt über und in physischem Kontakt mit der ersten Passivierungsschicht. Eine erste Polymerschicht liegt über und in physischem Kontakt mit der ersten Umverteilungsschicht und ein Verkapselungsmaterial ist in physischem Kontakt mit dem Halbleitersubstrat, der ersten Passivierungsschicht und der ersten Polymerschicht. Eine erste leitfähige Durchkontaktierung erstreckt sich durch die erste Polymerschicht und in elektrischer Verbindung mit der ersten Umverteilungsschicht, wobei die erste leitfähige Durchkontaktierung seitlich von dem Verkapselungsmaterial getrennt ist und eine Dicke von nicht mehr als 10 μm hat.
- Das Vorangegangene beschreibt Elemente von mehreren Ausführungsformen, so dass der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Der Fachmann sollte anerkennen, dass er die vorliegende Offenbarung leicht als Basis verwenden kann, um andere Verfahren und Strukturen zu entwerfen oder modifizieren, um die gleichen Ziele zu erreichen und/oder die gleichen Vorteile der hier eingeführten Ausführungsformen zu realisieren. Der Fachmann sollte auch erkennen, dass solche äquivalenten Konstruktionen nicht von dem Geist und Schutzumfang der vorliegenden Offenbarung abweichen und dass er verschiedene Änderungen, Ersetzungen und Modifikationen hier vornehmen kann, ohne von dem Geist und Schutzumfang der vorliegenden Offenbarung abzuweichen.
Claims (20)
- Verfahren zur Herstellung einer Halbleitervorrichtung, umfassend: Aufbringen einer ersten Polymerschicht über einer ersten Umverteilungsschicht, wobei die erste Umverteilungsschicht über einem Halbleitersubstrat liegt; Strukturieren der ersten Polymerschicht, um zumindest einen Teil der ersten Umverteilungsschicht freizulegen; Ausbilden einer ersten leitfähigen Durchkontaktierung durch die erste Polymerschicht und in elektrischer Verbindung mit der ersten Umverteilungsschicht, wobei die erste leitfähige Durchkontaktierung eine erste Dicke von nicht mehr als 10 μm hat; Kapseln des Halbleitersubstrats nach dem Ausbilden der ersten leitfähigen Durchkontaktierung mit einem Verkapselungsmaterial, wobei das Verkapselungsmaterial nicht in physischem Kontakt mit der ersten leitfähigen Durchkontaktierung steht; Abscheiden einer zweiten Polymerschicht über dem Verkapselungsmaterial und in physischem Kontakt mit der ersten leitfähigen Durchkontaktierung; und Ausbilden einer ersten Fan-Out-Umverteilungsschicht über und durch die zweite Polymerschicht.
- Verfahren nach Anspruch 1, wobei die erste leitfähige Durchkontaktierung Kupfer aufweist.
- Verfahren nach Anspruch 1 oder 2, wobei die erste Polymerschicht eine Polyimidschicht aufweist.
- Verfahren nach Anspruch 3, wobei die erste Polymerschicht eine erste Polyimidschicht ist, die auf dem Halbleitersubstrat abgeschieden wird.
- Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste Fan-Out-Umverteilungsschicht sich über das Verkapselungsmaterial erstreckt.
- Verfahren nach einem der vorhergehenden Ansprüche, wobei das Kapseln des Halbleitersubstrats zumindest teilweise ein Spritzpressverfahren umfasst.
- Verfahren nach einem der vorhergehenden Ansprüche, das weiter das Ausbilden einer ersten Passivierungsschicht auf dem Halbleitersubstrat umfasst, bevor die erste Polymerschicht aufgebracht wird, wobei die erste Passivierungsschicht in physischem Kontakt mit sowohl einer oberen Metallschicht als auch der ersten Polymerschicht steht, nachdem die erste Polymerschicht aufgebracht wurde, wobei die erste Passivierungsschicht eine konstante Zusammensetzung über der gesamten ersten Passivierungsschicht aufweist.
- Verfahren zur Herstellung einer Halbleitervorrichtung, umfassend: Ausbilden von aktiven Vorrichtungen auf einer ersten Seite eines Halbleitersubstrats; Ausbilden von mehreren Metallisierungsschichten über den aktiven Vorrichtungen, wobei die mehreren Metallisierungsschichten eine obere Metallschicht aufweisen, wobei die obere Metallschicht von dem Halbleitersubstrat weiter entfernt ist als ein Rest der mehreren Metallisierungsschichten; Ausbilden einer ersten Passivierungsschicht in physischem Kontakt mit der oberen Metallschicht, wobei die erste Passivierungsschicht die erste Passivierungsschicht über dem Halbleitersubstrat ist und wobei die erste Passivierungsschicht ein erstes dielektrisches Material in der gesamten ersten Passivierungsschicht umfasst; Ausbilden einer ersten Umverteilungsschichte in elektrischer Verbindung mit der oberen Metallschicht, wobei die erste Umverteilungsschicht ein erstes Material aufweist; Ausbilden einer ersten Schutzschicht über der ersten Umverteilungsschicht und in physischem Kontakt mit der ersten Passivierungsschicht; Ausbilden einer ersten leitfähigen Durchkontaktierung durch die erste Schutzschicht und in physischem Kontakt mit der ersten Umverteilungsschicht, wobei die erste leitfähige Durchkontaktierung ein zweites Material aufweist, das sich von dem ersten Material unterscheidet und eine Dicke von weniger als etwa 10 μm hat; Kapseln des Halbleitersubstrats mit einem Verkapselungsmaterial, wobei nach dem Kapseln die erste leitfähige Durchkontaktierung keinen Kontakt mit dem Verkapselungsmaterial hat; Abscheiden einer zweiten Schutzschicht über der ersten leitfähigen Durchkontaktierung und dem Verkapselungsmaterial; und Ausbilden einer Nachpassivierungs-Zwischenverbindung über der zweiten Schutzschicht, wobei die Nachpassivierungs-Zwischenverbindung in elektrischer Verbindung mit der ersten leitfähigen Durchkontaktierung steht und sich über das Verkapselungsmaterial erstreckt.
- Verfahren nach Anspruch 8, wobei das Halbleitersubstrat eine zweite Seite gegenüber der ersten Seite aufweist, wobei die erste Schutzschicht eine erste Oberfläche aufweist, die von dem Halbleitersubstrat abgewandt ist, und wobei das Verkapselungsmaterial eine Dicke hat, die nicht größer als der Abstand von der zweiten Seite des Halbleitersubstrats zu der ersten Oberfläche ist.
- Verfahren nach Anspruch 8 oder 9, wobei die erste Schutzschicht aus einem nicht-polymeren dielektrischen Material besteht.
- Verfahren nach einem der Ansprüche 8 bis 10, wobei die erste Schutzschicht ein Verbundmaterial aufweist.
- Verfahren nach Anspruch 11, wobei das Verbundmaterial eine Schicht aus Siliziumoxid und eine Schicht aus Siliziumnitrid umfasst.
- Verfahren nach einem der Ansprüche 8 bis 12, wobei die erste Umverteilungsschicht einen ersten Abschnitt in physischem Kontakt mit der oberen Metallschicht und einen zweiten Abschnitt in physischem Kontakt mit der oberen Metallschicht aufweist, wobei der erste Abschnitt und der zweite Abschnitt voneinander durch die erste Passivierungsschicht getrennt sind.
- Verfahren nach einem der Ansprüche 8 bis 13, das weiter das Ausbilden erster externer Anschlüsse in elektrischer Verbindung mit der Nachpassivierungs-Zwischenverbindung umfasst.
- Halbleitervorrichtung, umfassend: ein Halbleitersubstrat; eine obere Metallschicht über dem Halbleitersubstrat; eine erste Passivierungsschicht über und in physischem Kontakt mit der oberen Metallschicht; eine erste Umverteilungsschicht über und in physischem Kontakt mit der ersten Passivierungsschicht; eine erste Polymerschicht über und in physischem Kontakt mit der ersten Umverteilungsschicht; ein Verkapselungsmaterial in physischem Kontakt mit dem Halbleitersubstrat, der ersten Passivierungsschicht und der ersten Polymerschicht; und eine erste leitfähige Durchkontaktierung, die sich durch die erste Polymerschicht erstreckt und in elektrischer Verbindung mit der ersten Umverteilungsschicht steht, wobei die erste leitfähige Durchkontaktierung seitlich von dem Verkapselungsmaterial getrennt ist und eine Dicke von nicht mehr als 10 μm hat.
- Halbleitervorrichtung nach Anspruch 15, wobei die erste Umverteilungsschicht Aluminium aufweist und die leitfähige Durchkontaktierung Kupfer aufweist.
- Halbleitervorrichtung nach Anspruch 15 oder 16, wobei die erste leitfähige Durchkontaktierung eine Seitenwand rechtwinklig zu dem Halbleitersubstrat aufweist und die Seitenwand keinen Kontakt mit dem Verkapselungsmaterial hat.
- Halbleitervorrichtung nach Anspruch 15, 16 oder 17, die weiter eine zweite Umverteilungsschicht über und in elektrischer Verbindung mit der ersten leitfähigen Durchkontaktierung umfasst, wobei die zweite Umverteilungsschicht sich über das Verkapselungsmaterial erstreckt.
- Halbleitervorrichtung nach Anspruch 18, die weiter einen ersten externen Anschluss in elektrischer Verbindung mit der zweiten Umverteilungsschicht umfasst.
- Halbleitervorrichtung nach einem der Ansprüche 15 bis 19, wobei ein erster Abschnitt und ein zweiter Abschnitt der ersten Umverteilungsschicht sich so erstrecken, dass sie eine obere Metallschicht berühren, wobei der erste Abschnitt von dem zweiten Abschnitt durch die erste Passivierungsschicht getrennt ist.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201662300176P | 2016-02-26 | 2016-02-26 | |
US62/300,176 | 2016-02-26 | ||
US15/150,079 | 2016-05-09 | ||
US15/150,079 US9842815B2 (en) | 2016-02-26 | 2016-05-09 | Semiconductor device and method of manufacture |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102016114814A1 true DE102016114814A1 (de) | 2017-09-14 |
DE102016114814B4 DE102016114814B4 (de) | 2021-02-04 |
Family
ID=59678572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102016114814.8A Active DE102016114814B4 (de) | 2016-02-26 | 2016-08-10 | Halbleitervorrichtung und Herstellungsverfahren |
Country Status (5)
Country | Link |
---|---|
US (4) | US9842815B2 (de) |
KR (1) | KR101913915B1 (de) |
CN (1) | CN107134413B (de) |
DE (1) | DE102016114814B4 (de) |
TW (1) | TWI653722B (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11145564B2 (en) * | 2018-06-29 | 2021-10-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-layer passivation structure and method |
US11043420B2 (en) * | 2018-09-28 | 2021-06-22 | Semiconductor Components Industries, Llc | Fan-out wafer level packaging of semiconductor devices |
US10522488B1 (en) | 2018-10-31 | 2019-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Patterning polymer layer to reduce stress |
US10818640B1 (en) * | 2019-04-02 | 2020-10-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Die stacks and methods forming same |
US11387095B2 (en) * | 2020-08-21 | 2022-07-12 | Infineon Technologies Austria Ag | Passivation structuring and plating for semiconductor devices |
Family Cites Families (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7405149B1 (en) * | 1998-12-21 | 2008-07-29 | Megica Corporation | Post passivation method for semiconductor chip or wafer |
US6673698B1 (en) * | 2002-01-19 | 2004-01-06 | Megic Corporation | Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers |
US7901956B2 (en) * | 2006-08-15 | 2011-03-08 | Stats Chippac, Ltd. | Structure for bumped wafer test |
KR100939773B1 (ko) | 2007-06-29 | 2010-01-29 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 및 그의 형성방법 |
US8759964B2 (en) | 2007-07-17 | 2014-06-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer level package structure and fabrication methods |
US8039303B2 (en) * | 2008-06-11 | 2011-10-18 | Stats Chippac, Ltd. | Method of forming stress relief layer between die and interconnect structure |
US7642128B1 (en) * | 2008-12-12 | 2010-01-05 | Stats Chippac, Ltd. | Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP |
KR101067060B1 (ko) * | 2009-06-18 | 2011-09-22 | 삼성전기주식회사 | 인캡슐화된 다이를 구비한 다이 패키지 및 그 제조방법 |
CN102859691B (zh) | 2010-04-07 | 2015-06-10 | 株式会社岛津制作所 | 放射线检测器及其制造方法 |
US9048233B2 (en) | 2010-05-26 | 2015-06-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package systems having interposers |
US8361842B2 (en) | 2010-07-30 | 2013-01-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Embedded wafer-level bonding approaches |
US8884431B2 (en) | 2011-09-09 | 2014-11-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging methods and structures for semiconductor devices |
US9064879B2 (en) | 2010-10-14 | 2015-06-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging methods and structures using a die attach film |
US8624353B2 (en) * | 2010-12-22 | 2014-01-07 | Stats Chippac, Ltd. | Semiconductor device and method of forming integrated passive device over semiconductor die with conductive bridge and fan-out redistribution layer |
US8829676B2 (en) | 2011-06-28 | 2014-09-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure for wafer level package |
US9613914B2 (en) * | 2011-12-07 | 2017-04-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Post-passivation interconnect structure |
US9000584B2 (en) | 2011-12-28 | 2015-04-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaged semiconductor device with a molding compound and a method of forming the same |
US8680647B2 (en) | 2011-12-29 | 2014-03-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packages with passive devices and methods of forming the same |
US9991190B2 (en) | 2012-05-18 | 2018-06-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging with interposer frame |
US8703542B2 (en) | 2012-05-18 | 2014-04-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer-level packaging mechanisms |
US8809996B2 (en) | 2012-06-29 | 2014-08-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package with passive devices and method of forming the same |
AU2013204965B2 (en) * | 2012-11-12 | 2016-07-28 | C2 Systems Limited | A system, method, computer program and data signal for the registration, monitoring and control of machines and devices |
US8785299B2 (en) * | 2012-11-30 | 2014-07-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package with a fan-out structure and method of forming the same |
US8803306B1 (en) | 2013-01-18 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan-out package structure and methods for forming the same |
US8778738B1 (en) | 2013-02-19 | 2014-07-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaged semiconductor devices and packaging devices and methods |
US9263511B2 (en) * | 2013-02-11 | 2016-02-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package with metal-insulator-metal capacitor and method of manufacturing the same |
US9048222B2 (en) | 2013-03-06 | 2015-06-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating interconnect structure for package-on-package devices |
US8877554B2 (en) | 2013-03-15 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices |
US9368460B2 (en) | 2013-03-15 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan-out interconnect structure and method for forming same |
US9941244B2 (en) * | 2013-12-09 | 2018-04-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protective layer for contact pads in fan-out interconnect structure and method of forming same |
US9824989B2 (en) * | 2014-01-17 | 2017-11-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan-out package and methods of forming thereof |
US20160035667A1 (en) * | 2014-07-30 | 2016-02-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of Packaging Semiconductor Devices and Packaged Semiconductor Devices |
US9484285B2 (en) * | 2014-08-20 | 2016-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structures for wafer level package and methods of forming same |
US9589936B2 (en) * | 2014-11-20 | 2017-03-07 | Apple Inc. | 3D integration of fanout wafer level packages |
US9786631B2 (en) | 2014-11-26 | 2017-10-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Device package with reduced thickness and method for forming same |
US9595482B2 (en) * | 2015-03-16 | 2017-03-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure for die probing |
KR101843621B1 (ko) * | 2015-12-04 | 2018-03-29 | 앰코테크놀로지코리아(주) | 반도체 패키지의 제조 방법 및 이를 이용한 반도체 패키지 |
US10504827B2 (en) * | 2016-06-03 | 2019-12-10 | Amkor Technology, Inc. | Semiconductor device and manufacturing method thereof |
US10163834B2 (en) * | 2016-09-09 | 2018-12-25 | Powertech Technology Inc. | Chip package structure comprising encapsulant having concave surface |
US9837359B1 (en) * | 2016-09-30 | 2017-12-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated fan-out package and method of fabricating the same |
US10642282B2 (en) * | 2017-04-12 | 2020-05-05 | X Development Llc | Roadmap annotation for deadlock-free multi-agent navigation |
-
2016
- 2016-05-09 US US15/150,079 patent/US9842815B2/en active Active
- 2016-08-10 DE DE102016114814.8A patent/DE102016114814B4/de active Active
- 2016-11-04 KR KR1020160146618A patent/KR101913915B1/ko active IP Right Grant
- 2016-12-05 TW TW105140130A patent/TWI653722B/zh active
-
2017
- 2017-02-21 CN CN201710094366.3A patent/CN107134413B/zh active Active
- 2017-11-30 US US15/827,139 patent/US10340236B2/en active Active
-
2019
- 2019-07-01 US US16/459,083 patent/US11211346B2/en active Active
-
2021
- 2021-12-17 US US17/554,344 patent/US11855016B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN107134413B (zh) | 2020-04-10 |
US9842815B2 (en) | 2017-12-12 |
US11211346B2 (en) | 2021-12-28 |
TW201731049A (zh) | 2017-09-01 |
KR20170101094A (ko) | 2017-09-05 |
US20180090457A1 (en) | 2018-03-29 |
US11855016B2 (en) | 2023-12-26 |
CN107134413A (zh) | 2017-09-05 |
TWI653722B (zh) | 2019-03-11 |
US20220108961A1 (en) | 2022-04-07 |
US10340236B2 (en) | 2019-07-02 |
US20170250147A1 (en) | 2017-08-31 |
US20190326236A1 (en) | 2019-10-24 |
DE102016114814B4 (de) | 2021-02-04 |
KR101913915B1 (ko) | 2018-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102017117815B4 (de) | Struktur eines Halbleitergehäuses und Herstellungsverfahren | |
DE102018108051B4 (de) | Integrierte Fan-Out-Packages und Verfahren zu deren Herstellung | |
DE102020101431B4 (de) | Halbleitervorrichtung und Herstellungsverfahren | |
DE102015105950B4 (de) | Pufferschicht(en) auf einer gestapelten Struktur mit einer Durchkontaktierung und Verfahren | |
DE102014019414B4 (de) | Fan-out-Gehäuse und Verfahren zu seiner Herstellung | |
DE102014112860B4 (de) | Ringstrukturen in Vorrichtungs-Die und Verfahren | |
DE102015105981B4 (de) | Gehäuse und Verfahren zum Bilden von Gehäusen | |
DE102015105990B4 (de) | Halbleiterbauelement und Herstellungsverfahren | |
DE102009035437B4 (de) | Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist | |
DE102018106761A1 (de) | Halbleiter-package mit routing bei zweiseitigem metall | |
DE102014117649B4 (de) | Halbleiter-Gehäusesystem und -Verfahren | |
DE102016119033A1 (de) | Integriertes Passivvorrichtungs-Package und Verfahren zum Ausbilden von diesem | |
DE102016114814B4 (de) | Halbleitervorrichtung und Herstellungsverfahren | |
DE102015105855A1 (de) | Halbleitergehäuse und Verfahren zu ihrer Ausbildung | |
DE102019128460A1 (de) | Halbleiterpackages und verfahren für deren herstellung | |
DE102007059161A1 (de) | Multi-Chip Package Struktur und Verfahren zu deren Herstellung | |
DE102016100021A1 (de) | Gehäusestrukturen und Verfahren ihrer Herstellung | |
DE102015106585A1 (de) | Gehäuse mit UBM und Verfahren zum Bilden | |
DE102018106434A1 (de) | Halbleiter-Bauelement und Verfahren zu dessen Herstellung | |
DE102018109028B4 (de) | Halbleitervorrichtung mit Abschirmstruktur zur Verringerung von Übersprechen und Verfahren zur Herstellung derselben | |
DE102019128619A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
DE102020124229A1 (de) | Halbleitervorrichtung und verfahren | |
DE102019114984B4 (de) | Package für integrierte schaltungen und verfahren | |
DE102020115288A1 (de) | Halbleitervorrichtungen und herstellungsverfahren | |
DE102014101030B4 (de) | Barrierestrukturen zwischen externen elektrischen Anschlussteilen und entprechendes Verfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |