DE102015105855A1 - Halbleitergehäuse und Verfahren zu ihrer Ausbildung - Google Patents

Halbleitergehäuse und Verfahren zu ihrer Ausbildung Download PDF

Info

Publication number
DE102015105855A1
DE102015105855A1 DE102015105855.3A DE102015105855A DE102015105855A1 DE 102015105855 A1 DE102015105855 A1 DE 102015105855A1 DE 102015105855 A DE102015105855 A DE 102015105855A DE 102015105855 A1 DE102015105855 A1 DE 102015105855A1
Authority
DE
Germany
Prior art keywords
die
housing
underfill
forming
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015105855.3A
Other languages
English (en)
Other versions
DE102015105855B4 (de
Inventor
Chen-Hua Yu
Jing-Cheng Lin
Po-Hao Tsai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102015105855A1 publication Critical patent/DE102015105855A1/de
Application granted granted Critical
Publication of DE102015105855B4 publication Critical patent/DE102015105855B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3178Coating or filling in grooves made in the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074Stacked arrangements of non-apertured devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386Separation by peeling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/0651Wire or wire-like electrical connections from device to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047Details of electrical connections between containers
    • H01L2225/1058Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92Specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • H01L2924/1816Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Ausführungsformen der vorliegenden Offenbarung umfassen Halbleitergehäuse und Verfahren zu ihrer Ausbildung. Eine Ausführungsform besteht aus einem Verfahren, das das Ausbilden eines ersten Die-Gehäuses umfasst, wobei das erste Die-Gehäuse einen ersten Die, ein erstes elektrisches Anschlussteil und eine erste Umverteilungsschicht umfasst, wobei die erste Umverteilungsschicht mit dem ersten Die und dem ersten elektrischen Anschlussteil verbunden ist, das Ausbilden einer Unterfüllung über dem ersten Die-Gehäuse, das Strukturieren der Unterfüllung, so dass sie eine Öffnung aufweist, um einen Abschnitt des ersten elektrischen Anschlussteils freizulegen, und das Verbinden eines zweiten Die-Gehäuses mit dem ersten Die-Gehäuse mit einer Verbindungsstruktur, wobei die Verbindungsstruktur mit dem ersten elektrischen Anschlussteil in der Öffnung der Unterfüllung verbunden ist.

Description

  • HINTERGRUND
  • Halbleitervorrichtungen werden in einer Vielzahl von elektronischen Anwendungen verwendet, beispielsweise PCs, Mobiltelefonen, Digitalkameras und anderer elektronischer Ausrüstung. Halbleitervorrichtungen werden üblicherweise hergestellt, indem isolierende oder dielektrische Schichten, leitende Schichten und Halbleiterschichten verschiedener Materialien nach einander über einem Halbleitersubstrat abgeschieden werden und die verschiedenen Materialschichten mittels Lithographie strukturiert werden, um Schaltungskomponenten und Elemente darauf auszubilden.
  • Die Halbleiterindustrie hat aufgrund von fortlaufenden Verbesserungen bei der Integrationsdichte einer Vielzahl von elektronischen Komponenten (z. B. Transistoren, Dioden, Widerständen, Kondensatoren etc.) ein schnelles Wachstum erlebt. Zumeist rührte diese Verbesserung der Integrationsdichte von der Verkleinerung des Halbleiter-Verfahrensknotens (z. B. dem Verkleinern des Halbleiter-Verfahrensknotens zu dem Unter-20 nm-Knoten) her. Da die Nachfrage nach Miniaturisierung, höherer Geschwindigkeit und größerer Bandbreite sowie niedrigerem Stromverbrauch und Latenz in letzter Zeit gewachsen ist, ist ein Bedarf nach kleineren und kreativeren Kapselungstechniken von Halbleiter-Dies gewachsen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Figuren gelesen wird. Man beachte, dass in Übereinstimmung mit dem üblichen Vorgehen in der Branche verschiedene Einrichtungen nicht maßstabsgetreu gezeigt sind. Tatsächlich können die Abmessungen der verschiedenen Einrichtungen zur Klarheit der Beschreibung beliebig vergrößert oder verkleinert werden.
  • 1A bis 1J zeigen Schnittansichten von Zwischenschritten beim Ausbilden eines ersten Gehäuses in Übereinstimmung mit einigen Ausführungsformen.
  • 2A bis 2C zeigen Schnittansichten von Zwischenschritten beim Befestigen eines zweiten Gehäuses an das erste Gehäuse der 1A bis 1J und das Vereinzeln der Gehäuse in Halbleitergehäuse in Übereinstimmung mit einigen Ausführungsformen.
  • 3A bis 3C zeigen Schnittansichten von Halbleitergehäusen in Übereinstimmung mit einigen Ausführungsformen.
  • 4A und 4B zeigen Schnittansichten von Zwischenschritten beim Ausbilden von Halbleitergehäusen in Übereinstimmung mit einigen Ausführungsformen.
  • 5A bis 5C zeigen Schnittansichten von Halbleitergehäusen in Übereinstimmung mit einigen anderen Ausführungsformen.
  • 6, 7A und 7B zeigen Schnittansichten von Zwischenschritten beim Ausbilden von Halbleitergehäusen in Übereinstimmung mit einigen anderen Ausführungsformen.
  • 8 zeigt eine Schnittansicht eines Halbleitergehäuses in Übereinstimmung mit einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung sieht viele verschiedene Ausführungsformen oder Beispiele vor, um verschiedene Einrichtungen des vorgesehenen Gegenstands zu implementieren. Spezielle Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und sollen nicht einschränkend wirken. Das Ausbilden einer ersten Einrichtung über oder auf einer zweiten Einrichtung in der folgenden Beschreibung kann beispielsweise Ausführungsformen umfassen, in denen die erste und die zweite Einrichtung in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Einrichtungen zwischen der ersten Einrichtung und der zweiten Einrichtung ausgebildet sein können, so dass die erste und die zweite Einrichtung nicht in direktem Kontakt sein müssen. Zusätzlich kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und erzwingt an sich keine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
  • Weiter können räumlich relative Begriffe, wie „unten”, „unter”, „unterer”, „über”, „oberer” und ähnliche, hier zur Einfachheit der Beschreibung verwendet werden, um die Beziehung eines Elements oder einer Einrichtung mit einem oder mehreren anderen Elementen oder Einrichtungen zu beschreiben, wie sie in den Figuren gezeigt sind. Die räumlich relativen Begriffe sollen verschiedene Orientierungen der Vorrichtung, die verwendet oder betrieben wird, zusätzlich zu der in den Figuren gezeigten Orientierung umfassen. Die Vorrichtung kann anders orientiert sein (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Begriffe, die hier verwendet werden, können ebenfalls demgemäß interpretiert werden.
  • Es werden Ausführungsformen mit Bezug auf Ausführungsformen in einem speziellen Kontext beschrieben, insbesondere eine dreidimensionale (3D) integrierte Fan-Out-(InFO)-Package-on-Package-(PoP)-Vorrichtung. Andere Ausführungsformen können jedoch auch auf andere elektrisch verbundene Komponenten angewendet werden, einschließlich, aber nicht beschränkt auf, Package-on-Package-Einrichtungen, Die-to-Die-Einrichtungen, Wafer-to-Wafer-Einrichtungen, Die-to-Substrate-Einrichtungen, beim Zusammenbau von Gehäusen, beim Verarbeiten von Substraten, bei Interposern, Substraten und Ähnlichem oder beim Befestigen von Eingabekomponenten, Leiterplatten, Dies oder anderen Komponenten oder zum Verbindungskapseln oder Befestigen von Kombinationen jeder anderen Art von integrierter Schaltung oder elektrischer Komponente.
  • 1A bis 1J zeigen Schnittansichten von Zwischenschritten beim Ausbilden zweier erster Halbleitergehäuse (Packages) 100 in Übereinstimmung mit einigen Ausführungsformen. Die ersten Halbleitergehäuse in 1A umfassen eine Haftschicht 104 über einem Trägersubstrat 102, eine dielektrische Schicht 106 über der Haftschicht 104 und eine Keimschicht 108 über der dielektrischen Schicht 106. Das Trägersubstrat 102 kann jedes geeignete Substrat sein, das mechanische Unterstützung (während zwischengeschalteten Vorgängen im Herstellungsverfahren) für die Schichten über dem Trägersubstrat 102 bereitstellt. Das Trägersubstrat 102 kann ein Wafer sein, der Glas, Silizium (z. B. ein Siliziumwafer), Siliziumdioxid, eine Metallplatte, ein keramisches Material oder Ähnliches umfasst.
  • Die Haftschicht 104 kann auf dem Trägersubstrat 102 angeordnet, beispielsweise laminiert sein. Die Haftschicht 104 kann aus einem Klebstoff ausgebildet sein, etwa einem Ultraviolett-(UV)-Klebstoff, einem Licht-Wärme-Umwandlungs-(LTHC)-Material oder kann eine Laminierschicht sein, die aus einer Folie ausgebildet ist.
  • Die dielektrische Schicht 106 wird über der Haftschicht 104 ausgebildet. Die dielektrische Schicht 106 kann aus Siliziumnitrid, Siliziumkarbid, Siliziumoxid, Low-k-Dielektrika wie Kohlenstoff-dotierten Oxiden, Extremely-Low-k-Dielektrika wie porösem Kohlenstoff-dotiertem Siliziumdioxid, einem Polymer wie einem Epoxid, Polyimid, Benzocyclobuten (BCB), Polybenzoxazole (PBO), Ähnlichem oder einer Kombination daraus bestehen, obwohl andere relativ weiche, oft organische, Dielektrika auch verwendet werden können. Die dielektrische Schicht 106 kann durch chemische Gasphasenabscheidung (CVD), physikalische Gasphasenabscheidung (PVD), Atomlagenabscheidung (ALD), einem Rotationsbeschichtungsverfahren, Ähnlichem oder einer Kombination daraus abgeschieden werden.
  • Die Keimschicht 108 wird über der dielektrischen Schicht 106 ausgebildet. Die Keimschicht 108 kann aus Kupfer, Titan, Nickel, Gold, Ähnlichem oder einer Kombination daraus hergestellt sein. Die Keimschicht 108 kann durch PVD, CVD, ALD, Ähnlichem oder einer Kombination daraus abgeschieden werden.
  • 1B zeigt das Strukturieren der Keimschicht 108 und das Ausbilden der elektrischen Anschlussteile 110. Die Keimschicht 108 kann durch ein Ätzverfahren oder jedes andere geeignete Strukturierungsverfahren strukturiert werden.
  • Die elektrischen Anschlussteile 110 können über der Keimschicht 108 ausgebildet werden und erstrecken sich von der Keimschicht 108 in eine Richtung, die im Wesentlichen rechtwinklig zu einer Oberfläche der dielektrischen Schicht 106 ist. In einigen Ausführungsformen werden die elektrischen Anschlussteile 110 durch elektrisches Plattieren ausgebildet. In diesen Ausführungsformen sind die elektrischen Anschlussteile 110 aus Kupfer, Aluminium, Nickel, Gold, Silber, Palladium, Zinn, Ähnlichem oder einer Kombination daraus hergestellt und können eine Verbundstruktur aufweisen, die mehrere Schichten umfasst. In diesen Ausführungsformen wird eine Opferschicht 112, etwa ein Fotoresist, über dem Trägersubstrat ausgebildet. In einigen Ausführungsformen wird das Fotoresist 112 auf der Keimschicht 108 ausgebildet und strukturiert und dann werden die elektrischen Anschlussteile 110 in dem strukturieren Fotoresist 112 ausgebildet. Das Fotoresist 112 kann durch eine nasses Verfahren ausgebildet werden, etwa ein Rotationsbeschichtungsverfahren, oder durch ein trockenes Verfahren, etwa durch das Aufbringen eines trockenen Films. Mehrere Öffnungen werden in dem Fotoresist 112 ausgebildet, um die darunterliegende Keimschicht 108 freizulegen. Ein Plattierungsschritt wird dann ausgeführt, um die elektrischen Anschlussteile 110 zu plattieren.
  • In alternativen Ausführungsformen können die elektrischen Anschlussteile 110 Bondstifte sein, die durch Drahtbonden über der dielektrischen Schicht 106 und Schneiden des Bond-Drahts mit einem Abschnitt des Bond-Drahts, der an der zugehörigen Bondkugel befestigt bleibt, ausgebildet werden. Die elektrischen Anschlussteile 110 können beispielsweise einen unteren Abschnitt und einen oberen Abschnitt umfassen, wobei der untere Abschnitt eine Bondkugel sein kann (nicht gezeigt), die bei dem Draht-Bonden ausgebildet wird, und der obere Abschnitt der verbleibende Bond-Draht sein kann (nicht gezeigt). Der obere Abschnitt des elektrischen Anschlussteils 110 kann eine einheitliche Breite und eine einheitliche Form haben, die in dem oberen Teil, dem mittleren Teil und dem unteren Teil des oberen Abschnitts einheitlich sind. Die elektrischen Anschlussteile 110 können aus metallischen Nicht-Lot-Materialien ausgebildet sein, die durch einen Draht-Bonder verbunden werden kann. In einigen Ausführungsformen sind die elektrischen Anschlussteile 110 aus Kupferdraht, Golddraht, Ähnlichem oder einer Kombination daraus hergestellt und können eine Verbundstruktur aufweisen, die mehrere Schichten umfasst. In den Ausführungsformen mit Draht-Bonding können die Keimschicht 108 und die Opferschicht 112 fehlen.
  • Die elektrischen Anschlussteile 110 können eine rückseitige Umverteilungsschicht für das erste Gehäuse bilden. Diese rückseitige Umverteilungsschicht kann verwendet werden, um ein oder mehrere weitere Gehäuse oder Komponente(n) (siehe 2A) mit den ersten Gehäusen zu verbinden.
  • 1C zeigt das Entfernen der Opferschicht 112. Die Opferschicht 112 kann durch ein geeignetes Entfernungsverfahren entfernt werden, etwa Plasmaätzen oder ein Ätzverfahren.
  • 1D zeigt das Befestigen von Dies 120 an der dielektrischen Schicht 106. Erste Seiten der Dies 120 können an der dielektrischen Schicht 106 mit einer Haftschicht 126 befestigt werden. Die Haftschicht 126 kann aus jedem geeigneten Klebstoff bestehen, etwa einem Die-Befestigungsfilm oder Ähnlichem. Die Dies 120 können ein einziger Die oder mehr als zwei Dies sein. Die Dies 120 können einen Logik-Die umfassen, etwa einen Zentralprozessor (CPU), einen Grafikprozessor (GPU), Ähnliches oder eine Kombination daraus. In einigen Ausführungsformen umfassen die Dies 120 einen Die-Stapel (nicht gezeigt), der sowohl Logik-Dies als auch Speicher-Dies umfassen kann. Die Dies 120 können einen Eingabe/Ausgabe-(E/A)-Die, etwa einen breiten E/A-Die umfassen, der eine Verbindung zwischen dem ersten Gehäuse 10 und dem nachfolgend befestigten zweiten Gehäuse 200 herstellt (siehe 2A).
  • Die Dies 120 umfassen Kontaktflächen 124 auf einer zweiten Seite der Dies 120. In einigen Ausführungsformen sind die Kontaktflächen 124 Bondkontaktstellen. Die Bondkontaktstellen 124 können über der zweiten Seite der Dies 120 ausgebildet werden. In einigen Ausführungsformen werden die Bondkontaktstellen 124 ausgebildet, indem Vertiefungen (nicht gezeigt) in einer dielektrischen Schicht (nicht gezeigt) auf der zweiten Seite der Dies 120 ausgebildet werden. Die Vertiefungen können ausgebildet werden, um es zu ermöglichen, dass die Bondkontaktstellen 124 in die dielektrische Schicht eingebettet werden. In anderen Ausführungsformen fehlen die Vertiefungen, da die Bondkontaktstellen 124 in der dielektrischen Schicht ausgebildet werden können. Die Bondkontaktstellen 124 verbinden die Dies 120 elektrisch und/oder körperlich mit den nachfolgend verbundenen zweiten Gehäusen 200 (siehe 2A) und/oder den elektrischen Anschlussteilen 110. In einigen Ausführungsformen umfassen die Bondkontaktstellen 124 eine dünne Keimschicht (nicht gezeigt), die aus Kupfer, Titan, Nickel, Gold, Zinn, Ähnlichem oder einer Kombination daraus hergestellt ist. Das leitende Material der Bondkontaktstellen 124 kann über der dünnen Keimschicht abgeschieden werden. Das leitende Material kann durch ein elektrochemisches Plattierverfahren, CVD, ALD, PVD, Ähnliches oder eine Kombination daraus ausgebildet werden. In einer Ausführungsform ist das leitende Material der Bondkontaktstellen 124 Kupfer, Wolfram, Aluminium, Silber, Gold, Zinn, Ähnliches oder eine Kombination daraus.
  • In einer Ausführungsform sind die Kontaktflächen 124 Under-Bump-Metallisierungen (UBMs), die drei Schichten aus leitenden Materialien umfassen, etwa eine Schicht aus Titan, eine Schicht aus Kupfer und eine Schicht aus Nickel. Ein Fachmann wird jedoch erkennen, dass es viele geeignete Anordnungen von Materialien und Schichten gibt, etwa eine Anordnung aus Chrom/Chrom-Kupfer-Legierung/Kupfer/Gold, eine Anordnung aus Titan/Titan-Wolfram/Kupfer oder eine Anordnung aus Kupfer/Nickel/Gold, die für das Ausbilden der UBMs 124 geeignet sind. Alle geeigneten Materialien oder Materialschichten, die für die UBMs 124 verwendet werden können, sollen vollständig in dem Schutzumfang der vorliegenden Anmeldung eingeschlossen sein.
  • 1E zeigt das Kapseln der Dies 120 und der elektrischen Anschlussteile 110. In einigen Ausführungsformen werden die Dies 120 und die elektrischen Anschlussteile 110 durch ein Formmaterial 130 gekapselt. Das Formmaterial 130 kann auf den Dies 120 und den elektrischen Anschlussteilen 110 beispielsweise mittels Formpressen geformt werden. In einigen Ausführungsformen ist das Formmaterial 130 aus einer Formmasse, einem Polymer, einem Epoxid, Siliziumoxid-Füllmaterial, Ähnlichem oder einer Kombination daraus hergestellt. Ein Aushärteschritt kann ausgeführt werden, um das Formmaterial 130 auszuhärten, wobei das Aushärten ein thermisches Aushärten, ein UV-Aushärten, Ähnliches oder eine Kombination daraus sein kann.
  • In einigen Ausführungsformen werden die Dies 120, die Kontaktflächen 124 und die elektrischen Anschlussteile 110 in dem Formmaterial 130 vergraben und nach dem Aushärten des Formmaterials 130 wird ein Planarisierungsschritt, etwa ein Schleifen, auf das Formmaterial 130 angewendet, wie in 1E gezeigt ist. Der Planarisierungsschritt wird verwendet, um überschüssige Abschnitte des Formmaterials 130 zu entfernen, wobei die überschüssigen Abschnitte über oberen Flächen der Kontaktflächen 124 und der elektrischen Anschlussteile 110 liegen. In einigen Ausführungsformen werden Oberflächen der Kontaktflächen 124 und Oberflächen 110A der elektrischen Anschlussteile 110 freigelegt und sind plan mit einer Oberfläche 130A des Formmaterials 130 und einer Oberfläche 120A der Dies 120. Die elektrischen Anschlussteile 110 können als Durch-Formmasse-Durchkontaktierungen (TMVs), Durch-Gehäuse-Durchkontaktierungen (TPVs) und/oder Durch-InFO-Durchkontaktierungen (TIVs) bezeichnet werden und werden im Folgenden als TIVs 110 bezeichnet.
  • In anderen Ausführungsformen sind die Kontaktflächen 124 Durchkontaktierungen, die sich von der zweiten Seite der Dies 120 teilweise in die Dies 120 erstrecken oder die Durchkontaktierungen erstrecken sich in einigen Ausführungsformen vollständig durch die Dies 120. Die Durchkontaktierungen 124 können durch ein Ätzverfahren ausgebildet werden, um Löcher (nicht gezeigt) in den Dies 120 auszubilden, und die Löcher können mit einem leitenden Material wie Kupfer, Aluminium, Nickel, Gold, Silber, Palladium, Zinn, Ähnlichem oder einer Kombination daraus gefüllt werden und können eine Verbundstruktur aufweisen, die mehrere Schichten umfasst. Die Dies 120 können auch Keimschichten, Sperrschichten, Auskleideschichten, Ähnliches oder eine Kombination daraus umfassen.
  • 1F zeigt das Ausbilden einer Umverteilungsschicht 131 über den Dies 120, den TIVs 110 und dem Formmaterial 130. Die Umverteilungsschicht 131 kann eine oder mehrere Metallschichten umfassen, die manchmal als M1 und/oder MN bezeichnet werden, wobei die Metallschicht M1 die Metallschicht unmittelbar benachbart zu den Dies 120 ist und die Metallschicht MN (manchmal als die oberste Metallschicht MN bezeichnet) die Metallschicht am weitesten entfernt von den Dies 120 ist. In der gesamten Beschreibung bezieht sich der Begriff „Metallschicht” auf die Menge von Metallleitungen 132 in der gleichen Schicht. Die Umverteilungsschicht 131 kann eine oder mehrere Passivierungsschichten 134 umfassen, wobei die eine oder mehreren Metallschichten (M1 bis MN) in der einen oder den mehreren Passivierungsschichten 134 angeordnet sind.
  • Die Passivierungsschichten 134 können aus Siliziumnitrid, Siliziumkarbid, Siliziumoxid, Low-k-Dielektrika wie Kohlenstoff-dotierten Oxiden, Extremely-Low-k-Dielektrika wie porösem, Kohlenstoff-dotiertem Siliziumdioxid, einem Polymer wie einem Epoxid, Polyimid, BCB, PBO, Lötresist (SR), Ähnlichem oder einer Kombination daraus bestehen, obwohl andere relativ weiche, oft organische Dielektrika auch verwendet werden können, und werden durch CVD, PVD, ALD, ein Verfahren zum Aufschleudern eines Dielektrikums, ein Laminierverfahren, Ähnliches oder eine Kombination daraus abgeschieden. Die Passivierungsschichten 134 können einem Aushärteschritt unterzogen werden, um die Passivierungsschichten 134 auszuhärten, wobei das Aushärten ein thermisches Aushärten, ein UV-Aushärten, Ähnliches oder eine Kombination daraus sein kann.
  • Die Metallschichten 132 können mittels eines Single- und/oder Dual-Damascene-Verfahrens, eines Durchkontaktierung-zuerst-Verfahrens oder eines Metall-zuerst-Verfahrens ausgebildet werden. Die Metallschichten und Durchkontaktierungen 132 können aus einem leitenden Material wie Kupfer, Aluminium, Titan, Ähnlichem oder einer Kombination daraus ausgebildet werden, mit oder ohne eine Sperrschicht.
  • Ein Damascene-Verfahren ist das Ausbilden einer strukturierten Schicht, die in eine andere Schicht eingebettet ist, so dass die oberen Flächen der beiden Schichten koplanar sind. Ein Damascene-Verfahren, das entweder nur Gräben oder nur Durchkontaktierungen erzeugt, ist als Single-Damascene-Verfahren bekannt. Ein Damascene-Verfahren, das gleichzeitig sowohl Gräben als auch Durchkontaktierungen erzeugt, ist als Dual-Damascene-Verfahren bekannt.
  • In einer beispielhaften Ausführungsform werden die Metallschichten 132 mittels eines Dual-Damascene-Verfahrens ausgebildet. In diesem Beispiel kann das Ausbilden der M1-Schicht mit dem Ausbilden einer Ätzstoppschicht (nicht gezeigt) auf der untersten Passivierungsschicht 134 und mit der nächsten Passivierungsschicht 134 auf der Ätzstoppschicht beginnen. Nachdem die nächste Passivierungsschicht 134 abgeschieden wurde, können Abschnitte der nächsten Passivierungsschicht 134 weggeätzt werden, um vertiefte Einrichtungen wie Gräben und Durchkontaktierungen auszubilden, die mit einem leitenden Material gefüllt werden können, um verschiedene Bereiche der Umverteilungsschicht 134 zu verbinden und die Metallleitungen 132 und Durchkontaktierungen aufzunehmen. Dieses Verfahren kann für die verbleibenden Metallschichten bis zu MN wiederholt werden.
  • Die Umverteilungsschicht 131 kann als vorderseitige Umverteilungsschicht für das erste Gehäuse 100 bezeichnet werden. Die vorderseitige Umverteilungsschicht 131 kann verwendet werden, um das erste Gehäuse 100 über die Anschlussteile 136 mit einem oder mehreren Gehäusen, Gehäusesubstraten, Komponenten, Ähnlichem oder einer Kombination daraus zu verbinden (siehe 1G).
  • Die Anzahl von Metallschichten 132 und die Anzahl von Passivierungsschichten 134 dienen nur beschreibenden Zwecken und sind nicht einschränkend. Es könnte eine andere Anzahl von Schichten vorhanden sein, die kleiner oder größer als die eine gezeigte Metallschicht ist. Es kann eine andere Anzahl von Passivierungsschichten und eine andere Anzahl von Metallschichten geben, die sich von denen unterscheiden, die in 1F gezeigt sind.
  • 1G zeigt das Ausbilden einer Menge von leitenden Anschlussteilen 136 über der Umverteilungsschicht 131 und mit ihr elektrisch verbunden. Die leitenden Anschlussteile 136 können Lötkugeln, Metallsäulen, Flip-Chip-(C4)-Bondhügel, Mikrobondhügel, Bondhügel, die mit der Technik mit stromlosem Nickel-stromlosem Palladium-Goldimmersion (ENEPIG) ausgebildet werden, oder Ähnliches. Die leitenden Anschlussteile 136 können ein leitendes Material umfassen wie Lot, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn, Ähnliches oder eine Kombination daraus. In einer Ausführungsform, in der die leitenden Anschlussteile 136 Lötkugeln sind, werden die leitenden Anschlussteile 136 ausgebildet, indem anfangs eine Schicht aus Lot durch so verbreitet verwendete Verfahren wie Verdampfung, Elektroplattieren, Drucken, Lotübertragung, Kugelanordnung oder Ähnliches ausgebildet werden. Nachdem eine Lotschicht auf der Struktur ausgebildet wurde, kann ein Aufschmelzen ausgeführt werden, um das Material in die angestrebten Bondhügelformen zu formen. In einer weiteren Ausführungsform sind die leitenden Anschlussteile 136 Metallsäulen (etwa Kupfersäulen), die durch Sputtern, Drucken, Elektroplattieren, stromloses Plattieren, CVD oder Ähnliches ausgebildet werden. Die Metallsäulen können lotfrei sein und im Wesentlichen vertikale Seitenwände aufweisen. In einigen Ausführungsformen wird eine Metall-Deckschicht (nicht gezeigt) auf der Oberseite der Metallsäulen-Anschlussteile 136 ausgebildet. Die Metall-Deckschicht kann Nickel, Zinn, Zinn-Blei, Gold, Silber, Palladium, Indium, Nickel-Palladium-Gold, Nickel-Gold, Ähnliches oder eine Kombination daraus umfassen und kann durch ein Plattierverfahren ausgebildet werden.
  • Obwohl nicht gezeigt, können UBMs vorhanden sein, die mit der Umverteilungsschicht 131 verbunden sind, wobei die leitenden Anschlussteile 136 mit den UBMs (nicht gezeigt) verbunden sind. Die UBMs können ausgebildet werden, indem zuerst eine Menge von Öffnungen (nicht gezeigt) durch die oberste Passivierungsschicht 134 ausgebildet werden können, um Oberflächen der Metallleitungen 132 in der Metallschicht MN freizulegen. Die UBMs können sich durch diese Öffnungen in der Passivierungsschicht 134 erstrecken und können sich auch entlang einer Oberfläche der Passivierungsschicht 134 erstrecken. Die UBMs können drei Schichten aus leitenden Materialien umfassen, etwa eine Schicht aus Titan, eine Schicht aus Kupfer und eine Schicht aus Nickel. Ein Fachmann wird jedoch erkennen, dass es viele geeignete Anordnungen von Materialien und Schichten geben kann, etwa eine Anordnung aus Chrom/Chrom-Kupfer-Legierung/Kupfer/Gold, eine Anordnung aus Titan/Titan-Wolfram/Kupfer oder eine Anordnung aus Kupfer/Nickel/Gold, die für das Ausbilden der UBMs 124 geeignet sind. Alle geeigneten Materialien oder Materialschichten, die für die UBMs 124 verwendet werden können, sollen vollständig in dem Schutzumfang der vorliegenden Anmeldung eingeschlossen sein.
  • 1H zeigt das Entfernen des Trägersubstrats 102 und der Haftschicht 104, um die dielektrische Schicht 106 freizulegen, gemäß einer Ausführungsform. In dieser Ausführungsform wird das erste Gehäuse auf einem Rahmen 138 angeordnet, wobei die leitenden Anschlussteile 136 zu dem Rahmen 138 benachbart sind, während das Trägersubstrat 102 und die Haftschicht 104 entfernt werden.
  • 1I zeigt das Entfernen des Trägersubstrats 102 und der Haftschicht 104, um die dielektrische Schicht 106 freizulegen, gemäß einer weiteren Ausführungsform. In dieser Ausführungsform wird das erste Gehäuse auf einem zweiten Trägersubstrat 140 platziert, wobei die leitenden Anschlussteile 136 zu dem zweiten Trägersubstrat 140 benachbart sind, während das Trägersubstrat 102 und die Haftschicht 104 entfernt werden. Diese Ausführungsform kann einen abziehbaren Klebstoff 142 auf dem zweiten Trägersubstrat 140 umfassen, wobei die leitenden Anschlussteile 136 in dem abziehbaren Klebstoff 142 eingebettet sind. Der abziehbare Klebstoff 142 kann dazu beitragen, das erste Gehäuse 100 an dem zweiten Trägersubstrat 140 zu befestigen. Nachdem das Trägersubstrat 102 entfernt wurde, kann der abziehbare Klebstoff 142 durch ein Ablöseverfahren entfernt werden, das ein thermisches Verfahren, ein chemisches Entfernungsverfahren, Laser-Entfernen, eine UV-Behandlung, Ähnliches oder eine Kombination daraus umfasst.
  • 1J zeigt das Entfernen der dielektrischen Schicht 106. Die dielektrische Schicht 106 kann durch ein geeignetes Entfernungsverfahren entfernt werden, etwa ein Ätzverfahren. Nachdem die dielektrische Schicht 106 entfernt wurde, werden Abschnitte der Dies 120 und der TIVs 110 freigelegt. Rückseitige Oberflächen 110B der TIVs 110 werden freigelegt, was die Keimschichten 108 einschließen kann. Zusätzlich werden rückseitige Oberflächen 120B der Dies 120 freigelegt, was die Haftschichten 126 einschließen kann. In einigen Ausführungsformen können die TIVs 110 beispielsweise durch ein Ätzverfahren vertieft werden, nachdem die dielektrische Schicht 106 entfernt wurde. In einigen Ausführungsformen wird die Haftschicht 126 entfernt, um die Oberflächen der Dies 120 freizulegen. In anderen Ausführungsformen wurde die Haftschicht 126 nicht verwendet, als die Dies 120 an dem Trägersubstrat 102 (siehe 1C) befestigt wurden. In einigen Ausführungsformen sind die Oberflächen 130B und 120B im Wesentlichen koplanar und höher als die Oberflächen 110B. Mit anderen Worten können die TIVs 110 in dem Formmaterial 130 vertieft werden.
  • 2A bis 2C zeigen Schnittansichten von Zwischenschritten beim Befestigen eines zweiten Gehäuses an dem ersten Gehäuse, das in den 1A bis 1J ausgebildet wurde, und das Vereinzeln der Gehäuse in Halbleitergehäuse in Übereinstimmung mit einigen Ausführungsformen. Mit Bezug auf 2A werden zweite Gehäuse 200 mit dem ersten Gehäuse 100 durch eine Menge von leitenden Anschlussteilen 210 verbunden, so dass Halbleitergehäuse 300 ausgebildet werden.
  • Die zweiten Gehäuse 200 umfassen jeweils ein Substrat 202 und einen oder mehrere gestapelte Dies 212 (212A und 212B), die mit dem Substrat 202 verbunden sind. Das Substrat 202 kann aus einem Halbleitermaterial wie Silizium, Germanium, Diamant oder Ähnlichem hergestellt sein. Alternativ können auch Verbundmaterialien wie Silizium-Germanium, Siliziumkarbid, Galliumarsenid, Indiumarsenid, Indiumphosphid, Silizium-Germanium-Karbid, Gallium-Arsen-Phosphid, Gallium-Indium-Phosphid, Kombinationen daraus und Ähnliches verwendet werden. Zusätzlich kann das Substrat 202 ein Silizium-auf-Isolator-(SOI)-Substrat sein. Im Allgemeinen umfasst ein SOI-Substrat eine Schicht aus einem Halbleitermaterial wie epitaktischem Silizium, Germanium, Silizium-Germanium, SOI, Silizium-Germanium-auf-Isolator (SGOI) oder Kombinationen daraus. Das Substrat 202 basiert, in einer alternativen Ausführungsform, auf einem isolierenden Kern wie einem Glasfaser-verstärkten Harzkern. Ein beispielhaftes Kernmaterial ist Glasfaserharz, etwa FR4. Alternativen für das Kernmaterial umfassen Bismaleimid-Triazin-(BT)-Harz oder alternativ andere Leiterplatten-(PCB)-Materialien oder -Filme. Aufbaufilme wie Ajinomoto Build-Up Film (ABF) oder andere Laminate können für das Substrat 202 verwendet werden. Das Substrat 202 kann als Gehäusesubstrat 202 bezeichnet werden.
  • Das Substrat 202 kann aktive und passive Vorrichtungen (in 2A nicht gezeigt) umfassen. Wie ein Fachmann erkennen wird, können eine breite Vielfalt von Vorrichtungen wie Transistoren, Kondensatoren, Widerstände, Kombinationen daraus und Ähnliches verwendet werden, um die strukturellen und funktionalen Anforderungen an das Design für das Halbleitergehäuse 300 zu erzeugen. Die Vorrichtungen können mittels aller geeigneten Verfahren ausgebildet werden.
  • Das Substrat 202 kann auch Metallisierungsschichten (nicht gezeigt) und Durchkontaktierungen 208 umfassen. Die Metallisierungsschichten können über den aktiven und passiven Vorrichtungen ausgebildet werden und sind so entworfen, dass sie die verschiedenen Vorrichtungen verbinden, um funktionale Schaltungen auszubilden. Die Metallisierungsschichten können aus abwechselnden Schichten aus dielektrischem (z. B. Low-k-Dielektrika) und leitendem Material (z. B. Kupfer) ausgebildet werden, wobei Durchkontaktierungen die Schichten aus leitendem Material verbinden, und können durch jedes geeignete Verfahren ausgebildet werden (etwa Abscheiden, Damascene, Dual-Damascene oder Ähnliches). In einigen Ausführungsformen ist das Substrat 202 im Wesentlichen frei von aktiven und passiven Vorrichtungen.
  • Das Substrat 202 kann Bondkontaktstellen 204 auf einer ersten Seite des Substrats 202 aufweisen, um mit den gestapelten Dies 212 und den Bondkontaktstellen 206 auf einer zweiten Seite des Substrats 202 verbunden zu werden, wobei die zweite Seite der ersten Seite des Substrats 202 entgegengesetzt ist, um mit den leitenden Anschlussteilen 210 verbunden zu werden. In einigen Ausführungsformen werden die Bondkontaktstellen 204 und 206 ausgebildet, indem Vertiefungen (nicht gezeigt) in den dielektrischen Schichten (nicht gezeigt) auf der ersten und der zweiten Seite des Substrats 202 ausgebildet werden. Die Vertiefungen können so ausgebildet werden, dass ermöglicht wird, dass die Bondkontaktstellen 204 und 206 in die dielektrischen Schichten eingebettet werden. In anderen Ausführungsformen fehlen die Vertiefungen, da die Bondkontaktstellen 204 und 206 auf der dielektrischen Schicht ausgebildet sein können. In einigen Ausführungsformen umfassen die Bondkontaktstellen 204 und 206 eine dünne Keimschicht (nicht gezeigt), die aus Kupfer, Titan, Nickel, Gold, Palladium, Ähnlichem oder einer Kombination daraus hergestellt ist. Das leitende Material der Bondkontaktstellen 204 und 206 kann über der dünnen Keimschicht abgeschieden werden. Das leitende Material kann durch ein elektrochemisches Plattierverfahren, ein stromloses Plattierverfahren, CVD, ALD, PVD, Ähnliches oder eine Kombination daraus ausgebildet werden. In einer Ausführungsform besteht das leitende Material der Bondkontaktstellen 204 und 206 aus Kupfer, Wolfram, Aluminium, Silber, Gold, Ähnlichem oder einer Kombination daraus.
  • In einer Ausführungsform sind die Bondkontaktstellen 204 und 206 UBMs, die drei Schichten aus leitenden Materialien umfassen, etwa eine Schicht aus Titan, eine Schicht aus Kupfer und eine Schicht aus Nickel. Ein Fachmann wird jedoch erkennen, dass es viele geeignete Anordnungen von Materialien und Schichten gibt, etwa eine Anordnung aus Chrom/Chrom-Kupfer-Legierung/Kupfer/Gold, eine Anordnung aus Titan/Titan-Wolfram/Kupfer oder eine Anordnung aus Kupfer/Nickel/Gold, die für das Ausbilden der UBMs 204 und 206 geeignet sind. Alle geeigneten Materialien oder Materialschichten, die für die UBMs 204 und 206 verwendet werden können, sollen vollständig in dem Schutzumfang der vorliegenden Anmeldung eingeschlossen sein. In einigen Ausführungsformen erstrecken sich die Durchkontaktierungen 208 durch das Substrat 202 und verbinden mindestens eine Bondkontaktstelle 204 mit mindestens einer Bondkontaktstelle 206.
  • In der gezeigten Ausführungsform werden die gestapelten Dies 212 mit dem Substrat 202 durch Draht-Bonds 214 verbunden, obwohl andere Verbindungen verwendet werden können, etwa leitende Bondhügel. In einer Ausführungsform sind die gestapelten Dies 212 gestapelte Speicher-Dies. Die gestapelten Speicher-Dies 212 können beispielsweise Double-Data-Rate-(DDR)-Speichermodule mit niedrigem Stromverbrauch (LP) umfassen, etwa LPDDR1, LPDDR2, LPDDR3 oder ähnliche Speichermodule.
  • In einigen Ausführungsformen können die gestapelten Dies 212 und die Draht-Bonds 214 durch ein Formmaterial 216 gekapselt werden. Das Formmaterial 216 kann auf den gestapelten Dies 212 und den Draht-Bonds 214, beispielsweise mittels Formpressen, geformt werden. In einigen Ausführungsformen ist das Formmaterial 216 eine Formmasse, ein Polymer, ein Epoxid, Siliziumoxid-Füllmaterial, Ähnliches oder eine Kombination daraus. Ein Aushärteschritt kann ausgeführt werden, um das Formmaterial 216 auszuhärten, wobei das Aushärten ein thermisches Aushärten, ein UV-Aushärten, Ähnliches oder eine Kombination daraus sein kann.
  • In einigen Ausführungsformen werden die gestapelten Dies 212 und die Draht-Bonds 214 in dem Formmaterial 216 vergraben und nach dem Aushärten des Formmaterials 216 wird ein Planarisierungsschritt, etwa ein Schleifen, ausgeführt, um überschüssige Abschnitte des Formmaterials 216 zu entfernen und eine im Wesentlichen planare Oberfläche für die zweiten Gehäuse 200 bereitzustellen.
  • Nachdem die zweiten Gehäuse 200 ausgebildet wurden, werden die Gehäuse 200 mit den ersten Gehäusen 100 durch die leitenden Anschlussteile 210, die Bondkontaktstellen 206 und die TIVs 110 verbunden. In einigen Ausführungsformen können die gestapelten Speicher-Dies 212 mit den Dies 120 durch die Draht-Bonds 214, die Bondkontaktstellen 204 und 206, durch die Durchkontaktierungen 208, die leitenden Anschlussteile 210 und die TIVs 110 verbunden werden.
  • Die leitenden Anschlussteile 210 können den leitenden Anschlussteilen 136 ähneln, die oben beschrieben sind, und die Beschreibung wird hier nicht wiederholt, obwohl die leitenden Anschlussteile 210 und 136 nicht gleich sein müssen. In einigen Ausführungsformen werden, bevor die leitenden Anschlussteile 210 verbunden werden, die leitenden Anschlussteile 210 mit einem Flussmittel (nicht gezeigt) beschichtet, etwa einem rückstandsfreien Flussmittel (engl. „no-clean flux”). Die leitenden Anschlussteile 210 können in das Flussmittel getaucht werden oder das Flussmittel kann auf die leitenden Anschlussteile 210 gesprüht werden. In einer weiteren Ausführungsform kann das Flussmittel auf die Oberflächen der TIVs 110 aufgebracht werden.
  • Die Verbindung zwischen dem zweiten Gehäuse 200 und dem ersten Gehäuse 100 kann eine Lötverbindung oder eine direkte Metall-Metall-Verbindung (etwa Kupfer-Kupfer oder Zinn-Zinn) sein. In einer Ausführungsform wird das zweite Gehäuse 200 mit dem ersten Gehäuse 100 durch ein Aufschmelzverfahren verbunden. Während dieses Aufschmelzverfahrens sind die leitenden Anschlussteile 210 in Kontakt mit den Bondkontaktstellen 206 und den TIVs 110, um das zweite Gehäuse 200 mit dem ersten Gehäuse 100 körperlich und elektrisch zu verbinden. Nach dem Verbindungsverfahren kann sich eine intermetallische Verbindung (IMC) 218 an der Grenzfläche der TIVs 110 und der leitenden Anschlussteile 210 und auch an der Grenzfläche zwischen den leitenden Anschlussteilen 210 und den Bondkontaktstellen 206 (nicht gezeigt) bilden.
  • 2B zeigt das Ausbilden einer Unterfüllung 220 zwischen dem ersten Gehäuse 100 und dem zweiten Gehäuse 200 und zwischen den leitenden Anschlussteilen 210. Die Unterfüllung 220 kann aus einem flüssigen Epoxid, einem verformbaren Gel, einem Silikonkautschuk, einem nicht-leitenden Film, einem Polymer, PBO, Polyimid, Lötresist oder einer Kombination daraus ausgebildet werden. Die Unterfüllung 220 stellt eine Verstärkung für die leitenden Anschlussteile 210 bereit und kann mittels Kapillarkräfte aufgebracht werden, nachdem die leitenden Anschlussteile 210 zwischen dem ersten Gehäuse 100 und dem zweiten Gehäuse 200 verbunden wurden. In diesen Ausführungsformen umfasst die Unterfüllung 220 eine Hohlkehle mit Seitenwänden 220A, die diagonal zu rückseitigen Oberflächen 120B der Dies 120 liegen. In einigen Ausführungsformen wird die Unterfüllung 220 so ausgebildet, dass sie Öffnungen 222 über den Dies 120 freilässt.
  • 2C zeigt, dass die Halbleitergehäuse 300 vereinzelt werden. Die Halbleitergehäuse 300 können von dem Rahmen 138 entfernt werden und über einer Struktur 232 platziert werden, etwa einer Vereinzelungsfolie. Die Halbleitergehäuse 300 können durch ein Schneidewerkzeug 234 vereinzelt werden, etwa eine Die-Säge, einen Laser, Ähnliches oder einer Kombination daraus.
  • Die Anzahl der ersten Gehäuse 100 und der zweiten Gehäuse 200 in den 1A bis 1J und den 2A bis 2C dienen nur beschreibenden Zwecken und sind nicht einschränkend. Es könnte jede Anzahl von Gehäusen vorhanden sein, die kleiner oder größer als die zwei gezeigten Gehäuse ist.
  • 3A bis 3C zeigen Schnittansichten von Halbleitergehäusen 300 in Übereinstimmung mit einigen Ausführungsformen. Mit Bezug auf 3A weist diese Ausführungsform die Unterfüllung 220 einschließlich der Hohlkehlen auf. Das erste Gehäuse 100 hat eine Breite W100, das zweite Gehäuse hat eine Breite W200 und die Unterfüllung 220 hat eine äußere Breite W220 zwischen dem ersten und dem zweiten Gehäuse 100 und 200. Die Öffnung 222 in der Unterfüllung 220 hat eine Breite W222 und der Die 120 hat eine Breite W120. In einer Ausführungsform ist die Breite W220 kleiner oder gleich der Breite W100, die Breite W200 ist kleiner oder gleich der Breite W220 und die Breite W222 ist kleiner oder gleich der Breite W120. In einer weiteren Ausführungsform ist die Breite W220 kleiner als die Breite W100, die Breite W200 ist kleiner als die Breite W220 und die Breite W222 ist kleiner als die Breite W120. Die Unterfüllung 220 hat eine Höhe H220 zwischen dem ersten und dem zweiten Gehäuse 100 und 200 (manchmal als Abstandshöhe bezeichnet). In einer Ausführungsform liegt die Höhe H220 zwischen etwa 1 μm und etwa 200 μm.
  • 3B zeigt eine weitere Ausführungsform des Halbleitergehäuses 300. Diese Ausführungsform ähnelt der vorhergehenden Ausführungsform von 3A, außer dass es keine Öffnung (siehe 222 in 3A) in der Unterfüllung 220 gibt. Die Öffnung 222 kann ausgebildet werden, indem nur die Unterfüllung 220 um die äußeren Ränder des Halbleitergehäuses 300 und nicht in dem mittleren Bereich des Halbleitergehäuses 300 ausgebildet wird. Details mit Bezug auf diese Ausführungsform, die denen für die vorher beschriebene Ausführungsform ähneln, werden hier nicht wiederholt.
  • 3C zeigt eine weitere Ausführungsform des Halbleitergehäuses 300. Diese Ausführungsform ähnelt der vorhergehenden Ausführungsform von 3B, außer dass es eine Pufferschicht 230 gibt, die zwischen dem ersten Gehäuse 100 und dem zweiten Gehäuse 200 angeordnet ist. Details mit Bezug auf diese Ausführungsform, die denen für die vorher beschriebene Ausführungsform ähneln, werden hier nicht wiederholt.
  • Die Pufferschicht 230 wird über dem Die 120 (und der Haftschicht 126, wenn vorhanden), den TIVs 110 und dem Formmaterial 130 ausgebildet. Die Pufferschicht 230 kann aus einem Polymer, etwa Polyimid, PBO oder Ähnlichem ausgebildet sein. Die Pufferschicht 230 kann auch aus einem LTHC-Material bestehen. In einer Ausführungsform wird die Pufferschicht 230 so ausgebildet, dass sie eine Dicke zwischen etwa 0,1 μm und etwa 20 μm hat.
  • Indem die dielektrische Schicht 106 von dem ersten Gehäuse 100 entfernt wird, kann die Verkrümmung des ersten Gehäuses 100 verringert werden, und somit kann die Koplanarität und die Steuerung der Abstandshöhe zwischen dem ersten Gehäuse 100 und dem zweiten Gehäuse 200 verbessert werden. Zusätzlich vermeidet die Verwendung von rückstandsfreien Flussmitteln das Problem von Flussmittelrückständen zwischen dem ersten Gehäuse 100 und dem zweiten Gehäuse 200. Des Weiteren sind, indem die Unterfüllung 220 vor dem Vereinzelungsverfahren ausgebildet wird, die leitenden Anschlussteile 210 vor elektrischen Ausfällen geschützt (z. B. Kurzschlüssen zwischen leitenden Anschlussteilen), die durch Reststoffe von dem Vereinzelungsverfahren hervorgerufen werden. Darüber hinaus wird die Verunreinigung der Unterfüllung zwischen den beiden Halbleitergehäusen 300 und auch das Problem, dass die Unterfüllung zwischen den benachbarten zweiten Gehäusen 200 nach oben kriecht, verhindert, indem das zweite Gehäuse 200 eine kleinere Breite als das erste Gehäuse 100 hat, was der Unterfüllung 220 mehr Raum zwischen den Halbleitergehäusen 300 bietet.
  • 4A und 4B zeigen Schnittansichten von Zwischenschritten beim Ausbilden des Halbleitergehäuses 300 in Übereinstimmung mit einigen anderen Ausführungsformen. Diese Ausführungsform ähnelt den vorhergehenden Ausführungsformen in 1A bis 1J und 2A bis 2C, außer dass die Unterfüllung 220 ausgebildet und strukturiert wird, bevor das erste Gehäuse 100 mit dem zweiten Gehäuse 200 verbunden wird. Details mit Bezug auf diese Ausführungsform, die denen für die vorher beschriebene Ausführungsform ähneln, werden hier nicht wiederholt.
  • 4A zeigt einen Herstellungs-Zwischenschritt, nachdem die Schritte, die in 1A bis 1J gezeigt sind, schon abgeschlossen wurden. Nach dem Schritt in 1J wird die Unterfüllung 220 über den Dies 120, dem Formmaterial 130 und den TIVs 110 ausgebildet. Die Unterfüllung 220 kann durch CVD, PVD oder ALD abgeschieden werden oder durch ein nasses Verfahren, etwa ein Rotationsbeschichtungsverfahren, ein Siebdruckverfahren, oder ein trockenes Verfahren, etwa durch Rollen auf einem trockenen Film, ausgebildet werden. Nachdem die Unterfüllung 220 ausgebildet wurde, wird die Unterfüllung 220 strukturiert, um Öffnungen 224 über den TIVs 110 auszubilden, um Abschnitte der TIVs 110 (und der Keimschicht 108, wenn vorhanden) freizulegen. In einigen Ausführungsformen wird die Unterfüllung 220 strukturiert, um Öffnungen 220 über den Dies 120 (und der Haftschicht 126, wenn vorhanden) auszubilden. Die Unterfüllung 220 kann mittels geeigneter Fotolithographietechniken und Ätzen, etwa ein Laser-Ätzverfahren, strukturiert werden. Die Öffnungen 222 werden so ausgebildet, dass sie eine Breite W222 haben, und die Öffnungen 224 werden so ausgebildet, dass sie eine Breite W224 haben. In einer Ausführungsform ist die Breite W222 kleiner oder gleich der Breite W120 und die Breite W224 ist kleiner oder gleich der Breite W110 der TIVs 110. In einer weiteren Ausführungsform ist die Breite W222 kleiner als die Breite W120 und die Breite W224 ist kleiner als die Breite W110. In einer Ausführungsform, die die Pufferschicht 230 umfasst (siehe 3C und 5C), ist die Breite der Öffnung der Pufferschicht 230 in den Öffnungen 224 kleiner oder gleich der Breite W224. Die Unterfüllung 220 kann so ausgebildet werden, dass sie die Höhe H220 von etwa 1 μm bis etwa 200 μm hat. In dieser Ausführungsform weist die Unterfüllung 220 Seitenwände 220A auf, die im Wesentlichen rechtwinklig zu rückseitigen Oberflächen 120B der Dies 120 sind. In einigen Ausführungsformen wird die Unterfüllung 220 so strukturiert, dass es keine Unterfüllung 220 in der Risslinie zwischen den benachbarten ersten Gehäusen 100 gibt.
  • 4B zeigt das Befestigen der zweiten Gehäuse 200 an dem ersten Gehäuse 100 von 4A. Dies ähnelt dem Verfahren, das oben in 2A beschrieben ist, außer dass die Unterfüllung 220 während des Verbindungsverfahrens vorhanden ist. Details mit Bezug auf diese Ausführungsform, die denen für die vorher beschriebene Ausführungsform ähneln, werden hier nicht wiederholt. Die Gehäuse 200 und 100 werden dann vereinzelt, wie oben in 2C beschrieben ist.
  • 5A bis 5C zeigen Schnittansichten von Halbleitergehäusen 300 in Übereinstimmung mit einigen anderen Ausführungsformen. Diese Ausführungsformen ähneln den Ausführungsformen, die oben in 3A bis 3C beschrieben sind, außer dass in diesen Ausführungsformen die Unterfüllung 220 ausgebildet wird, bevor die Gehäuse mit einander verbunden werden, und die Seitenwände 220A der Unterfüllung 220 im Wesentlichen rechtwinklig zu der rückseitigen Oberfläche des Dies 120 sind und die Unterfüllung keine Hohlkehlen aufweist. Details mit Bezug auf diese Ausführungsform, die denen für die vorher beschriebene Ausführungsform ähneln, werden hier nicht wiederholt.
  • Mit Bezug auf 5A weist die Unterfüllung 220 die Öffnung 222 über dem Die 120 auf. 5B zeigt, dass die Unterfüllung 220 keine Öffnung über dem Die 120 aufweist. 5C zeigt das Halbleitergehäuse 300 mit der Pufferschicht 230 über dem ersten Gehäuse 100.
  • Indem die dielektrische Schicht 106 von dem ersten Gehäuse 100 entfernt wird und die Unterfüllung 220 ausgebildet wird, bevor die Gehäuse verbunden werden, kann die Verkrümmung des ersten Gehäuses 100 verringert werden, und somit kann die Koplanarität und die Steuerung der Abstandshöhe zwischen dem ersten Gehäuse 100 und dem zweiten Gehäuse 200 verbessert werden. Des Weiteren sind, indem die Unterfüllung 220 vor dem Vereinzelungsverfahren ausgebildet wird, die leitenden Anschlussteile 210 vor elektrischen Ausfällen geschützt (z. B. Kurzschlüssen zwischen leitenden Anschlussteilen), die durch Reststoffe von dem Vereinzelungsverfahren hervorgerufen werden. Darüber hinaus wird die Verunreinigung der Unterfüllung zwischen den beiden Halbleitergehäusen 300 und auch das Problem, dass die Unterfüllung zwischen den benachbarten zweiten Gehäusen 200 nach oben kriecht, verhindert, indem das zweite Gehäuse 200 eine kleinere Breite als das erste Gehäuse 100 hat, was der Unterfüllung 220 mehr Raum zwischen den Halbleitergehäusen 300 bietet.
  • 6, 7A und 7B zeigen Schnittansichten von Zwischenschritten beim Ausbilden von Halbleitergehäusen in Übereinstimmung mit einigen anderen Ausführungsformen. Diese Ausführungsform ähnelt der Ausführungsform in 1J, die oben beschrieben ist, außer dass die dielektrische Schicht 106 mit einem Schleifverfahren anstatt einem Ätzverfahren entfernt wird. Details mit Bezug auf diese Ausführungsform, die denen für die vorher beschriebene Ausführungsform ähneln, werden hier nicht wiederholt.
  • In dieser Ausführungsform kann das Schleifverfahren ein chemisch-mechanisches Polier-(CMP)-Verfahren sein. Das Schleifverfahren kann die Keimschicht 108 und die Haftschicht 126 entfernen. In einigen Ausführungsformen sind die Oberflächen 130B, 120B und 110B im Wesentlichen koplanar. In einigen anderen Ausführungsformen sind die Oberflächen 130B und 120B im Wesentlichen koplanar, während die Oberflächen 110B in das Formmaterial 130 vertieft sind.
  • Die Verarbeitung dieser Ausführungsform kann mit dem Befestigen der zweiten Gehäuse 200 und dem Vereinzeln fortfahren, wie in 2A bis 2C beschrieben wurde. Diese Ausführungsform kann jeden der Unterfüllungsentwürfe anwenden, die in 2A bis 3C und 4A und 5C beschrieben sind.
  • 7A zeigt eine Schnittansicht eines Halbleitergehäuses 300 von dem ersten Gehäuse 100 in 6 mit dem Unterfüllungsentwurf mit Hohlkehlen der 2A bis 3C. Obwohl die Unterfüllung 220 mit der Öffnung 222 gezeigt ist, kann die Öffnung 222 fehlen. 7B zeigt eine Schnittansicht eines Halbleitergehäuses 300 von dem ersten Gehäuse 100 in 6 mit dem Unterfüllungsentwurf ohne Hohlkehlen der 4A bis 5C.
  • 8 zeigt eine Schnittansicht eines Halbleitergehäuses 400 in Übereinstimmung mit einigen Ausführungsformen. Das Halbleitergehäuse 400 beinhaltet es, dass das Halbleitergehäuse 300 an einem Gehäusesubstrat 402 befestigt wird. Das Halbleitergehäuse 300 kann eine der Ausführungsformen des Halbleitergehäuses 300 sein, die oben beschrieben sind. Das Halbleitergehäuse 300 wird an dem Gehäusesubstrat 402 mittels der leitenden Anschlussteile 136 befestigt.
  • Das Gehäusesubstrat 402 kann aus einem Halbleitermaterial hergestellt sein, etwa Silizium, Germanium, Diamant oder Ähnlichem. Alternativ können auch Verbundmaterialien wie Silizium-Germanium, Siliziumkarbid, Galliumarsenid, Indiumarsenid, Indiumphosphid, Silizium-Germanium-Karbid, Gallium-Arsen-Phosphid, Gallium-Indium-Phosphid, Kombinationen daraus und Ähnliches verwendet werden. Zusätzlich kann das Gehäusesubstrat 402 ein SOI-Substrat sein. Im Allgemeinen umfasst ein SOI-Substrat eine Schicht aus einem Halbleitermaterial wie epitaktischem Silizium, Germanium, Silizium-Germanium, SOI, SGOI oder Kombinationen daraus. Das Gehäusesubstrat 402 basiert, in einer alternativen Ausführungsform, auf einem isolierenden Kern wie einem Glasfaserverstärkten Harzkern. Ein beispielhaftes Kernmaterial ist Glasfaserharz, etwa FR4. Alternativen für das Kernmaterial umfassen Bismaleimid-Triazin-(BT)-Harz oder alternativ andere PCB-Materialien oder -Filme. Aufbaufilme wie ABF oder andere Laminate können für das Gehäusesubstrat 402 verwendet werden.
  • Das Gehäusesubstrat 402 kann aktive und passive Vorrichtungen (in 8 nicht gezeigt) umfassen. Wie ein Fachmann erkennen wird, können eine breite Vielfalt von Vorrichtungen wie Transistoren, Kondensatoren, Widerstände, Kombinationen daraus und Ähnliches verwendet werden, um die strukturellen und funktionalen Anforderungen an das Design für das Halbleitergehäuse 400 zu erzeugen. Die Vorrichtungen können mittels aller geeigneten Verfahren ausgebildet werden.
  • Das Gehäusesubstrat 402 kann auch Metallisierungsschichten und Durchkontaktierungen 404 umfassen. Die Metallisierungsschichten 404 können über den aktiven und passiven Vorrichtungen ausgebildet werden und sind so entworfen, dass sie die verschiedenen Vorrichtungen verbinden, um funktionale Schaltungen auszubilden. Die Metallisierungsschichten 404 können aus abwechselnden Schichten aus dielektrischem (z. B. Low-k-Dielektrika) und leitendem Material (z. B. Kupfer) ausgebildet werden, wobei Durchkontaktierungen die Schichten aus leitendem Material verbinden, und können durch jedes geeignete Verfahren ausgebildet werden (etwa Abscheiden, Damascene, Dual-Damascene oder Ähnliches). In einigen Ausführungsformen ist das Gehäusesubstrat 402 im Wesentlichen frei von aktiven und passiven Vorrichtungen.
  • Das Halbleitergehäuse 400 umfasst eine Unterfüllung 406 zwischen dem Halbleitergehäuse 300 und dem Substrat 402 und zwischen den leitenden Anschlussteilen 136. Die Unterfüllung 406 kann aus einem flüssigen Epoxid, einem verformbaren Gel, einem Silikonkautschuk, einem nicht-leitenden Film, einem Polymer, PBO, Polyimid, Lötresist oder einer Kombination daraus ausgebildet werden. Die Unterfüllung 406 stellt eine Verstärkung für die leitenden Anschlussteile 136 bereit und kann mittels Kapillarkräfte aufgebracht werden, nachdem die leitenden Anschlussteile 136 zwischen dem Halbleitergehäuse 300 und dem Substrat 402 verbunden wurden. In diesen Ausführungsformen umfasst die Unterfüllung 406 eine Hohlkehle und kann sich nach oben entlang des Halbleitergehäuses erstrecken, so dass sie angrenzenden Seitenwänden des ersten Gehäuses 100, der Unterfüllung 220 und des zweiten Gehäuses 200 benachbart ist.
  • Indem die dielektrische Schicht von dem ersten Gehäuse entfernt wird und die Unterfüllung ausgebildet wird, bevor die Gehäuse verbunden werden, kann die Verkrümmung des ersten Gehäuses verringert werden, und somit kann die Koplanarität und die Steuerung der Abstandshöhe zwischen dem ersten Gehäuse und dem zweiten Gehäuse verbessert werden. Des Weiteren sind, indem die Unterfüllung vor dem Vereinzelungsverfahren ausgebildet wird, die leitenden Anschlussteile vor elektrischen Ausfällen geschützt (z. B. Kurzschlüssen zwischen leitenden Anschlussteilen), die durch Reststoffe von dem Vereinzelungsverfahren hervorgerufen werden. Darüber hinaus wird die Verunreinigung der Unterfüllung zwischen den beiden Halbleitergehäusen und auch das Problem, dass die Unterfüllung zwischen den benachbarten zweiten Gehäusen nach oben kriecht, verhindert, indem das zweite Gehäuse eine kleinere Breite als das erste Gehäuse hat, was der Unterfüllung mehr Raum zwischen den Halbleitergehäusen bietet.
  • Eine Ausführungsform ist ein Verfahren, das das Ausbilden eines ersten Gehäuses umfasst. Das Ausbilden des ersten Gehäuses umfasst das Ausbilden einer ersten dielektrischen Schicht über einem Trägersubstrat, das Ausbilden eines ersten elektrischen Anschlussteils über der ersten dielektrischen Schicht, das Befestigen eines ersten Dies benachbart zu dem ersten elektrischen Anschlussteil und über der ersten dielektrischen Schicht, das Ausbilden einer Umverteilungsschicht über dem ersten Die und dem ersten elektrischen Anschlussteil, das Ausbilden eines zweiten elektrischen Anschlussteils über der Umverteilungsschicht, wobei das zweite elektrische Anschlussteil mit dem ersten Die und/oder dem ersten elektrischen Anschlussteil verbunden wird, das Entfernen des Trägersubstrats, um die erste dielektrische Schicht freizulegen, und das Entfernen der ersten dielektrischen Schicht, um Abschnitte des ersten Dies und des ersten elektrischen Anschlussteils freizulegen. Das Verfahren umfasst weiter das Verbinden eines zweiten Gehäuses mit dem ersten Gehäuse durch eine Verbindungsstruktur, wobei die Verbindungsstruktur mit dem ersten elektrischen Anschlussteil verbunden ist, und das Ausbilden einer Unterfüllung zwischen dem ersten Gehäuse und dem zweiten Gehäuse.
  • Eine weitere Ausführungsform ist ein Verfahren, das das Ausbilden eines ersten Die-Gehäuses umfasst, wobei das erste Die-Gehäuse einen ersten Die, ein erstes elektrisches Anschlussteil und eine erste Umverteilungsschicht umfasst, wobei die erste Umverteilungsschicht mit dem ersten Die und dem ersten elektrischen Anschlussteil verbunden ist, das Ausbilden einer Unterfüllung über dem ersten Die-Gehäuse, das Strukturieren der Unterfüllung, so dass eine Öffnung einen Abschnitt des ersten elektrischen Anschlussteils freilegt, und das Verbinden eines zweiten Die-Gehäuses mit dem ersten Die-Gehäuse durch eine Verbindungsstruktur, wobei die Verbindungsstruktur mit dem ersten elektrischen Anschlussteil in der Öffnung der Unterfüllung verbunden ist.
  • Eine weitere Ausführungsform ist ein Halbleitergehäuse, das ein erstes Gehäuse umfasst. Das erste Gehäuse umfasst einen ersten Die, ein Kapselungsmittel, das den ersten Die umgibt, und eine Durch-Gehäuse-Durchkontaktierung, die sich durch das Kapselungsmittel erstreckt. Das Halbleitergehäuse umfasst weiter ein zweites Gehäuse, das einen zweiten Die umfasst, wobei das zweite Gehäuse mit dem ersten Gehäuse durch eine Menge von Anschlussteilen verbunden ist, und eine Unterfüllung zwischen dem ersten Gehäuse und dem zweiten Gehäuse und die Menge von Anschlussteilen umgebend, wobei die Unterfüllung Seitenwände aufweist, die im Wesentlichen rechtwinklig zu einer rückseitigen Oberfläche des ersten Dies sind.
  • Das Vorangegangene beschreibt Merkmale von mehreren Ausführungsformen, so dass der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Der Fachmann sollte anerkennen, dass er die vorliegende Offenbarung leicht als Basis verwenden kann, um andere Verfahren und Strukturen zu entwerfen oder modifizieren, um die gleichen Ziele zu erreichen und/oder die gleichen Vorteile der hier eingeführten Ausführungsformen zu realisieren. Der Fachmann sollte auch erkennen, dass solche äquivalenten Konstruktionen nicht von dem Geist und Schutzumfang der vorliegenden Offenbarung abweichen und dass er verschiedene Änderungen, Ersetzungen und Modifikationen hier vornehmen kann, ohne von dem Geist und Schutzumfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Verfahren, das Folgendes umfasst: Ausbilden eines ersten Gehäuses, das Folgendes umfasst: Ausbilden einer ersten dielektrischen Schicht über einem Trägersubstrat; Ausbilden eines ersten elektrischen Anschlussteils über der ersten dielektrischen Schicht; Befestigen eines ersten Dies benachbart zu dem ersten elektrischen Anschlussteil und über der ersten dielektrischen Schicht; Ausbilden einer Umverteilungsschicht über dem ersten Die und dem ersten elektrischen Anschlussteil; Ausbilden eines zweiten elektrischen Anschlussteils über der Umverteilungsschicht, wobei das zweite elektrische Anschlussteil mit dem ersten Die und/oder dem ersten elektrischen Anschlussteil verbunden ist; Entfernen des Trägersubstrats, um die erste dielektrische Schicht freizulegen; und Entfernen der ersten dielektrischen Schicht, um Abschnitte des ersten Dies und des ersten elektrischen Anschlussteils freizulegen; Verbinden eines zweiten Gehäuses mit dem ersten Gehäuse mittels einer Verbindungsstruktur, wobei die Verbindungsstruktur mit dem ersten elektrischen Anschlussteil verbunden ist; und Ausbilden einer Unterfüllung zwischen dem ersten Gehäuse und dem zweiten Gehäuse.
  2. Verfahren nach Anspruch 1, wobei das Ausbilden der Unterfüllung zwischen dem ersten Gehäuse und dem zweiten Gehäuse Folgendes umfasst: nach dem Verbinden des zweiten Gehäuses mit dem ersten Gehäuse mit der Verbindungsstruktur, Einspritzen der Unterfüllung zwischen dem ersten Gehäuse und dem zweiten Gehäuse, wobei die Unterfüllung die Verbindungsstruktur umgibt.
  3. Verfahren nach Anspruch 2, wobei nach dem Einspritzen der Unterfüllung zwischen dem ersten Gehäuse und dem zweiten Gehäuse ein Abschnitt des ersten Dies durch die Unterfüllung freiliegt.
  4. Verfahren nach Anspruch 1, wobei das Ausbilden der Unterfüllung zwischen dem ersten Gehäuse und dem zweiten Gehäuse Folgendes umfasst: vor dem Verbinden des zweiten Gehäuses mit dem ersten Gehäuse mittels der Verbindungsstruktur, Ausbilden der Unterfüllung über dem ersten Gehäuse; und Strukturieren der Unterfüllung, um einen Abschnitt von mindestens dem ersten elektrischen Anschlussteil freizulegen.
  5. Verfahren nach Anspruch 4, wobei das Strukturieren der Unterfüllung weiter das Strukturieren der Unterfüllung, um einen Abschnitt des ersten Dies freizulegen, umfasst.
  6. Verfahren nach einem der vorangegangenen Ansprüche, wobei das Ausbilden der Unterfüllung zwischen dem ersten Gehäuse und dem zweiten Gehäuse das Ausbilden eines flüssigen Epoxids, eines verformbaren Gels, eines Silikonkautschuks, eines nicht-leitenden Films, eines Polymers, Polybenzoxazole, Polyimid, Lötresist oder einer Kombination daraus umfasst.
  7. Verfahren nach einem der vorangegangenen Ansprüche, wobei das Entfernen der ersten dielektrischen Schicht weiter das Ätzen der ersten dielektrischen Schicht umfasst, um Abschnitte des ersten Dies und des ersten elektrischen Anschlussteils freizulegen.
  8. Verfahren nach einem der Ansprüche 1 bis 6, wobei das Entfernen der ersten dielektrischen Schicht weiter das Schleifen der ersten dielektrischen Schicht umfasst, um Abschnitte des ersten Dies und des ersten elektrischen Anschlussteils freizulegen.
  9. Verfahren nach einem der vorangegangenen Ansprüche, wobei das Ausbilden des ersten Gehäuses weiter das Kapseln des ersten Dies und des ersten elektrischen Anschlussteils mit einem Formmaterial umfasst, wobei sich das erste elektrische Anschlussteil durch das Formmaterial erstreckt, wobei das zweite elektrische Anschlussteil ein Metall-Bondhügel ist.
  10. Verfahren, das Folgendes umfasst: Ausbilden eines ersten Die-Gehäuses, wobei das erste Die-Gehäuse einen ersten Die, ein erstes elektrisches Anschlussteil und eine erste Umverteilungsschicht umfasst, wobei die erste Umverteilungsschicht mit dem ersten Die und dem ersten elektrischen Anschlussteil verbunden ist; Ausbilden einer Unterfüllung über dem ersten Die-Gehäuse; Strukturieren der Unterfüllung, so dass sie eine Öffnung aufweist, um einen Abschnitt des ersten elektrischen Anschlussteils freizulegen; und Verbinden eines zweiten Die-Gehäuses an dem ersten Die-Gehäuse mittels einer Verbindungsstruktur, wobei die Verbindungsstruktur mit dem ersten elektrischen Anschlussteil in der Öffnung der Unterfüllung verbunden ist.
  11. Verfahren nach Anspruch 10, das weiter das Vereinzeln des ersten Die-Gehäuses und des zweiten Die-Gehäuses von benachbarten Die-Gehäusen umfasst, um ein Halbleitergehäuse auszubilden, wobei das Halbleitergehäuse das erste Die-Gehäuse und das zweite Die-Gehäuse umfasst.
  12. Verfahren nach Anspruch 10 oder 11, wobei das Ausbilden des ersten Die-Gehäuses weiter Folgendes umfasst: Ausbilden einer ersten dielektrischen Schicht über einem ersten Trägersubstrat; Ausbilden des ersten elektrischen Anschlussteils über der ersten dielektrischen Schicht, wobei das erste elektrische Anschlussteil sich von einer ersten Seite der ersten dielektrischen Schicht erstreckt; Befestigen des ersten Dies an der ersten Seite der ersten dielektrischen Schicht; Kapseln des ersten Dies und des ersten elektrischen Anschlussteils mit einem Formmaterial, wobei das erste elektrische Anschlussteil sich durch das Formmaterial erstreckt; Ausbilden der ersten Umverteilungsschicht über dem ersten Die, dem ersten elektrischen Anschlussteil und dem Formmaterial; und Entfernen des ersten Trägersubstrats, um eine zweite Seite der ersten dielektrischen Schicht freizulegen, wobei die zweite Seite der ersten Seite gegenüberliegt; und Entfernen der ersten dielektrischen Schicht, um eine rückseitige Oberfläche des ersten Dies und das erste elektrische Anschlussteil freizulegen, wobei die Unterfüllung über der freigelegten rückseitigen Oberfläche des ersten Dies und dem ersten elektrischen Anschlussteil ausgebildet ist.
  13. Verfahren nach Anspruch 12, wobei die rückseitige Oberfläche des ersten Dies weiter einen Die-Befestigungsfilm umfasst.
  14. Verfahren nach einem der Ansprüche 10 bis 13, wobei die strukturierte Unterfüllung Seitenwände aufweist, die im Wesentlichen rechtwinklig zu einer rückseitigen Oberfläche des ersten Dies sind.
  15. Verfahren nach einem der Ansprüche 10 bis 14, wobei das Ausbilden der Unterfüllung über dem ersten Die-Gehäuse das Ausbilden eines flüssigen Epoxids, eines verformbaren Gels, eines Silikonkautschuks, eines nicht-leitenden Films, eines Polymers, Polybenzoxazole, Polyimid, Lötresist oder einer Kombination daraus umfasst.
  16. Verfahren nach einem der Ansprüche 10 bis 15, das weiter das Strukturieren der Unterfüllung umfasst, um eine Öffnung über dem ersten Die und an ihm ausgerichtet auszubilden, wobei die Öffnung eine Breite hat, die kleiner als eine Breite des ersten Dies ist.
  17. Halbleitergehäuse, das Folgendes umfasst: ein erstes Gehäuse, das Folgendes umfasst: einen ersten Die; ein Kapselungsmaterial, das den ersten Die umgibt; und eine Durch-Gehäuse-Durchkontaktierung, die sich durch das Kapselungsmaterial erstreckt; ein zweites Gehäuse, das einen zweiten Die umfasst, wobei das zweite Gehäuse mit dem ersten Gehäuse durch eine Menge von Anschlussteilen verbunden ist; und eine Unterfüllung zwischen dem ersten Gehäuse und dem zweiten Gehäuse und die Menge von Anschlussteilen umgebend, wobei die Unterfüllung Seitenwände aufweist, die im Wesentlichen rechtwinklig zu einer rückseitigen Oberfläche des ersten Dies sind.
  18. Halbleitergehäuse nach Anspruch 17, wobei die Unterfüllung ein flüssiges Epoxid, ein verformbares Gel, einen Silikonkautschuk, einen nicht-leitenden Film, ein Polymer, Polybenzoxazole, Polyimid, Lötresist oder einer Kombination daraus umfasst.
  19. Halbleitergehäuse nach Anspruch 17 oder 18, wobei die Unterfüllung eine erste Öffnung über dem ersten Die aufweist, wobei die erste Öffnung eine Breite hat, die kleiner als die Breite des ersten Dies ist.
  20. Halbleitergehäuse nach einem der Ansprüche 17 bis 19, wobei das erste Gehäuse eine erste Breite hat und das zweite Gehäuse eine zweite Breite hat, wobei die zweite Breite kleiner als die erste Breite ist.
DE102015105855.3A 2014-08-22 2015-04-17 Halbleitergehäuse und Verfahren zu ihrer Ausbildung Active DE102015105855B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/466,815 US9543170B2 (en) 2014-08-22 2014-08-22 Semiconductor packages and methods of forming the same
US14/466,815 2014-08-22

Publications (2)

Publication Number Publication Date
DE102015105855A1 true DE102015105855A1 (de) 2016-02-25
DE102015105855B4 DE102015105855B4 (de) 2023-10-12

Family

ID=55273995

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015105855.3A Active DE102015105855B4 (de) 2014-08-22 2015-04-17 Halbleitergehäuse und Verfahren zu ihrer Ausbildung

Country Status (5)

Country Link
US (4) US9543170B2 (de)
KR (1) KR101720393B1 (de)
CN (1) CN105374693B (de)
DE (1) DE102015105855B4 (de)
TW (1) TWI620254B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018106163A1 (de) * 2017-11-30 2019-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Integrierte Fan-out-Packages und Verfahren zu deren Herstellung
US11177142B2 (en) 2017-11-30 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for dicing integrated fan-out packages without seal rings

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9543170B2 (en) * 2014-08-22 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
TWI581387B (zh) * 2014-09-11 2017-05-01 矽品精密工業股份有限公司 封裝結構及其製法
TWI559829B (zh) * 2014-10-22 2016-11-21 矽品精密工業股份有限公司 封裝結構及其製法
KR20170044919A (ko) * 2015-10-16 2017-04-26 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US9627365B1 (en) 2015-11-30 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-layer CoWoS structure
WO2017122449A1 (ja) * 2016-01-15 2017-07-20 ソニー株式会社 半導体装置および撮像装置
US9831148B2 (en) 2016-03-11 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package including voltage regulators and methods forming same
KR102566996B1 (ko) * 2016-09-09 2023-08-14 삼성전자주식회사 FOWLP 형태의 반도체 패키지 및 이를 가지는 PoP 형태의 반도체 패키지
US10529697B2 (en) * 2016-09-16 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US9859245B1 (en) * 2016-09-19 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with bump and method for forming the same
US9768133B1 (en) 2016-09-22 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
US10290609B2 (en) * 2016-10-13 2019-05-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method of the same
KR102566145B1 (ko) 2016-10-18 2023-08-16 삼성전자주식회사 반도체 패키지의 제조 방법
CN106783779B (zh) * 2016-12-02 2019-06-14 华进半导体封装先导技术研发中心有限公司 一种高堆叠扇出型系统级封装结构及其制作方法
US10297471B2 (en) * 2016-12-15 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out structure and method of fabricating the same
DE102017126028B4 (de) 2017-06-30 2020-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Gehäuse und Herstellungsverfahren mit einem Trennfilm als Isolierfilm
US10170341B1 (en) 2017-06-30 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Release film as isolation film in package
US10438930B2 (en) * 2017-06-30 2019-10-08 Intel Corporation Package on package thermal transfer systems and methods
FR3070091B1 (fr) 2017-08-08 2020-02-07 3Dis Technologies Systeme electronique comprenant une couche de redistribution inferieure et procede de fabrication d'un tel systeme electronique
US10636775B2 (en) * 2017-10-27 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
DE102018111389A1 (de) 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtung und Herstellungsverfahren
US10566261B2 (en) * 2017-11-15 2020-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out packages with embedded heat dissipation structure
US10586763B2 (en) * 2017-11-15 2020-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
CN108428669B (zh) * 2018-03-07 2020-11-17 西安电子科技大学 三维异质集成系统及其制作方法
US11069671B2 (en) * 2018-03-23 2021-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
EP3547360A1 (de) * 2018-03-29 2019-10-02 Siemens Aktiengesellschaft Halbleiterbaugruppe und verfahren zur herstellung der halbleiterbaugruppe
US10546845B2 (en) * 2018-04-20 2020-01-28 Taiwan Semiconductor Manufacturing Co., Ltd. Package on package structure
US10937743B2 (en) 2018-04-30 2021-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Mixing organic materials into hybrid packages
US10622321B2 (en) 2018-05-30 2020-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structures and methods of forming the same
US10832985B2 (en) * 2018-09-27 2020-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Sensor package and method
US11049779B2 (en) 2018-10-12 2021-06-29 Dyi-chung Hu Carrier for chip packaging and manufacturing method thereof
DE102018132447B4 (de) 2018-12-17 2022-10-13 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
US11063019B2 (en) * 2019-07-17 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure, chip structure and method of fabricating the same
KR20210016119A (ko) 2019-07-31 2021-02-15 삼성전자주식회사 반도체 패키지
KR102609302B1 (ko) * 2019-08-14 2023-12-01 삼성전자주식회사 반도체 패키지의 제조 방법
US11211352B2 (en) * 2019-10-01 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure to prevent metal redeposit and to prevent bond pad consumption and corrosion
US11646293B2 (en) 2020-07-22 2023-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method
US11527518B2 (en) * 2020-07-27 2022-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Heat dissipation in semiconductor packages and methods of forming same
US11804445B2 (en) * 2021-04-29 2023-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming chip package structure
CN116759389A (zh) * 2023-08-16 2023-09-15 长电集成电路(绍兴)有限公司 模拟封装模块及其制备方法、芯片封装结构的制备方法
CN116759390A (zh) * 2023-08-16 2023-09-15 长电集成电路(绍兴)有限公司 一种模拟芯片及其制备方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094045A (ja) * 1999-09-22 2001-04-06 Seiko Epson Corp 半導体装置
US7026223B2 (en) * 2002-03-28 2006-04-11 M/A-Com, Inc Hermetic electric component package
US6821878B2 (en) * 2003-02-27 2004-11-23 Freescale Semiconductor, Inc. Area-array device assembly with pre-applied underfill layers on printed wiring board
JP4204989B2 (ja) 2004-01-30 2009-01-07 新光電気工業株式会社 半導体装置及びその製造方法
US7218007B2 (en) * 2004-09-28 2007-05-15 Intel Corporation Underfill material to reduce ball limiting metallurgy delamination and cracking potential in semiconductor devices
US7196427B2 (en) * 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
KR100800478B1 (ko) * 2006-07-18 2008-02-04 삼성전자주식회사 적층형 반도체 패키지 및 그의 제조방법
US8017436B1 (en) * 2007-12-10 2011-09-13 Amkor Technology, Inc. Thin substrate fabrication method and structure
US9355962B2 (en) * 2009-06-12 2016-05-31 Stats Chippac Ltd. Integrated circuit package stacking system with redistribution and method of manufacture thereof
US8383457B2 (en) * 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US8115293B2 (en) * 2009-12-08 2012-02-14 Stats Chippac Ltd. Integrated circuit packaging system with interconnect and method of manufacture thereof
US8866301B2 (en) * 2010-05-18 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers with interconnection structures
US8541872B2 (en) * 2010-06-02 2013-09-24 Stats Chippac Ltd. Integrated circuit package system with package stacking and method of manufacture thereof
US8426961B2 (en) * 2010-06-25 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded 3D interposer structure
US8304880B2 (en) * 2010-09-14 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
KR20120031697A (ko) * 2010-09-27 2012-04-04 삼성전자주식회사 패키지 적층 구조 및 그 제조 방법
US8703534B2 (en) * 2011-01-30 2014-04-22 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
KR101817159B1 (ko) * 2011-02-17 2018-02-22 삼성전자 주식회사 Tsv를 가지는 인터포저를 포함하는 반도체 패키지 및 그 제조 방법
US8530277B2 (en) * 2011-06-16 2013-09-10 Stats Chippac Ltd. Integrated circuit packaging system with package on package support and method of manufacture thereof
US8455989B2 (en) * 2011-07-01 2013-06-04 Texas Instruments Incorporated Package substrate having die pad with outer raised portion and interior recessed portion
US8587132B2 (en) * 2012-02-21 2013-11-19 Broadcom Corporation Semiconductor package including an organic substrate and interposer having through-semiconductor vias
US8901755B2 (en) * 2012-03-20 2014-12-02 Stats Chippac, Ltd. Semiconductor device and method of forming conductive layer over metal substrate for electrical interconnect of semiconductor die
US8704354B2 (en) * 2012-03-28 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package structures and methods for forming the same
US20130256894A1 (en) * 2012-03-29 2013-10-03 International Rectifier Corporation Porous Metallic Film as Die Attach and Interconnect
KR101867955B1 (ko) 2012-04-13 2018-06-15 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
US8889484B2 (en) 2012-10-02 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for a component package
US9378982B2 (en) * 2013-01-31 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Die package with openings surrounding end-portions of through package vias (TPVs) and package on package (PoP) using the die package
US9543170B2 (en) * 2014-08-22 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018106163A1 (de) * 2017-11-30 2019-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Integrierte Fan-out-Packages und Verfahren zu deren Herstellung
US11177142B2 (en) 2017-11-30 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for dicing integrated fan-out packages without seal rings

Also Published As

Publication number Publication date
TWI620254B (zh) 2018-04-01
US20200279836A1 (en) 2020-09-03
CN105374693A (zh) 2016-03-02
US20160056057A1 (en) 2016-02-25
US9543170B2 (en) 2017-01-10
US20170117261A1 (en) 2017-04-27
US10658347B2 (en) 2020-05-19
US10163872B2 (en) 2018-12-25
US20190115327A1 (en) 2019-04-18
TW201608651A (zh) 2016-03-01
US11107798B2 (en) 2021-08-31
KR101720393B1 (ko) 2017-03-27
CN105374693B (zh) 2019-01-18
DE102015105855B4 (de) 2023-10-12
KR20160023529A (ko) 2016-03-03

Similar Documents

Publication Publication Date Title
DE102015105855B4 (de) Halbleitergehäuse und Verfahren zu ihrer Ausbildung
DE102017117815B4 (de) Struktur eines Halbleitergehäuses und Herstellungsverfahren
DE102018108051B4 (de) Integrierte Fan-Out-Packages und Verfahren zu deren Herstellung
DE102018116743B4 (de) Halbleiter-Bauelement und Verfahren
DE102015106576B4 (de) Halbleitervorrichtung mit ausgesparten rändern und herstellungsverfahren
DE102019117762B4 (de) Integriertes schaltungspackage und verfahren
DE102019103729B4 (de) Halbleiter-package und verfahren
DE102017117810A1 (de) Umverteilungsschichten in halbleiter-packages und verfahren zu deren herstellung
DE102014114633A1 (de) Gehäusestrukturen und Verfahren zu ihrer Ausbildung
DE102019116376B4 (de) Package mit integrierter Schaltung und Verfahren zu seinem Bilden
DE102015113437A1 (de) Halbleitervorrichtung und ihr Herstellungsverfahren
DE102016100523B4 (de) Multi-Stack-Package-on-Package-Strukturen
DE102020114141B4 (de) Integriertes schaltungspackage und verfahren
DE102019129870A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102017122831B4 (de) Gehäusestrukturen und Ausbildungsverfahren
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE102018102086A1 (de) Halbleiter-packages und verfahren zu deren herstellung
DE102019114984B4 (de) Package für integrierte schaltungen und verfahren
DE102019114074A1 (de) Integriertes-schaltkreis-package und verfahren
DE102017123326B4 (de) Halbleiter-Packages und Verfahren zu deren Herstellung
DE102019129840B4 (de) Halbleiter-bauelement und verfahren zu dessen herstellung
DE102021102227A1 (de) Wärmeableitung bei Halbleiter-Packages und Verfahren zum Ausbilden derselben
DE102017122096A1 (de) Gehäusetrukturen und Ausbildungsverfahren
DE102017102534B4 (de) Umverteilungsschichten in Halbleiter-Packages und Verfahren zu deren Herstellung
DE102018127314A1 (de) Integriertes Schaltkreis-Package und Verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division