DE102018132447B4 - Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102018132447B4
DE102018132447B4 DE102018132447.2A DE102018132447A DE102018132447B4 DE 102018132447 B4 DE102018132447 B4 DE 102018132447B4 DE 102018132447 A DE102018132447 A DE 102018132447A DE 102018132447 B4 DE102018132447 B4 DE 102018132447B4
Authority
DE
Germany
Prior art keywords
silicon carbide
layer
forming
regions
carbide substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018132447.2A
Other languages
English (en)
Other versions
DE102018132447A1 (de
Inventor
Andre Brockmeier
Francisco Javier Santos Rodriguez
Michael KNABL
Matteo Piccin
Günter Denifl
Ronny Kern
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102018132447.2A priority Critical patent/DE102018132447B4/de
Priority to US16/715,439 priority patent/US11211459B2/en
Priority to CN201911301152.4A priority patent/CN111326479A/zh
Publication of DE102018132447A1 publication Critical patent/DE102018132447A1/de
Priority to US17/532,030 priority patent/US20220085174A1/en
Application granted granted Critical
Publication of DE102018132447B4 publication Critical patent/DE102018132447B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Verfahren zum Herstellen einer Halbleitervorrichtung (500), wobei das Verfahren aufweist:Vorsehen eines Hilfsträgers (680) und eines Siliziumcarbid-Substrats (700),wobei das Siliziumcarbid-Substrat (700) eine Hilfsschicht (760) und eine Vorrichtungsschicht (750) aufweist,wobei die Vorrichtungsschicht (750) zwischen der Hilfsschicht (760) und einer Hauptoberfläche (701) des Siliziumcarbid-Substrats (700) an einer Vorderseite des Siliziumcarbid-Substrats (700) gelegen ist,wobei die Vorrichtungsschicht (750) eine Vielzahl lateral getrennter Vorrichtungsgebiete (650) aufweist,wobei sich jedes Vorrichtungsgebiet (650) von der Hauptoberfläche (701) zur Hilfsschicht (760) erstreckt, undwobei der Hilfsträger (680) mit dem Siliziumcarbid-Substrat (700) an der Vorderseite strukturell verbunden ist;Entfernen der Hilfsschicht (760);Ausbilden, nach Entfernen der Hilfsschicht (760), einer Ausformungsstruktur (400), die eine gitterförmige Vertiefung (770) füllt, die die Vorrichtungsgebiete (650) lateral trennt;Entfernen des Hilfsträgers (680) nach Ausbilden der Ausformungsstruktur (400); undTrennen der Vorrichtungsgebiete (650), wobei Teile der Ausformungsstruktur (400) Rahmenstrukturen (480) bilden, die die Vorrichtungsgebiete (650) lateral umgeben.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung und auf eine Halbleitervorrichtung.
  • HINTERGRUND
  • Halbleiter-Wafer sind typischerweise in Standard-Wafergrößen und/oder -dicken verfügbar. Beispielsweise können Standard-Waferdurchmesser 50 mm (2 Zoll), 100 mm (4 Zoll) oder 150 mm (6 Zoll) betragen.
  • Für Siliziumcarbid-Wafer kann eine Standard-Waferdicke zum Beispiel zumindest 0,1 % oder zumindest 0,15 % des Standard-Waferdurchmessers (z.B. für einen 150 mm-Wafer (6-Zoll-Wafer), 350 µm) betragen. Es wurden Versuche unternommen, die Enddicke eines Halbleitermaterials zu reduzieren, um Vorrichtungseigenschaften zu verbessern. Beispielsweise fließt in einigen Leistungs-Halbleitervorrichtungen ein vertikaler Laststrom zwischen einer Vorderseite und einer Rückseite eines Halbleiterdie, und ein dünneres Halbleiterdie reduziert den Einschaltwiderstand. Wafer-Spaltverfahren heben dünne Wafer von dicken Host-Wafern ab und vermeiden umfangreiche Schleifprozesse. Mit abnehmender Waferdicke wird die Handhabung von Halbleiter-Wafern komplizierter. Hilfsträger werden an die Oberfläche von Halbleiter-Wafern gebondet und erhöhen eine mechanische Stabilität während und nach einer Wafer-Spaltung. Die Hilfsträger können vor einem Wafer-Zerteilen entfernt werden.
  • Die Druckschrift DE 10 2015 114 304 A1 geht von einem Halbleiterwafer mit einer Handhabungsschicht, einer Bauteilschicht und mit einer die Handhabungsschicht von der Bauteilschicht trennenden Ätzstoppschicht aus. In die Bauteilschicht wird ein gitterförmiger Graben eingebracht, der die Bauteilschicht in lateral voneinander separierte Halbleiter-Nacktchips teilt. Ein Einkapselungsmaterial füllt den Graben. Die Handhabungsschicht und die Ätzstoppschicht werden nacheinander entfernt. Ein in der Druckschrift DE 10 2014 104 630 A1 beschriebenes Verfahren dünnt zunächst einen vorderseitig geträgerten Halbleiterwafer. Auf die gedünnte Rückseite wird ein Basissubstrat aufgebracht, das den gedünnten Halbleiterwafer für die nächsten Prozessschritte stabilisiert. In den gedünnten Halbleiterwafer wird ein gitterförmiger Graben eingebracht, der den gedünnten Halbleiterwafer in lateral voneinander separierte Halbleiterkörper teilt. Der Graben wird mit einem isolierenden Material gefüllt. Dann werden die Halbleiterkörper durch einen Sägeprozess vereinzelt, wobei die Sägespur durch den mit dem isolierenden Material 216 gefüllten Graben geführt wird. Ein in der Druckschrift DE 10 2014 114 932 A1 beschriebenes Verfahren trennt zunächst einzelne elektronische Chips vollständig voneinander. Die einzelnen elektronischen Chips werden durch Überformen wieder in eine gemeinsame Kapselungsstruktur eingebettet, wobei ein „künstlicher“ Wafer gebildet wird. Danach werden die elektronischen Chips in der Kapselungsstruktur gedünnt.
  • ZUSAMMENFASSUNG
  • Eine Ausführungsform der vorliegenden Offenbarung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung. Ein Hilfsträger und ein Siliziumcarbid-Substrat werden vorgesehen. Das Siliziumcarbid-Substrat enthält eine Hilfsschicht (manchmal auch „Handhabungsschicht“ genannt) und eine Vorrichtungsschicht. Die Vorrichtungsschicht ist zwischen der Hilfsschicht und einer Hauptoberfläche des Siliziumcarbid-Substrats an einer Vorderseite der Siliziumcarbid-Oberfläche gelegen. Die Vorrichtungsschicht enthält eine Vielzahl lateral getrennter Vorrichtungsgebiete. Jedes Vorrichtungsgebiet erstreckt sich von der Hauptoberfläche zur Hilfsschicht. Der Hilfsträger ist mit dem Siliziumcarbid-Substrat an der Vorderseite strukturell verbunden. Die Hilfsschicht wird entfernt. Eine Gussform- bzw. Ausformungsstruktur wird gebildet. Die Ausformungsstruktur füllt eine gitterförmige Vertiefung, die die Vorrichtungsgebiete trennt. Die Vorrichtungsgebiete werden getrennt. Teile der Ausformungsstruktur bilden Rahmenstrukturen, die die Vorrichtungsgebiete lateral umgeben.
  • Eine andere Ausführungsform der vorliegenden Offenbarung bezieht sich auf ein anderes Verfahren zum Herstellen einer Halbleitervorrichtung. Vorgesehen wird ein Siliziumcarbid-Substrat, das eine Vielzahl von Vorrichtungsgebieten und ein gitterförmiges Schnittfugengebiet enthält, das die Vorrichtungsgebiete lateral trennt. Eine gitterförmige Ausformungsstruktur wird auf einer rückseitigen Oberfläche des Schnittfugengebiets gebildet. Rückseitige Metallstrukturen werden auf einer rückseitigen Oberfläche der Vorrichtungsgebiete ausgebildet. Die Vorrichtungsgebiete werden getrennt, wobei Teile der Ausformungsstruktur Rahmenstrukturen bilden, die die rückseitigen Metallstrukturen lateral umgeben.
  • Eine weitere Ausführungsform der vorliegenden Offenbarung bezieht sich auf eine Halbleitervorrichtung. Die Halbleitervorrichtung enthält einen Siliziumcarbid-Körper, eine erste Lastelektrode an einer Vorderseite des Siliziumcarbid-Körpers, eine zweite Lastelektrode an einer Rückseite des Siliziumcarbid-Körpers und eine Rahmenstruktur, die ein Harz enthält. Die Rahmenstruktur ist mit einer Seitenwand des Siliziumcarbid-Körpers in Kontakt und umgibt lateral den Siliziumcarbid-Körper.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile beim Lesen der folgenden detaillierten Beschreibung und Betrachten der beiliegenden Zeichnungen erkennen.
  • Figurenliste
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Ausführungsformen zu liefern. Die Zeichnungen veranschaulichen Ausführungsformen der Halbleitervorrichtung und des Verfahrens zum Herstellen einer Halbleitervorrichtung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Ausführungsformen. Weitere Ausführungsformen werden in der folgenden detaillierten Beschreibung und den Ansprüchen beschrieben.
    • 1A - 1D zeigen schematische Querschnittsansichten einer Wafer-Anordnung, um ein Verfahren zum Ausbilden von Halbleitervorrichtungen mit Rahmenstrukturen aus einem Ausformungsmaterial gemäß einer Ausführungsform zu veranschaulichen, das ein Zerteilen vor einem Wafer-Abdünnen einschließt.
    • 2A - 2B zeigen schematische Querschnittsansichten einer Wafer-Anordnung, um ein Verfahren zum Ausbilden von Halbleitervorrichtungen mit Rahmenstrukturen aus einem Ausformungsmaterial gemäß einer Ausführungsform zu veranschaulichen, das ein Wafer-Abdünnen vor einem Zerteilen einschließt.
    • 3A - 3D zeigen schematische Querschnittsansichten einer Wafer-Anordnung, um ein Verfahren zum Ausbilden von Halbleitervorrichtungen gemäß einer Ausführungsform einschließlich einer Umverteilung von Vorrichtungsgebieten vor einem Ausformen zu veranschaulichen.
    • 4A - 4D zeigen schematische Querschnittsansichten einer Wafer-Anordnung, um ein Verfahren zum Ausbilden von Hybrid-Halbleitervorrichtungen gemäß einer anderen Ausführungsform zu veranschaulichen.
    • 5A - 5D zeigen schematische Querschnittsansichten einer Wafer-Anordnung, um ein Verfahren zum Ausbilden von Halbleitervorrichtungen gemäß einer Ausführungsform unter Verwendung einer Vorform zum Ausformen zu veranschaulichen.
    • 6A - 6E zeigen schematische Querschnittsansichten einer Wafer-Anordnung, um ein Verfahren zum Ausbilden von Halbleitervorrichtungen gemäß einer Ausführungsform unter Verwendung einer Metallkeimschicht und einer Vorform zum Ausformen zu veranschaulichen.
    • 7A - 7D zeigen schematische Querschnittsansichten einer Wafer-Anordnung, um ein Verfahren zum Ausbilden von Halbleitervorrichtungen gemäß einer anderen Ausführungsform unter Verwendung einer Metallkeimschicht und einer Vorform zum Ausformen zu veranschaulichen.
    • 8A - 8D zeigen schematische Querschnittsansichten einer Wafer-Anordnung, um ein Verfahren zum Ausbilden von Halbleitervorrichtungen mit einer dünnen rückseitigen Metallisierung gemäß einer anderen Ausführungsform unter Verwendung einer Metallkeimschicht zu veranschaulichen.
    • 9A - 9D zeigen schematische Querschnittsansichten einer Wafer-Anordnung, um ein Verfahren zum Ausbilden von Halbleitervorrichtungen gemäß einer Ausführungsform unter Verwendung einer Struktur-Plattierung zu veranschaulichen.
    • 10A - 10G zeigen schematische Querschnittsansichten einer Wafer-Anordnung, um ein Verfahren zum Ausbilden von Halbleitervorrichtungen gemäß einer Ausführungsform unter Verwendung einer planaren Metallkeimschicht zu veranschaulichen.
    • 11A - 11D veranschaulichen schematische Querschnittsansichten von Halbleiterdies, die Rahmenstrukturen enthalten, gemäß anderen Ausführungsformen.
    • 12 veranschaulicht eine schematische Querschnittsansicht einer Halbleitervorrichtung mit einem Halbleiterdie, das eine Rahmenstruktur enthält, gemäß einer weiteren Ausführungsform.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, in denen für Veranschaulichungszwecke spezifische Ausführungsformen gezeigt sind, in denen eine Siliziumcarbid-Vorrichtung und ein Verfahren zum Herstellen einer Siliziumcarbid-Vorrichtung ausgestaltet werden können. Es versteht sich, dass andere Ausführungsformen verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Umfang der vorliegenden Offenbarung abzuweichen. Beispielsweise können für eine Ausführungsform veranschaulichte oder beschriebene Merkmale bei oder im Zusammenhang mit anderen Ausführungsformen verwendet werden, um zu noch einer weiteren Ausführungsform zu gelangen. Es ist beabsichtigt, dass die vorliegende Offenbarung derartige Modifikationen und Veränderungen umfasst. Insbesondere sind alle in Verbindung mit einer Ausführungsform des Verfahrens beschriebenen Merkmale für Ausführungsformen der Halbleitervorrichtung und umgekehrt offenbart.
  • Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Umfang der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Entsprechende Elemente sind mit den gleichen Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe sind offene Begriffe, und die Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Überdies ist der Begriff „auf“ ist nicht dahingehend auszufassen, dass er nur „direkt auf“ bedeutet. Vielmehr kann, falls ein Element „auf“ einem anderen Element positioniert ist (z.B. eine Schicht „auf“ einer anderen Schicht oder „auf“ einem Substrat ist), eine weitere Komponente (z.B. eine weitere Schicht) zwischen den beiden Elementen positioniert sein (z.B. kann eine weitere Schicht zwischen einer Schicht und einem Substrat positioniert sein, falls die Schicht „auf“ dem Substrat ist).
  • Der Begriff „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder ein hochdotiertes Halbleitermaterial. Der Begriff „elektrisch gekoppelt“ umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signal- und/oder Leistungsübertragung geeignet sind, zwischen den elektrisch gekoppelten Elementen vorhanden sein können, beispielsweise Elemente, die gesteuert werden können, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorzusehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von „-“ oder „+“ neben dem Dotierungstyp „n“ oder „p“. Beispielsweise meint „n-“ eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines „n“-Dotierungsgebiets ist, während ein „n+“-Dotierungsgebiet eine höhere Dotierungskonzentration hat als ein „n“-Dotierungsgebiet. Dotierungsgebiete der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene „n“-Dotierungsgebiete die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • Für physikalische Abmessungen angegebene Bereiche schließen die Randwerte ein. Beispielsweise liest sich ein Bereich für einen Parameter y von a bis b als a ≤ y ≤ b. Ein Parameter y mit einem Wert von zumindest c liest sich als c ≤ y, und ein Parameter y mit einem Wert von höchstens d liest sich als y ≤ d.
  • Hauptbestandteile einer Schicht oder einer Struktur aus einer chemischen Verbindung oder einer Legierung sind solche Elemente, deren Atome die chemische Verbindung oder Legierung bilden. Beispielsweise sind Nickel und Silizium die Hauptbestandteile einer Nickel-Silizid-Schicht, und Kupfer und Aluminium sind die Hauptbestandteile einer Kupfer-Aluminium-Legierung.
  • IGFETs (Feldeffekttransistor mit isoliertem Gate) sind spannungsgesteuerte Vorrichtungen, die MOSFETs (Metall-Oxid-Halbleiter-FETs) und andere FETs mit auf einem dotiertem Halbleitermaterial basierenden Gateelektroden und/oder mit Gatedielektrika, die nicht oder nicht ausschließlich auf einem Oxid basieren, enthalten.
  • Eine Platte ist eine dünne, flache Tafel oder ein Streifen eines Metalls, eines Halbleitermaterials, eines Isolatormaterials oder eine Kombination von ihnen mit einer annähernd einheitlichen Dicke. Die Platte hat eine annähernd einheitliche Dicke in einem vertikalen Querschnitt und eine beliebige horizontale Form. Beispielsweise kann die horizontale Form der Platte elliptisch, kreisförmig oder polygonal, zum Beispiel hexagonal, rechteckig oder quadratisch, sein.
  • Der Begriff „Zerteilen“ beschreibt ein Schneiden eines Substrats, das ein Halbleitermaterial enthält, z.B. eines Halbleiter-Wafers, in eine Vielzahl rechteckiger Quader, die im Folgenden als Halbleiterdies bezeichnet werden. Ein Zerteilen kann einen oder mehrere chemische, mechanische oder andere physikalische Prozesse wie Ätzen, Sägen und Laserschneiden des Halbleitermaterials einschließen. Zusätzlich zu dem Halbleitermaterial können andere Materialien, z.B. dielektrische Schichten und/oder Metallisierungsschichten, während des Zerteilungsprozesses geschnitten werden. Nach einem Zerteilen hält eine weitere Struktur, z.B. ein Hilfsträger, der an der Vorderseite oder an der Rückseite der Halbleiterdies angebracht ist, und/oder ein zwischen den zerteilten Halbleiterdies ausgebildetes Hilfsgitter die Halbleiterdies an den Positionen, die die Halbleiterdies vor einem Zerteilen zueinander aufwiesen. Ein Wafer-Verbund umfasst eine Vielzahl von Halbleiterdies an ihren ursprünglichen Positionen in Bezug aufeinander.
  • Der Ausdruck „Trennen von Halbleiterdies“ beschreibt einen Prozess, der einzelne Halbleiterdies vom Wafer-Verbund löst. Trennungen von Halbleiterdies können mit dem vorübergehend an einem Umverteilungsband oder an einem Aufnahmeband angebrachten Halbleiterdies durchgeführt werden. Während einer Trennung oder nach einer Trennung der Halbleiterdies verlieren die Halbleiterdies ihre ursprüngliche Lagebeziehung, welche die Halbleiterdies in einem Halbleitersubstrat zueinander hatten, z.B. indem ein Aufnahmeband gestreckt wird und/oder einzelne Halbleiterdies von einem Aufnahmeband aufgenommen werden. Ein Trennen von Halbleiterdies kann einen oder mehrere chemische, mechanische oder andere physikalische Prozesse, die auf einem Hilfsgitter und/oder einem Hilfsträger wirksam sind, wie Ätzen, Sägen und Laserschneiden einschließen.
  • Gemäß einer Ausführungsform kann ein Verfahren zum Herstellen einer Halbleitervorrichtung, z.B. einer Siliziumcarbid-Vorrichtung, ein Vorsehen eines Halbleitersubstrats, z.B. eines Siliziumcarbid-Substrats, und eines Hilfsträgers einschließen.
  • Die Halbleitervorrichtung, die mit Ausführungsformen von Verfahren hergestellt wird, die hierin beschrieben werden, kann eine Leistungs-Halbleitervorrichtung sein. Beispielsweise kann die Halbleitervorrichtung ein FET (Feldeffekttransistor), z.B. ein MOSFET (Metall-Oxid-Halbleiter-FET) oder ein JFET (Junction-FET), ein IGBT (Bipolartransistor mit isoliertem Gate), eine Diode, z.B. eine pn-Diode, eine Schottky-Diode, eine MCD (MOS-gesteuerte Diode), eine MPS-(Merged-Pin-Schottky-)Diode oder eine Heteroübergangs-Diode mit Merged-Pin-Struktur, eine Superjunction-Halbleitervorrichtung oder eine Kombination von zumindest zwei von ihnen sein.
  • Im Folgenden werden Ausführungsformen der Verfahren und Ausführungsformen der Halbleitervorrichtungen in Verbindung mit Siliziumcarbid als Halbleitermaterial des Halbleitersubstrats erläutert. Jedoch können die hierin beschriebenen Verfahren dafür geeignet sein, eine Halbleitervorrichtung mit einem beliebigen anderen Halbleitermaterial vorzusehen, indem das Siliziumcarbid-Substrat durch ein andersartiges Halbleitersubstrat ersetzt wird. Beispielsweise kann als Halbleitermaterial ein anderes Halbleitermaterial mit breiter Bandlücke (z.B. GaN, AlN oder Ga2O3 als Hauptbestandteile) verwendet werden.
  • Wenn auch das Verfahren in Verbindung mit einem Halbleitersubstrat beschrieben wird, das nur einen Typ eines Halbleitermaterials (nämlich: Siliziumcarbid) enthält, kann darüber hinaus das Halbleitersubstrat auch verschiedene Arten eines Halbleitermaterials enthalten. Beispielsweise kann das Halbleitersubstrat eine epitaktische Schicht eines ersten Halbleitermaterials (z.B. GaN) und einen Halbleiter-Wafer eines zweiten, verschiedenen Halbleitermaterials (z.B. Si) umfassen, auf dem das erste Halbleitermaterial epitaktisch aufgewachsen wurde. Außerdem oder als Alternative dazu kann das Halbleitersubstrat einen Schichtstapel verschiedener Halbleitermaterialien und/oder verschiedene Zusammensetzungen von Halbleitermaterialien umfassen. Beispielsweise kann im Fall einer epitaktischen Schicht eines ersten Halbleitermaterials auf einem Halbleiter-Wafer aus einem zweiten Halbleitermaterial ein dazwischenliegender Schichtstapel (z.B. zum Anpassen der Gitterkonstanten und/oder der thermischen Ausdehnungskoeffizienten des ersten und des zweiten Halbleitermaterials) zwischen einer epitaktischen Schicht und dem Wafer positioniert werden.
  • Das Verfahren ist insbesondere geeignet, um eine Halbleitervorrichtung mit einem Halbleitersubstrat aus einem hochpreisgen Halbleitermaterials vorzusehen. Diese Anmeldung hindurch ist ein hochpreisiges Halbleitermaterial ein Halbleitermaterial, das einen hochpreisigen Halbleiter-Wafer und/oder ein hochpreisiges Wachstumssubstrat zum Vorsehen der Halbleitervorrichtung erfordert. „Hochpreisig“ in diesem Zusammenhang kann bedeuten, dass der Halbleiter-Wafer und/oder das Wachstumssubstrat teurer als ein Silizium-Wafer der gleichen Größe, z.B. mit einer vergleichbaren Kristallqualität, ist. Außerdem oder als Alternative dazu kann „hochpreisig“ bedeuten, dass zumindest 30 % oder zumindest 40 % der Endkosten für den Teil des blanken Die der Halbleitervorrichtung (d.h. ohne Packaging oder Schaltungsanordnung) durch den Preis des Halbleiter-Wafers und/oder des Wachstumssubstrats bestimmt sein können.
  • Das Siliziumcarbid-Substrat kann ein Siliziumcarbid-Wafer als ein Wachstumssubstrat sein, auf das ein epitaktisches Material aufgewachsen werden kann. Außerdem oder als Alternative dazu kann das Siliziumcarbid-Substrat eine epitaktische Schicht sein. Beispielsweise kann das Siliziumcarbid-Substrat auf einem Siliziumcarbid-Wafer als Wachstumssubstrat epitaktisch aufgewachsen worden sein, nach welchem epitaktischen Wachstum zumindest ein Teil des Siliziumcarbid-Wafers entfernt wird. Es kann auch möglich sein, dass das Siliziumcarbid-Substrat dem Siliziumcarbid-Wafer entspricht, wobei Dotierungsgebiete in den Siliziumcarbid-Wafer eingeführt worden sein können.
  • Der Hilfsträger kann zumindest eines der folgenden Materialien aufweisen oder kann aus einem der folgenden Materialien bestehen: Glas, Kohlenstoff (z.B. Graphit), Keramik, Halbleitermaterial (z.B. Silizium), Metall (z.B. Molybdän und/oder TaN), Kunststoffmaterial. Außerdem, oder als Alternative dazu, kann als Material für den Hilfsträger ein gegen hohe Temperatur beständiges Material genutzt werden, wobei ein Schmelzpunkt des gegen hohe Temperatur beständigen Materials oberhalb 1800°C liegt. Der Hilfsträger kann eine Platte oder eine Folie sein. Ein Querschnitt des Hilfsträgers kann kreisförmig oder polygonal sein. Im Allgemeinen kann der Hilfsträger mechanisch stabilisierend ausgebildet sein. Der Hilfsträger kann z.B. über eine reversible Bindung (d.h. eine Bindung, die ohne Zerstören irgendwelcher der Bondingelemente gelöst werden kann) oder über eine irreversible Bindung an das Siliziumcarbid-Substrat gebondet werden. Beispielsweise kann eine irreversible Bindung genutzt werden, falls nachfolgende Prozessschritte hohe Temperaturen erfordern.
  • In einigen Ausführungsformen kann der Hilfsträger ein Glas mit niedriger Glasübergangstemperatur Tg enthalten. Beispielsweise kann die Glasübergangstemperatur unterhalb von 600°C liegen, wobei das Material des Hilfsträgers Kalknatronglas sein kann. Ein Hilfsträger aus einem Ausgangsmaterial, das Glas mit einer niedrigen Glasübergangstemperatur enthält, kann direkt auf dem Siliziumcarbid-Substrat unter Druck geformt werden. Eine Gussform (engl. casting mold), die zum Ausformen unter Druck des Hilfsträgers und zum Bonden des Hilfsträgers an das Siliziumcarbid-Substrat verwendet wird, kann auch zum Strukturieren des Hilfsträgers genutzt werden. Im Allgemeinen kann der Hilfsträger mit Öffnungen gebildet werden, die Abschnitte einer auf den Vorrichtungsgebieten ausgebildeten vorderseitigen Metallisierung freilegen, bevor der Hilfsträger vorgesehen wird.
  • Das Siliziumcarbid-Substrat kann eine Hilfsschicht und eine Vorrichtungsschicht zwischen einer Hauptoberfläche des Siliziumcarbid-Substrats an einer Vorderseite des Siliziumcarbid-Substrats und der Hilfsschicht enthalten. Die Vorrichtungsschicht kann den Bereich des Siliziumcarbid-Substrats umfassen, in welchem ein stromführender Teil der Halbleitervorrichtung ausgebildet wird. Die Vorrichtungsschicht kann Dotierungsgebiete und/oder weitere Strukturen aus nichthalbleitenden Materialien enthalten, zum Beispiel Graben-Gatestrukturen, die sich von der Hauptoberfläche in die Vorrichtungsschicht erstrecken. Nach Herstellen der Halbleitervorrichtung (im Folgenden auch „finalisierte Halbleitervorrichtung“ genannt) wird die Hilfsschicht kein Teil der aus der Vorrichtungsschicht erhaltenen Halbleitervorrichtung sein.
  • Die Vorrichtungsschicht enthält eine Vielzahl von Vorrichtungsgebieten, wobei sich jedes Vorrichtungsgebiet von der Hauptoberfläche zur Hilfsschicht erstreckt. Jedes Vorrichtungsgebiet kann eine Vielzahl verschieden dotierter Gebiete enthalten, die eine elektrische Funktionalität einer aus dem Vorrichtungsgebiet erhaltenen finalisierten Halbleitervorrichtung bilden. Jedes Vorrichtungsgebiet kann die gleiche funktionale Schaltung enthalten (d.h. die funktionale Schaltung kann entlang den Vorrichtungsgebieten kopiert sein). Jedes Vorrichtungsgebiet kann mit einer vorderseitigen Metallisierung und mit einer rückseitigen Metallisierung der finalisierten Halbleitervorrichtung verbunden sein.
  • Aus jedem Vorrichtungsgebiet erhält ein Zerteilungsprozess ein einzelnes Halbleiterdie („Chip“), wobei das Halbleiterdie einen Block eines Halbleitermaterials enthält, in und/oder auf dem eine gegebene funktionale Schaltung hergestellt wird. Vor einem Zerteilen bildet jedes Halbleiterdie ein Vorrichtungsgebiet des Siliziumcarbid-Substrats.
  • Die Vorrichtungsgebiete können lateral voneinander getrennt sein und können in einer Matrix angeordnet sein. Beispielsweise kann ein gitterförmiger Teil des Siliziumcarbid-Substrats zwischen den Vorrichtungsgebieten ein Schnittfugengebiet ausbilden. Das heißt, in einer Draufsicht auf das Siliziumcarbid-Substrat kann das Schnittfugengebiet die Form eines Gitters aufweisen. Das Schnittfugengebiet kann frei von derartigen Elementen und Strukturen sein, die integraler Teil einer Halbleitervorrichtung werden. Das Schnittfugengebiet kann Elemente und Strukturen, die während Herstellungsprozessen und einer Vorrichtungs-Charakterisierung auf Wafer-Ebene vorübergehend genutzt werden, zum Beispiel elektrische Testschaltungen und/oder Justiermarkierungen, enthalten. Ein Bereich des Schnittfugengebiets kann während des Zerteilungsprozesses aufgebraucht werden. Beispielsweise kann ein eine mechanische Säge oder einen Laser nutzender Zerteilungsprozess Anritzlinien im Schnittfugengebiet zwischen den Vorrichtungsgebieten erzeugen.
  • Der Hilfsträger ist mit dem Siliziumcarbid-Substrat an der Vorderseite des Siliziumcarbid-Substrats strukturell verbunden. Der Hilfsträger kann mit der Hauptoberfläche oder einer oder mehr Schichten oder Strukturen eines Materials in direktem Kontakt sein, das von dem Material des Siliziumcarbid-Substrats verschieden ist, und/oder der Hilfsträger kann zwischen dem Hilfsträger und der Hauptoberfläche ausgebildet sein. Falls eine Vielzahl von Schichten oder Strukturen zwischen dem Hilfsträger und der Hauptoberfläche ausgebildet wird, können sich die Schichten oder Strukturen durch ihre Materialien unterscheiden. Zumindest eine der Schichten (oder Strukturen) kann mit zumindest einem des Siliziumcarbid-Substrats und des Hlifsträgers in direktem Kontakt sein. Beispielsweise können/kann eine vorderseitige Metallisierung, die mit dotierten Gebieten in den Vorrichtungsgebieten in elektrischem Kontakt ist, und/oder isolierende Strukturen, die benachbarte Bereiche der vorderseitigen Metallisierung elektrisch isolieren, zwischen dem Hilfsträger und der Hauptoberfläche des Siliziumcarbid-Substrats ausgebildet werden.
  • In einigen Ausführungsformen kann der Hilfsträger mit dem Siliziumcarbid-Substrat mit einer vorderseitigen Metallisierung und/oder mit isolierenden Strukturen auf der Hauptoberfläche des Siliziumcarbid-Substrats reversibel verbunden werden. Beispielsweise kann der Hilfsträger durch einen Klebstoff, eine Haftmittelschicht und/oder eine Haftfolie reversibel an die Vorderseite des Siliziumcarbid-Substrats gebondet werden. In diesem Zusammenhang kann „reversibel“ bedeuten, dass der Hilfsträger z.B. unter Ausnutzung einer mechanischen Kraft, eines chemischen Lösungsmittels, thermischer Energie und/oder Strahlungsenergie (z.B. mit UV- und/oder Laserstrahlung) vom Siliziumcarbid-Substrat entfernt werden kann, ohne das Siliziumcarbid-Substrat und/oder den Hilfsträger zu zerstören.
  • In anderen Ausführungsformen kann der Hilfsträger mit dem Siliziumcarbid-Substrat irreversibel verbunden werden. Beispielsweise kann ein strukturelles Verbinden des Hilfsträgers mit dem Siliziumcarbid-Substrat zumindest eines eines direkten Bondens, reaktiven Bondens, Reib-Bondens, Lötens (z.B. Diffusionslöten) einschließen. Falls der Hilfsträger aus einem Ausgangsmaterial mit Glas gebildet wird, kann das Ausgangsmaterial beispielsweise Glaspulver und/oder eine Glasfritte einschließen.
  • Im Fall eines direkten Bondens sind eine Arbeitsoberfläche des Hilfsträgers und eine obere Oberfläche an der Vorderseite des Siliziumcarbid-Substrats ausreichend flach, glatt und sauber. Eine Haftung zwischen einem direkt gebondeten Hilfsträger und der oberen Oberfläche an der Vorderseite des Siliziumcarbid-Substrats kann auf chemischen Bindungen, Wasserstoffbindungen, van-der-Waals-Bindungen, metallischen Bindungen, ionischen Bindungen und/oder kovalenten Bindungen zwischen dem Siliziumcarbid-Substrat und dem Hilfsträger basieren. Direktes Bonden kann ein Ausüben einer physischen Kraft, die das Siliziumcarbid-Substrat und den Hilfsträger gegeneinander presst, eine thermische Behandlung von zumindest einer der beiden Bonding-Oberflächen bei einer moderaten Temperatur oder eine Kombination von beidem (Fusions-Bonden, thermokompressives Bonden, Bonden mittels atomarer Umlagerung) einschließen. Direktes Bonden kann das Fehlen einer etwaigen zusätzlichen Zwischenschicht einschließen.
  • Direktes Bonden und reaktives Bonden können bei vergleichsweise niedrigen Temperaturen durchgeführt werden, so dass der Hilfsträger ohne signifikanten Einfluss auf vorher ausgebildete Strukturen im Siliziumcarbid-Substrat vorgesehen werden kann.
  • Falls der Hilfsträger ein Metall enthält, kann ein strukturelles Verbinden des Hilfsträgers an einer Vorderseite des Siliziumcarbid-Substrats ein Löten, ein Diffusionslöten, Sintern und/oder Reib-Bonden einschließen. Diffusionslöten kann ein Aufbringen eines Diffusionslötmaterials auf die Arbeitsfläche des Hilfsträgers und/oder auf die Vorderseite des Siliziumcarbid-Substrats, z.B. die vorderseitige Metallisierung, einschließen. Ein Diffusionslötmetall kann Zinn (Sn) und zumindest ein weiteres Metall enthalten. Beispielsweise kann das Diffusionslötmetall bleifrei sein und kann Sn und zumindest eines von Ni, In, Pd, Mo, Cu, Au und Ag enthalten. Sintern kann ein Aufbringen einer Sinterpaste auf zumindest eine der Arbeitsoberfläche des Hilfsträgers und der Vorderseite des Siliziumcarbid-Substrats einschließen, wobei die Sinterpaste Silber und/oder Kupfer enthalten kann.
  • Der Hilfsträger kann einen Ringbereich enthalten. Der Hilfsträger, insbesondere der Ringbereich des Hilfsträgers, kann ohne eine Haftmittelschicht an das Siliziumcarbid-Substrat (z.B. über die vorderseitige Metallisierung) gebondet werden. Das heißt, die Bindung zwischen dem Siliziumcarbid-Substrat und dem Hilfsträger und/oder dem Ringbereich des Hilfsträgers kann frei von einer Haftmittelschicht sein. Beispielsweise kann für eine Bindung ohne Haftmittelschicht thermisches Bonden genutzt werden.
  • Der Hilfsträger kann einen mechanisch stabilisierenden Träger für das Siliziumcarbid-Substrat zum Beispiel während auf Wafer-Ebene angewandter Prozesse bilden. Im Folgenden meint „mechanisch stabilisierend“, dass das Siliziumcarbid-Substrat in nachfolgenden Prozessschritten mit geeigneten Werkzeugen ohne die Notwendigkeit eines weiteren Trägers, um beispielsweise einen Bruch oder ein Biegen des Siliziumcarbid-Substrats zu verhindern und/oder eine Handhabung zu vereinfachen, gehandhabt werden kann. In zumindest einem Verfahrensschritt kann der Hilfsträger die alleinige mechanisch stabilisierende Struktur für das Siliziumcarbid-Substrat sein. Beispielsweise kann der Hilfsträger das Siliziumcarbid-Substrat während eines Wafer-Abdünnprozesses stabilisieren.
  • Die Hilfsschicht kann entfernt werden. Ein Entfernen der Hilfsschicht schließt einen Wafer-Abdünnprozess, zum Beispiel Schleifen des Siliziumcarbid-Substrats von der Rückseite aus oder Abspalten der Hilfsschicht von der Vorrichtungsschicht, ein.
  • Da der Hilfsträger das Siliziumcarbid-Substrat nach dem Wafer-Abdünnprozess und/oder bis zur Die-Trennung mechanisch stabilisieren kann, kann die Dicke des Siliziumcarbid-Substrats reduziert werden. Die Dicke des Siliziumcarbid-Substrats kann auf eine Dicke unter 0,3 % (oder unter 0,2 % oder unter 0,15 %) des Durchmessers des Siliziumcarbid-Substrats reduziert werden. Beispielsweise kann die Dicke auf unter 180 µm, zum Beispiel auf unter 110 µm, auf unter 90 µm oder auf höchstens 70 µm reduziert werden. Die Enddicke kann vom Durchmesser des Siliziumcarbid-Substrats abhängen. Falls beispielsweise das Siliziumcarbid-Substrat einen Durchmesser von 150 mm (6 Zoll) hat, kann die Dicke auf unter 110 µm reduziert werden.
  • Eine Gussform- bzw. Ausformungsstruktur wird ausgebildet. Die Ausformungsstruktur füllt eine gitterförmige Vertiefung, die die Vorrichtungsgebiete in der Vorrichtungsschicht lateral trennt. Die gitterförmige Vertiefung kann in einem Bereich des Schnittfugengebiets in einem Zerteilungsprozess vor Entfernen der Hilfsschicht oder nach Entfernen der Hilfsschicht ausgebildet werden.
  • Die Ausformungsstruktur kann aus einem Material gebildet werden, das aus einem Glas (z.B. einem niedrigschmelzenden Glas mit einer Glasübergangstemperatur unterhalb von 500°C), einem Keramikmaterial oder einem Material auf Polymerbasis besteht oder solches enthält. Beispielsweise kann die Ausformungsstruktur Silikon, Polyimid, Epoxidharz und/oder Polytetrafluorethylen enthalten, wobei Prozesse und Werkzeuge für Packaging-Technologien auf Wafer-Ebene wie etwa ein eWLB-(eingebettete Kugelgitteranordnung bzw. embedded Ball-Grid-Array auf Wafer-Ebene) Packaging genutzt werden, um die Ausformungsstruktur kostengünstig herzustellen.
  • In einem Substrat mit einer planaren Oberfläche kann die gitterförmige Vertiefung einen Satz erster paralleler Streifenvertiefungen und einen Satz zweiter paralleler Streifenvertiefungen umfassen, die die ersten Streifenvertiefungen unter einem größeren Winkel als 0 Grad, z.B. zumindest 45 Grad, zumindest 80 Grad und/oder unter 90 Grad, d.h. orthogonal, schneiden. Die ersten und zweiten Streifenvertiefungen können die gleiche Tiefe aufweisen. Substratbereiche zwischen Paaren benachbarter erster Streifenvertiefungen und Paaren benachbarter zweiter Streifenvertiefungen können Mesas bilden, die von der Ebene des Vertiefungsbodens aus vorstehen, wobei koplanare horizontale Querschnitte der Mesas die gleiche Form und Fläche aufweisen können. Alternativ dazu kann die gitterförmige Vertiefung hexagonale Substratbereiche definieren.
  • Nach einem Zerteilen bildet jedes Vorrichtungsgebiet ein einzelnes Halbleiterdie, wobei der Hilfsträger und die Halbleiterdies einen Wafer-Verbund bilden, in welchem die Halbleiterdies an ihren ursprünglichen Positionen sind.
  • Ein Ausbilden der Ausformungsstruktur kann einen Spritzguss und/oder Ausformungsprozess unter Verwendung einer zweiteiligen Gussform einschließen. Die Rückseite des Siliziumcarbid-Substrats kann als erstes Gussformteil dienen. Ein flaches Gussformteil, das in einem Abstand zur Rückseite des Siliziumcarbid-Substrats platziert ist, kann als zweites Gussformteil dienen. Der Raum zwischen dem Siliziumcarbid-Substrat und dem flachen Gussformteil wird mit einem flüssigen Formharz gefüllt, das die gitterförmige Vertiefung ebenfalls füllt. Nach einer Verfestigung und/oder einem Aushärten bildet das Formharz eine starre Ausformungsstruktur.
  • Die Ausformungsstruktur kann die schon zerteilten Vorrichtungsgebiete an den Positionen halten, die die Vorrichtungsgebiete in Bezug aufeinander vor einem Zerteilen hatten. Die Vorrichtungsgebiete können direkt nach dem Ausformungsprozess noch am Hilfsträger fixiert sein. Der Wafer-Verbund, der die Ausformungsstruktur und die zerteilten Wafer-Gebiete umfasst, ermöglicht eine weitere Prozessierung auf Wafer-Ebene, z.B. einen Packaging-Prozess auf Wafer-Ebene wie etwa eWLB-Packaging.
  • Die Ausformungsstruktur kann nur den Bereich des Formharzes in der gitterförmigen Vertiefung umfassen. Die Ausformungsstruktur kann ein starres Hilfsgitter ausbilden, das jedes der Vorrichtungsgebiete lateral einbettet. Das Hilfsgitter kann eine Anwendung weiterer Prozesse auf Wafer-Ebene, zum Beispiel eine Vorrichtungs-Charakterisierung, erleichtern. Die Vorrichtungs-Charakterisierung (z.B. Die-Sortierung und/oder elektrische Sortierung) kann elektrische Tests für jedes Halbleiterdie einschließen.
  • Danach können die Vorrichtungsgebiete voneinander getrennt werden, wobei Teile der Ausformungsstruktur Rahmenstrukturen bilden, die die Vorrichtungsgebiete lateral umgeben. Eine Trennung kann ein Trennen und/oder Entfernen von Teilen der Ausformungsstruktur einbeziehen. Die Teile der Ausformungsstruktur, die die Rahmenstruktur bilden, können verbleibende Teile und/oder Reste der Ausformungsstruktur sein. Eine Trennung der schon zerteilten Vorrichtungsgebiete (d.h. der Halbleiterdies) voneinander kann standardisierte Sägeprozesse einschließen, die nur durch die Ausformungsstruktur schneiden. Das Verfahren vermeidet einen mechanischen Kontakt einer Säge (oder eines ähnlichen mechanischen, abrasiven Werkzeugs) mit Seitenwänden der Halbleiterdies. Absplittern von Halbleitermaterialien entlang Seitenwänden der Halbleiterdies kann effektiv vermieden und eine Prozessausbeute erhöht werden.
  • Die Rahmenstruktur aus dem Ausformungsmaterial kann eine formschlüssige Schale in direktem Kontakt mit den Seitenwänden des Halbleiterdie bilden und kann das Halbleiterdie effektiv gegen Feuchtigkeit, Verunreinigung und elektrische Ladungen schützen. Ferner kann die Rahmenstruktur eine Betriebssicherheit der Vorrichtung erhöhen.
  • Gemäß einer Ausführungsform kann die Vertiefung vor Entfernen der Hilfsschicht ausgebildet werden. Die Vertiefung kann nach oder während eines Ausbildens funktionaler Schaltungen in den Vorrichtungsgebieten ausgebildet werden. Beispielsweise kann die Vertiefung vor oder nach Ausbilden einer vorderseitigen Metallisierung auf der Hauptoberfläche des Siliziumcarbid-Substrats ausgebildet werden. Typischerweise werden die Vertiefungen nach einem Strukturieren der vorderseitigen Metallisierung gebildet. Die Vertiefungen können eine mechanische Spannung und/oder Biegung des Halbleitersubstrats reduzieren. Eine Tiefe der Vertiefung in dem Siliziumcarbid-Substrat kann gleich der finalen vertikalen Ausdehnung der Halbleiterdies oder größer sein.
  • Die Vertiefung kann zumindest teilweise mit einer Schicht oder einem Schichtsystem gefüllt sein, das zumindest ein Material enthält, das mit hoher Selektivität gegen das Material des Siliziumcarbid-Substrats entfernt werden kann, zum Beispiel Epoxidharz, BCB (Benzocyclobuten, C8H8), PNB (Polynorbornen), SOS (Spin-on-Silizium), SOG (Spin-on-Glas) oder ein dotiertes oder undotiertes Glas.
  • Gemäß einer anderen Ausführungsform kann die Vertiefung nach Entfernen der Hilfsschicht ausgebildet werden. In diesen Fall ist es möglich, dass die Vorrichtungsschicht während einer Entfernung der Hilfsschicht eine höhere mechanische Stabilität zeigt.
  • Gemäß einer Ausführungsform können die Vorrichtungsgebiete vor einer Ausformung wieder montiert und/oder umverteilt werden, so dass zumindest eines der Vorrichtungsgebiete des Siliziumcarbid-Substrats durch ein von einem weiteren Halbleitersubstrat erhaltenes zusätzliches Vorrichtungsgebiet ersetzt wird. Beispielsweise kann das weitere Vorrichtungsgebiet elektronische Elemente mit einer unterschiedlichen elektrischen Funktion als in den Vorrichtungsgebieten des Siliziumcarbid-Substrats ausgebildete elektronische Elemente enthalten.
  • Leitfähige Leitungen können in und/oder auf der Ausformungsstruktur ausgebildet werden. Die leitfähigen Leitungen können leitfähige Strukturen eines Vorrichtungsgebiets vom Siliziumcarbid-Substrat und eine leitfähige Struktur eines Vorrichtungsgebiets von dem weiteren Halbleitersubstrat elektrisch verbinden. Beispielsweise können Halbleiterdies mit verschiedener Funktionalität und/oder abgeleitet von verschiedenen Halbleitermaterialien in einer einzigen Ausformungsstruktur kombiniert werden. Eine finalisierte Hybrid-Halbleitervorrichtung umfasst Halbleiterdies, die von zumindest zwei verschiedenen Halbleitersubstraten erhalten wurden, wobei ein Trennbereich der Ausformungsstruktur die zumindest zwei Halbleiterdies lateral voneinander trennt und eine Rahmenstruktur einen gemeinsamen Rahmen um alle Halbleiterdies der Hybrid-Halbleitervorrichtung ausbildet. Dementsprechend können mehr als eines der Vorrichtungsgebiete durch zusätzliche Vorrichtungsgebiete ersetzt werden, wobei verschiedene Arten zusätzlicher Halbleiterdies genutzt werden können.
  • Gemäß einer Ausführungsform können nach Ausbilden der Ausformungsstruktur und vor Trennen der Vorrichtungsgebiete rückseitige Metallstrukturen auf einer rückseitigen Oberfläche der Vorrichtungsgebiete selektiv ausgebildet werden. Die rückseitigen Metallstrukturen werden nicht auf der Ausformungsstruktur ausgebildet (d.h. die Ausformungsstruktur kann frei von den rückseitigen Metallstrukturen sein). Stattdessen kann die Ausformungsstruktur eine selbstausgerichtete Ausbildung zumindest eines Bereichs der rückseitigen Metallstruktur unterstützen oder kann eine flache Oberfläche für einen Prozess einer Struktur-Plattierung liefern, der zumindest einen Bereich der rückseitigen Metallstruktur ausbildet.
  • Gemäß einer Ausführungsform kann eine Vorform zum Ausbilden der Ausformungsstruktur vorgesehen werden. Die Vorform kann vor einer Ausformung oder während einer Ausformung als Teil des Formgusses vorgesehen werden. Die Vorform kann lateral getrennte Schablonenbereiche auf der rückseitigen Oberfläche der Vorrichtungsgebiete enthalten, wobei jeder Schablonenbereich einem Vorrichtungsgebiet zugeordnet ist. Ferner kann die Vorform einen Rahmenbereich enthalten, der einen die Schablonenbereiche lateral umgebenden geschlossenen Rahmen ausbildet. Wenn die Ausformungsstruktur ausgebildet wird, füllt die Ausformungsstruktur einen Raum zwischen den Schablonenbereichen und zwischen den Schablonenbereichen und den Rahmenbereichen.
  • Auf diese Weise ist es möglich, dass die Ausformungsstruktur ausschließlich direkt unterhalb des Schnittfugengebiets mit der gitterförmigen Vertiefung ausgebildet wird. Direkt unterhalb der Vorrichtungsgebiete fehlt die Ausformungsstruktur. Die Vorform kann die selbstausgerichtete Ausbildung zumindest eines Bereichs einer dicken rückseitigen Metallisierung erleichtern.
  • Gemäß einer Ausführungsform kann die Vorform entfernt werden, nachdem die Ausformungsstruktur ausgebildet ist. Ein Entfernen der Schablonenbereiche der Vorform legt die rückseitige Oberfläche der Vorrichtungsgebiete selektiv frei und ermöglicht eine selbstausgerichtete Ausbildung zumindest eines Bereiches einer dicken rückseitigen Metallisierung.
  • Gemäß einer Ausführungsform wird zumindest ein Bereich der rückseitigen Metallstrukturen in nach Entfernen der Schablonenbereiche der Vorform zurückgebliebenen Räumen ausgebildet.
  • Beispielsweise kann eine Metallpaste aufgebracht werden, und ein Abstreifer kann die überschüssige Metallpaste von der Oberfläche der Schablonenbereiche entfernen. Ein Backprozess kann die Metallpaste trocknen, um feste und kompakte rückseitige Metallstrukturen aus der Metallpaste auszubilden.
  • Gemäß einer Ausführungsform kann vor einem Anwenden der Vorform eine Metallkeimschicht auf der zerteilten Vorrichtungsschicht ausgebildet werden. Die Metallkeimschicht bedeckt die rückseitige Oberfläche und Seitenwände der Vorrichtungsgebiete. Vor einem Ausbilden des Hauptmetallbereichs kann der Hilfsträger entfernt werden, wobei die Metallkeimschicht an der Vorderseite eines Wafer-Verbunds zugänglich wird, der die Ausformungsstruktur und die zerteilten Vorrichtungsgebiete umfasst. Auf der Rückseite des Wafer-Verbunds legen nach einer Entfernung der Schablonenbereiche der Vorform zurückgeblieben Räume Abschnitte der auf der rückseitigen Oberfläche der Vorrichtungsgebiete ausgebildeten Metallkeimschicht frei. Ein elektrochemischer Abscheidungsprozess kann dicke Hauptmetallbereiche der rückseitigen Metallstrukturen ausbilden, die auf Bereichen der freigelegten Bereiche der Metallkeimschicht auf der Rückseite der Vorrichtungsgebiete selektiv wachsen.
  • Gemäß einer Ausführungsform kann die Metallkeimschicht einen Zugangsbereich enthalten, der auf der Seite des Hilfsträgers, orientiert zu den Vorrichtungsgebieten, ausgebildet ist. Der Zugangsbereich kann sich von den ganz außen gelegenen Vorrichtungsgebieten nach außen erstrecken. Beispielsweise kann der Zugangsbereich einen Ring, ein Ringsegment oder eine Vielzahl von Ringsegmenten entlang einem äußeren Umfang des Hilfsträgers ausbilden.
  • Die Ausformungsstruktur kann so ausgebildet werden, dass der Zugangsbereich freigelegt und für ein elektrisches Potential zugänglich bleibt, das während einer elektrochemischen Abscheidung der Hauptmetallbereiche angelegt wird. Auf diese Weise ist es möglich, dass der Hilfsträger den Wafer-Verbund auch während einer elektrochemischen Abscheidung der Hauptmetallbereiche mechanisch stabilisiert. Der Hilfsträger kann nach Ausbilden der Hauptmetallbereiche entfernt werden.
  • Gemäß einer Ausführungsform wird ein Schichtbereich der Ausformungsstruktur, der außerhalb der gitterförmigen Vertiefung ausgebildet sein kann, entfernt, so dass die rückseitige Oberfläche der lateral getrennten Vorrichtungsgebiete freigelegt ist. Die Vorrichtungsgebiete und die Ausformungsstruktur in der Vertiefung bilden eine flache Oberfläche an der Rückseite.
  • Gemäß einer Ausführungsform kann nach Entfernen des Schichtbereichs der Ausformungsstruktur eine Metallkeimschicht auf einer rückseitigen Oberfläche der Vorrichtungsgebiete ausgebildet werden. Lateral getrennte Hauptmetallbereiche der rückseitigen Metallstrukturen können auf der Metallkeimschicht ausgebildet werden. Ein Ausbilden der Hauptmetallbereiche kann eine Struktur-Plattierung einschließen, wobei die Hauptmetallbereiche in selbstausgerichteter Weise gebildet werden.
  • Gemäß einer Ausführungsform kann eine vorderseitige Metallisierung auf der Hauptoberfläche des Siliziumcarbid-Substrats gebildet werden, bevor der Hilfsträger und das Siliziumcarbid-Substrat strukturell verbunden werden. Auf diese Weise ist es möglich, dass ein Ausbilden der vorderseitigen Metallisierung Teil der vorderseitigen Prozessierung der Vorrichtungsgebiete ist.
  • Beispielsweise ist es möglich, dass die weiteren Prozesse bis zur Vorrichtungstrennung nur Temperaturen unterhalb von 500 Grad Celsius beaufschlagen, so dass selbst eine vorderseitige Metallisierung, die vor einem Vorsehen des Hilfsträgers ausgebildet wurde, Aluminium (Al) enthalten kann.
  • Die vorderseitige Metallisierung kann in einem einzigen Stück ausgebildet werden oder kann eine Vielzahl getrennter Bereiche umfassen. Die getrennten Bereiche können in multisektionaler und/oder mehrteiliger Weise ausgebildet sein. Hier und im Folgenden kann ein Element oder können Bereiche des Elements, das in „multisektionaler Weise“ ausgebildet ist, bedeuten, dass die Bereiche des Elements über Brücken verbunden sind, welche kleiner als die Bereiche sind. Eine Oberseite eines „multisektionalen“ Elements kann zusammenhängend, aber nicht einfach zusammenhängend sein. Beispielsweise kann ein „multisektionales“ Element Löcher und/oder Lücken zwischen den Bereichen des Elements enthalten. Ferner kann hier und im Folgenden ein Element oder können Bereiche des Elements, das in einer „mehrteiligen Weise“ ausgebildet ist, bedeuten, dass die Bereiche keine Kopplung aufweisen, d.h. die Bereiche sind voneinander getrennt. Eine Oberseite eines „multisektionalen“ Elements muss nicht zusammenhängend sein. Falls Bereiche eines Elements gleichzeitig „multisektional“ und „mehrteilig“ ausgebildet werden, kann das Element einen ersten Teil mit ersten Bereichen, die in multisektionaler Weise ausgebildet sind, einen zweiten Teil mit zweiten Bereichen, die in mehrteiliger Weise ausgebildet sind, umfassen, wobei der erste Teil und der zweite Teil in einer mehrteiligen Weise miteinander ausgebildet sein können. Jeder Teil der vorderseitigen Metallisierung kann einem Vorrichtungsgebiet eineindeutig zugeordnet sein.
  • Ein Vorsehen der vorderseitigen Metallisierung in einer frühen Phase kann auch eine Vorrichtungs-Charakterisierung mit den Halbleiterdies, die Glieder eines Wafer-Verbunds sind, nach Entfernung des Hilfsträgers erleichtern.
  • Gemäß einer anderen Ausführungsform kann die vorderseitige Metallisierung auf der Hauptoberfläche des Siliziumcarbid-Substrats nach Trennen des Hilfsträgers und des Siliziumcarbid-Substrats ausgebildet werden. Auf diese Weise kann es möglich sein, die vorderseitige Metallisierung unabhängig von der während und/oder nach einer Wafer-Abdünnung angewendeten Wärmebilanz auszubilden. In anderen Ausführungsformen kann die vorderseitige Metallisierung vor einem Trennen des Hilfsträgers und des Siliziumcarbid-Substrats und/oder vor einem Wafer-Abdünnen und/oder vor einer Ausbildung der rückseitigen Metallstrukturen gebildet werden. Beispielsweise kann die vorderseitige Metallisierung Aluminium oder Kupfer enthalten, und die auf den Wafer-Verbund bis zur Entfernung des Hilfsträgers angewendeten Prozesse sind nicht auf maximale Temperaturen von 500°C beschränkt.
  • Gemäß einer Ausführungsform umfasst ein Entfernen der Hilfsschicht ein Abspalten der Hilfsschicht von der Vorrichtungsschicht. Diese Anmeldung hindurch kann ein Abspalten eines Schichtbereichs des Siliziumcarbid-Substrats (z.B. der Hilfsschicht von der Vorrichtungsschicht) auch „Split-off- bzw. Abspaltverfahren“ genannt werden. Die abgespaltene Hilfsschicht kann für die Herstellung weiterer Halbleitervorrichtungen wiederverwendet werden. Dadurch kann von einem einzigen standardmäßigen Siliziumcarbid-Wafer eine Vielzahl dünner Siliziumcarbid-Substrate erhalten werden.
  • Die Hilfsschicht kann entlang einem Spaltgebiet von der Vorrichtungsschicht abgespalten werden. Das Spaltgebiet kann eine Schicht im Siliziumcarbid-Substrat sein, die sich durch zumindest eine physikalische Eigenschaft und/oder Materialeigenschaft vom Rest des Siliziumcarbid-Substrats unterscheidet. Der „Rest des Siliziumcarbid-Substrats“ kann der Teil des Siliziumcarbid-Substrats sein, der frei vom Spaltgebiet ist und der das Spaltgebiet umgibt. Beispielsweise kann das Spaltgebiet einen verschiedenen Absorptionskoeffizienten (z.B. einen höheren Absorptionskoeffizienten), eine verschiedene Bandlücke (z.B. eine geringere Bandlücke), eine verschiedene Porosität (z.B. eine höhere Porosität), eine verschiedene mechanische Stabilität, eine verschiedene Materialzusammensetzung und/oder eine verschiedene Kristallstruktur (z.B. ein verschiedener Polytyp und/oder eine verschiedene Kristallinität) als der Rest des Siliziumcarbid-Substrats aufweisen. Beispielsweise kann das Spaltgebiet Ionen, die in das Siliziumcarbid-Substrat implantiert wurden, und/oder poröses Siliziumcarbid aufweisen. Das Spaltgebiet kann eine Dicke aufweisen, die verglichen mit der Dicke des Siliziumcarbid-Substrats klein ist. Eine laterale Ausdehnung des Spaltgebiets kann zumindest 90 % oder zumindest 95 % der lateralen Ausdehnung des Siliziumcarbid-Substrats betragen. Mit anderen Worten kann sich das Spaltgebiet lateral im Wesentlichen entlang dem gesamten Siliziumcarbid-Substrat erstrecken.
  • Das Split-off-Verfahren kann ein laserunterstütztes Split-off-Verfahren sein. Das heißt, das Split-off-Verfahren kann ein Anwenden einer Laserstrahlung auf das Siliziumcarbid-Substrat (d.h. Bestrahlen des Siliziumcarbid-Substrats mit Laserstrahlung) einbeziehen. Die Laserstrahlung kann ein Spaltgebiet im Siliziumcarbid-Substrat erzeugen und/oder kann auf das Spaltgebiet im Siliziumcarbid-Substrat angewendet werden.
  • Falls die Laserstrahlung auf ein Spaltgebiet angewendet werden soll, kann das Spaltgebiet einen höheren Absorptionskoeffizienten für eine Wellenlänge der Laserstrahlung als der Rest des Siliziumcarbid-Substrats aufweisen. Beispielsweise ist der Absorptionskoeffizient im Spaltgebiet 5-mal oder zumindest 20-mal oder zumindest 100-mal höher als ein Absorptionskoeffizient im Rest des Siliziumcarbid-Substrats.
  • Ein Spaltgebiet mit einem höheren Absorptionskoeffizienten kann vorgesehen werden, indem Ionen in das Siliziumcarbid-Substrat implantiert werden. Die Ionen können z.B. aufgrund einer höheren Absorptionsrate bei den Ionen direkt eine höhere Absorption zur Folge haben und/oder können zu einer Umwandlung der Kristallstruktur des Siliziumcarbid-Substrats in einen verschiedenen Polytyp (z.B. von 4H-SiC zu 3C-SiC) und/oder in eine verschiedene Kristallinität führen, so dass der Absorptionskoeffizient für die Laserstrahlung im Spaltgebiet erhöht wird. Durch Anwenden einer Laserstrahlung auf das Spaltgebiet kann eine thermomechanische Spannung entlang dem Spaltgebiet erzeugt werden, die eine Entfernung der Hilfsschicht ermöglichen und/oder vereinfachen kann.
  • Die Laserstrahlung, die auf das Spaltgebiet angewendet werden soll, kann im resonanten Regime liegen, wo Ein-Photonenprozesse (z.B. Ein-Photonenabsorption) dominieren, d.h. eine Wahrscheinlichkeit von Mehr-Photonenprozessen gering ist (z.B. zumindest zehnmal geringer als die Wahrscheinlichkeit eines Ein-Photonenprozesses). Im resonanten Regime kann die Bandlücke des Spaltgebiets beispielsweise höchstens das Zehnfache (typischerweise höchstens das Doppelte) der Photonenenergie der Laserstrahlung sein. Die Laserstrahlung kann im Spaltgebiet absorbiert werden und kann zu einer Schädigung des Spaltgebiets führen, so dass keine oder nur eine geringe mechanische Kraft und/oder thermische Spannung zum Spalten des Siliziumcarbid-Substrats erforderlich ist. Im resonanten Regime kann das laserunterstützte Split-off-Verfahren auch Laser-Lift-off genannt werden.
  • Falls das Spaltgebiet mittels Laserstrahlung erzeugt wird, kann das Spaltgebiet definiert werden, indem Laserstrahlung auf ein wohldefiniertes Gebiet (z.B. ein Gebiet mit der Dicke des Spaltgebiets) innerhalb des Siliziumcarbid-Substrats fokussiert wird. In diesem Fall kann die Laserstrahlung im nicht-resonanten Regime liegen, so dass eine Wahrscheinlichkeit von Ein-Photonenprozessen im Spaltgebiet im Wesentlichen Null ist und nur Mehr-Photonenprozesse (z.B. eine Mehr-Photonenabsorption) berücksichtigt werden müssen. Beispielsweise kann das nicht-resonante Regime erreicht werden, falls die Bandlücke des Spaltgebiets zumindest das Zweifache (typischerweise zumindest das Zehnfache) der Photonenergie der Laserstrahlung ist. Ein Anwenden einer Laserstrahlung, z.B. mittels Fokussieren der Laserstrahlung auf ein wohldefiniertes Gebiet, im nicht-resonanten Regime kann eine Erzeugung einer Perforationsebene (welche dem Spaltgebiet entsprechen kann) zur Folge haben. In diesem Fall kann das laserunterstützte Split-off-Verfahren auch Laserkonditionierung genannt werden. Innerhalb der Perforationsebene kann verglichen mit dem Rest des Siliziumcarbid-Substrats eine thermomechanische Spannung erhöht werden, was somit ein Spalten des Siliziumcarbid-Substrats, z.B. indem eine mechanische Kraft und/oder thermische Spannung auf das Siliziumcarbid-Substrat angewendet werden/wird, vereinfacht.
  • Gemäß einer Ausführungsform kann ein Siliziumcarbid-Substrat vorgesehen werden, das eine Vielzahl von Vorrichtungsgebieten und ein gitterförmiges Schnittfugengebiet enthält, das die Vorrichtungsgebiete lateral trennt. Eine Ausformungsstruktur kann auf einer rückseitigen Oberfläche des Schnittfugengebiets ausgebildet werden. Rückseitige Metallstrukturen werden auf einer rückseitigen Oberfläche der Vorrichtungsgebiete ausgebildet. Die Vorrichtungsgebiete sind getrennt, wobei Teile der Ausformungsstruktur Rahmenstrukturen ausbilden, die die rückseitigen Metallstrukturen lateral trennen.
  • Gemäß einer anderen Ausführungsform kann eine Halbleitervorrichtung einen Siliziumcarbid-Körper, eine erste Lastelektrode an einer Vorderseite des Siliziumcarbid-Körpers und eine zweite Lastelektrode an einer Rückseite des Siliziumcarbid-Körpers umfassen. Eine Rahmenstruktur, die ein polymer-basiertes Material enthalten kann, ist mit einer Seitenwand des Siliziumcarbid-Körpers in Kontakt und umgibt zumindest den Siliziumcarbid-Körper lateral vollständig. Die Rahmenstruktur kann die Seitenwand des Siliziumcarbid-Körpers entlang der vollständigen vertikalen Ausdehnung des Siliziumcarbid-Körpers bedecken. Die Rahmenstruktur kann oberhalb der ersten Lastelektrode fehlen.
  • Das polymer-basierte Material kann aus zumindest einem von Silikon, Epoxidharz, Polyimid und Polytetrafluorethylen bestehen oder zumindest eines davon enthalten. Gemäß einer anderen Ausführungsform kann die Rahmenstruktur ein Keramikmaterial oder ein Glas, z.B. ein niedrigschmelzendes Glas mit einer Glasübergangstemperatur unterhalb von 500°C, enthalten.
  • Im Allgemeinen kann als Material für die Rahmenstruktur ein polymer-basiertes Material genutzt werden. Das Material der Rahmenstruktur kann gemäß zumindest einer der folgenden Eigenschaften gewählt werden: Dichte, Langzeitstabilität, mechanische Festigkeit. Prozesse und Werkzeuge für Packaging-Technologien auf Wafer-Ebene wie etwa eWLB können genutzt werden, um die Rahmenstruktur kostengünstig auszubilden.
  • Die Rahmenstruktur kann eine geschlossene, formschlüssige Hülle schaffen, die den Siliziumcarbid-Körper gegen Feuchtigkeit und Verunreinigung, z.B. Verunreinigung mit geladenen Ionen, Elektronen und/oder gegen eine Verunreinigung mit ungeladenen Teilchen effektiv schützt. Außerdem kann die Rahmenstruktur eine einfache, zuverlässige und kostengünstige Trennung der Halbleitervorrichtung von einem Wafer-Verbund ermöglichen.
  • Gemäß anderen Ausführungsformen kann die Halbleitervorrichtung einen Halbleiterkörper aus einem anderen Halbleitermaterial, z.B. Silizium, Germanium oder einem anderen Material mit breiter Bandlücke wie etwa Galliumnitrid (GaN), Aluminiumnitrid (AlN) oder Galliumoxid (Ga2O3), enthalten.
  • Gemäß einer Ausführungsform kann der Siliziumcarbid-Körper ein erstes dotiertes Gebiet und ein zweites dotiertes Gebiet enthalten, wobei das erste dotierte Gebiet und das zweite dotierte Gebiet einen pn-Übergang ausbilden können und/oder direkt aneinander grenzen können. Die erste Lastelektrode kann mit dem ersten dotierten Gebiet in Kontakt sein. Die zweite Lastelektrode kann mit dem zweiten dotierten Gebiet in Kontakt sein. Die Rahmenstruktur kann den Siliziumcarbid-Körper vertikaler Leistungs-Halbleitervorrichtungen effektiv gegen Verunreinigung und Feuchtigkeit schützen.
  • Gemäß einer Ausführungsform kann das die Rahmenstruktur bildende Material zumindest eines von Epoxidharz, Polyimid, Polytetrafluorethylen, Silikon sein. Prozesse und Werkzeuge für Packaging-Technologien auf Wafer-Ebene wie etwa eWLB können genutzt werden, um die Rahmenstruktur kostengünstig zu bilden.
  • Gemäß einer Ausführungsform kann die Rahmenstruktur die zweite Lastelektrode lateral umgeben. Die Rahmenstruktur kann eine einteilige formschlüssige Hülle ausbilden, die sich um sowohl den Siliziumcarbid-Körper als auch die zweite Lastelektrode wickelt. Die Rahmenstruktur kann auch den Rand zwischen dem Siliziumcarbid-Körper und der zweiten Lastelektrode gegen Feuchtigkeit und Verunreinigung effektiv schützen.
  • Gemäß einer Ausführungsform kann die Halbleitervorrichtung ferner einen Anschluss, einen Bonddraht/Metallclip, der den Anschluss und die erste Lastelektrode elektrisch verbindet, und einen Gussformkörper, der den Bonddraht/Metallclip einkapselt, enthalten. Die Materialien des Gussformkörpers und der Rahmenstruktur sind verschieden. Verfahren und Materialien aus dem Gebiet einer Packaging-Technologie auf Wafer-Ebene wie etwa eWLB können mit IC-Package-Technologien kombiniert werden, um die Gesamtzuverlässigkeit der Vorrichtung zu verbessern.
  • 1A - 1D veranschaulichen ein Verfahren, das ein Ausbilden einer Ausformungsstruktur in einer Vorrichtungsgebiete einer Vorrichtungsschicht lateral trennenden gitterförmigen Vertiefung einschließt.
  • 1A zeigt eine Wafer-Anordnung 900, die ein Siliziumcarbid-Substrat 700 und einen Hilfsträger 680 enthält. Andere Ausführungsformen können sich auf eine Wafer-Anordnung 900 beziehen, in der das Siliziumcarbid-Substrat 700 durch ein anderes Halbleitersubstrat ersetzt ist, welches auf einem anderen Halbleitermaterial mit breiter Bandlücke wie etwa Galliumnitrid (GaN), Aluminiumnitrid (AlN) oder Galliumoxid (Ga2O3) basieren kann.
  • Das Siliziumcarbid-Substrat 700 kann eine flache Platte mit einem Durchmesser sein, der dem Durchmesser einer Standard-Wafergröße, zum Beispiel 51 mm (2 Zoll), 76 mm (3 Zoll), 100 mm (4 Zoll), 125 mm oder 200 mm, entspricht. Ein Querschnitt des Siliziumcarbid-Substrats 700 kann elliptisch (insbesondere kreisförmig) oder polygonal (insbesondere hexagonal) sein. Das Siliziumcarbid-Substrat 700 kann auf einem Siliziumcarbid-Kristall basieren, der Silizium und Kohlenstoff als Hauptbestandteile enthält. Der Siliziumcarbid-Kristall kann ferner Materialien, zum Beispiel ungewollte Störstellen als Folge von Material- und Prozessmängeln und/oder beabsichtigte Zusatzstoffe, enthalten. Ungewollte Störstellen können Sauerstoff einschließen. Beabsichtigte Zusatzstoffe können Wasserstoff- und/oder Dotierstoffatome enthalten, z.B. Stickstoff (N), Phosphor (P), Beryllium (Be), Bor (B), Aluminium (Al) und/oder Gallium (Ga). Eine Oberflächennormale 704 auf einer Hauptoberfläche 701 an einer Vorderseite des Siliziumcarbid-Substrats 700 definiert eine vertikale Richtung. Zur Oberflächennormale 704 orthogonale Richtungen sind laterale Richtungen (worauf manchmal auch als „horizontale Richtungen“ verwiesen wird).
  • Eine Dicke des Siliziumcarbid-Substrats 700 zwischen der Hauptoberfläche 701 und einer rückseitigen Oberfläche 702 des Siliziumcarbid-Substrats 700 kann gleich einer Dicke eines standardmäßigen Siliziumcarbid-Wafers für den gleichen Durchmesser oder kleiner sein. Beispielsweise kann die Dicke kleiner als 180 µm, kleiner als 110 µm, kleiner als 90 µm oder höchstens 70 µm sein.
  • Das Siliziumcarbid-Substrat 700 kann eine Vorrichtungsschicht 750 und Hilfsschicht 760 umfassen. Die Vorrichtungsschicht 750 grenzt an die Hauptoberfläche 701. Die Hilfsschicht 760 ist zwischen der Vorrichtungsschicht 750 und der rückseitigen Oberfläche 702 ausgebildet.
  • Die Vorrichtungsschicht 750 enthält eine Vielzahl lateral getrennter Vorrichtungsgebiete 650. Mit anderen Worten sind die Vorrichtungsgebiete 650 z.B. durch eine Vertiefung, eine Struktur aus einem anderen Material oder einen anderen Bereich der Vorrichtungsschicht 750 lateral beabstandet.
  • Jedes Vorrichtungsgebiet 650 kann eine Vielzahl dotierter Gebiete enthalten. Beispielsweise kann jedes Vorrichtungsgebiet 650 zumindest ein erstes dotiertes Gebiet 120, z.B. ein Emittergebiet, und ein zweites dotiertes Gebiet 130, z.B. eine Driftstruktur, enthalten. Das erste dotierte Gebiet 120 und das zweite dotierte Gebiet 130 können einen pn-Übergang pn ausbilden. Das erste dotierte Gebiet 120 kann ein Anodengebiet einer Leistungs-Halbleiterdiode enthalten oder kann Bodygebiete eines IGFET, einer MCD oder eines IGBT enthalten. Eine Vertiefung 770 kann die Vorrichtungsgebiete 650 lateral voneinander trennen. In einem horizontalen Querschnitt ist die Vertiefung 770 gitterförmig. Die Vertiefung 770 erstreckt sich von der Hauptoberfläche 701 in die Vorrichtungsschicht 750 und kann die Hilfsschicht 760 erreichen oder sich in diese erstrecken.
  • Die Vertiefung 770 kann mit einem Gas, z.B. Umgebungsluft, vollständig gefüllt sein oder kann mit einem festen Opfermaterial gefüllt sein, das mit hoher Selektivität gegen das Material der Vorrichtungsgebiete 650 leicht entfernt werden kann. Beispielsweise kann die Vertiefung 770 mit einem anorganischen oder einem organischen Material teilweise oder vollständig gefüllt sein. Zum Beispiel kann zumindest eines der folgenden Materialien genutzt werden: Harz, Glas, Polyimid, amorphes Silizium, polykristallines Silizium, Siliziumoxid oder eine beliebige Kombination davon.
  • Ein Hilfsträger 680 ist an der Vorderseite des Siliziumcarbid-Substrats 700 vorgesehen. Der Hilfsträger 680 kann mit der Hauptoberfläche 701 in direktem Kontakt sein. Alternativ dazu kann zwischen dem Hilfsträger 680 und der Hauptoberfläche 701 eine vorderseitige Metallisierung, ein Zwischenschicht-Dielektrikum und/oder eine Passivierungsstruktur ausgebildet sein, wobei das Zwischenschicht-Dielektrikum zwischen Bereichen der vorderseitigen Metallisierung und Bereichen des Siliziumcarbid-Substrats 700 ausgebildet sein kann und wobei die Passivierungsstruktur Randbereiche der vorderseitigen Metallisierung und/oder des Zwischenschicht-Dielektrikums bedecken kann.
  • Der Hilfsträger 680 kann die Form einer Platte einheitlicher Dicke oder die Form eines Rings aufweisen, der sich entlang dem Umfang des Siliziumcarbid-Substrats 700 erstreckt. Alternativ dazu kann der Hilfsträger 680 eine Platte mit einer Vielzahl von Öffnungen oberhalb der Vorrichtungsgebiete 650 sein.
  • Beispielsweise kann der Hilfsträger 680 eine Metallplatte sein oder kann eine solche enthalten. Alternativ dazu kann der Hilfsträger 680 durch Druckumformung gebildet werden, wobei das gegen das Siliziumcarbid-Substrat 700 gepresste Ausgangsmaterial vorübergehend über die Glasübergangstemperatur des Ausgangsmaterials erhitzt wird. Der Hilfsträger 680 kann mit Öffnungen ausgebildet werden, die Abschnitte der vorderseitigen Metallisierung auf den Vorrichtungsgebieten 650 freilegen.
  • Der Hilfsträger 680 kann einen Hauptträger 682, z.B. eine Halbleiterplatte, eine Isolatorplatte oder eine Metallplatte, enthalten, die durch eine Haftmittelschicht 681 an der Vorderseite des Siliziumcarbid-Substrats 700 angebracht ist. Die Haftmittelschicht 681 bondet den Hauptträger 682 mittels Adhäsion auf das Siliziumcarbid-Substrat 700 oder auf die vorderseitige Metallisierung. Die Haftmittelschicht 681 kann aus einem temporär bindenden/lösenden Haftmittel gebildet sein. Beispielsweise kann flüssiger Klebstoff (d.h. ein flüssiges Haftmittel) auf die Vorderseite des Siliziumcarbid-Substrats 701 aufgebracht werden. Ein Vorbacken kann den Klebstoff trocknen und/oder härten und/oder das Lösungsmittel entfernen. Getrennt oder in Kombination kann das flüssige Haftmittel getrocknet und/oder gehärtet und/oder durch Beleuchten des Klebstoffs mit elektromagnetischer Strahlung (z.B. UV-Strahlung) in das Haftmittel transformiert werden. Ein Aushärten kann auch erzielt werden, indem man einen ausreichenden Zeitraum abwartet. Der Hauptträger 682 kann mit einer freigelegten oberen Oberfläche des Klebstoffs in Kontakt gebracht werden. Der Klebstoff kann dann gehärtet oder weiter gehärtet werden, um die Haftmittelschicht 681 wie oben beschrieben auszubilden.
  • Alternativ dazu kann die Haftmittelschicht 681 ein Klebeband sein oder ein solches enthalten, das den Hauptträger 682 und das Halbleitersubstrat 700 mittels Adhäsion bindet. Die Haftmittelschicht 681 bildet eine reversible Verbindung zwischen dem Hauptträger 682 und dem Siliziumcarbid-Substrat 700, so dass nach Trennung des Hilfsträgers 680 von den Siliziumcarbid-Substrat 700 der Hilfsträger 680 wiederverwendet werden kann.
  • Alternativ dazu können der Hilfsträger 680 und das Halbleitersubstrat 700 irreversibel aneinander gebondet werden, um eine Biegung des Siliziumcarbid-Substrats 700 zu reduzieren. Eine Entfernung eines irreversibel gebondeten Hilfsträger 680 kann einen Schleif- oder Polierprozess einschließen, der zumindest den Hilfsträger 680 teilweise oder vollständig aufbraucht. Irreversibles Bonden kann anodisches Bonden, z.B. zwischen Glas oder polykristallinem Silizium und Silizium, direktes Silizium-Bonden (Si-Si), Fusions-Bonden (Si-O-O-Si, SiN) sein. Ein irreversibel gebondeter Hilfsträger 680 kann eine Wafer-Biegung des Siliziumcarbid-Substrats 700 in den nachfolgenden Prozessen reduzieren.
  • Die Hilfsschicht 760 wird entfernt. Eine Entfernung der Hilfsschicht 760 kann wie oben beschrieben einen Schleif- und/oder einen Wafer-Spaltprozess einschließen.
  • 1B zeigt, dass eine Entfernung der Hilfsschicht 760 die gitterförmige Vertiefung 770 und die rückseitige Oberfläche 652 der Vorrichtungsgebiete 650 freilegen kann. Gegebenenfalls kann eine temporäre Füllung der Vertiefung 650 entfernt werden. Eine dünne Passivierungsschicht und/oder eine dünne Metallisierungsschicht können/kann abgeschieden werden, die Seitenwände 653 und eine rückseitige Oberfläche 652 der Vorrichtungsgebiete 650 mit annähernd einheitlicher Dicke bedecken kann. Eine Ausformungsstruktur 400 wird gebildet, die die Vertiefung 770 zumindest füllt.
  • 1C zeigt eine Ausformungsstruktur 400 in der Vertiefung 770. Die Ausformungsstruktur 400 kann direkt an die Seitenwände 653 der Vorrichtungsgebiete 650 grenzen. Gemäß anderen Ausführungsformen können/kann eine dünne Passivierungsschicht und/oder eine dünne Metallkeimschicht zwischen den Seitenwänden 653 der Vorrichtungsgebiete 650 und einem Bereich der Ausformungsstruktur 400 in der Vertiefung 770 ausgebildet werden. Die Ausformungsstruktur 400 kann aus einem Ausformungsmaterial gebildet sein, das aus Glas, Keramik oder einem polymerbasierten Material besteht oder solches enthält. Beispielsweise ist das Ausformungsmaterial eine Ausformungsverbindung, wie sie für Packaging-Technologien auf Wafer-Ebene wie eWLB (embedded wafer level BGA packaging) verwendet wird. Beispielsweise kann das Ausformungsmaterial ein Epoxidharz und/oder ein anderes polymer-basiertes Material enthalten.
  • Die Ausformungsstruktur 400 kann ausschließlich in der Vertiefung 770 ausgebildet werden oder kann einen Schichtbereich umfassen, der die rückseitige Oberfläche 652 der Vorrichtungsgebiete 650 bedeckt. Im letztgenannten Fall kann der Schichtbereich der Ausformungsstruktur 400 entfernt werden, um die rückseitige Oberfläche 652 der Vorrichtungsgebiete 650 freizulegen. Eine oder mehrere Implantationen bilden eine oder mehrere dotierte Schichten in den Vorrichtungsgebieten 650 entlang oder nahe der rückseitigen Oberfläche 652. Rückseitige (nicht veranschaulichte) Metallstrukturen können auf der rückseitigen Oberfläche 652 der Vorrichtungsgebiete 650 ausgebildet werden.
  • Der Hilfsträger 680 kann z.B. durch Lösen reversibler Bindungen in der Haftmittelschicht 681 oder durch Abstreifen, z.B. mittels Schleifen, eines irreversibel gebondeten Hilfsträgers 680 entfernt werden.
  • Vor oder nach Entfernen des Hilfsträgers 680 können die Vorrichtungsgebiete 650 auf einem Trennband 960 angebracht werden. Ein Trennprozess kann durch die Ausformungsstruktur 400 schneiden. Der Trennprozess kann beispielsweise ein Zerteilen (z.B. mechanisches Zerteilen oder Laser-Zerteilen), Schleifen und/oder einen anderen mechanischen abrasiven Prozess umfassen.
  • 1D zeigt die auf dem Trennband 960 nebeneinander angeordneten getrennten Halbleiterdies 950. Jedes Halbleiterdie 950 enthält ein Vorrichtungsgebiet 650 mit einer Rahmenstruktur 480, die von verbleibenden Teilen der Ausformungsstruktur 400 gebildet wird. Jede Rahmenstruktur 480 umgibt lateral formschlüssig Vorrichtungsgebiete 650 entlang der vollständigen vertikalen Ausdehnung.
  • 2A - 2B veranschaulichen einen Prozess, wobei die Vertiefung 770 nach Entfernung der Hilfsschicht 760 von der Vorrichtungsschicht 750 ausgebildet wird.
  • Die Vorrichtungsschicht 750 zwischen der Hauptoberfläche 701 und der Hilfsschicht 760 enthält eine Vielzahl von Vorrichtungsgebieten 650 und ein gitterförmiges Schnittfugengebiet 660, das die Vorrichtungsgebiete 650 lateral voneinander trennt. Der Hilfsträger 680 kann ein beliebiger der unter Bezugnahme auf 1A beschriebenen sein.
  • Ein Schleifprozess oder ein beliebiges der oben beschriebenen Wafer-Spaltverfahren kann die Hilfsschicht 760 entfernen. Die gitterförmige Vertiefung 770 wird dann im Schnittfugengebiet 660 ausgebildet.
  • Ein Umverteilungsprozess zum Umverteilen zumindest einiger der Vorrichtungsgebiete 650 kann zwischen einem Freilegen der gitterförmigen Vertiefung 770, wie in 1B, 2B veranschaulicht, und einem Ausbilden der Ausformungsstruktur 400 von 1C eingefügt werden, wobei der Hilfsträger 680 von 1C nicht notwendigerweise der gleiche wie in 1B oder 2B ist und wobei der Trennprozess Gruppen von Vorrichtungsgebieten voneinander trennen kann.
  • 3A - 3D zeigen einen Umverteilungsprozess, der zwischen 1B und 1C eingefügt werden kann.
  • 3A zeigt eine Wafer-Anordnung 900 mit einem Hilfsträger 680, der mit einer Vielzahl von Vorrichtungsgebieten 650 strukturell verbunden ist, wobei eine gitterförmige Vertiefung 770 die Vorrichtungsgebiete 650 lateral trennt. Ein Umverteilungsträger 550 kann mit der rückseitigen Oberfläche 652 der Vorrichtungsgebiete 650 verbunden werden. Der Hilfsträger 680 kann dann entfernt werden.
  • 3B zeigt die auf einer Oberfläche des Umverteilungsträgers 550 fixierten Vorrichtungsgebiete 650. Der Umverteilungsträger 550 kann einen Hauptteil 552 und eine Haftmittelschicht 551 umfassen, die den Hauptteil 552 und die Vorrichtungsgebiete 650 mittels Adhäsion bondet. Der Hauptteil 552 kann mechanisch starr sein.
  • Der Hauptträger 552 und die Haftmittelschicht 551 des Umverteilungsträgers 550 können beliebige der Konfigurationen aufweisen, wie sie oben für den Hauptträger 682 und die Haftmittelschicht 681 des Hilfsträgers 680 beschrieben wurden. Ein Aufnahme- und Platzierungsprozess kann ausgewählte der Vorrichtungsgebiete 650 vom Umverteilungsträger 550 lokal lösen. Beispielsweise kann eine lokale Wärmebehandlung oder eine lokale Behandlung mit Strahlung geeigneter Wellenlänge die Bindungen in der Haftmittelschicht 551 lokal deaktivieren, und die betreffenden Vorrichtungsgebiete 650 können vom Umverteilungsträger 550 aufgenommen werden. Zusätzliche Vorrichtungsgebiete 655 können in die durch die entnommenen Vorrichtungsgebiete 650 zurückgebliebenen Räume platziert werden.
  • 3C zeigt die Wafer-Anordnung 900 nach einer Umverteilung. Jedes zweite Vorrichtungsgebiet 650 von 3B kann durch ein zusätzliches Vorrichtungsgebiet 655 ersetzt sein. Ein Hilfsträger 680, wie er unter Bezugnahme auf die vorherigen Figuren beschrieben wurde, kann an der Vorderseite der Vorrichtungsgebiete 650 und zusätzlichen Vorrichtungsgebiete 655 vorgesehen werden. Der Umverteilungsträger 550 kann entfernt werden. Eine Ausformungsstruktur 400 kann wie unter Bezugnahme auf 1C beschrieben gebildet werden.
  • 3D zeigt eine Wafer-Anordnung 900 mit Vorrichtungsgebieten 650, die von einem ersten Halbleitersubstrat, z.B. dem Siliziumcarbid-Substrat 700 der 1A, 2A erhalten wurden, und von einem weiteren Halbleitersubstrat erhaltenen zusätzlichen Vorrichtungsgebieten 655, die auf einer Oberfläche des Hilfsträgers 680 nebeneinander platziert sind, der an die Vorderseite der Vorrichtungsgebiete 650 und zusätzlichen Vorrichtungsgebiete 655 angebracht ist. Die Ausformungsstruktur 400 umfasst einen Vertiefungsbereich 460 und einen Schichtbereich 470. Der Vertiefungsbereich 460 füllt Räume zwischen den Vorrichtungsgebieten 650 und zusätzlichen Vorrichtungsgebieten 655. Der durchgehende Schichtbereich 470 ist auf der rückseitigen Oberfläche 652 der Vorrichtungsgebiete 650 und zusätzlichen Vorrichtungsgebiete 655 ausgebildet.
  • Das Verfahren ermöglicht eine Ausbildung von Verbindungen zwischen benachbarten Vorrichtungsgebieten 650, 655 auf Wafer-Ebene und ermöglicht ferner die Herstellung von Hybrid-Vorrichtungen, die Vorrichtungsgebiete von zumindest zwei verschiedenen Halbleitersubstraten enthalten.
  • 4A - 4D veranschaulichen die Ausbildung von Hybrid-Vorrichtungen auf der Basis der Wafer-Anordnung 900 von 3D. Der Hilfsträger 680 von 3D kann nach Ausbilden der Ausformungsstruktur 400 entfernt werden.
  • 4A zeigt eine Wafer-Anordnung 900 mit einer Ausformungsstruktur 400, die die Vorrichtungsgebiete 650 und zusätzlichen Vorrichtungsgebiete 655 lateral einbettet. Die Ausformungsstruktur 400 enthält einen Schichtbereich 470, der ausreichend dick ist, um die Wafer-Anordnung 900 für die nachfolgenden Prozesse mechanisch zu stabilisieren.
  • An der Vorderseite der Wafer-Anordnung 900 kann eine Isolierschicht abgeschieden werden. Ein Lithografie-Prozess, der in einer Lithografie-Einrichtung durchgeführt wird, die für die Belichtung von Halbleiter-Wafern ausgestattet ist, kann die Isolierschicht strukturieren, wobei verbleibende Bereiche der Isolierschicht ein Zwischenschicht-Dielektrikum 605 bilden können.
  • 4B zeigt das auf einer Prozessoberfläche 401 an einer Vorderseite der Wafer-Anordnung 900 ausgebildete Zwischenschicht-Dielektrikum 605. Die Prozessoberfläche 401 enthält von der Ausformungsstruktur 400 gebildete erste Abschnitte und von der vorderseitigen Oberfläche 651 der Vorrichtungsgebiete 650 und zusätzlichen Vorrichtungsgebiete 655 gebildete zweite Abschnitte. Öffnungen im Zwischenschicht-Dielektrikum 605 können leitfähige Strukturen, zum Beispiel hochdotierte Gebiete in den Vorrichtungsgebieten 650 und zusätzlichen Vorrichtungsgebieten 655, freilegen.
  • Das Zwischenschicht-Dielektrikum 605 kann sich über erste Vertiefungsbereiche 461 der Ausformungsstruktur 400 erstrecken. Das Zwischenschicht-Dielektrikum 605 kann sich über zweite Ausformungsbereiche 462 erstrecken oder kann über den zweiten Ausformungsbereichen 462 fehlen. Ein oder mehr leitfähige Materialien können abgeschieden werden, wobei das (die) leitfähige(n) Material(ien) die Öffnungen im Zwischenschicht-Dielektrikum 605 füllen können. Ein weiterer Lithografie-Prozess kann das (die) abgeschiedene(n) leitfähige(n) Material(ien) strukturieren, um zumindest einen Bereich einer vorderseitigen Metallisierung 610 ausbilden.
  • Gemäß 4C kann die vorderseitige Metallisierung 610 mehrere lateral getrennte Abschnitte für verschiedene elektrische Signale und/oder verschiedene elektrische Potentiale enthalten. Jeder Abschnitt der vorderseitigen Metallisierung 610 kann mit zumindest einer leitfähigen Struktur in einem der Vorrichtungsgebiete 650 und zusätzlichen Vorrichtungsgebiete 655 elektrisch verbunden sein. Zumindest ein Abschnitt der vorderseitigen Metallisierung 610 kann eine leitfähige Leitung bilden, die mit einer leitfähigen Struktur in einem Vorrichtungsgebiet 650 und mit einer leitfähigen Struktur in einem zusätzlichen Vorrichtungsgebiet 655 elektrisch verbunden ist, wobei die leitfähige Leitung den ersten Ausformungsbereich 461 überspannt. Den zweiten Ausformungsbereich 462 überspannen keine leitfähigen Leitungen.
  • Auf der vorderseitigen Metallisierung 610 kann eine weitere Passivierungsschicht abgeschieden und strukturiert werden, und eine weitere Verdrahtungsebene der vorderseitigen Metallisierung 610 kann ausgebildet werden. Alternativ dazu oder zusätzlich kann die vorderseitige Metallisierung mit Lötmetallstruturen, zum Beispiel Lötmetallkugeln, und/oder mit einer Leistungs-Metallisierungsstruktur ausgebildet werden.
  • Ein Trennprozess, wie er oben unter Bezugnahme auf 1D beschrieben wurde, kann Gruppen von zwei, drei oder mehr verschiedenen Vorrichtungsgebieten 650 und zusätzlichen Vorrichtungsgebieten 655 voneinander trennen. Der Trennprozess schneidet nur durch die zweiten Ausformungsbereiche 462, so dass der Trennprozess nur im Ausformungsmaterial wirksam ist.
  • 4D zeigt getrennte Halbleiterdies 950, wobei jedes Halbleiterdie 950 ein Vorrichtungsgebiet 650 und ein zusätzliches Vorrichtungsgebiet 655 enthält. Jedes Halbleiterdie 950 kann ein Hybrid-Chip sein, der Komponenten verschiedener Halbleitermaterialien und/oder verschiedener elektrischer Funktionalität enthält, zum Beispiel einen FET und eine Diode, die mit den Lastanschlüssen des FET parallel elektrisch verbunden ist.
  • Die nachfolgenden Figuren beziehen sich auf die Ausbildung rückseitiger Metallstrukturen auf der rückseitigen Oberfläche 652 der Vorrichtungsgebiete 650 der 1A bis 4D. Eine Dicke der rückseitigen Metallstruktur kann von den Lastbedingungen abhängen, für die die Halbleitervorrichtung ausgelegt ist, insbesondere von der in der Halbleitervorrichtung während eines Betriebs dissipierten maximalen elektrischen Leistung.
  • 5A - 5D nutzen eine Vorform 410, die lateral getrennte Schablonenbereiche 415 enthält, wobei die horizontalen Abmessungen der Schablonenbereiche 415 an die horizontalen Abmessungen der Vorrichtungsgebiete 650 angepasst sind und wobei ein Abstand von Mitte zu Mitte zwischen den Schablonenbereichen 415 gleich dem Abstand von Mitte zu Mitte zwischen den Vorrichtungsgebieten 650 ist. Die Vorform 410 kann in einen zusätzlichen Prozess vor der Ausformung aufgebracht werden, oder die Vorform 410 kann Teil der Gussform sein, die zum Ausbilden der Ausformungsstruktur 400 genutzt wird. Die Vorform 410 kann einen Rahmenbereich 419 enthalten, der die Schablonenbereiche 415 umgibt. Der Rahmenbereich 419 kann einen geschlossenen Rahmen, z.B. einen Ring entlang dem Umfang des Hilfsträgers 680, bilden. In den Raum zwischen den Schablonenbereichen 415 und innerhalb des Rahmenbereichs 419 ein Ausformungsmaterial, z.B. eine Ausformungsverbindung, gefüllt.
  • 5A zeigt die in der Vertiefung 770 der 1B, 2B und im Raum zwischen den Schablonenbereichen 415 und der Rahmenstruktur 419 der Vorform 410 ausgebildete Ausformungsstruktur 400. Die Vorform 410 kann aus dem gleichen Material oder aus einem ähnlichen Material wie der Teil der Gussform sein, die die Ausformungsverbindung in die Vertiefung 770 presst. Nach einer Verfestigung der Ausformungsverbindung kann die Vorform 410 zusammen mit der Gussform beispielsweise entfernt werden.
  • 5B zeigt von den Schablonenbereichen 415 von 5A zurückgebliebenen Räume 416. Die Ausformungsstruktur 400 bildet ein Gitter, wobei das Gitter die Vertiefung 770 der 1B, 2B füllt und von der rückseitigen Oberfläche 652 der Vorrichtungsgebiete 650 vorsteht. Öffnungen in der Ausformungsstruktur 400 bilden Räume 416, die zumindest Bereiche der rückseitigen Oberfläche 652 der Vorrichtungsgebiete 650 freilegen.
  • Zumindest ein Bereich der rückseitigen Metallstrukturen 320 wird in jedem der Räume 416 von 5B ausgebildet. Beispielsweise kann eine Metallpaste mit einem Abstreifer (Deutsch: „Rakel“) aufgetragen bzw. beschichtet werden, wobei der Abstreifer überschüssige Metallpaste entfernt. Ein Back- und/oder Sinterprozess kann die Metallpaste trocknen, um eine feste und kompakte rückseitige Metallstruktur 320 auszubilden. Der Back- und/oder Sinterprozess kann mit einem Verfahrensschritt oder mehreren Verfahrensschritten verbunden sein. Beispielsweise kann das Auftragen mit dem Abstreifer mehrere Male wiederholt werden, wobei nach zumindest einem oder jedem der Beschichtungsschritte die Metallpaste getrocknet und/oder gehärtet wird. Mehrmaliges Wiederholen des Beschichtungsschritts kann ein Auffüllen der Räume 416 nahezu ohne Hohlräume in den rückseitigen Metallstrukturen 320 ermöglichen. Alternativ dazu oder zusätzlich kann ein Ausbilden der rückseitigen Metallstrukturen 320 ein Schablonendruckprozess, eine elektrochemische Abscheidung oder eine stromlose Abscheidung eines Metalls einschließen.
  • 5C zeigt die rückseitigen Metallstrukturen 320, die auf der rückseitigen Oberfläche 652 des Vorrichtungsgebiets 650 in den Öffnungen der Ausformungsstruktur 400 ausgebildet sind. Die Vorrichtungsgebiete 650 werden wie unter Bezugnahme auf 1D beschrieben getrennt.
  • 5D zeigt, dass der Trennprozess Rahmenstrukturen 480 ergibt, die das komplette Halbleiterdie 950 lateral einbetten, das das Vorrichtungsgebiet 650 und eine vergleichsweise dicke rückseitige Metallstruktur 320 umfasst.
  • In 6A - 7D umfasst eine Ausbildung der rückseitigen Metallstruktur 320 von 5C eine elektrochemische Abscheidung eines Metalls, z.B. Kupfer.
  • Eine Metallkeimschicht 321 wird vor Ausbilden der Ausformungsstruktur auf den Vorrichtungsgebieten 650 der 1B und 2B gebildet. Die Keimschicht 321 kann eine Dicke von zumindest 30 nm und höchstens 500 nm aufweisen.
  • 6A zeigt die Metallkeimschicht 321, die mit einer annähernd einheitlichen Dicke die rückseitige Oberfläche 652 und die Seitenwände 653 der Vorrichtungsgebiete 650 bedeckt. Die Metallkeimschicht 321 kann zumindest eines der folgenden Materialien enthalten oder daraus bestehen: Ti, W, N, Cu. Die Metallkeimschicht 321 kann einen Schichtstapel aufweisen. Jede Schicht des Schichtstapels kann zumindest eines der oben erwähnten Materialien enthalten oder daraus bestehen. Beispielsweise kann die Metallkeimschicht 321 eine Kupferschicht und zumindest eine einer TiW-Schicht, einer TiN-Schicht und einer TiWN-Schicht umfassen, wobei die Schicht mit Ti als Haftvermittler für die Kupferschicht dient.
  • 6B zeigt eine auf die rückseitige Oberfläche 652 der Vorrichtungsgebiete 650 aufgebrachte Vorform 410, und 6C zeigt die gitterförmige Ausformungsstruktur 400 nach Entfernung der Vorform 410 und nach Entfernung des Hilfsträgers 680.
  • Die gitterförmige Ausformungsstruktur 400 stabilisiert die Wafer-Anordnung 900. Eine Entfernung des Hilfsträgers 680 macht die Metallkeimschicht 321 von der Vorderseite aus zugänglich. Ein ECD-(elektrochemischer Abscheidungs-)Prozess scheidet einen Hauptmetallbereich 322 der rückseitigen Metallstruktur 320 in den durch die Schablonenbereiche 415 in der Ausformungsstruktur 400 zurückgebliebenen Räumen 416 ab. Der Hauptmetallbereich 322 kann eine Kupferschicht mit einer Dicke von zumindest 5 µm und höchstens 150 µm, typischerweise im Bereich von 10 µm bis 75 µm, enthalten.
  • 6E zeigt die Halbleiterdies 950 nach einer Trennung der Vorrichtungsgebiete 650. Jede Rahmenstruktur 480 bettet sowohl das Vorrichtungsgebiet 650 als auch die rückseitige Metallstruktur 320 eines Halbleiterdie 950 lateral vollständig ein.
  • In 7A - 7D wird eine Vorform 410 so ausgebildet, dass die Ausformungsstruktur 400 einen Zugangsbereich 321a der Metallkeimschicht 321 freigelegt ist.
  • In 7A überlappt der Rahmenbereich 419 der Ausformungsstruktur 400 mit einem ganz außen gelegenen Bereich der Metallkeimschicht 321.
  • Gemäß 7B bedeckt die Ausformungsstruktur 400 den Bereich der Metallkeimschicht 321, der auf dem Hilfsträger 680 ausgebildet ist, nicht vollständig und legt zusätzlich zu Bereichen der rückseitigen Oberfläche 652 der Vorrichtungsgebiete 650 einen Zugangsbereich 321a der Metallkeimschicht 321 in einem peripheren Bereich des Hilfsträgers 680 frei. Ein ECD-Prozess kontaktiert elektrisch den Zugangsbereich 321a der Metallkeimschicht 321, um eine galvanische Abscheidung eines Metalls in den Räumen 416 zu steuern.
  • 7C zeigt die Hauptmetallbereiche 322 der rückseitigen Metallstrukturen 320, die mittels ECD gebildet wurden, wobei während der ECD der Hilfsträger 680 mit den Vorrichtungsgebieten 650 verbunden ist und die Wafer-Anordnung 900 während des elektrochemischen Abscheidungsprozesses mechanisch stabilisiert.
  • 7D entspricht 6E, wobei horizontale Bereiche der Metallkeimschicht 321 vor dem Trennprozess entfernt werden können, so dass der Trennprozess nicht durch Bereiche der Metallkeimschicht 321 schneidet.
  • 8A - 8D und 9A - 9D beziehen sich auf eine ohne Vorform ausgebildete Ausformungsstruktur 400. Das Ausformungsmaterial, z.B. eine Ausformungsverbindung, wird direkt in die Vertiefung 770 und auf die rückseitige Oberfläche 652 des Vorrichtungsgebiets 650 der 1B, 2B aufgebracht.
  • 8A zeigt, dass nach einer Verfestigung die Ausformungsstruktur 400 einen Vertiefungsbereich 460 und einen Schichtbereich 470 umfasst. Der Vertiefungsbereich 460 füllt die Vertiefung 770 der 1B und 2B, und der Schichtbereich 470 ist außerhalb der Vertiefung 770 der 1B und 2B auf der rückseitigen Oberfläche 652 der Vorrichtungsbereiche 650 ausgebildet. Der Schichtbereich 470 kann entfernt werden. Beispielsweise kann ein Schleifen und/oder chemisch-mechanisches Polieren einschließende Prozess den Schichtbereich 470 entfernen.
  • Wie in 8B veranschaulicht ist, bilden nach Entfernung des Schichtbereichs der Vertiefungsbereich 460 und die rückseitige Oberfläche 652 der Vorrichtungsgebiete 650 eine flache Ebene. Ein oder mehr Metalle können abgeschieden und mittels eines Fotolithoggrafie-Prozesses strukturiert werden.
  • 8C zeigt die resultierenden rückseitigen Metallstrukturen 320, die mittels Strukturieren des (der) abgeschiedenen Metalls (Metalle) auf der rückseitigen Oberfläche 652 der Vorrichtungsgebiete 650 ausgebildet wurden.
  • Wie in 8D veranschaulicht ist, betten nach einer Trennung die Rahmenstrukturen 480 die halbleitenden Bereiche, d.h. die Vorrichtungsgebiete 650 von 8C, lateral ein und lassen laterale freigelegte Seitenwände der rückseitigen Metallstrukturen 320 zurück.
  • 9A zeigt eine nach Entfernen des Schichtbereichs 470 der Ausformungsstruktur 400 von 8A abgeschiedene Metallkeimschicht 321. Nicht-leitfähiges Material, zum Beispiel ein Resist, kann abgeschieden und mittels eines Lithografie-Prozesses strukturiert werden, um eine Plattierungsmaske 450 auszubilden.
  • 9B zeigt die aus dem strukturierten Resist gebildete Plattierungsmaske 450. Die Plattierungsmaske 450 bedeckt einen Abschnitt der Metallkeimschicht 321, der direkt auf der Ausformungsstruktur 400 abgeschieden ist, und legt Abschnitte der Metallkeimschicht 321 frei, die direkt auf der rückseitigen Oberfläche 652 der Vorrichtungsgebiete 650 abgeschieden sind. Mittels elektrochemischer Abscheidung wird ein Metall selektiv auf den Abschnitten der Metallkeimschicht 321 auf der rückseitigen Oberfläche 652 der Vorrichtungsgebiete 650 abgeschieden.
  • 9C zeigt Hauptmetallbereiche 322, die mittels Struktur-Plattieren eines Metalls auf den Abschnitten der Metallkeimschicht 321 gebildet wurden, die auf der rückseitigen Oberfläche 652 des Vorrichtungsgebiets 650 abgeschieden wurden.
  • Die Halbleiterdies 950 der 9D unterscheiden sich von den Halbleiterdies 950 von 8D in einer größeren Dicke der rückseitigen Metallstrukturen 320, wobei eine dickere rückseitige Metallstruktur 320 eine größere Wärmemenge vorübergehend speichern kann und eine thermische Spannung in den Vorrichtungsgebieten 650 reduzieren kann.
  • 10A - 10G veranschaulichen ein Verfahren zum selektiven Aufbringen einer Ausformungsstruktur 400 auf die rückseitige Oberfläche 662 eines Schnittfugengebiets 660 eines Siliziumcarbid-Substrats 700.
  • 10A zeigt eine Wafer-Anordnung 900 mit einem Siliziumcarbid-Substrat 700, einem an der Vorderseite des Siliziumcarbid-Substrats 700 vorgesehenen Hilfsträger 680 und einer Hilfsstruktur 420, die an der Rückseite des Siliziumcarbid-Substrats 700 vorgesehen ist. Eine Metallkeimschicht 321 kann zwischen dem Siliziumcarbid-Substrat 700 und der Hilfsstruktur 420 ausgebildet werden.
  • Das Siliziumcarbid-Substrat 700 enthält eine Vielzahl von Vorrichtungsgebieten 650 und ein gitterförmiges Schnittfugengebiet 660, das die Vorrichtungsgebiete 650 lateral voneinander trennt. Im Hinblick auf weitere Details des Hilfsträgers 680 und des Siliziumcarbid-Substrats 700 wird auf die vorhergehende Beschreibung verwiesen.
  • Die Hilfsstruktur 420 enthält eine Vielzahl lateral getrennter Schablonenabschnitte 425, die auf der rückseitigen Oberfläche des Vorrichtungsgebiets 650 ausgebildet sind. Jeder Schablonenabschnitt 425 ist einem Vorrichtungsgebiet 650 zugeordnet. Ein Abstand von Mitte zu Mitte zwischen benachbarten Vorrichtungsgebieten 650 kann gleich einem Abstand von Mitte zu Mitte zwischen benachbarten Schablonenabschnitten 425 sein. Ein Schichtabschnitt 428 der Hilfsstruktur 420 kann die Schablonenabschnitte 425 mechanisch verbinden.
  • Die Hilfsstruktur 420 von 10A kann vorgefertigt und dann mit den Siliziumcarbid-Substrat 700, z.B. durch Bonden, Sintern und/oder Diffusionslöten, strukturell verbunden werden. Alternativ dazu kann die Hilfsstruktur 420 schrittweise direkt auf der Metallkeimschicht 321 ausgebildet werden. Die Schablonenabschnitte 425 sind auf Abschnitten der Metallkeimschicht 321, die auf der rückseitigen Oberfläche 652 der Vorrichtungsgebiete 650 ausgebildet sind, ausgebildet und fehlen auf einem Abschnitt der Metallkeimschicht 321, der auf der rückseitigen Oberfläche 662 des Schnittfugengebiets 660 ausgebildet ist. Der Schichtabschnitt 428 kann zum Beispiel über Schleifen und/oder Nassätzen entfernt werden.
  • Die Hilfsstruktur 420 von 10B enthält lateral getrennte Schablonenabschnitte 425, die auf Abschnitten der Metallkeimschicht 321 auf der rückseitigen Oberfläche 652 der Vorrichtungsgebiete 650 ausgebildet sind. Ein gitterförmiger Raum 421, der die Schablonenabschnitte 425 lateral trennt, legt einem Abschnitt der Metallkeimschicht 321 frei, der auf der rückseitigen Oberfläche 662 des Schnittfugengebiets 660 ausgebildet ist.
  • Alternativ dazu kann die Hilfsstruktur 420 von 10B vorgefertigt werden, indem eine Vielzahl lateral getrennter Vertiefungen in einer oberen Oberfläche einer Hilfsbasis gefüllt wird, um die Schablonenabschnitte 425 in den Vertiefungen auszubilden, die Schablonenabschnitte 425 mit dem Siliziumcarbid-Substrat 700 mechanisch verbunden werden und die Hilfsbasis dann entfernt wird.
  • Die Hilfsstruktur 420 kann vorgefertigt und perforiert sein, d.h. die Hilfsstruktur 420 kann zumindest ein Loch und/oder zumindest eine Aussparung enthalten. In diesem Fall können die Schablonenabschnitte 425 verbunden werden (in 10B nicht dargestellt). Dies kann beispielsweise eine mechanische Abstützung des perforierten Trägers durch die Verbindungen ermöglichen.
  • Ein Ausformungsprozess bringt ein Ausformungsmaterial auf, z.B. eine Ausformungsverbindung, die zumindest den Raum 421 füllt.
  • 10C zeigt eine Ausformungsstruktur 400, die aus dem Ausformungsmaterial gebildet wurde. Die Ausformungsstruktur 400 umfasst einen den Raum 421 von 10B füllenden Vertiefungsbereich 460. Ferner kann die Ausformungsstruktur 400 einen Schichtbereich 470 umfassen, der außerhalb des Raums 421 von 10B ausgebildet ist. Der Schichtbereich 470 kann beispielsweise mittels Schleifen entfernt werden.
  • Gemäß 10D legt das Schleifen die Schablonenbereiche 425 der Hilfsstruktur 420 frei und trennt sie. Die Schablonenbereiche 425 können in Bezug auf die Ausformungsstruktur 400 selektiv entfernt werden.
  • 10E zeigt die nach Entfernung der Schablonenbereiche 425 der Hilfsstruktur 420 zurückgebliebenen Räume 426. Hauptmetallbereiche 322 einer rückseitigen Metallstruktur 320 können in den Räumen 426 zum Beispiel unter Verwendung einer Metallpaste oder mittels elektrochemischer Abscheidung eines Metalls gebildet werden.
  • Alternativ zu dem unter Bezugnahme auf 10A - 10E beschriebenen Prozess kann die Ausformungsstruktur 400 von 10E gebildet werden, indem eine Vorform 410, wie unter Bezugnahme auf 5A - 7D beschrieben, verwendet wird.
  • 10F zeigt die in den Räumen 426 von 10E ausgebildeten Hauptmetallbereiche 322.
  • Ein Trennprozess hat Halbleiterdies 950 mit Rahmenstrukturen 480 zur Folge, die von Teilen (z.B. verbleibenden Teilen oder Resten) der Ausformungsstruktur 400 von 10F gebildet werden. Jede Rahmenstruktur 480 bettet den Hauptmetallbereich 322 der rückseitigen Metallstrukturen 320 lateral ein.
  • Gemäß einer anderen (nicht veranschaulichten) Ausführungsform kann eine Ausbildung der Metallkeimschicht 321 weggelassen werden, so dass die Hilfsstruktur 420 direkt auf der rückseitigen Oberfläche 652 der Vorrichtungsgebiete 650 ausgebildet wird. Die rückseitigen Metallstrukturen 320 können beispielsweise aus einer Metallpaste und/oder einem Schablonendruck gebildet werden. Außerdem oder als eine Alternative dazu können die rückseitigen Metallstrukturen 320 und/oder zumindest eine Schicht der rückseitigen Metallstrukturen 320 mittels einer Sputter-Abscheidung und/oder Gasphasenabscheidung gebildet werden.
  • 11A-11C und 12 zeigen beispielhafte Ausführungsformen eines Halbleiterdie 950 und einer Halbleitervorrichtung 970, die mit einem Verfahren wie in Verbindung mit den Ausführungsformen der 1A - 1D, 2A - 2D, 3A - 3D, 4A - 4D, 5A - 5D, 6A - 6E, 7A - 7D, 8A - 8CD und 9A - 9D hergestellt wurden. Umgekehrt zeigen 1A - 1D, 2A - 2D, 3A - 3D, 4A - 4D, 5A - 5D, 6A - 6E, 7A - 7D, 8A - 8CD und 9A - 9D beispielhafte Ausführungsformen eines Verfahrens zum Herstellen einer Halbleitervorrichtung 970, wobei eine Halbleitervorrichtung 970 eine Halbleitervorrichtung wie hierin beschrieben sein kann, insbesondere in Verbindung mit den Ausführungsformen der 11A - 11C und 12. 11D zeigt eine beispielhafte Ausführungsform eines Halbleiterdie 950, die mit einem Verfahren wie in Verbindung mit der Ausführungsform der 10A - 10G beschrieben hergestellt werden kann. Umgekehrt zeigen 10A - 10G eine beispielhafte Ausführungsform eines Verfahrens zum Herstellen einer Halbleitervorrichtung mit einem Halbleiterdie 950 wie hierin in Verbindung mit der Ausführungsform von 11D beschrieben.
  • Jedes der Halbleiterdies 950 der 11A - 11B kann das Halbleiterdie einer Leistungs-Halbleitervorrichtung sein, die als Schalter oder Gleichrichter in einer Leistungselektronik verwendet wird. Beispielsweise kann die Leistungs-Halbleitervorrichtung eine Halbleiterdiode sein. Gemäß einer Ausführungsform kann das Halbleiterdie 950 eine Vielzahl von im Wesentlichen identischen Transistorzellen enthalten, die elektrisch parallel angeordnet sind. Zum Beispiel kann das Halbleiterdie 950 dasjenige eines HEMT (Transistor mit hoher Elektronenbeweglichkeit), eines IGFET (Feldeffekttransistor mit isoliertem Gate), zum Beispiel eines MOSFET, eines JFET, einer Schottky-Diode mit Merged-Pin-Struktur (MPS-Diode), eines IGBT oder einer MCD oder Kombinationen von ihnen sein.
  • Das Halbleiterdie 950 kann einen Siliziumcarbid-Körper 100, der auf 4H-SiC (Siliziumcarbid des 4H-Polytyps) basiert, mit einer ersten Oberfläche 101 an einer Vorderseite und einer zweiten Oberfläche 102 an einer Rückseite umfassen. Eine Vielzahl dotierter Gebiete kann im Siliziumcarbid-Körper 100 ausgebildet sein. Beispielsweise kann der Siliziumcarbid-Körper 100 ein erstes dotiertes Gebiet 120 und ein zweites dotiertes Gebiet 130 enthalten. Das erste dotierte Gebiet 120 kann ein Emittergebiet sein, wobei das Emittergebiet das Anodengebiet einer Leistungs-Halbleiterdiode enthalten kann oder das (die) Bodygebiet(e) von Transistorzellen, z.B. Feldeffekttransistorzellen, enthalten kann. Das erste dotierte Gebiet 120 und das zweite dotierte Gebiet 130 können einen pn-Übergang ausbilden. Das zweite dotierte Gebiet 130 kann einen entlang der zweiten Oberfläche 102 ausgebildeten hochdotierten Kontaktbereich 139 und eine schwach dotierte Driftzone 131 zwischen dem ersten dotierten Gebiet 120 und dem Kontaktbereich 139 umfassen. Eine erste Dicke t1 des Siliziumcarbid-Körpers 100 kann kleiner als 200 µm, zum Beispiel höchstens 130 µm oder höchstens 120 µm, sein.
  • Auf der ersten Oberfläche 101 an der Vorderseite des Siliziumcarbid-Körpers 100 kann ein Zwischenschicht-Dielektrikum 605 Bereiche einer vorderseitigen Metallisierung 610 vom Siliziumcarbid-Körper 100 trennen. Zumindest ein Bereich der vorderseitigen Metallisierung 610 kann mit dem ersten dotierten Gebiet 120, z.B. einem Emittergebiet, in Kontakt sein. Die vorderseitige Metallisierung 610 kann ein Gatepad 330 und eine erste Lastelektrode 310 umfassen, die ein Sourcepad einschließen kann. Eine Passivierungsstruktur 615 kann eine Schicht enthalten, die vertikale Ränder der vorderseitigen Metallisierung 610 bedeckt. Die Passivierungsstruktur 615 kann ein organisches Material (z.B. Polyimid, BCB, Polysilazan, SiCOH) und/oder ein anorganisches Material (z.B. Siliziumnitrid, Glas, SOS, SOG, diamantartigen Kohlenstoff, Saphir, Aluminiumoxid) enthalten.
  • An der Rückseite können eine zweite Lastelektrode 360 und der Kontaktbereich 139 einen ohmschen Kontakt bilden. Die zweite Lastelektrode 360 kann eine Metallkeimschicht 321 und einen Hauptmetallbereich 322 umfassen. Eine zweite Dicke t2 der zweiten Lastelektrode 360 kann in einem Bereich von 30 µm bis 300 µm, zum Beispiel von 80 µm bis 120 µm, liegen.
  • In 11A umgibt eine einteilige Rahmenstruktur 480 den Siliziumcarbid-Körper 100 und die zweite Lastelektrode 360 lateral, wobei die Rahmenstruktur 480 mit einer Oberfläche 103 der Seitenwand des Siliziumcarbid-Körpers 100 in direktem Kontakt ist. Die vertikale Ausdehnung der Rahmenstruktur 480 entlang der Oberfläche 103 der Seitenwand kann zumindest gleich der ersten Dicke t1 oder zumindest gleich der Summe der ersten Dicke t1 und der zweiten Dicke t2 sein. Eine dritte Dicke t3 der Rahmenstruktur 480 kann in einem Bereich von 5 µm bis 150 µm, zum Beispiel von 10 µm bis 75 µm, liegen.
  • Entlang jeder der Oberflächen 103 der Seitenwand kann die Rahmenstruktur 480 eine einheitliche dritte Dicke t3 entlang der vollständigen vertikalen Ausdehnung aufweisen. Die dritte Dicke t3 der vier Seitenwände eines Halbleiterdie 950 mit rechtwinkligem horizontalem Querschnitt kann sich voneinander unterscheiden.
  • In 11B erstreckt sich die Rahmenstruktur 480 über die erste Oberfläche 101 hinaus und bedeckt eine nach außen gerichtete Schräge des ganz außen gelegenen Bereichs der Passivierungsstruktur 615 und/oder der ganz außen gelegenen Ränder der vorderseitigen Metallisierung 610.
  • 11C zeigt eine Rahmenstruktur 480, die nach außen gewandte Schrägen einer hochkonformen Passivierungsstruktur 615 bedeckt, wobei die Passivierungsstruktur 615 ein anorganisches dielektrisches Material wie etwa Siliziumnitrid oder ein Kupferoxid enthalten kann. Alternativ dazu kann die Passivierungsstruktur 615 vollständig fehlen oder kann zumindest entlang den äußeren Rändern der vorderseitigen Metallisierung 610 fehlen, so dass die Rahmenstruktur 480 mit den äußeren Rändern der vorderseitigen Metallisierung 610 in direktem Kontakt sein kann.
  • In 11D umgibt eine einteilige Rahmenstruktur 480 lateral die zweite Lastelektrode 360 und fehlt entlang den Siliziumcarbid-Körper 100. Die vertikale Ausdehnung der Rahmenstruktur 480 kann gleich der zweiten Dicke t2 sein.
  • Die Rahmenstrukturen 480 der 11A und 11B enthalten eine Ausformungsverbindung oder bestehen aus einer solchen, wie sie für Packaging-Technologien auf Wafer-Ebene wie etwa eWLB verwendet wird. Beispielsweise kann die Ausformungsverbindung ein Epoxidharz enthalten oder daraus bestehen.
  • 12 zeigt eine Halbleitervorrichtung 500, die eines der Halbleiterdies 950 wie in 11A und 11B veranschaulicht enthalten kann. Eine zweite Lastelektrode 360 des Halbleiterdie 950 kann mit einem Lastanschluss, z.B. mit einem Drainanschluss 972, strukturell und elektrisch verbunden sein. Beispielsweise kann die zweite Lastelektrode 360 auf den Drainanschluss 972 gelötet oder gesintert sein. Eine laterale horizontale Fläche des Drainanschlusses 972 kann signifikant größer als eine horizontale Querschnittsfläche des Halbleiterdie 950 sein. Eine Dicke des Drainanschlusses 972 kann in einem Bereich von 200 µm bis 2000 µm liegen.
  • Die erste Lastelektrode 310 kann mit einem anderen Lastanschluss, z.B. einem Sourceanschluss 971, z.B. durch einen Bonddraht/Metallclip 975, elektrisch verbunden sein. Ein anderer Bonddraht kann das Gatepad 330 mit einem (in 12 nicht dargestellten) Gateanschluss elektrisch verbinden. Der Drainanschluss 972, der Sourceanschluss 971 und der Gateanschluss können koplanar angeordnet sein und können getrennte Abschnitte eines Leiterrahmens sein. Ein Gussformkörper 974 kann den Bonddraht/Metallclip 975, das Halbleiterdie 950 und Teile des Gateanschlusses des Drainanschlusses 972 und des Sourceanschlusses 971 einkapseln.

Claims (23)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung (500), wobei das Verfahren aufweist: Vorsehen eines Hilfsträgers (680) und eines Siliziumcarbid-Substrats (700), wobei das Siliziumcarbid-Substrat (700) eine Hilfsschicht (760) und eine Vorrichtungsschicht (750) aufweist, wobei die Vorrichtungsschicht (750) zwischen der Hilfsschicht (760) und einer Hauptoberfläche (701) des Siliziumcarbid-Substrats (700) an einer Vorderseite des Siliziumcarbid-Substrats (700) gelegen ist, wobei die Vorrichtungsschicht (750) eine Vielzahl lateral getrennter Vorrichtungsgebiete (650) aufweist, wobei sich jedes Vorrichtungsgebiet (650) von der Hauptoberfläche (701) zur Hilfsschicht (760) erstreckt, und wobei der Hilfsträger (680) mit dem Siliziumcarbid-Substrat (700) an der Vorderseite strukturell verbunden ist; Entfernen der Hilfsschicht (760); Ausbilden, nach Entfernen der Hilfsschicht (760), einer Ausformungsstruktur (400), die eine gitterförmige Vertiefung (770) füllt, die die Vorrichtungsgebiete (650) lateral trennt; Entfernen des Hilfsträgers (680) nach Ausbilden der Ausformungsstruktur (400); und Trennen der Vorrichtungsgebiete (650), wobei Teile der Ausformungsstruktur (400) Rahmenstrukturen (480) bilden, die die Vorrichtungsgebiete (650) lateral umgeben.
  2. Verfahren nach Anspruch 1, wobei die Vertiefung (770) vor Entfernen der Hilfsschicht (760) ausgebildet wird.
  3. Verfahren nach Anspruch 1, wobei die Vertiefung (770) nach Entfernen der Hilfsschicht (760) ausgebildet wird.
  4. Verfahren nach einem der vorhergehenden Ansprüche, ferner aufweisend: Umverteilen, vor einer Ausformung, der Vorrichtungsgebiete (650), so dass zumindest eines der Vorrichtungsgebiete (650) durch ein von einem weiteren Halbleitersubstrat erhaltenes zusätzliches Vorrichtungsgebiet (655) ersetzt wird.
  5. Verfahren nach einem der vorhergehenden Ansprüche, ferner aufweisend: selektives Ausbilden, nach Ausbilden der Ausformungsstruktur (400) und vor Trennen der Vorrichtungsgebiete (650), rückseitiger Metallstrukturen (320) auf einer rückseitigen Oberfläche (652) der Vorrichtungsgebiete (650).
  6. Verfahren nach Anspruch 5, ferner aufweisend: Vorsehen, nach Entfernen der Hilfsschicht (760) und vor Ausbilden der Ausformungsstruktur (400), einer Vorform (410), die lateral getrennte Schablonenbereiche (415) aufweist, wobei die Schablonenbereiche (415) auf der rückseitigen Oberfläche (652) der Vorrichtungsgebiete (650) vorgesehen sind und jeder Schablonenbereich (415) einem Vorrichtungsgebiet (650) zugeordnet ist, und wobei die Ausformungsstruktur (400) einen Raum (416) zwischen den Schablonenbereichen (415) füllt.
  7. Verfahren nach Anspruch 6, ferner aufweisend: Entfernen der Vorform (410) nach Ausbilden der Ausformungsstruktur (400).
  8. Verfahren nach Anspruch 7, ferner aufweisend: Ausbilden zumindest eines Bereichs der rückseitigen Metallstrukturen (320) in durch Entfernen der Schablonenbereiche (415) zurückgebliebenen Räumen (415).
  9. Verfahren nach Anspruch 8, ferner aufweisend: Ausbilden, vor Aufbringen der Vorform (410), einer Metallkeimschicht (321) auf der rückseitigen Oberfläche (652) und auf Seitenwänden (653) der Vorrichtungsgebiete (650), wobei ein Ausbilden der rückseitigen Metallstrukturen (320) eine elektrochemische Abscheidung von Hauptmetallbereichen (322) auf Bereichen der Metallkeimschicht (321), die in den Räumen (416) freigelegt sind, aufweist.
  10. Verfahren nach Anspruch 9, wobei die Metallkeimschicht (321) einen Zugangsbereich (321a) aufweist, der auf dem Hilfsträger (680) ausgebildet ist, die Ausformungsstruktur (400) ausgebildet wird, um den Zugangsbereich (321a) freizulegen, und der Hilfsträger (680) nach Ausbilden der Hauptmetallbereiche (322) entfernt wird.
  11. Verfahren nach einem der Ansprüche 1 bis 5, ferner aufweisend: Entfernen eines Schichtbereichs (470) der Ausformungsstruktur (400), der außerhalb der gitterförmigen Vertiefung (770) ausgebildet ist, so dass die rückseitige Oberfläche (652) der lateral getrennten Vorrichtungsgebiete (650) freigelegt wird.
  12. Verfahren nach Anspruch 11, ferner aufweisend: Ausbilden, nach Entfernen des Schichtbereichs (470) der Ausformungsstruktur (400), einer Metallkeimschicht (321) auf der rückseitigen Oberfläche (652) der Vorrichtungsgebiete (650), und Ausbilden lateral getrennter Hauptmetallbereiche (322) auf der Metallkeimschicht (321), wobei ein Ausbilden der Hauptmetallbereiche (322) eine Struktur-Plattierung aufweist.
  13. Verfahren nach einem der vorhergehenden Ansprüche, ferner aufweisend: Ausbilden einer vorderseitigen Metallisierung (310) auf der Hauptoberfläche (701) des Siliziumcarbid-Substrats (700) vor einem strukturellen Verbinden des Hilfsträgers (680) und des Siliziumcarbid-Substrats (700).
  14. Verfahren nach einem der vorhergehenden Ansprüche, wobei ein Entfernen der Hilfsschicht (760) ein Abspalten der Hilfsschicht (760) von der Vorrichtungsschicht (750) aufweist.
  15. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren aufweist: Vorsehen eines Siliziumcarbid-Substrats (700), das eine Vielzahl von Vorrichtungsgebieten (650) und ein gitterförmiges Schnittfugengebiet (660) aufweist, das die Vorrichtungsgebiete (650) lateral trennt; Ausbilden einer Ausformungsstruktur (400) auf einer rückseitigen Oberfläche des Schnittfugengebiets (660); Ausbilden rückseitiger Metallstrukturen (320) auf einer rückseitigen Oberfläche (652) der Vorrichtungsgebiete (650), und Trennen der Vorrichtungsgebiete (650), wobei Teile der Ausformungsstruktur (400) die rückseitigen Metallstrukturen (320) lateral umgebende Rahmenstrukturen (480) bilden.
  16. Verfahren nach dem vorhergehenden Anspruch, ferner aufweisend: Vorsehen, vor Ausbilden der Ausformungsstruktur (400), einer Hilfsstruktur (420), wobei die Hilfsstruktur (420) Schablonenabschnitte (425) aufweist, die Schablonenabschnitte (425) auf der rückseitigen Oberfläche (652) der Vorrichtungsgebiete (650) vorgesehen sind und jeder Schablonenabschnitt (425) einem Vorrichtungsgebiet (650) zugeordnet ist, und wobei die Ausformungsstruktur (400) einen Raum (422) zwischen den Schablonenabschnitten (425) füllt.
  17. Verfahren nach dem vorhergehenden Anspruch, ferner aufweisend: Entfernen, nach Ausbilden der Ausformungsstruktur (400), der Hilfsstruktur (420).
  18. Verfahren nach dem vorhergehenden Anspruch, ferner aufweisend: Ausbilden, nach Entfernen der Hilfsstruktur (420), zumindest eines Bereichs der rückseitigen Metallstrukturen (320) in durch Entfernen der Schablonenabschnitte (425) zurückgebliebenen Räumen (426).
  19. Verfahren nach einem der drei vorhergehenden Ansprüche, ferner aufweisend: Ausbilden, vor Aufbringen der Hilfsstruktur (420), einer Metallkeimschicht (321) auf der rückseitigen Oberfläche (652) der Vorrichtungsgebiete (650), wobei ein Ausbilden der rückseitigen Metallstrukturen (320) eine elektrochemische Abscheidung eines Hauptmetallbereichs (322) auf freigelegten Abschnitten der Metallkeimschicht (321) in den Räumen (426) aufweist.
  20. Halbleitervorrichtung, aufweisend: einen Siliziumcarbid-Körper (100), der eine Vorderseite, eine Rückseite und eine Seitenwand-Oberfläche (103) aufweist; eine erste Lastelektrode (310) an der Vorderseite; eine zweite Lastelektrode (360) an der Rückseite; und eine Rahmenstruktur (480), die ein polymer-basiertes Material aufweist, wobei die Rahmenstruktur (480) mit der Seitenwand-Oberfläche (103) in Kontakt ist, den Siliziumcarbid-Körper (100) und die zweite Lastelektrode (360) lateral umgibt und über eine gesamte vertikale Ausdehnung der Seitenwand-Oberfläche (103) und der zweiten Lastelektrode (360) eine einheitliche Dicke (t3) aufweist.
  21. Halbleitervorrichtung nach dem vorhergehenden Anspruch, wobei der Siliziumcarbid-Körper (100) ein erstes dotiertes Gebiet (120) und ein zweites dotiertes Gebiet (130) aufweist, wobei das erste dotierte Gebiet (120) und das zweite dotierte Gebiet (130) einen pn-Übergang (pn) bilden, die erste Lastelektrode (310) mit dem ersten dotierten Gebiet (120) in Kontakt ist, und die zweite Lastelektrode (360) mit dem zweiten dotierten Gebiet (130) in Kontakt ist.
  22. Halbleitervorrichtung nach einem der zwei vorhergehenden Ansprüche, wobei das polymer-basierte Material zumindest eines von Epoxidharz, Polyimid, Polytetrafluorethylen, Silikon aufweist.
  23. Halbleitervorrichtung nach einem der drei vorhergehenden Ansprüche, ferner aufweisend: einen Anschluss (971, 972), einen Bonddraht/Metallclip (975), der den Anschluss (971, 972) und die erste Lastelektrode (310) verbindet, und einen Gussformkörper (974), der den Bonddraht/Metallclip (975) einkapselt, wobei Materialien des Gussformkörpers (974) und der Rahmenstruktur (480) verschieden sind.
DE102018132447.2A 2018-12-17 2018-12-17 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung Active DE102018132447B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102018132447.2A DE102018132447B4 (de) 2018-12-17 2018-12-17 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
US16/715,439 US11211459B2 (en) 2018-12-17 2019-12-16 Semiconductor device and method of manufacturing a semiconductor device
CN201911301152.4A CN111326479A (zh) 2018-12-17 2019-12-17 半导体器件和用于制造半导体器件的方法
US17/532,030 US20220085174A1 (en) 2018-12-17 2021-11-22 Method of manufacturing a semiconductor device having frame structures laterally surrounding backside metal structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018132447.2A DE102018132447B4 (de) 2018-12-17 2018-12-17 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Publications (2)

Publication Number Publication Date
DE102018132447A1 DE102018132447A1 (de) 2020-06-18
DE102018132447B4 true DE102018132447B4 (de) 2022-10-13

Family

ID=70858595

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018132447.2A Active DE102018132447B4 (de) 2018-12-17 2018-12-17 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (3)

Country Link
US (2) US11211459B2 (de)
CN (1) CN111326479A (de)
DE (1) DE102018132447B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019111377A1 (de) * 2018-05-28 2019-11-28 Infineon Technologies Ag Verfahren zum Verarbeiten eines Siliziumkarbid-Wafers und ein Siliziumkarbid-Halbleiterbauelement
WO2020185292A1 (en) * 2019-03-11 2020-09-17 Hrl Laboratories, Llc Method to protect die during metal-embedded chip assembly (meca) process
US20220102289A1 (en) * 2020-09-30 2022-03-31 Tokyo Electron Limited Stress Relief in Semiconductor Wafers
US11848197B2 (en) 2020-11-30 2023-12-19 Thinsic Inc. Integrated method for low-cost wide band gap semiconductor device manufacturing
DE102021205375A1 (de) 2021-05-27 2022-12-01 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zum herstellen eines vertikalen halbleiterbauelements

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014104630A1 (de) 2013-04-05 2014-10-09 Infineon Technologies Ag Hochleistungs-Einzelchip-Halbleiter-Package
DE102014114932A1 (de) 2013-10-18 2015-04-23 Infineon Technologies Ag Dünnung nach Häusung unter Verwendung von Trennstruktur als Stopp
DE102015114304A1 (de) 2014-09-04 2016-03-10 Infineon Technologies Austria Ag Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288500A (ja) 1995-04-20 1996-11-01 Hitachi Ltd 炭化珪素半導体素子とその製造法及び用途
JP2000223623A (ja) * 1999-01-27 2000-08-11 Denso Corp 回路基板の実装構造
KR100462980B1 (ko) 1999-09-13 2004-12-23 비쉐이 메저먼츠 그룹, 인코포레이티드 반도체장치용 칩 스케일 표면 장착 패키지 및 그 제조공정
JP4802380B2 (ja) 2001-03-19 2011-10-26 株式会社デンソー 半導体基板の製造方法
US7235857B2 (en) 2001-05-25 2007-06-26 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device
JP3790724B2 (ja) * 2002-07-26 2006-06-28 株式会社名機製作所 積層装置および積層方法
JP4361880B2 (ja) * 2005-01-11 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体集積回路装置の製造方法
US20060175659A1 (en) * 2005-02-07 2006-08-10 International Business Machines Corporation A cmos structure for body ties in ultra-thin soi (utsoi) substrates
JP2007210115A (ja) * 2006-02-07 2007-08-23 Konica Minolta Holdings Inc ノズルプレート製造方法及びノズルプレート
JP2008198826A (ja) * 2007-02-14 2008-08-28 Seiko Epson Corp 半導体装置の製造方法
US7951688B2 (en) * 2007-10-01 2011-05-31 Fairchild Semiconductor Corporation Method and structure for dividing a substrate into individual devices
US20110204382A1 (en) 2008-05-08 2011-08-25 Base Se Layered structures comprising silicon carbide layers, a process for their manufacture and their use
US8404562B2 (en) 2010-09-30 2013-03-26 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
US8822306B2 (en) 2010-09-30 2014-09-02 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
US8936966B2 (en) 2012-02-08 2015-01-20 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods for semiconductor devices
CN103250242B (zh) * 2010-11-25 2016-03-30 三菱电机株式会社 半导体装置以及半导体装置的制造方法
JP5477302B2 (ja) 2011-01-06 2014-04-23 株式会社デンソー 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
JP5840366B2 (ja) 2011-01-06 2016-01-06 株式会社デンソー 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
JP5343984B2 (ja) 2011-01-17 2013-11-13 株式会社デンソー 化合物半導体基板およびその製造方法
US8642385B2 (en) * 2011-08-09 2014-02-04 Alpha & Omega Semiconductor, Inc. Wafer level package structure and the fabrication method thereof
JP5728423B2 (ja) * 2012-03-08 2015-06-03 株式会社東芝 半導体装置の製造方法、半導体集積装置及びその製造方法
US8778733B2 (en) * 2012-03-19 2014-07-15 Infineon Technologies Ag Semiconductor package and methods of formation thereof
US20130249101A1 (en) * 2012-03-23 2013-09-26 Stats Chippac, Ltd. Semiconductor Method of Device of Forming a Fan-Out PoP Device with PWB Vertical Interconnect Units
US9147628B2 (en) 2012-06-27 2015-09-29 Infineon Technoloiges Austria AG Package-in-packages and methods of formation thereof
JP6007688B2 (ja) 2012-09-11 2016-10-12 富士電機株式会社 半導体装置の製造方法
US8890319B2 (en) 2012-09-12 2014-11-18 Infineon Technologies Ag Chip to package interface
US9721920B2 (en) 2012-10-19 2017-08-01 Infineon Technologies Ag Embedded chip packages and methods for manufacturing an embedded chip package
SG11201504015SA (en) 2012-11-22 2015-06-29 Shinetsu Chemical Co Composite substrate manufacturing method, and composite substrate
US9349804B2 (en) 2013-02-12 2016-05-24 Infineon Technologies Ag Composite wafer for bonding and encapsulating an SiC-based functional layer
DE102013205138A1 (de) * 2013-03-22 2014-09-25 Infineon Technologies Ag Halbleiterbauelement, Halbleitermodul sowie Verfahren zur Herstellung eines Halbleiterbauelements und eines Halbleitermoduls
DE102014105077B4 (de) * 2013-04-18 2024-01-18 Infineon Technologies Austria Ag Verfahren zum Herstellen von Halbleiterbauelementen mit einem Glassubstrat, sowie Halbleiterbauelement
JP6061251B2 (ja) * 2013-07-05 2017-01-18 株式会社豊田自動織機 半導体基板の製造方法
US9876081B2 (en) 2013-07-16 2018-01-23 The United States Of America, As Represented By The Secretary Of The Navy Lift-off of epitaxial layers from silicon carbide or compound semiconductor substrates
KR20160094416A (ko) 2013-12-02 2016-08-09 주식회사 스트라티오코리아 탄화규소용 층 전사 기술
US9721922B2 (en) * 2013-12-23 2017-08-01 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming fine pitch RDL over semiconductor die in fan-out package
US20150364550A1 (en) 2014-06-16 2015-12-17 Infineon Technologies Ag Optimized layer for semiconductor
JP6264211B2 (ja) 2014-07-10 2018-01-24 住友電気工業株式会社 半導体装置の製造方法および半導体装置
US9543170B2 (en) * 2014-08-22 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
JP6298926B2 (ja) 2015-03-04 2018-03-20 有限会社Ｍｔｅｃ 半導体基板の製造方法
US9679785B2 (en) * 2015-07-27 2017-06-13 Semtech Corporation Semiconductor device and method of encapsulating semiconductor die
US9899285B2 (en) * 2015-07-30 2018-02-20 Semtech Corporation Semiconductor device and method of forming small Z semiconductor package
DE102015112649B4 (de) * 2015-07-31 2021-02-04 Infineon Technologies Ag Verfahren zum bilden eines halbleiterbauelements und halbleiterbauelement
DE102015112648B4 (de) 2015-07-31 2021-02-04 Infineon Technologies Ag Verfahren zum bilden einer waferstruktur, verfahren zum bilden eines halbleiterbauelements und einer waferstruktur
KR102532081B1 (ko) * 2015-08-07 2023-05-11 코르보 유에스, 인크. 강화된 속성들을 가진 플립 칩 모듈
US10062630B2 (en) * 2015-12-31 2018-08-28 Infineon Technologies Austria Ag Water and ion barrier for the periphery of III-V semiconductor dies
US9837375B2 (en) * 2016-02-26 2017-12-05 Semtech Corporation Semiconductor device and method of forming insulating layers around semiconductor die
DE102016105610B4 (de) 2016-03-24 2020-10-08 Infineon Technologies Ag Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung
US10186468B2 (en) 2016-03-31 2019-01-22 Infineon Technologies Ag System and method for a transducer in an eWLB package
US10032670B2 (en) 2016-06-14 2018-07-24 Infineon Technologies Ag Plasma dicing of silicon carbide
US10410941B2 (en) * 2016-09-08 2019-09-10 Nexperia B.V. Wafer level semiconductor device with wettable flanks

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014104630A1 (de) 2013-04-05 2014-10-09 Infineon Technologies Ag Hochleistungs-Einzelchip-Halbleiter-Package
DE102014114932A1 (de) 2013-10-18 2015-04-23 Infineon Technologies Ag Dünnung nach Häusung unter Verwendung von Trennstruktur als Stopp
DE102015114304A1 (de) 2014-09-04 2016-03-10 Infineon Technologies Austria Ag Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung

Also Published As

Publication number Publication date
US20200194558A1 (en) 2020-06-18
CN111326479A (zh) 2020-06-23
DE102018132447A1 (de) 2020-06-18
US20220085174A1 (en) 2022-03-17
US11211459B2 (en) 2021-12-28

Similar Documents

Publication Publication Date Title
DE102018132447B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015112649B4 (de) Verfahren zum bilden eines halbleiterbauelements und halbleiterbauelement
EP2162927B1 (de) Verfahren zur herstellung von optoelektronischen bauelementen
EP1774599B1 (de) Verfahren zur herstellung von halbleiterchips in dünnfilmtechnik und halbleiterchip in dünnfilmtechnik
DE102008057707B4 (de) Verfahren zum Herstellen eines Bauelements einschließlich des Platzierens eines Halbleiterchips auf einem Substrat
DE102007007142B4 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102015102718B4 (de) Verfahren zum Herstellen von Halbleitervorrichtung mit plattiertem Leiterrahmen
US11139375B2 (en) Semiconductor device and method of manufacturing a semiconductor device
DE102014110266B4 (de) Verfahren zum herstellen von halbleiterbauelementen
DE102015107445A1 (de) Package für elektronische Vorrichtungen mit Metallblöcken
DE102013216709B4 (de) Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen und verfahren zur herstellung einer halbleiteranordnung
DE102013111496A1 (de) Verfahren zum Herstellen von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
EP3424072B1 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
DE112016000533T5 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE102014114520B4 (de) Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung
DE102016119799A1 (de) Integrierte schaltung, die einen vergrabenen hohlraum enthält, und herstellungsverfahren
DE102015114304B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung, Halbleitervorrichtung und Halbleiterkomponente
EP2294614B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen bauelementen
WO2016173841A1 (de) Optoelektronische bauelementanordnung und verfahren zur herstellung einer vielzahl von optoelektronischen bauelementanordnungen
DE112017000977T5 (de) Halbleitermodul und verfahren zum herstellen desselben
DE102016116499A1 (de) Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente
DE102013217801B4 (de) Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung
DE102016101887A1 (de) Befestigung eines Chipbefestigungsmediums an einem bereits gekapselten elektronischen Chip
DE102014116834B4 (de) Halbleitereinzelchip aufweisend eine Maskierungsstruktur, die Teil von Chip-Vereinzelung-Schnittfugengebieten ist und diese definiert, Verfahren zum Ausbildung eines Halbleiterchips sowie zugehöriger Wafer
DE102009030957B4 (de) Verfahren zum Herstellen einer Halbleiteranordnung mittels Ätzung eines Halbleiterchips und Halbleiteranordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative