JP5728423B2 - 半導体装置の製造方法、半導体集積装置及びその製造方法 - Google Patents

半導体装置の製造方法、半導体集積装置及びその製造方法 Download PDF

Info

Publication number
JP5728423B2
JP5728423B2 JP2012075803A JP2012075803A JP5728423B2 JP 5728423 B2 JP5728423 B2 JP 5728423B2 JP 2012075803 A JP2012075803 A JP 2012075803A JP 2012075803 A JP2012075803 A JP 2012075803A JP 5728423 B2 JP5728423 B2 JP 5728423B2
Authority
JP
Japan
Prior art keywords
semiconductor
resin
semiconductor chip
electrode
connection electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012075803A
Other languages
English (en)
Other versions
JP2013214540A (ja
Inventor
山田　浩
浩 山田
小野塚　豊
豊 小野塚
飯田　敦子
敦子 飯田
板谷　和彦
和彦 板谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012075803A priority Critical patent/JP5728423B2/ja
Priority to US13/766,195 priority patent/US8980697B2/en
Publication of JP2013214540A publication Critical patent/JP2013214540A/ja
Priority to US14/593,773 priority patent/US9490237B2/en
Application granted granted Critical
Publication of JP5728423B2 publication Critical patent/JP5728423B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1064—Electrical connections provided on a side surface of one or more of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明の実施の形態は、チップスケールパッケージのような半導体装置の製造方法、異種の半導体装置とその周辺部品を混載した半導体集積装置及びその製造方法に係わる。
近年、半導体チップは高集積化技術が進行して、その半導体チップ実装技術も高密度化が求められている。
例えば、ユビキタス社会の到来に向けて、携帯電話やＰＤＡなどの携帯情報端末に代表される無線通信機能を有する小型電子機器に対する期待が高まっており、そのため、現状より小型・軽量な電子機器の開発が行われている。今後はさらに多様なニーズに応えるため、その多機能化、高性能化に対する要求がさらに高まってくると予想される。
半導体チップの実装技術には、ワイヤーボンディング技術が代表的には挙げられるが、最も高密度の実装技術として、フリップチップ実装技術が、多く用いられている。
半導体チップを搭載する半導体装置としての半導体パッケージは、これまで、ＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）などの周辺端子型パッケージから、多ピン化に対応できる、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）などの面配置端子型パッケージが研究開発されてきた。特に、Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ（以下、本出願においては「ＣＳＰ」もしくは「チップスケールパッケージ」と表記する）はベアチップの取り扱いを容易にするため、チップサイズでの樹脂封止を行うもので、具体的には、半導体チップ主面の全面をバンプ電極が露出されるように樹脂封止されるもので、チップサイズで樹脂封止された半導体パッケージであるため、電子機器の高密度実装を容易に実現することができる特徴を有している。
また、このＣＳＰと共に、現在では、複数個の半導体装置を１つのパッケージ内部に搭載する、ＭＣＰ（Ｍｕｌｔｉ−Ｃｈｉｐ Ｐａｃｋａｇｅ）、ＳｉＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）なども半導体パッケージ技術の主流となっている。
このような複数個の半導体装置を搭載してＭＣＰ、ＳｉＰを構成する場合、多くの場合は、ベアチップを搭載することが行われているが、市販の半導体装置を利用する場合、ベアチップの入手が困難な場合があった。このような場合は、ベアチップが封止された半導体パッケージをＭＣＰ、ＳｉＰなどに搭載することになるが、ＭＣＰ、ＳｉＰにおいて占有する半導体パッケージサイズが大きくなり、ＭＣＰ、ＳｉＰを小型化できない課題があった。
また、無線通信機器などでは一般的に、パッケージには、１種類の半導体チップだけではなく、受動部品を含めた異種の半導体装置の混載が必須となる。しかしながら、異種の半導体装置を１つの半導体装置（システムＬＳＩ）として形成するのは各々の装置プロセスが異なるため難しく、また、ＭＣＰ、ＳｉＰを回路基板上に集積化する方法では、集積密度を高くできないという課題があった。これらのことから、１種類の半導体装置のみならず、受動部品を含めた異種の半導体装置と受動部品などの異種の半導体装置を高密度集積装置のようにワンチップ化する技術が望まれていた。
特開２００７−２６０８６６号公報
以上のように、複数個の半導体装置を搭載してＭＣＰ、ＳｉＰを構成する場合、多くの場合は、ベアチップでの搭載が行われているが、市販の半導体装置を利用する場合、ベアチップの入手が困難な場合があった。このような場合は、ベアチップが封止された半導体パッケージをＭＣＰ、ＳｉＰなどに搭載することになるが、ＭＣＰ、ＳｉＰにおいて占有する半導体パッケージサイズが大きくなり、ＭＣＰ、ＳｉＰを小型化できない課題があった。
また、異種の半導体装置とその周辺回路部品を集積する際に、従来技術では、部品ごとの形状相違などから、エポキシ樹脂中に各部品を配置してワンチップ化する場合、ウェハとして再構築するプロセスにより、支持基板からの部品の剥離、エポキシ樹脂中への部品の埋没、再構築するウェハ表面に凹凸が発生することがあり、これらが半導体装置とその周辺回路部品を接続する配線の接続不良の原因となるという課題があった。
第１の本実施の形態である半導体装置の製造方法は、基板表面に、半導体チップと、この半導体チップ上に形成された接続電極と、このＩ／Ｏ電極上に形成されたボール電極と、このボール電極に接続したボンディングワイヤーを備え、樹脂封止された半導体パッケージを複数個、上面側に半導体チップのＩ／Ｏ電極が配されるように配置し、前記半導体パッケージを樹脂により相互固定して半導体パッケージ集積体を構成する工程と、前記半導体パッケージ集積体の少なくともＩ／Ｏ端子側表面を研削加工して、前記半導体チップの前記封止樹脂を、前記半導体チップ表面を被覆するように残したまま前記半導体チップ表面の前記接続電極を露出させる工程と、前記半導体パッケージ集積体を、前記半導体チップの側面に沿って切削加工することにより分割して個別の半導体パッケージとする工程を少なくとも備えたことを特徴とするものである。
また、第２の実施の形態である半導体集積装置は、Ｉ／Ｏ電極を有する複数の電子部品と、前記電子部品のＩ／Ｏ電極上に形成された接続電極と、前記電子部品及び前記接続電極の側面及び前記電子部品裏面に配置される第一の絶縁部と、前記第一の絶縁部上及び前記接続電極上に形成され、前記接続電極上にビアを有する第二の絶縁部と、前記第二の絶縁部上に形成され、前記接続電極と接続された再配線層を少なくとも有し、前記接続電極と前記接続電極部が形成された面における前記第一の絶縁部の高さが概同一平面上に位置することを特徴とするものである。
さらに第３の実施の形態である半導体集積装置の製造方法は、複数の電子部品のＩ／Ｏ電極上に接続電極を形成する工程と、複数の前記電子部品を、前記接続電極が上面に配されるように、基板上に形成した接着層上に搭載する工程と、複数の前記電子部品および前記接着層上に樹脂層を形成する工程と、前記樹脂層を機械研削して、前記樹脂層及び前記接続電極の一部を露出させる工程と、前記接着層および前記基板を剥離する工程と、複数の前記電子部品間の前記樹脂層を切断して、樹脂ブロックを形成する工程と、複数の前記樹脂ブロックを相互に固着する工程を少なくとも備えたことを特徴とするものである。
従来の半導体パッケージを説明するための概略図である。 第１の実施の形態のチップスケールパッケージを説明するための概略図である。 第１の実施の形態で用いる半導体パッケージ集積体を示す平面図である。 第１の実施の形態の製造プロセスを説明するため概略断面図である。 第１の実施の形態のＩ／Ｏ電極とボンディングワイヤーの接合状態を示す側面図である。 従来の技術課題を説明するための概念図である。 従来の技術課題を説明するための断面図である。 従来の技術課題を説明するための断面図である。 従来の技術課題を説明するための図である。 実施例２に係る半導体集積装置を製作する工程断面図である。 実施例３を説明するための工程断面図である。 半導体チップ間の隙間ギャップと樹脂収縮量の関係をシミュレーションした結果を示すグラフである。 実施例４を説明するための工程断面図である。 実施例４を説明するための断面図である。 実施例５を説明するための工程断面図である。 実施例５において樹脂ブロックを製造する工程を示す断面図である。 実施例６を説明するための工程断面図である。 実施例６を説明するための工程断面図である。 実施例６を説明するための工程断面図である。 実施例７を説明するための図である。 実施例７を説明するための工程断面図である。 実施例７を説明するための工程断面図である。 第２の実施の形態の配線構造を示すための断面図である。 第２の実施の形態の半導体集積装置を示すための断面図である。 第３の実施の形態の半導体装置の製造方法を示す工程断面図である。 第４の実施の形態の半導体装置の製造方法を示す工程断面図である。 第４の実施の形態の半導体装置の製造方法の効果を説明する図である。 第４の実施の形態の半導体装置の製造方法の効果を説明する図である。
以下、実施の形態において、電子部品とは、半導体パッケージ、半導体チップあるいは受動部品などを包括して示している。また、半導体チップとは、表面に集積回路が形成されたシリコンなどのウェハを切断して形成した半導体片を言う。ベアチップと称することもある。半導体パッケージとは、半導体チップに取り出し用電極を接続し、樹脂等を用いて封止した半導体装置を意味し、一般的にＬＳＩパッケージ、ＩＣパッケージなどと称するものを含む。
本明細書中、「Ｉ／Ｏ電極」とは、半導体チップ上に設けられた出入力電極を意味する。Ｉ／Ｏ電極は半導体チップ形成プロセス中に形成され、例えば、アルミニウム、アルミニウム合金、チタン、チタン合金等を材料とするパッド電極である
また、本明細書中、「接続電極部」とは、半導体チップのＩ／Ｏ電極（パッド電極）と半導体チップ外の電極端子等とを導通させるためにＩ／Ｏ電極上に設けられる金属電極を意味する。例えば、バンプ電極、ボンディングワイヤー形成時にパッド電極上に形成されるボール部（ボール電極）、または、付加的プロセスで形成される厚膜の金属層、ボール電極や柱状金属等の電極を含む概念とする。また、ボンディングワイヤーを用いている場合、パッド電極上のボール部（ボール電極）直上のボンディングワイヤーも「接続電極部」に含まれるものとする。
［第１の実施の形態］
以下、第１の実施の形態について、図１ないし４を用いて説明する。
図１が、従来の半導体パッケージの一例を示す概略図である。図１（ａ）が半導体パッケージのモールド樹脂を取り除いた一部欠截平面図であり、図１（ｂ）が、半導体パッケージの断面図である。図１（ｂ）に示すように半導体パッケージ１０は、金属製の基板１１の上に載置され接着された半導体チップ１２と、この半導体チップ１２のＩ／Ｏ電極に電気的に接続されたボール電極１５と、リードフレーム１４と、このボール電極１５とリードフレーム１４を電気的に接続するための、Ａｕ等から構成されるボンディングワイヤー１３と、これらを封止するモールド樹脂１６を少なくとも備えている。
本実施の形態は、この半導体パッケージをトリミングして、チップスケールパッケージ（ＣＳＰ）に変換する製造方法に関する。
図２が、本実施の形態で製作されるＣＳＰの一例を示す図である。図２（ａ）が平面図であり、図２（ｂ）が断面図である。図２（ａ）に見られるように、このＣＳＰ２５は、その表面がモールド樹脂１６で被覆され、さらに、ボール電極１５が露出されている。
このＣＳＰ２５は、図２（ｂ）に見られるように、半導体チップを載置する基板１１上に、半導体チップ１２が、例えば図示しない導電性接着剤などによって固着されている。そして、図示しない半導体チップ１１のＩ／Ｏ電極上にボール電極１５が電気的に接続されており、この半導体チップ１１を包囲し、ボール電極１５が露出するようにモールド樹脂１６が被覆している。
なお、この実施の形態において、ボール電極１５には、金などのボンディングワイヤー１３の一部が、固着していても差し支えない。
以下、より具体的に本実施の形態に係る半導体装置の製造方法を、プロセス工程を示す半導体パッケージ断面図である図３ないし図５を用いて説明する。
まず図３に示すように、半導体パッケージ集積体（再構築ウェハ）３０を準備する。これは、例えば半導体パッケージを支持するようなウェハ基板３１の表面に、接着剤あるいは粘着剤を用いて、半導体パッケージ１０を複数配置固着する。次いで、その表面に封止樹脂を用いて、半導体パッケージ１０相互を固定して、機械加工に耐えられる強度を付与する。
次いで、図４に示す工程によって、上記半導体パッケージ集積体３０から、チップスケールパッケージ（ＣＳＰ）２５を製作する。図４は、この製作工程を示す断面図であり、これらの図は、前記半導体パッケージ集積体３０の一部を切り取って示している。
図４（ａ）に示すように、半導体パッケージ集積体（再構築ウェハ）３０は、ウェハ基板３１の表面に複数の半導体パッケージが載置されたものであり、半導体パッケージは相互に、封止樹脂３２によって固定されている。
この実施の形態において、封止樹脂３２としては、半導体パッケージのモールド樹脂材料と同等の材料を用いることが好ましい。
次いで、この半導体パッケージ集積体３０を、半導体パッケージ１０主面のボール電極１５が形成されている側の表面から、機械研削及び機械研磨によって半導体パッケージ１０の主面のモールド樹脂１６を除去する。この工程は、ボール電極又はボンディングワイヤーからなる接続電極部１５が露出するまで行う（図４（ｂ））。
図５に、半導体チップ１２のＩ／Ｏ電極５１とボール電極１５およびボンディングワイヤー１３を示す。図５に示すように、この接合部は、アルミニウム合金等から構成される半導体チップＩ／Ｏ電極部５１の表面に、金等のボール電極１５を電気的・機械的に接合するもので、ボール電極１５と連続して金等のボンディングワイヤー１３が配置されている。
上記機械研削及び機械研磨工程は、このボンディングワイヤー１３とボール電極１５の接合部まで研削することが好ましい。
これは、半導体パッケージの内部におけるボンディングワイヤーの位置誤差を考慮して、Ｉ／Ｏ電極上にのみ配置されるボール電極１５を露出させることで研削により表面に露出する金ボールの位置誤差を最小にすることを目的にしている。従って、Ｉ／Ｏ電極上であれば、ボール電極１５には、多少のボンディングワイヤーが残存していても差し支えない。
なお、この工程において、機械研削及び機械研磨処理は、ドライあるいはウェットバフ処理によって行うことができる。さらに必要に応じて基板１１の裏面に配置されるモールド樹脂も同様の方法により機械研削及び機械研磨を行うことが出来る。
次いで、図４（ｃ）に示すように、半導体チップ１２の周囲に配置されるモールド樹脂１６、基板１１、ウェハ基板３１をダイシングにより切削加工する。この際のダイシング位置は、チップスケールパッケージ（ＣＳＰ）の側面がモールド樹脂に被覆されている限り半導体チップ側面に近い位置であることが好ましい。
次いで、分割された半導体パッケージの裏面に固着されているウェハ３１を剥離して、チップスケールパッケージ（ＣＳＰ）２５を製作する。
以上に説明した方法によって効率的に、かつ、再現性よくチップスケールパッケージ（ＣＳＰ）を製作することが出来る。
（実施例１）
以下実施例によって、さらに詳細に本実施の形態であるＣＳＰの製造方法を詳細に説明する。
本実施例では、説明のため、チップサイズとして、４．１ｍｍ×３．０ｍｍ×０．４５ｍｍの半導体チップが搭載された、半導体パッケージサイズ８ｍｍ×８ｍｍ×０．８ｍｍのＲＦ−ＩＣを研削することにより、４．３ｍｍ×３．２ｍｍのＣＳＰを製造することを行ったが、本実施の形態に係る半導体装置の製造方法は、上記半導体パッケージに限定されるものではなく、その趣旨が異ならない限り、特に限定されるものではない。
まず、上記の樹脂モールドされた半導体パッケージを複数個配置して、図３に示すような再構築ウェハを構成する。これは、複数個配置することで製造量を増加させることと、複数個配置することで製造安定性を向上させることが目的である。
相互固定する樹脂としては特に限定されるものではないが、樹脂モールドパッケージの主成分と同じであるエポキシ樹脂を封止樹脂として用いた。具体的には、本実施の形態では説明のため、クレゾールノボラックタイプのエポキシ樹脂（ＥＣＯＮ−１９５ＸＬ；住友化学社製）１００重量部、硬化剤としてのフェノール樹脂５４重量部、充填剤としての熔融シリカ１００重量部、触媒としてのベンジルジメチルアミン０．５重量部、その他添加剤としてカーボンブラック３重量部、シランカップリング剤３重量部を粉砕、混合、溶融したエポキシ樹脂溶融体を用いた。
その後、封止材料としてのエポキシ樹脂を１２０℃で６０分間加熱硬化させて、図３に示すような５００ｍｍ径の半導体パッケージ集積体３０を構成した。
その後、図４（ｂ）に示すように、半導体パッケージ集積体３０の半導体チップ主面のボール電極が露出するまで機械研削及び機械研磨を実施した。この機械研削は特に限定されるものではないが、機械研削により±５μｍ程度まで均一化した後、機械研磨により凹凸を±３μｍ程度以下の精度とすることが高精度化には好ましい。具体的には、機械研削は、例えば５μｍ〜１０μｍ程度の粒径を有する酸化セリウム、または＃１０００程度の耐水研磨紙を用い、機械研磨は０．３μｍ程度の粒径を有する酸化セリウムまたは酸化アルミナまたはダイヤモンドを用いることが好ましい。このとき、液体状の研磨ペーストを研磨剤とする湿式研磨法を用いると、金属材料とエポキシ樹脂に研磨速度差が発生して凹凸が発生するため、仕上げのミクロ研磨にはダイヤモンドなどが埋め込まれたディスク盤を用いた乾式研磨法を行うことが好ましい。
以上の機械研削・機械研磨方法を用いることにより、半導体チップ主面に形成されるボール電極高さ５０μｍを残した状態で研削加工して、再構築ウェハ表面の凹凸は±１μｍまで高精度化された。
さらに、公知の方法で半導体パッケージ集積体３０をダイシング装置で切削加工する。ダイシング装置にはＤＡＤ５２０（ディスコ社製）を用いた。ダイシングはチップの周囲を１００μｍ幅で残す状態で行い、ＣＳＰとしては４．３ｍｍ×３．２ｍｍ×０．５ｍｍを完成させた。
この結果、８ｍｍ×８ｍｍ×０．８ｍｍ の半導体パッケージを、４．３ｍｍ×３．２ｍｍ×０．５ｍｍまで小型化することが可能になり、本発明により、パッケージ面積を２０％まで小型化することが可能になり、厚み方向は約６２．５％まで薄型化することができた。
本実施の形態によれば、樹脂モールドパッケージをウェハ再構築した後、表裏面を研削加工して、チップ表面のバンプ電極を露出させる。その後、チップの周囲に沿ってダイシング加工することでＣＳＰとするため、これまでＣＳＰ入手が困難であった半導体パッケージに対してもＣＳＰ入手が可能になり、電子機器の高密度実装を容易に実現可能になる。
以下、この実施の形態において、さらに好ましい形態を要約する。
前記半導体チップ表面のＩ／Ｏ電極上に接合するボール電極は、ボール形状に限定されるものではなく各種形状の金属材料であっても差し支えない。
また、前記金属材料は、すくなくともＴｉ、Ｎｉ、Ａｌ、Ｃｕ、Ａｕ、Ａｇ、Ｐｂ、Ｓｎ、Ｐｄ、Ｗを含む金属またはこれら合金から構成されることが好ましい。
また、前記半導体チップの周囲を切削加工する工程は、前記露出する金属材料を目標にして切削加工することが好ましい。これによって半導体チップそのものを破損する可能性を低減させることができる。
［第２の実施の形態］
この実施の形態は、異種の半導体装置あるいは受動部品などを組み合わせて、ワンチップパッケージにする技術に関する。
従来までに行われている異種の半導体装置とその周辺回路を集積化する手法は、大きくわけて以下の２つの方式がある。
一つはシステムオンチップ（ＳｏＣ：Ｓｙｓｔｅｍ ｏｎ ｃｈｉｐ）と呼ばれるものであり、複数の半導体素子を１チップ上に直接形成することにより集積する方式である。この方式では半導体素子の集積度も高く、１チップ上で形成できることから半導体素子間のグローバル配線の微細化も可能となる。しかしながら、例えば、Ｓｉ基板上にＧａＡｓなどの別の結晶材料から構成される半導体素子を形成することは、半導体材料が異なることと、各々の格子定数の違い、材料の熱膨張率の違いなどから１チップにＳｏＣとして集積することは困難である。ＳｏＣは新規システム開発の際のコストが高く、開発期間も長くなるという問題がある。
他の方式はシステムインパッケージ（ＳｉＰ）とよばれる手法である。これは各々の半導体チップを個別に形成して、それぞれをインターポーザー基板と呼ばれる基板上に実装するものである。この方式では、各の集積半導体チップは個別に形成されるので、集積する半導体プロセスに対する制限がない。また、半導体パッケージとして開発する際にも既存の半導体チップの利用が可能であり、開発コストを安く、開発期間も短くすることができる。一方、問題点としては、インターポーザー基板と半導体チップ間はボンディングワイヤーまたはバンプ電極などで接続されることと基板と配線の微細化に限界があるため、ＳｉＰとしての小型化に限界がある問題点がある。
これらの課題を克服するため、いくつかの新規の集積手法が提案されている。その一例を以下に説明する。具体的には、図６に示すように、各々独自の製造技術で形成された異種の半導体チップ６０ａ、６２ａ、６３ａを検査、選別した後、各々の半導体チップを再構築ウェハ６４として形成する。図中、符合６６は、再配線である。
図７は、再構築ウェハ６４に構成される半導体集積装置の部分断面構造例である。ここで、異種半導体チップ６０、６２、６３を樹脂７４、７５、７８にて再構成ウェハ７０として集積した後、半導体後工程プロセスを用いて、絶縁層７６及び再配線層７７を形成する。本技術は、既存のＳｉＰと異なり、インターポーザー基板を用いる必要はなく、また、異種の半導体チップ間の接続を半導体後工程プロセスによる微細配線で行うことができるため、インターポーザー基板の配線設計に依存しない高集積化が可能である。また、既存のシステムオンチップ（ＳｏＣ）とは異なり、異種の半導体チップの混載が容易に可能である。従って、新規システム開発にも既存の半導体チップを用いることができるため、開発期間が短縮され、結果として開発コストの低減が可能となる。
しかしながら、この例では幾つかの問題が見いだされている。
まず、図８に示すように、半導体チップを接着層に搭載する際に、接着層の変形により、再構築ウェハ表面に段差が生じる課題があった。具体的には図８に示すように複数の半導体パッケージ８１（図８（ａ））を、接着層（粘着層）８２を備えた支持基板表面に固定（図８（ｂ））した後、その表面と隙間部分に樹脂を用いて固定（図８（ｃ））して、支持基板を除去して再構築ウェハを構成する（図８（ｄ））。
接着層が可塑性を有することから半導体チップを固定すると変形が発生して、再構築ウェハ表面に段差が生じる課題があった。
このように再構築ウェハ表面の凹凸は、異種半導体チップ間を接続する配線の段差断線の原因となる。

さらに、この例では、図９に示すように半導体チップと、この周辺回路を構成する受動部品とを混載する際、両者を接着層上に搭載して再構築ウェハを形成する際に、受動部品の電極間に樹脂が浸透することにより、受動部品の電極表面が樹脂に埋没したり、電極間上に配置される樹脂が剥離したりする課題があった。図９は、再構築ウェハを製造する工程断面図であり、図９（ａ）に示すように、基板９４上に接着層９３を形成した後、その表面に半導体チップと受動部品９１、９２を各々載置する。次いで、その周囲に樹脂９５をモールディングした後（図９（ｂ））、基板９４と接着層９３を剥離する（図９（ｃ））。その後、形成された再構築ウェハを、上下反転して表面観察すると、受動部品の電極形状に依存して、その端子部が、再構築ウェハを構成する樹脂中に埋没したり、受動部品を被覆すべき樹脂が剥離したりすることにより、その上面に形成する面配線間との電気的接続に困難をきたすことがあった。これは部品の電極近傍における表面凹凸により一部のみが接着層に接触しているため、受動部品を固定する接着力が半導体チップに比較して弱いこと起因していると考えられる。このため、この接着層の接着強度を高めると、受動部品の剥離と埋没を防止することができるが、接着層により受動部品の表面の樹脂が部分的に剥離して一部剥ぎ取られ、逆にこれが表面段差をひきおこすという相反する技術課題があった。
すなわち、これらによって生じた再構築ウェハの表面段差は、このウェハ上における絶縁層や配線層のフォトリソ工程において、パターン不良を発生させる要因となるため、半導体チップとその周辺回路を構成する受動部品との間に接続不良が発生するという課題があった。
同様の課題は、従来の半導体チップ集積技術において、異種チップの接着層上への搭載プロセスとチップ形状に起因する凹凸の影響により、異種チップ表面での剥離、埋没により、再構築ウェハ表面凹凸の発生が発生することがあり、これが配線接続不良をひきおこす原因となっていた。
この第２の実施の形態は、上記課題を解決するためになされたものである。
すなわち、この実施の形態の半導体集積装置は、その概略断面図である図２４に示すように、少なくとも複数の電極端子を有する半導体チップまたは受動部品２４１、２４２と、半導体チップまたは受動部品２４１の電極端子（図示せず）上に形成されたボール電極２４３と、前記半導体チップまたは受動部品２４１と電極２４３の側面と半導体チップまたは受動部品裏面に配置される樹脂２４４と、前記樹脂２４４上とボール電極２４３上に形成され、前記ボール電極２４３上にビアを有する絶縁層２４５と、前記絶縁層２４５上に形成され、前記ボール電極２４３と接続された再配線層２４６からなり、前記ボール電極２４３と前記絶縁樹脂２４４の高さが概同一平面上に位置するものである。
図２３には再配線形成後の半導体集積装置（複数の半導体パッケージを集積して形成した集積型半導体パッケージ）の構造例を示す。本実施の形態では、半導体パッケージ表面のボール電極段差等凹凸は平坦化されているため、接着層上に固定して再構築ウェハ樹脂を印刷形成するときに、半導体パッケージの一部が剥離または埋没するという問題は発生しにくい特徴を有している。また、これにより、ウェハ再構築後において再構築ウェハ表面に凹凸が存在する可能性も低いため、この再構築ウェハ上に絶縁層と配線層を形成するフォトリソ工程において、配線接続不良が発生するという問題も回避される。
また、本実施の形態である半導体集積装置の製造方法は、少なくとも複数の半導体パッケージまたは受動部品の電極上にボール電極を形成する工程と、半導体パッケージまたは受動部品のボール電極が上面に配置されるように、支持基板上に形成した接着層上に搭載する工程と、半導体パッケージまた受動部品上に樹脂層を形成する工程と、この樹脂層を機械研削して、ボール電極の一部を露出させる工程と、支持基板と接着層を剥離する工程と、半導体パッケージ成形体の樹脂層を分割して、半導体パッケージまたは受動部品ブロックを形成する工程とを少なくとも備えたものである。
また、他の実施の形態の半導体集積装置の製造方法は、少なくとも複数の半導体パッケージまたは受動部品の電極上にボール電極を形成する工程と、半導体パッケージまたは受動部品を接着層上に搭載する工程と、半導体パッケージまたは受動部品上に樹脂層を形成する工程と、この樹脂層を機械研削して、ボール電極の一部を露出させる工程と、接着層を支持基板とともに剥離する工程と、半導体パッケージまたは受動部品の樹脂層を分割して半導体パッケージまたは受動部品ブロックを形成する工程と、この半導体パッケージまたは受動部品ブロックを第二の接着層上に搭載する工程と、半導体パッケージまたは受動部品ブロックの第二の接着層上に第二の樹脂層を形成する工程と、半導体パッケージまたは受動部品ブロック上と第二の樹脂層上及びボール電極上に絶縁層を形成する工程と、この絶縁層の上に再配線層を形成する工程とを少なくとも備えたものである。
さらに他の実施の形態である半導体集積装置の製造方法は、少なくとも複数の半導体パッケージまたは受動部品の電極上にボール電極を形成する工程と、この半導体パッケージまたは受動部品を、支持基板上に形成した接着層上に、ボール電極が接するように搭載する工程と、半導体パッケージまたは受動部品上に樹脂層を形成する工程と、接着層を支持基板とともに剥離する工程を少なくとも備えたものである。
（実施例２）
以下、本実施例を示す図１０を用いて説明する。図１０は、半導体集積装置の製造工程を示す断面図である。本実施の形態では、半導体パッケージ１０１（図１０（ａ））の電極上に突起状のボール電極１０３を形成する（図１０（ｂ））。次に、この半導体パッケージを支持基板１０５上に接着層１０４で接着（図１０（ｃ））し、樹脂１０６で封止した後（図１０（ｄ））、表面を機械研削して（図１０（ｅ））、ボール電極１０３を露出させる（１０（ｅ））。このように半導体パッケージの電極上に突起状のボール電極１０３を設けることにより、機械研削を行っても半導体パッケージと電極を機械的に研削することなくボール電極のみを露出させることができる。
次いで、半導体パッケージ１０１を接着層から剥離した後に、ダイシングを用いて個別パッケージとして分離する（図１０（ｆ））。これにより本来は電極部分で段差を有していた半導体パッケージは樹脂封止されたブロックとして構成することが可能となる。さらに、半導体パッケージを、樹脂層１０７を用いて再構築ウェハとして形成することができる。
なお、この実施例は、あくまでも例示であり、その本質を損なわない限り、種々の変形は可能である。
（実施例３）
本実施例の概要を、半導体集積装置の製造工程の断面図である図１１を用いて説明する。まず、複数の半導体チップ１１１のうち、電極１１２上に配線接続用のバンプ電極１１３を形成する。このバンプ電極１１３は厚膜金属でもバンプ電極でもよいし、その形状には特に限定されるものではないが、突起状であることと、柱状、球状であることが好ましい。バンプ電極１１１を形成した後、半導体チップを接着層１１４上に搭載して（図１１（ａ））、この上にエポキシ樹脂等からなる樹脂を印刷して、樹脂層１１５を形成する（図１１（ｂ））。その後、接着剤層１１４および基板１１６を剥離する（図１１（ｃ））。次いで、この上面から機械研削等で表面平坦化して半導体チップのバンプ電極部分を露出させる（図１１（ｄ））。なお、このとき、樹脂中に分散した石英等からなるフィラーも一部露出する。次いで、半導体プロセスを用いて薄膜金属を形成して、位置合わせマーク１１６を形成した後（図１１（ｅ））、さらにダイシングにより樹脂ブロック３１１を完成する（図１１（ｆ））。
さらに、この樹脂ブロック３１１を接着層１１４ｂ上に再度搭載した後（図１１（ｇ））、第二の樹脂層１１７を形成して（図１１（ｈ））、その後に接着層１１４ｂを剥離することで再構築ウェハ３１２を完成する（図１１（ｉ））。この後は、半導体プロセスを用いて必要に応じて平坦化層１１９、再配線層１１８を形成する（図１１（ｊ））。なお、再配線電極層の材料としてはＡｕ、Ａｌ、Ｃｕ、Ｔｉなどの金属を用いても良いし、カーボンナノチューブを用いても良い。その材料は特に限定されるものではない。
これによる実施の形態では、機械研削等により樹脂ブロック３１１内では半導体チップの表面が完全に平坦化されているため、半導体チップの表面凹凸による部品埋没と、部品剥離を効果的に防止することができる。さらに、樹脂ブロック表面は十分平坦化されることから配線層の下地層となる結線層の平坦性も改善する。また、この方法を用いることで樹脂中に分散した石英等からなるフィラーが露出することになり、半導体チップと平坦化層との密着性も改善する。
また柱状のようなバンプ電極１１３を形成することにより、樹脂ブロック表面を機械研削する際に、研削量による電極露出面積の変動が少なくなる。本実施例では、柱状の電極を形成するため、機械研削による電極パターンの大きさと、形状のばらつきをなくすことができ、表面に露出するパターン精度を向上することができる。
さらに搭載精度を向上することができることから、半導体チップ間の距離を微細化することが可能となる。図１２に、本実施の形態の半導体チップ間ギャップと樹脂収縮量の関係をシミュレーションした結果を示した。これより、樹脂収縮量は、樹脂厚には大きく依存せず、半導体チップ間の距離に大きく依存することがわかる。例えば半導体チップ間を１００μｍまで微細化することで半導体チップの位置ずれは２μｍ程度まで低減できることがわかる。従って、半導体チップの搭載精度の向上により、半導体チップ間の距離を微細化することができ、この効果により半導体チップの位置ずれの変動を低減することができるため、このため、結果的に微細な再配線層の形成も可能となる。
さらにバンプ電極層を再配線層との間に配置することで応力緩和効果による、温度ストレス試験での配線断線率がバンプ電極層を配置しない構成の場合と比較して向上した。特にバンプ配線にＡｌ、Ａｕ、Ｃｕ、Ｐｂ、Ｓｎなどの金属を用いるとその効果は顕著であった。
（実施例４）
本実施例の概要を、半導体集積装置の製造工程断面図である図１３に示す。すなわち、本実施例では、受動部品１３２を、接着層１３３上に搭載した後、バンプ電極１３１を形成する（図１３（ａ））。バンプ電極１３１としては、ここではＳｎＡｇＣｕペーストを受動部品の電極上に塗布、リフローすることにより形成した。この後、第一の樹脂層１３５で受動部品を樹脂封止して（図１３（ｂ））、さらに電極表面側を機械研削することでバンプ電極を露出させる（図１３（ｃ））。その後接着層１３３を剥離した後、薄膜金属を半導体プロセスにて形成し、実施例３と同様に位置合わせマーク１３８とした（図１３（ｄ））。その後、ダイシングして受動部品ブロックを分割することで受動部品の樹脂ブロック１３９とした。次いで、この樹脂ブロック１３９を、他の半導体チップ１３４とともに接着層１３７上に搭載（図１３（ｅ））して、第二の樹脂層１３６を形成した後（図１３（ｆ））、接着層１３７から剥離（図１３（ｇ））して、再構築ウエハとして集積する。なお、接着層１３３は受動部品の裏面側を固定しているため、高い強度を有する接着層を用いても、主面側を固定する場合のように再構築ウェハの表面段差を増加させることはない。
ただし、第一の樹脂層の粘度を低下させることにより、受動部品に対する被覆性を高めた平坦な樹脂ブロックを形成することができる。この樹脂の粘度を低下する方法の一つとしては、樹脂中の石英フィラー量の調整があげられる。すなわち樹脂中の石英フィラー量を低下させると粘度を低下することができる。
また、本実施例によれば樹脂ブロック上に位置合わせマーク１３８を形成することで、高位置精度にて樹脂ブロックを集積することができる。すなわち、従来までは、樹脂中に配置されることによって表面パターンが確認できない部品の搭載においては、形状精度の問題から、数μｍ程度の高精度な位置合わせと、搭載は不可能であった。しかしながら、本技術では、樹脂ブロック上に半導体プロセスを用いて位置合わせマークを形成することで、これを高位置精度な搭載が可能となる。
図１４にこの実施例の変形例を示す。この例では、受動部品１４４、１４８、半導体チップ１４７を第一の樹脂１４１で樹脂ブロック化した後、第二の樹脂層１４６で再構築ウェハとした後、絶縁層１４２、再配線層１４３で接続した構成となっている。ここで受動部品１４４の樹脂ブロックにはバンプ電極１４５を形成した構成を用いている。受動部品１４４と、１４８は一般的に形状に丸みがあり、電極凹凸も１０μｍ以上と大きいため、第一の樹脂層を配置しないで第二の樹脂層で再構築ウェハを形成すると、樹脂中に部品が埋没することにより、再配線層での接続不良が発生していたが、本実施例では、第一の樹脂層の表面が平坦化されることで、第二の樹脂印刷時にこれらの部品が剥離することなく集積することが可能になった。
（実施例５）
本実施例を、樹脂ブロックの製造工程断面図である図１５を用いて説明する。本実施例では、半導体パッケージ１５２および半導体チップ１５３の２種類をそれぞれ２個集積する例を示している。半導体パッケージ１５２は接続電極上に接続金属としてはんだボール電極を形成した。半導体チップ１５３は円柱状の接続金属電極層１５１を形成している（図１５（ａ））。まず、これらの部品を、フリップチップボンダーを用いてはんだボール電極およびバンプ電極が接着層１５４と接するように搭載した（図１５（ｂ））。具体的には、接着層厚１０μｍのアクリル系接着層１５４と厚さ１００μｍのＰＥＴ基材１５５からなる接着層を用いた。次いで、この接着層と半導体パッケージおよび半導体チップ上に第一の樹脂層１５６を印刷形成した（図１５（ｃ））。第一の樹脂層１５６は、酸無水物系のエポキシ樹脂層の中に２０−５０μｍ径の石英フィラー粒子を７５ｗｔ％分散させたものを用いた。この第一の樹脂層１５６を、真空印刷機を用いてボイドが形成されないように注意しながら、半導体チップが完全に被覆されるように印刷した後、オーブンを用いて１００℃、２時間の条件で焼成を行った。その後、半導体チップ１５１および半導体パッケージ１５３を接着層から剥離した後、オーブンを用いて１８０℃、２時間の焼成を行った（図１５（ｄ））。
次いで、ダイシングにより半導体パッケージ１５２からなる第一の樹脂層と半導体チップ１５３からなる第一の樹脂層の２つに分割した（図１５（ｅ））。主面から機械研削法により第一の樹脂層１５６を研削、薄型化した（図１５（ｆ））。この機械研削法は、６００番の砥石を２０００ｒｐｍ程度で回転させて実施した。これにより、半導体パッケージ１５２のはんだボールおよび半導体チップ１５３のバンプ電極の上面を露出させた。なお、半導体パッケージのボール電極は球形をしていることから、ボール露出面積が最大となるように、ボールのほぼ中心の高さで研削を止めるようにした。また、接着層と接している裏面についても、平坦化を目的として機械研削を実施した。具体的には本実施例では、半導体パッケージ及び半導体チップでの裏面の表面段差は１０μｍ程度であったため、１５μｍ程度の機械研削を行った。これらの工程を行った後、半導体パッケージおよび半導体チップそれぞれの第一の樹脂層からなる樹脂ブロックをさらに個別に分割（図１５（ｇ））することを行った。
図１６に本実施例の変形例を示す。図１６は、樹脂ブロックの製造工程を示す工程断面図である。本実施例では、半導体パッケージ１５２および受動部品１５３の２種類をそれぞれ２個集積する例を示している。半導体パッケージは電極上に電極層としてはんだボールが形成されており、受動部品は接続電極層として金属電極１５１のみを形成している（図１６（ａ））。まずこれらの部品を、フリップチップボンダーを用いて接着層上に搭載した（図１６（ｂ））。具体的には、接着層厚５０μｍのアクリル系接着層と厚さ１００μｍのＰＥＴ基材からなる接着層を用いた。本実施例では、例えば接着層の１８０°剥離強度が５６０ｇ／２５ｍｍのものを用いた。
次いで、この接着層および半導体パッケージと受動部品上に第一の樹脂層１５６を印刷形成した（図１６（ｃ））。第一の樹脂層としては、酸無水物系のエポキシ樹脂層の中に２０−５０μｍ径の石英フィラー粒子を７５ｗｔ％分散させたものを用いて、第一の樹脂層を、真空印刷機を用いてボイドが形成されないように注意しながら、半導体パッケージと受動部品を完全被覆するように印刷して、オーブンを用いて１００℃、２時間の条件で焼成を行った後、さらに接着層から半導体パッケージおよび受動部品を剥離した後、オーブンを用いて１８０℃、２時間の本焼成を行った（図１６（ｄ））。
次いで、ダイシングにより半導体パッケージからなる第一の樹脂層と受動部品からなる第一の樹脂層の２つに分割した。その後、主面から機械研削法により第一の樹脂層を研削することによりはんだボール及び金属電極層を露出させた（図１６（ｅ））。機械研削法は、６００番の砥石を２０００ｒｐｍ程度で回転させて、サンプルに押し当てるようにすることで実施した。これにより、半導体パッケージのはんだボール１５１および受動部品の電極１５１の上面を露出させた。半導体パッケージのボール電極は球形をしていることから、バンプ露出面積が最大となるように、ボールのほぼ中心の高さにて研削を止めるようにした。また、接着層と接している裏面についても、平坦化を目的として機械研削を実施して最後に半導体パッケージ及び受動部品それぞれの第一の樹脂層からなる樹脂ブロックをさらに個別に分割することを行った（図１６（ｆ））。
（実施例６）
本実施例を、製造工程断面図である図１７を用いて説明する。本実施例では、導電性基板１７５上に金属層１７４を形成した後、接着層１７２上に半導体チップ１７１を搭載した。次いで、この半導体チップ１７１の電極上にボールボンディング法によりワイヤーボンディングした（図１７（ａ））。ボンディングワイヤー１７３は半導体チップ１７１上のパッド電極と金属層１７４を接続している。次いで、この上にエポキシ樹脂等からなる樹脂を真空印刷して第一の樹脂層１７６を形成した（図１７（ｂ））。この上面から機械研削を行い、ボンディングワイヤー１７３を露出させる（図１７（ｃ））。なお、本実施例では、ボンディングワイヤー１７３にはＡｕを用いたが、Ａｌ、Ｃｕなど他のいかなる金属材料でもその材料は限定されるものではなく、例えば、ＣＮＴ（カーボンナノチューブ）を用いることも可能である。この機械研削で、ボンディングワイヤー１７３と半導体チップ１７１のパッド電極との距離が３０〜１００μｍ程度になるまで研削を行った後、ダイシングにより個別の半導体パッケージとする（図１７（ｄ））。このボンディングワイヤー１７３は、電極付近ではパッド電極に対してほぼ垂直になっているため、パッド電極と接近した距離まで研削することにより、ボンディングワイヤーの露出部の位置座標は、ほぼパッド電極の位置座標とほぼ一致するようになる。従って、このボンディングワイヤー層の露出部を基準として位置合わせを行い、接着層１７８上の指定位置に搭載して、第二の樹脂層１７７を印刷形成（図１７（ｅ））することと、接着層１７８を剥離することを行うことにより再構築ウェハを形成することができる（図１７（ｆ））。さらに必要に応じて、再構築ウェハ表面を機械研削して平坦化する。なお、この金属層は接地電位にすることで、研削作業による半導体チップ１７１の静電破壊不良が効果的に防止することができた。
さらに本実施例の変形例を，製造工程断面図である図１８を用いて説明する。本実施例は、図１７とほぼ同じであるが、金属基板層と半導体チップの電極を接続するボンディングワイヤーを、電極１個あたりボンディングワイヤーａ１８１とボンディングワイヤーｂ１８２の２本にしている点が異なる。ボンディングワイヤーｂ１８２はボンディングワイヤーａ１８１よりも上部に位置している。この状態で樹脂封止後に機械研削でボンディングワイヤーｂ１８２が露出し、かつボンディングワイヤーａ１８１が研削されないように、機械研削を実施する。これにより、ボンディングワイヤーｂ１８２が研削されているときも電極はボンディングワイヤーａ１８１によりメタル基板１８４と電気的に接続された状態となるため、図１７の例での金属層をＧＮＤ電位にすることで、確認された半導体チップの静電破壊不良が防止される効果がさらに向上することを確認した。具体的には、これまではボンディングワイヤーが研削されると同時にＧＮＤ（接地用電極）から遮断することで静電破壊することがあったが、本実施例では、常にＧＮＤと接続されているため、これまで以上の静電破壊防止の効果が確認された。なお、ボンディングワイヤーａ１８１はダイシングによる分割を行うときに金属基板１８４と切断されるため、ボンディングワイヤーｂ１８２は半導体チップのパッド電極として用いることができる。
図１９に、本実施例のさらに他の変形例を示す。本実施例は図１７および図１８とほぼ同じであるが、半導体チップのパッド電極に接続されるボンディングワイヤー１９１は電極１個あたり１本ずつであり、金属層１９３と半導体チップの電極を接続するボンディングワイヤーのうち、ボンディングワイヤーａ１９１ａは半導体チップのＧＮＤ電極以外の電極に、ボンディングワイヤーｂ１９１ｂは半導体チップのＧＮＤ電極に接続したことが異なる。これにより、上方に位置するボンディングワイヤーｂを研削することで接続金属を露出させ、一方でボンディングワイヤーｂはＧＮＤ電位に接続された金属層と接続した状態としておく。さらにダイシング工程においても金属層とボンディングワイヤーｂは切断されないようにしておく。これにより、半導体チップの裏面は常に半導体チップのＧＮＤ電位電極と接続された状態となる。次いで、これらを第二の樹脂層で樹脂封止して、再構築ウェハとした後に、平坦化層と、再配線層を各々形成する。さらに再構築ウェハの裏面を研削することで、金属基板を露出させ、この露出した金属基板をＧＮＤ電位パッド電極としてバンプ電極を介してＧＮＤ電極部を形成する。これにより、再構築ウェハ上部から樹脂を貫通するビアを形成しないで裏面とのＧＮＤ電極接続が可能になるという特徴を有している。
（実施例７）
図２０に本実施例を示す。図２０（ａ）は、本実施例の比較対照の半導体集積装置であり、この半導体集積装置は、半導体チップ２０３、半導体チップ２０４、半導体チップ２０５、受動部品２０６、受動部品２０７の５個のデバイスが第二の樹脂で樹脂封止され再構築ウェハとして集積されており、さらにこの上に絶縁層２０１と再配線層２０２が集積形成されている。しかしながら、これらの半導体チップや受動部品の厚さは、相互に異なるため、厚みの薄い半導体チップの下部には第二の樹脂層２０８が多く形成されることになっている。これまでのように裏面研削を行う際には、最も厚い受動部品が研削で破壊されるためこの受動部品、次に半導体集積装置を薄型化することはできない。このため、半導体集積装置としては、集積密度が低くなるという課題と、樹脂量が多いことに起因する大きな樹脂収縮量が、再構築ウェハの反り量を増大させるという課題があった。
図２０（ｂ）は、本実施の形態を示す図であり、受動部品２０７については（ａ）と同じ構成だが、チップ厚が薄い半導体チップ２０３、半導体チップ２０４、半導体チップ２０５、及び受動部品２０６についてはボンディングワイヤーを形成した後、第一の樹脂層で封止した樹脂ブロックを縦に並べた構成としている。本実施例でも、ボンディングワイヤーは樹脂ブロックの側面から接続されるようにしており、これらを第二の樹脂層２０８で樹脂封止して、再構築ウェハとして再集積している。このような構成とすることで、樹脂中での集積密度を格段に向上させることが可能となり、再構築ウェハの反り量も低減させることが可能になる。
図２１には、図２０で示す実施の形態を実現するための樹脂ブロックの形成工程を示している。すなわち、本工程は、基板上に金属層ａを形成した後、接着層ａを介して半導体チップ２１２を接着した後、ボンディングワイヤー２１１を１方向に配置して、金属層ａ２１４と接続した後、第一の樹脂層ａ２１６を形成している。同様に金属層ｂ２１８を形成した後、接着層ｂ２１７を上に、半導体チップ３１０を搭載して、ボンディングワイヤーを１方向に配置して、金属層ｂ２１８と接続した後、第１の樹脂層ｂを形成している。さらに金属層ｃを形成した後、接着層ｃ上に半導体チップＣを搭載して、ボンディングワイヤーを１方向に配置し、金属層ｃと接続した後、第１の樹脂層ｃを形成している。この後に、ダイシングを行うことにより部品を個別に分割して、最後に支持基板を除去することで図２０（ｃ）に示す半導体集積装置を実現している。
この実施の形態によれば、従来の集積技術で課題となっていた半導体パッケージ、または半導体チップ、または受動部品の形状相違による再構築ウェハでの剥離、埋没、再構築ウェハ表面の凹凸発生を、効果的に抑止することが可能となり、表面の平坦性を高めることができ、この上に形成する再配線層の表面段差による再構築ウェハの配線不良を回避することができる。
以下、本実施の形態において、さらに好ましい形態を要約する。
半導体パッケージ、半導体チップ、または受動部品の電極端子上に形成される電極は、球または柱状のバンプ電極からなるものであることが好ましい。
前記電極のバンプ電極上には、ワイヤー状の電極（ボンディングワイヤー）が形成されていることが好ましい。
半導体集積装置の側面及び裏面及び側面を被覆する樹脂部上には位置合わせマークが配置されていることが好ましい。
［第３の実施の形態］
本実施の形態の半導体装置の製造方法は、半導体チップと、半導体チップ上に形成されたＩ／Ｏ電極（パッド電極）と、Ｉ／Ｏ電極上に形成された接続電極部とを備え、樹脂封止された複数の半導体パッケージを準備する工程と、基板に、半導体パッケージに設けられるパターンに対応する合わせマークを形成する工程と、複数の半導体パッケージを、合わせマークと半導体パッケージに設けられるパターンを用いて位置合わせすることにより、基板に配置する工程と、複数の前記半導体パッケージを、半導体チップの側面に沿って切削加工することにより分割して個別の半導体チップとする工程とを備える。
本実施の形態は、第１の実施の形態で示したチップスケールパッケージの製造方法の別の実施形態である。本実施の形態によれば、ダイシング前の半導体パッケージの配置を、半導体パッケージに設けられるパターンに対応する合わせマークを用いることで高精度化する。したがって、チップスケールパッケージのサイズをより小型にすることが可能となる。第１の実施の形態と重複する内容については記述を省略する。
図２５は、本実施の形態の半導体装置の製造方法を示す工程断面図である。まず、半導体チップ５１０と、半導体チップ５１０上に形成されたＩ／Ｏ電極（パッド電極）と、Ｉ／Ｏ電極上に形成された接続電極部５１２とを備え、樹脂封止された複数の半導体パッケージ５００を準備する。
半導体チップ５１０は、金（Ａｕ）等から構成されるボンディングワイヤー５１４によりリードフレーム（端子電極）５１６と電気的に接続される。半導体チップ５１０およびボンディングワイヤー５１４は、モールド樹脂（封止樹脂）５１８で封止されている。
次に、例えば、透明ガラスやシリコンの基板５２０を準備する。基板５２０は、例えばウェハ形状をしている。そして、この基板５２０に、半導体パッケージ５００に設けられるリードフレーム（端子電極）５１６のパターンに対応する合わせマーク５２２を形成する。合わせマーク５２２の材質は、例えば、モリブデン（Ｍｏ）やチタン（Ｔｉ）等の金属である。
次に、複数の半導体パッケージ５００を、基板５２０上に形成された粘着層５２４上にマトリックス状に配置する。配置には、例えば、チップマウンターまたはフリップチップボンダーを用いる。粘着層５２２にかえて接着剤等を用いることも可能である（図２５（ａ）、図２５（ｂ））。この際、半導体パッケージ５００のリードフレーム（端子電極）５１６のパターンと合わせマーク５２２とを照合することにより、基板５２０に対して半導体パッケージ５００の位置合わせを行う。
次に、例えば、印刷法を用いて有機樹脂５２６を基板５２２上に形成して半導体パッケージ５００を封止した樹脂ウェハを形成する（図２５（ｃ））。有機樹脂５２６として、例えば、エポキシ樹脂を用いることが可能である。また、樹脂印刷の際には真空印刷法により樹脂中に気泡が入らないようにすることが望ましい。
次に、樹脂封止された複数の半導体パッケージ５００（樹脂ウェハ）を粘着層５２４上から剥離する（図２５（ｄ））。その後、樹脂ウェハ表面を機械研削法により研削する。ここでは、半導体チップ５１０の接続電極部５１２であるボール電極（バンプ）５１２又はボンディングワイヤー５１４が露出するまで研削を行う（図２５（ｅ））。
機械研削は＃６００以上の砥石を用いて行うことが平坦の研磨面を確保する観点から望ましい。さらに、例えば１μｍ粒径のアルミナ粒子を含む研磨液を含む研磨シートで表面研磨を行い、表面平坦性を確保するとともに、ボール電極（バンプ）５１２露出部又はボンディングワイヤー５１４露出部のパターン形状を高精度化することが望ましい。
次に、半導体チップ５１０の側面に沿って切削加工することにより分割して個別の半導体チップ５１０とする（図２５（ｆ）、図２５（ｇ））。すなわち、複数の半導体パッケージ５００を集積した樹脂ウェハを、ダイシング装置を用いて分割しチップスケールパッケージ６００に変換する。
この際、例えば、露出したボンディングワイヤー５１４又はボール電極（バンプ）５１２の位置情報を元にチップ端面間近を一括でダイシングすることが望ましい。これによりで半導体チップ５１０のサイズに近いサイズの超小型の半導体チップスケールパッケージ６００を形成することが可能となる。
以上、本実施の形態の半導体装置の製造方法によれば、半導体パッケージに設けられるパターンに対応する合わせマークを形成し、複数の半導体パッケージを、この合わせマークと半導体パッケージに設けられるパターンを用いて位置合わせすることにより、既存の半導体パッケージから超小型の半導体チップスケールパッケージを形成することが可能となる。
［第４の実施の形態］
本実施の形態の半導体装置の製造方法は、特に、半導体パッケージに設けられるパターンとして、半導体チップ上の接続電極部を用いる点で、第３の実施の形態と異なっている。第３の実施の形態と重複する内容については、一部記述を省略する。
図２６は、本実施の形態の半導体装置の製造方法を示す工程断面図である。まず、半導体チップ５１０と、半導体チップ５１０上に形成されたＩ／Ｏ電極（パッド電極）と、Ｉ／Ｏ電極上に形成された接続電極部５１２とを備え、樹脂封止された複数の半導体パッケージ５００を準備する（図２６（ａ））。
半導体チップ５１０は、金（Ａｕ）等から構成されるボンディングワイヤー５１４によりリードフレーム（端子電極）５１６と電気的に接続される。半導体チップ５１０およびボンディングワイヤー５１４は、モールド樹脂（封止樹脂）５１８で封止されている。
次に、例えば、透明ガラスやシリコンの基板５１９を準備する。基板５１９は、例えばウェハ形状をしている。次に、複数の半導体パッケージ５００を、基板５１９上に形成された粘着層５２３上に配置する（図２６（ｂ））。この際、機械的強度を高めるために複数の半導体パッケージ５００を有機樹脂により封止してもかまわない。
次に、半導体パッケージ５００のＩ／Ｏ電極側表面を機械研削法により研削する。ここでは、半導体チップ５１０の接続電極部５１２であるボール電極（バンプ）５１２又はボール電極（バンプ）５１２直上のボンディングワイヤー５１４が露出するまで研削を行う（図２６（ｃ））。この際、半導体チップ５１０のモールド樹脂（封止樹脂）５１８を、半導体チップ５１０表面を被覆するように残す。
機械研削は＃６００以上の砥石を用いて行うことが平坦な研磨面を確保する観点から望ましい。さらに、例えば１μｍ粒径のアルミナ粒子を含む研磨液を含む研磨シートで表面研磨を行い、表面平坦性を確保するとともに、ボール電極（バンプ）５１２露出部又はボンディングワイヤー５１４露出部のパターン形状を高精度化することが望ましい。
その後、機械研削された半導体パッケージ５００を粘着層５２３から剥離して個別化する。
次に、例えば、透明ガラスやシリコンの基板５２０を準備する。基板５２０は、例えばウェハ形状をしている。そして、この基板５２０に、半導体パッケージ５００に設けられる接続電極部５１２の配置に対応する合わせマーク５２１を形成する。合わせマーク５２１の材質は、例えば、モリブデン（Ｍｏ）やチタン（Ｔｉ）等の金属である。
次に、機械研削して個別化された複数の半導体パッケージ５００を、基板５２０上に形成された粘着層５２４上にマトリックス状に配置する（図２６（ｄ）、図２６（ｅ））。配置には、例えば、チップマウンターまたはフリップチップボンダーを用いる。粘着層５２４にかえて接着剤を用いることも可能である。この際、半導体パッケージ５００の接続電極部５１２のパターンと合わせマーク５２１を照合することにより、基板５２０に対して半導体パッケージ５００の位置合わせを行う。
なお、基板５２０に透明基板を用いる場合には、半導体パッケージ５００の配置後に、基板５２０裏面側から、半導体パッケージ５００の接続電極部５１２のパターンと合わせマーク５２１の合わせずれを可視光で検査することが可能となる。したがって、配置後の合わせずれ検査が容易になる。
次に、半導体チップ５１０の側面に沿って切削加工することにより分割して、個別の半導体チップ５１０とする（図２６（ｆ）、図２６（ｇ））。すなわち、複数の半導体パッケージ５００を集積したウェハを、ダイシング装置を用いて分割しチップスケールパッケージ６００に変換する。
この際、例えば、露出したボンディングワイヤー５１４又はボール電極（バンプ）５１２の位置情報を元にチップ端面間近を一括でダイシングすることが望ましい。これによりで半導体チップ５１０のサイズに近いサイズの超小型の半導体チップスケールパッケージ６００を形成することが可能となる。
本実施の形態の半導体装置の製造方法によれば、半導体パッケージに設けられるパターンに対応する合わせマークを形成し、複数の半導体パッケージを、この合わせマークと半導体パッケージに設けられるパターンを用いて位置合わせすることにより、超小型の半導体チップスケールパッケージを形成することが可能となる。
図２７および図２８は、本実施の形態の半導体装置の製造方法の効果を説明する図である。図２７は、第３の実施の形態の場合、図２８は、本実施の形態の場合である。それぞれ、ダイシングを行う際の上面図である。半導体パッケージのモールド樹脂５１８、半導体チップ５１０、ダイシングライン５５０、および、チップサイズパッケージ６００の位置およびサイズの関係を示す。
図２７、図２８から明らかなように本実施の形態の場合、半導体チップ５１０上の接続電極部の位置情報をもとに、半導体パッケージを基板上にマトリックス状に配置する。したがって、第３の実施の形態と比較して、半導体チップ５１０がモールド樹脂５１８に対して位置ずれしていた場合であっても、半導体チップ５１０の基板上の相対位置精度が向上する。
したがって、ダイシングの際に、より半導体チップ５１０の端面に近い位置にダイシングラインを設けることができる。よって、第３の実施の形態よりさらに小型のチップスケールパッケージ６００の実現が可能となる。
なお、本実施の形態では、半導体チップを機械研削及び機械研磨した後に、基板上に配置する形態について説明した。機械研削及び機械研磨で接続電極部を露出させることで、可視光を用いた位置合わせ、合わせずれ検査を容易にすることが可能である。もっとも、例えば赤外光等を用いることで、モールド樹脂ごしに接続電極部を検出することが可能であれば、必ずしも、機械研削及び機械研磨で接続電極部を露出させなくとも精度の高い位置合わせを行うことが可能となる。
以上、本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。従って、これらの実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。すなわち、これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１０…半導体パッケージ
１１…基板
１２…半導体チップ
１３…ボンディングワイヤー
１４…リードフレーム
１５…ボール電極
１６…モールド樹脂
２５…チップスケールパッケージ
３０…半導体パッケージ集積体
３１…ウェハ基板
５１…Ｉ／Ｏ電極
５２…ボール電極
５３…ボンディングワイヤー変形部
５４…ボンディングワイヤー
５５…パッシベーション膜
２４１…半導体パッケージ
２４３…ボール電極
２４４…樹脂
２４５…第二絶縁層
２４６…再配線層
５００…半導体パッケージ
５１０…半導体チップ
５１２…接続電極部
５２０…基板
５２１…合わせマーク
５２２…合わせマーク
５２４…粘着層
６００…チップスケールパッケージ

Claims (10)

  1. 基板表面に、半導体チップと、前記半導体チップ上に形成されたＩ／Ｏ電極と、前記Ｉ／Ｏ電極上に形成された接続電極部とを備え、樹脂封止された半導体パッケージを複数個、上面側に前記半導体チップのＩ／Ｏ電極が配されるように配置し、前記半導体パッケージを樹脂により相互固定して半導体パッケージ集積体を構成する工程と、
    前記半導体パッケージ集積体の少なくともＩ／Ｏ電極側表面を研削加工して、前記半導体チップの前記封止樹脂を、前記半導体チップ表面を被覆するように残したまま前記半導体チップ表面の前記接続電極部を露出させる工程と、
    前記半導体パッケージ集積体を、前記半導体チップの側面に沿って切削加工することにより分割して個別の半導体パッケージとする工程を少なくとも備えたことを特徴とする半導体装置の製造方法。
  2. 前記半導体パッケージを相互固定する樹脂と、前記半導体パッケージを封止するモールド樹脂とが、同一の主成分を有する樹脂材料であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. Ｉ／Ｏ電極を有する複数の電子部品と、
    前記電子部品のＩ／Ｏ電極上に形成された接続電極部と、
    前記電子部品及び前記接続電極部の側面及び前記電子部品裏面に配置される第一の絶縁部と、
    前記第一の絶縁部上及び前記接続電極部上に形成され、前記接続電極部上にビアを有する第二の絶縁部と、
    前記第二の絶縁部上に形成され、前記接続電極部と接続された再配線層を少なくとも有し、
    前記接続電極部と前記接続電極部が形成された面における前記第一の絶縁部の高さが概同一平面上に位置することを特徴とする半導体集積装置。
  4. 前記第一の絶縁部が前記電子部品の側面及び裏面及び前記接続電極部の側面を被覆する第一の樹脂部と前記第一の樹脂部の側面、または側面及び裏面、を被覆する第二の樹脂部からなることを特徴とする請求項３に記載の半導体集積装置。
  5. 複数の電子部品のＩ／Ｏ電極上に接続電極部を形成する工程と、
    複数の前記電子部品を、前記接続電極部が上面に配されるように、基板上に形成した接着層上に搭載する工程と、
    複数の前記電子部品および前記接着層上に樹脂層を形成する工程と、
    前記樹脂層を機械研削して、前記樹脂層及び前記接続電極部の一部を露出させる工程と、
    前記接着層および前記基板を剥離する工程と、
    複数の前記電子部品間の前記樹脂層を切断して、樹脂ブロックを形成する工程と、
    複数の前記樹脂ブロックを相互に固着する工程を少なくとも備えたことを特徴とする半導体集積装置の製造方法。
  6. 半導体チップと、前記半導体チップ上に形成されたＩ／Ｏ電極と、前記Ｉ／Ｏ電極上に形成された接続電極部とを備え、樹脂封止された複数の半導体パッケージを準備する工程と、
    基板に、前記半導体パッケージに設けられるパターンに対応する合わせマークを形成する工程と、
    複数の前記半導体パッケージを、前記合わせマークと前記半導体パッケージに設けられるパターンを用いて位置合わせすることにより、前記基板に配置する工程と、
    前記半導体チップの側面に沿って複数の前記半導体パッケージを切削加工することにより前記半導体パッケージよりサイズの小さい半導体チップスケールパッケージを形成する工程とを備えることを特徴とする半導体装置の製造方法。
  7. 前記半導体パッケージの少なくともＩ／Ｏ電極側表面を研削加工して、前記半導体チップの封止樹脂を、前記半導体チップ表面を被覆するように残したまま前記半導体チップ表面の前記接続電極部を露出させる工程をさらに備え、
    前記パターンが前記接続電極部であり、前記合わせマークを前記接続電極部の配置に対応するよう形成することを特徴とする請求項６記載の半導体装置の製造方法。
  8. 前記基板が透明基板であることを特徴とする請求項６または請求項７記載の半導体装置の製造方法。
  9. 前記接続電極部がボンディングワイヤー、ボール電極またはバンプ電極であることを特徴とする請求項６ないし請求項８いずれか一項記載の半導体装置の製造方法。
  10. 前記研削加工を＃６００以上の砥石で行うことを特徴とする請求項７記載の半導体装置の製造方法。
JP2012075803A 2012-03-08 2012-03-29 半導体装置の製造方法、半導体集積装置及びその製造方法 Expired - Fee Related JP5728423B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012075803A JP5728423B2 (ja) 2012-03-08 2012-03-29 半導体装置の製造方法、半導体集積装置及びその製造方法
US13/766,195 US8980697B2 (en) 2012-03-08 2013-02-13 Method of fabricating chip scale package
US14/593,773 US9490237B2 (en) 2012-03-08 2015-01-09 Semiconductor package including a plurality of chips

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012051318 2012-03-08
JP2012051318 2012-03-08
JP2012075803A JP5728423B2 (ja) 2012-03-08 2012-03-29 半導体装置の製造方法、半導体集積装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013214540A JP2013214540A (ja) 2013-10-17
JP5728423B2 true JP5728423B2 (ja) 2015-06-03

Family

ID=49113360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012075803A Expired - Fee Related JP5728423B2 (ja) 2012-03-08 2012-03-29 半導体装置の製造方法、半導体集積装置及びその製造方法

Country Status (2)

Country Link
US (2) US8980697B2 (ja)
JP (1) JP5728423B2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5728423B2 (ja) * 2012-03-08 2015-06-03 株式会社東芝 半導体装置の製造方法、半導体集積装置及びその製造方法
JP6116846B2 (ja) 2012-10-01 2017-04-19 株式会社東芝 半導体装置および半導体装置の製造方法
WO2015081141A1 (en) * 2013-11-26 2015-06-04 Diodes Incorporation A chip scale package
US9735078B2 (en) * 2014-04-16 2017-08-15 Infineon Technologies Ag Device including multiple semiconductor chips and multiple carriers
JP6361374B2 (ja) 2014-08-25 2018-07-25 日亜化学工業株式会社 発光装置及びその製造方法
KR101656269B1 (ko) * 2014-12-30 2016-09-12 주식회사 네패스 반도체 패키지 및 그 제조방법
US10163687B2 (en) 2015-05-22 2018-12-25 Qualcomm Incorporated System, apparatus, and method for embedding a 3D component with an interconnect structure
JP6634729B2 (ja) * 2015-08-12 2020-01-22 住友ベークライト株式会社 半導体装置の製造方法
JP6617471B2 (ja) * 2015-08-12 2019-12-11 住友ベークライト株式会社 半導体装置の製造方法
KR101681031B1 (ko) * 2015-11-17 2016-12-01 주식회사 네패스 반도체 패키지 및 그 제조방법
CN105609536A (zh) * 2016-02-15 2016-05-25 京东方科技集团股份有限公司 一种阵列基板、oled显示面板及显示装置
CN108780772B (zh) 2017-02-13 2023-07-14 深圳市汇顶科技股份有限公司 硅通孔芯片的二次封装方法及其二次封装体
JP6851239B2 (ja) * 2017-03-29 2021-03-31 エイブリック株式会社 樹脂封止型半導体装置およびその製造方法
JP7172022B2 (ja) * 2017-08-08 2022-11-16 昭和電工マテリアルズ株式会社 半導体装置の製造方法
CN110168717B (zh) 2017-10-20 2021-08-20 华为技术有限公司 一种芯片封装结构及封装方法
CN107946260B (zh) * 2017-12-28 2023-12-05 江阴长电先进封装有限公司 一种圆片级包覆型芯片封装结构及其封装方法
CN110875268A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
DE102018132447B4 (de) * 2018-12-17 2022-10-13 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102019119107A1 (de) * 2019-07-15 2021-01-21 RF360 Europe GmbH Elektrisches Bauelement, elektrische Vorrichtung und Verfahren zur Herstellung einer Vielzahl von elektrischen Bauelementen
KR102536590B1 (ko) * 2020-03-27 2023-05-26 주식회사 네패스라웨 반도체 패키지 제조 방법
JP7325384B2 (ja) * 2020-07-22 2023-08-14 三菱電機株式会社 半導体装置の製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3544902B2 (ja) 1999-09-16 2004-07-21 株式会社東芝 半導体装置およびその製造方法
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
JP4403631B2 (ja) * 2000-04-24 2010-01-27 ソニー株式会社 チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法
DE10213296B9 (de) * 2002-03-25 2007-04-19 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Nutzens
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
JP2004311767A (ja) * 2003-04-08 2004-11-04 Disco Abrasive Syst Ltd 半導体ウェーハの製造方法
TWI246761B (en) * 2003-05-14 2006-01-01 Siliconware Precision Industries Co Ltd Semiconductor package with build-up layers formed on chip and fabrication method of the semiconductor package
TWI260060B (en) * 2005-01-21 2006-08-11 Phoenix Prec Technology Corp Chip electrical connection structure and fabrication method thereof
US20070187844A1 (en) * 2006-02-10 2007-08-16 Wintec Industries, Inc. Electronic assembly with detachable components
US7514769B1 (en) * 2005-08-13 2009-04-07 National Semiconductor Corporation Micro surface mount die package and method
JP4559993B2 (ja) 2006-03-29 2010-10-13 株式会社東芝 半導体装置の製造方法
TWI313037B (en) * 2006-12-12 2009-08-01 Siliconware Precision Industries Co Ltd Chip scale package structure and method for fabricating the same
JP2009045712A (ja) 2007-08-21 2009-03-05 Toshiba Corp Ｍｅｍｓ装置およびｍｅｍｓ装置製造方法
JP2009188376A (ja) * 2008-01-09 2009-08-20 Toyota Motor Corp 半導体装置とその製造方法
JP4504434B2 (ja) 2008-02-14 2010-07-14 株式会社東芝 集積半導体装置
JP2009272512A (ja) * 2008-05-09 2009-11-19 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US7741151B2 (en) * 2008-11-06 2010-06-22 Freescale Semiconductor, Inc. Integrated circuit package formation
TWI466259B (zh) * 2009-07-21 2014-12-21 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體的製造方法
US8129835B2 (en) * 2009-09-04 2012-03-06 Unimicron Technology Corp. Package substrate having semiconductor component embedded therein and fabrication method thereof
TWI497679B (zh) * 2009-11-27 2015-08-21 Advanced Semiconductor Eng 半導體封裝件及其製造方法
JP5573422B2 (ja) * 2010-06-29 2014-08-20 富士通株式会社 半導体装置の製造方法
US9064879B2 (en) * 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8642385B2 (en) * 2011-08-09 2014-02-04 Alpha & Omega Semiconductor, Inc. Wafer level package structure and the fabrication method thereof
US8754514B2 (en) * 2011-08-10 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip wafer level package
US8563417B2 (en) * 2011-11-22 2013-10-22 Alpha & Omega Semiconductor, Inc. Method for packaging ultra-thin chip with solder ball thermo-compression in wafer level packaging process
JP5728423B2 (ja) * 2012-03-08 2015-06-03 株式会社東芝 半導体装置の製造方法、半導体集積装置及びその製造方法

Also Published As

Publication number Publication date
US20150123275A1 (en) 2015-05-07
US8980697B2 (en) 2015-03-17
JP2013214540A (ja) 2013-10-17
US20130234308A1 (en) 2013-09-12
US9490237B2 (en) 2016-11-08

Similar Documents

Publication Publication Date Title
JP5728423B2 (ja) 半導体装置の製造方法、半導体集積装置及びその製造方法
US10312199B2 (en) Semiconductor device and manufacturing method thereof
US8415202B2 (en) Method of manufacturing semiconductor device
JP3701542B2 (ja) 半導体装置およびその製造方法
US7413925B2 (en) Method for fabricating semiconductor package
JP4757398B2 (ja) 半導体装置の製造方法
US20080191335A1 (en) Cmos image sensor chip scale package with die receiving opening and method of the same
US20110209908A1 (en) Conductor package structure and method of the same
US20070231966A1 (en) Semiconductor device fabricating method
US20110074037A1 (en) Semiconductor device
JP2008258621A (ja) 半導体デバイスパッケージの構造、および半導体デバイスパッケージ構造の形成方法
TWI387014B (zh) 具有犧牲基板之晶粒重新配置結構及其封裝方法
TW200832644A (en) Water level package with good CTE performance and method of the same
JP2004140037A (ja) 半導体装置、及びその製造方法
JP2004165191A (ja) 半導体装置、半導体装置の製造方法及びカメラシステム
TWI740352B (zh) 製造具有增加產量的半導體裝置模組的方法及相關的半導體裝置模組
TWI622153B (zh) 系統級封裝及用於製造系統級封裝的方法
JP5685012B2 (ja) 半導体パッケージの製造方法
JP2001338932A (ja) 半導体装置及び半導体装置の製造方法
US20100219522A1 (en) Semiconductor device and method of manufacturing the same, and electronic apparatus
JP3474858B2 (ja) ベースレス半導体装置およびその製造方法
JP6116846B2 (ja) 半導体装置および半導体装置の製造方法
US20110031607A1 (en) Conductor package structure and method of the same
CN115148611B (zh) 2.5d封装结构及制备方法
TWI630665B (zh) 製作晶片封裝結構之方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140624

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150406

LAPS Cancellation because of no payment of annual fees