CN115148611B - 2.5d封装结构及制备方法 - Google Patents

2.5d封装结构及制备方法 Download PDF

Info

Publication number
CN115148611B
CN115148611B CN202211065444.4A CN202211065444A CN115148611B CN 115148611 B CN115148611 B CN 115148611B CN 202211065444 A CN202211065444 A CN 202211065444A CN 115148611 B CN115148611 B CN 115148611B
Authority
CN
China
Prior art keywords
substrate
adapter plate
chip
connecting bridge
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211065444.4A
Other languages
English (en)
Other versions
CN115148611A (zh
Inventor
陈彦亨
林正忠
杨进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenghejing Micro Semiconductor Jiangyin Co Ltd filed Critical Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority to CN202211065444.4A priority Critical patent/CN115148611B/zh
Publication of CN115148611A publication Critical patent/CN115148611A/zh
Application granted granted Critical
Publication of CN115148611B publication Critical patent/CN115148611B/zh
Priority to PCT/CN2023/099207 priority patent/WO2024045757A1/zh
Priority to TW112126283A priority patent/TWI826339B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Abstract

本发明提供一种2.5D封装结构及制备方法，先制备包括电连接的转接板、芯片、封装层的封装体，通过连接桥将独立设置的封装体电连接，以形成互连封装体，而后进行与基板的电连接，从而通过连接桥可实现将多个小尺寸的转接板相互电连接进而形成更大尺寸的转接板，实现带宽增加和减少芯片间的延迟，且可降低制备大尺寸转接板的难度、降低成本，提高良率。

Description

2.5D封装结构及制备方法
技术领域
本发明涉及半导体领域，特别是涉及一种2.5D封装结构及制备方法。
背景技术
半导体集成电路(Integrated circuit，IC)产业历经快速发展，封装(Package)作为集成电路制造中非常关键的一环，对芯片自身性能的表现和发挥有重要的影响，它不仅起着安放、固定、密封、保护芯片和增强电热性能的作用，而且还起到集成电路芯片内键合点与外部进行电气连接的作用。
在当下的高端芯片封装中，为了在芯片之间形成具有精细的高密度电通路，人们将硅转接板广泛应用于封装工艺中，尤其是随着高性能芯片对高带宽和低延迟的需求不断增加，转接板的尺寸也在不断增加。基于目前的技术而言，构建具有高良率的大尺寸的转接板还具有一定的难度且形成大尺寸的转接板需要的成本较高。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种2.5D封装结构及制备方法，用于解决现有技术中大尺寸的转接板难以形成且成本较高的问题。
为实现上述目的，本发明提供一种2.5D封装结构的制备方法，所述制备方法包括以下步骤：
提供转接板，所述转接板包括第一面及相对的第二面；
于所述转接板的第一面上贴置芯片，且所述转接板与所述芯片电连接；
形成封装层，所述封装层覆盖所述芯片及所述转接板的第一面，形成封装体；
提供临时载片，将至少两个所述封装体键合于所述临时载片上，且显露所述转接板的第二面；
于所述转接板的第二面上键合连接桥，所述连接桥与所述转接板电连接以互连所述封装体，形成互连封装体；
提供基板，将所述互连封装体键合于所述基板上，所述转接板的第二面及所述基板的表面中的一种或组合形成有金属互连件，且通过所述金属互连件使得所述转接板的第二面与所述基板电连接。
可选地，将所述互连封装体键合于所述基板上之前，包括在所述基板中形成凹槽的步骤，以通过所述凹槽容置所述连接桥，其中，形成所述凹槽的方法包括激光钻孔工艺。
可选地，所述连接桥包括玻璃连接桥及硅连接桥中的一种或组合，键合所述连接桥的方法包括热压键合工艺。
可选地，键合所述互连封装体及所述基板的方法包括回流工艺或热压键合工艺。
可选地，形成的所述连接桥与所述基板电连接。
可选地，形成所述封装层之后还包括对所述封装层进行研磨，以显露所述芯片的步骤。
可选地，形成所述连接桥之后及键合所述基板之前，或键合所述基板之后还包括去除所述临时载片的步骤。
本发明还提供一种2.5D封装结构，所述2.5D封装结构包括：
转接板，所述转接板包括第一面及相对的第二面；
芯片，所述芯片位于所述转接板的第一面上，且所述转接板与所述芯片电连接；
封装层，所述封装层覆盖所述芯片及所述转接板的第一面，且所述转接板、所述芯片及所述封装层组合构成封装体；
连接桥，所述连接桥位于所述转接板的第二面上，所述连接桥与所述转接板电连接以互连所述封装体，且互连的所述封装体结合所述连接桥构成互连封装体；
基板，所述基板位于所述互连封装体下方；
金属互连件，所述金属互连件位于所述转接板的第二面及所述基板的表面中的一种或组合，且通过所述金属互连件使得所述转接板的第二面与所述基板电连接。
可选地，所述连接桥为硅桥或玻璃桥的一种或组合。
可选地，所述基板上还设置有用以容置所述连接桥的凹槽。
如上所述，本发明的2.5D封装结构及制备方法，具有以下有益效果：先制备包括电连接的转接板、芯片、封装层的封装体，通过连接桥将独立设置的封装体电连接，以形成互连封装体，而后进行与基板的电连接，从而通过连接桥可实现将多个小尺寸的转接板相互电连接进而形成更大尺寸的转接板，实现带宽增加和减少芯片间的延迟，且可降低制备大尺寸转接板的难度、降低成本，提高良率。
附图说明
图1显示为本发明实施例中的一种2.5D封装结构的制备方法的流程图。
图2显示为本发明实施例一中提供的转接板的截面示意图。
图3显示为本发明实施例一中提供的贴置芯片后的截面示意图。
图4显示为本发明实施例一中提供的形成封装层后的截面示意图。
图5显示为本发明实施例一中提供的对封装层进行减薄后的截面示意图。
图6显示为本发明实施例一中提供的键合临时载片后的结构示意图。
图7显示为本发明实施例一中提供的形成连接桥并去除临时载片后的截面示意图。
图8显示为本发明实施例一中提供的2.5D封装结构的结构示意图。
图9显示为本发明实施例一中提供的另一种2.5D封装结构的结构示意图。
元件标号说明
101：转接板，1011：金属互连件，1012：第一面，1013：第二面，102：芯片，1021：第一芯片，1022：第二芯片，103：封装层，104：封装体，105：临时载片，106：连接桥，107：金属布线层，108：互连封装体，110：基板，111：凹槽，S1~S6：步骤。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
需要理解的是，使用“第一”、“第二”等词语来限定零部件，仅仅是为了便于对上述零部件进行区别，如没有另行声明，上述词语并没有特殊含义，因此不能理解为对本发明保护范围的限制。
请参阅图1至图9。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
请参阅图1至图9，本发明提供了一种2.5D封装结构的制备方法，包括以下步骤：
S1：提供转接板101，所述转接板101包括第一面1012及相对的第二面1013；
S2：于所述转接板的第一面1012上贴置芯片102，且所述转接板101与所述芯片102电连接；
S3：形成封装层103，所述封装层103覆盖所述芯片102及所述转接板的第一面1012，形成封装体104；
S4：提供临时载片105，将至少两个所述封装体104键合于所述临时载片105上，且显露所述转接板的第二面1013；
S5：于所述转接板的第二面1013上键合连接桥106，所述连接桥106与所述转接板101电连接以互连所述封装体104，形成互连封装体108；
S6：提供基板110，将所述互连封装体108键合于所述基板110上，所述转接板101的第二面及所述基板110的表面中的一种或组合形成有金属互连件1011，且通过所述金属互连件1011使得所述转接板的第二面1013与所述基板110电连接。
以下结合附图对有关所述2.5D封装结构的制备方法做进一步的介绍，具体如下：
在步骤S1中，请参阅图1和图2，提供转接板101，所述转接板101包括第一面1012及相对的第二面1013。
可选地，所述转接板101为玻璃纤维转接板、树脂转接板或硅基转接板的一种，其形状可以为圆形、方形或其它任意所需形状。
具体的，在本实施例中，所述转接板101选用硅基转接板，硅基转接板一般充当多颗裸片和电路板之间的桥梁，从而完成异质集成封装。其中，所述第一面1012上形成有第一焊盘（图中未示出），所述第二面1013上形成有第二焊盘（图中未示出），所述第一焊盘和所述第二焊盘之间电性连接。
在步骤S2中，请参阅图1和图3，于所述转接板的第一面1012上贴置芯片102，且所述转接板101与所述芯片102电连接。
可选地，所述芯片102包括第一芯片1021和第二芯片1022，且所述第二芯片1022对称分布于所述第一芯片1021的两侧，所述第一芯片1021包括单颗裸芯片、多颗裸芯片、集成电路（ASIC）芯片或系统级（SOC）芯片的一种，所述第二芯片1022包括单颗裸芯片、多颗裸芯片、高宽带内存（HBM）芯片的一种。
具体的，在本实施例中，所述芯片102一一对应倒装在数个所述转接板101的所述第一面1012上，所述芯片102与所述第一焊盘一一对应电性连接。所述第一芯片1021为系统级（SOC）芯片，所述第二芯片1022为高宽带内存（HBM）芯片。当然，在其他示例中，所述所述芯片102的类型也可以为任意适用于封装的半导体芯片，所述第一芯片1021和所述第二芯片1022可以是多个同类型或者多个不同类型的芯片，本实施例中并不严格限定。
在步骤S3中，请参阅图1和图4，形成封装层103，所述封装层103覆盖所述芯片102及所述转接板的第一面1012，形成封装体104。
可选地，如图4所示，所述封装层103的高度高于所述芯片102的高度，有利于所述封装层103的材料完全覆盖所述芯片102。形成所述封装层103的工艺包括压缩成型工艺、传递模塑工艺、液体密封剂固化成型工艺、真空层压工艺及旋涂工艺中的一种；所述封装层103包括环氧树脂层、聚酰亚胺层及硅胶层中的一种。
可选地，如图5所示，形成所述封装层103之后还包括对所述封装层103进行平坦化工艺，以显露所述芯片层102的步骤。在所述封装层103形成之后进行平坦化工艺，以使封装结构维持合适的厚度，有利于减小封装结构的体积，提高后续形成封装体104的封装质量。
具体的，平坦化工艺可包含磨削工艺 (grinding process)、化学机械研磨(chemical mechanical polishing，CMP)工艺、干式研磨工艺、蚀刻工艺、切割工艺，一个或多个其他适用工艺或其组合。在平坦化工艺之后，所述封装层103的表面与所述芯片102的表面基本上齐平。如图5所示，所述封装层103覆盖所述芯片102及所述转接板的第一面1012，形成封装体104。所述封装体104包括所述封装层103、所述芯片102以及所述转接板101。
在步骤S4中，请参阅图1和图6，提供临时载片105，将至少两个所述封装体104键合于所述临时载片105上，且显露所述转接板的第二面1013。
可选地，所述临时载片105可为平坦状的平坦晶圆、蓝膜或者其它能够实现同样功能的材料，以将至少两个所述封装体104键合于所述临时载片105上，且显露所述转接板的第二面1013。其中，所述封装体104的数量可为两个或更多，排布方式可灵活设置，此处不作限定。此外，所述临时载片105可在形成所述连接桥106之后及键合所述基板110之前，或键合所述基板110之后会被去除。
在步骤S5中，请参阅图1和图7，于所述转接板101的第二面1013上键合连接桥106，所述连接桥106与所述转接板101电连接以互连所述封装体104，形成互连封装体108。
具体的，如图7所示，将所述封装体104与所述临时载片105临时键合后，所述转接板101的第二面1013被显露，于所述转接板101的第二面1013上键合所述连接桥106，且所述连接桥106位于多个所述封装体104之间，从而通过所述连接桥106将多个所述封装体104互连以进行电连接，形成所述互连封装体108，即可将小尺寸的转接板相互电连接，进而形成更大尺寸的转接板，实现带宽增加和减少芯片间的延迟，且可降低制备大尺寸转接板的难度、降低成本，提高良率。关于所述连接桥106的结构、材质等，此处不作限定。
可选地，所述连接桥106的尺寸可为50~100μm，例如，可以为50μm、75μm或者100μm等，键合所述连接桥106的方法可包括胶键合、超声键合或热压键合工艺，在本实施例中优选为具有热压键合工艺简单，键合强度高等优点的热压键合工艺。
可选地，所述连接桥106包括玻璃连接桥及硅连接桥中的一种或组合，在本实施例中，优选可以适用于小尺寸封装工艺、有助于提高半导体封装结构性能且便于控制成本的玻璃桥。
可选地，所述连接桥106的上方还可形成金属布线层107，实现所述连接桥106与所述转接板101电连接，从而互连所述封装体104，最终形成互连封装体108。所述金属布线层107的材料为铜、铝、镍、金、银、钛中的一种或组合，在本实施例中，所述金属布线层107的材料优选为铜，因为铜块不仅具有良好的导电性，而且具有非常好的延展性，将铜片设置在所述连接桥106与所述转接板101之间，有助于提高所述半导体封装结构的电传导性能。
在步骤S6中，请参阅图1的步骤和图8，提供基板110，将所述互连封装体108键合于所述基板110上，所述转接板101的第二面及所述基板110的表面中的一种或组合形成有金属互连件1011，且通过所述金属互连件1011所述转接板的第二面1013与所述基板110电连接。
可选地，键合所述互连封装体108及所述基板110的方法包括回流工艺或热压键合工艺，在本实施例中优选为热压键合工艺。
可选地，所述基板110包括氧化硅基板、玻璃基板、陶瓷基板、聚合物基板等非金属材料的一种，其形状可以为圆形、方形或其它任意所需形状。
具体的，参阅图8，所述转接板101的第二面1013及所述基板110的表面上分别形成所述金属互连件1011以实现所述互连封装体108与所述基板110的键合电连接，但并非局限于此，如所述转接板101的第二面1013上也可形成所述金属互连件1011以实现所述互连封装体108与所述基板110的电连接，如图9，或所述基板110的表面上形成所述金属互连件1011以实现所述基板110与所述互连封装体108的电连接。
可选地，所述金属互连件1011包括金属凸块、焊球或者焊盘。所述金属互连件1011的材料为铜、铝、镍、金、银、钛中的一种或组合。
具体的，在本实施例中，所述金属互连件1011的材料优选铜和镍的组合，因为铜球不仅具有良好的导电性，而且具有非常好的延展性和易成球等特点，将镍片设置在铜形成的所述金属互连件1011与所述转接板101之间，有助于提高所述半导体封装结构的电传导性能。当然，在其他示例中，所述金属互连件1011也可以通过其它方式与所述转接板101电连接，本实施例中并不严格限定。
其中，在所述基板110上形成所述金属互连件1011，且所述金属互连件1011要对应接触设置从而形成一容置空间，此容置空间的高度大于或等于所述连接桥106。
可选地，如图9所示，将所述互连封装体108键合于所述基板110上之前，包括在所述基板110中形成凹槽111的步骤，以通过所述凹槽111容置所述连接桥106，其中，形成所述凹槽111的方法包括激光钻孔工艺。
具体的，根据需要，当键合后的所述转接板101与所述基板110之间的间隙难以容置所述连接桥106时，可额外在所述基板110内形成凹槽111，以通过所述凹槽111容置所述连接桥106，从而可使降低封装结构的厚度，有利于提高封装质量。其中，形成所述凹槽111的方法可包括工艺精确度好、可控性高，不对其他结构造成影响的的激光钻孔工艺。当然，形成所述凹槽111的方法并非局限于此。
可选地，所述基板110与所述连接桥106电连接。
具体的，当所述基板110与所述连接桥106电连接时，可通过所述连接桥106作为中间体，直接进行所述互连封装体108与所述基板110的电连接，从而可有效缩短传输路径，提高集成度，避免因设置所述连接桥106造成空间让位问题。
实施例二
如图8所示，本实施例提供了一种2.5D封装结构，包括：
转接板101，所述转接板101包括第一面1012及相对的第二面1013；
芯片102，所述芯片102位于所述转接板101的第一面1012上，且所述转接板101与所述芯片102电连接；
封装层103，所述封装层103覆盖所述芯片102及所述转接板101的第一面1012，且所述转接板101、所述芯片102及所述封装层103组合构成封装体104；
连接桥106，所述连接桥106位于所述转接板101的第二面1013上，所述连接桥106与所述转接板101电连接以互连所述封装体104，且互连的所述封装体104结合所述连接桥106构成互连封装体108；
基板110，所述基板110位于所述互连封装体108下方；
金属互连件1011，所述金属互连件1011位于所述转接板101的第二面及所述基板110的表面中的一种或组合，且通过所述金属互连件1011使得所述转接板101的第二面与所述基板110电连接。
可选地，如图7所示，所述连接桥106为硅桥或玻璃桥的一种或组合，在本实施例中，为了降低制造成本，所述连接桥106优选为玻璃桥。
可选地，如图9所示，所述基板110上还设置有用以容置所述连接桥106的凹槽111。
综上所述，本发明提供的2.5D封装结构及制备方法，先制备包括电连接的转接板、芯片、封装层的封装体，通过连接桥将独立设置的封装体电连接，以形成互连封装体，而后进行与基板的电连接，从而通过连接桥可实现将多个小尺寸的转接板相互电连接进而形成更大尺寸的转接板，实现带宽增加和减少芯片间的延迟，且可降低制备大尺寸转接板的难度、降低成本，提高良率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种2.5D封装结构的制备方法，其特征在于，所述制备方法包括以下步骤：
提供转接板，所述转接板包括第一面及相对的第二面；
于所述转接板的第一面上贴置芯片，且所述转接板与所述芯片电连接；
形成封装层，所述封装层覆盖所述芯片及所述转接板的第一面，形成封装体；
提供临时载片，将至少两个所述封装体键合于所述临时载片上，且显露所述转接板的第二面；
于所述转接板的第二面上键合连接桥，所述连接桥与所述转接板电连接以互连所述封装体，形成互连封装体；
提供基板，将所述互连封装体键合于所述基板上，所述连接桥与所述基板电连接，且所述转接板的第二面与所述基板电连接。
2.根据权利要求1所述的制备方法，其特征在于：将所述互连封装体键合于所述基板上之前，包括在所述基板中形成凹槽的步骤，以通过所述凹槽容置所述连接桥，其中，形成所述凹槽的方法包括激光钻孔工艺。
3.根据权利要求1所述的制备方法，其特征在于：所述连接桥包括玻璃连接桥及硅连接桥中的一种或组合，键合所述连接桥的方法包括热压键合工艺。
4.根据权利要求1所述的制备方法，其特征在于：所述转接板的第二面及所述基板的表面中的一种或组合形成有金属互连件，键合所述互连封装体及所述基板的方法包括回流工艺或热压键合工艺。
5.根据权利要求1所述的制备方法，其特征在于：形成所述封装层之后还包括对所述封装层进行平坦化工艺，以显露所述芯片的步骤。
6.根据权利要求1所述的制备方法，其特征在于：形成所述连接桥之后及键合所述基板之前，或键合所述基板之后还包括去除所述临时载片的步骤。
7.一种2.5D封装结构，其特征在于，所述2.5D封装结构包括：
转接板，所述转接板包括第一面及相对的第二面；
芯片，所述芯片位于所述转接板的第一面上，且所述转接板与所述芯片电连接；
封装层，所述封装层覆盖所述芯片及所述转接板的第一面，且所述转接板、所述芯片及所述封装层组合构成封装体；
连接桥，所述连接桥位于所述转接板的第二面上，所述连接桥与所述转接板电连接以互连所述封装体，且互连的所述封装体结合所述连接桥构成互连封装体；
基板，所述基板位于所述互连封装体下方，所述连接桥与所述基板电连接，且所述转接板的第二面与所述基板电连接。
8.根据权利要求7所述的2.5D封装结构，其特征在于：所述连接桥为硅桥或玻璃桥的一种或组合。
9.根据权利要求7所述的2.5D封装结构，其特征在于：所述基板上还设置有用以容置所述连接桥的凹槽。
CN202211065444.4A 2022-09-01 2022-09-01 2.5d封装结构及制备方法 Active CN115148611B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202211065444.4A CN115148611B (zh) 2022-09-01 2022-09-01 2.5d封装结构及制备方法
PCT/CN2023/099207 WO2024045757A1 (zh) 2022-09-01 2023-06-08 2.5d封装结构及制备方法
TW112126283A TWI826339B (zh) 2022-09-01 2023-07-13 2.5d封裝結構及製備方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211065444.4A CN115148611B (zh) 2022-09-01 2022-09-01 2.5d封装结构及制备方法

Publications (2)

Publication Number Publication Date
CN115148611A CN115148611A (zh) 2022-10-04
CN115148611B true CN115148611B (zh) 2022-12-06

Family

ID=83416243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211065444.4A Active CN115148611B (zh) 2022-09-01 2022-09-01 2.5d封装结构及制备方法

Country Status (3)

Country Link
CN (1) CN115148611B (zh)
TW (1) TWI826339B (zh)
WO (1) WO2024045757A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115148611B (zh) * 2022-09-01 2022-12-06 盛合晶微半导体(江阴)有限公司 2.5d封装结构及制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105720013A (zh) * 2014-12-02 2016-06-29 力成科技股份有限公司 防止中介导体桥接的半导体封装件立体堆栈方法
CN107408515A (zh) * 2015-03-23 2017-11-28 赛灵思公司 具有用于晶片与晶片互连的桥接模块的半导体组件
CN114050146A (zh) * 2021-11-03 2022-02-15 日月光半导体制造股份有限公司 半导体封装结构及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107104096A (zh) * 2017-05-19 2017-08-29 华为技术有限公司 芯片封装结构及电路结构
CN213936169U (zh) * 2020-12-29 2021-08-10 华进半导体封装先导技术研发中心有限公司 一种二次塑封封装结构
CN112908947A (zh) * 2021-01-18 2021-06-04 上海先方半导体有限公司 一种塑封封装结构及其制造方法
CN114284260A (zh) * 2021-12-09 2022-04-05 江苏长电科技股份有限公司 封装结构及制备方法
CN114496960A (zh) * 2022-02-07 2022-05-13 西安微电子技术研究所 基于tsv硅转接基板堆叠的集成封装结构及制造方法
CN114792632A (zh) * 2022-03-01 2022-07-26 华进半导体封装先导技术研发中心有限公司 一种封装方法
CN115148611B (zh) * 2022-09-01 2022-12-06 盛合晶微半导体(江阴)有限公司 2.5d封装结构及制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105720013A (zh) * 2014-12-02 2016-06-29 力成科技股份有限公司 防止中介导体桥接的半导体封装件立体堆栈方法
CN107408515A (zh) * 2015-03-23 2017-11-28 赛灵思公司 具有用于晶片与晶片互连的桥接模块的半导体组件
CN114050146A (zh) * 2021-11-03 2022-02-15 日月光半导体制造股份有限公司 半导体封装结构及其制造方法

Also Published As

Publication number Publication date
TWI826339B (zh) 2023-12-11
CN115148611A (zh) 2022-10-04
WO2024045757A1 (zh) 2024-03-07

Similar Documents

Publication Publication Date Title
US11929349B2 (en) Semiconductor device having laterally offset stacked semiconductor dies
US20200411474A1 (en) Method of manufacturing semiconductor package structure
US10867897B2 (en) PoP device
US7413925B2 (en) Method for fabricating semiconductor package
US10914895B2 (en) Package structure and manufacturing method thereof
TWI710079B (zh) 使用導線接合之混合式添加結構之可堆疊記憶體晶粒
US20180240789A1 (en) Stackable electronic package and method of fabricating same
CN111052370A (zh) 在所有温度下具有低翘曲的双面扇出封装
US10074628B2 (en) System-in-package and fabrication method thereof
EP3151275A2 (en) System-in-package and fabrication method thereof
US20040124513A1 (en) High-density multichip module package
CN112652609A (zh) 具有互连桥接的分隔基板
CN103035578B (zh) 形成具有较大载体的重构晶片的半导体器件和方法
CN112289743A (zh) 一种晶圆系统级扇出型封装结构及其制作方法
CN115148611B (zh) 2.5d封装结构及制备方法
TW202412126A (zh) 2.5d封裝結構及製備方法
US20100127374A1 (en) Multi-stack semiconductor package, semiconductor module and electronic signal processing system including thereof
KR100726892B1 (ko) 3차원 칩 적층 패키지 모듈 및 이의 제조방법
CN115132593B (zh) 一种三维封装结构及其制备方法
CN217062063U (zh) 堆叠封装体
CN115566014A (zh) 集成电路封装结构及制备方法
CN115394768A (zh) 一种多层高带宽存储器及其制造方法
US20200402913A1 (en) Connecting multiple chips using an interconnect device
CN113990815A (zh) 一种硅基微模组塑封结构及其制备方法
TWI797639B (zh) 半導體封裝及製造半導體封裝的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant