TWI630665B - 製作晶片封裝結構之方法 - Google Patents

Abstract

一種製作晶片封裝結構之方法。首先，在承載板上形成對位靶點與圖案化介電層，圖案化介電層具有黏性並暴露出對位靶點。其後，利用圖案化介電層的黏性固定晶片。之後，形成封裝層，以包覆圖案化介電層與晶片。之後移除承載板，暴露出對位靶點。接著，於圖案化介電層中形成連接線，電性連結至晶片。之後，進行切割製程，使各晶片彼此獨立，並切除對位靶點。由於晶片係先與圖案化介電層固定接合，故可避免因封裝層壓合而導致的晶片偏移問題。此外，本發明利用同一批對位靶點來進行雙面製程定位，因此有效提升定位準確度。

Description

製作晶片封裝結構之方法

本發明是有關於一種製作晶片封裝結構之方法，且特別是有關於一種利用對位靶點進行雙面製程定位之晶片封裝結構製作方法。

隨著電子裝置的高速處理化與輕量化，晶片封裝技術也跟著朝向微型化、高密度化發展，進而發展出嵌入式晶圓級球閘陣列(wafer-level ball grid array；eWLB)技術。

請參考第1圖至第3圖，其繪示習知晶片封裝製程的剖面示意圖。如第1圖所示，首先提供一承載板120，在承載板120表面貼附一層可剝膠(tape)110。其後提供多個晶片130，晶片130的一主動面(active surface)130a上配置有複數個接觸墊132。接著，將晶片130以主動面130a朝下的方式安置於承載板120上，使晶片130及接觸墊132與可剝膠110接合。之後進行封膠壓合(lamination)製程與烘烤製程，以於晶片130上形成封裝層140。

如第2圖所示，在完成封裝層140後，去除承載板120與可剝膠110，並進行清潔動作以確保晶片130上不會有可剝膠110之殘留物。

如第3圖所示，於晶片130上形成線路重佈層(redistribution layer，RDL)150，並在線路重佈層150上形成導電凸塊(bump)160，且使其電性連結至晶片130之接觸墊132。

其後，進行切割(dicing)製程分離各晶片130(圖未示)。晶片130與電路板(圖未示)可通過導電凸塊160來相互電性與機械性連接，而晶片130通過電路板的內部線路電性連接至外界的電子裝置。

隨著技術的進步、積體電路密集度提高，接觸墊132 的尺寸及間距(pitch)也愈來愈小。然而，這也代表了晶片130的對位接合更難以對齊，可容許的對位誤差也將愈趨嚴格。習知晶片封裝製程具有以下缺點。由於晶片130是用可剝膠110暫時固定在承載板120表面，於高壓力的封膠壓合(模壓)製程時，會容易產生晶片130偏移的現象，所以後續製程容易出現晶片130對位不良的現象。

其次，去除承載板120之後，習知技術的後續製程僅能以晶片130本身之接觸墊132作為對位參考點，如此的作法，其一是容易導致製程對位不良，降低封裝良率。例如，在形成線路重佈層150時，不論是雷射鑽孔(laser drilling)或微影(photolithography)，都缺乏適當的定位標記，因而造成製程之精度及良率無法提升。其二是若要增加精度，則必須以小區域的對位方式逐一進行製程，將延長製程時間，影響生產效率。例如分別以每一晶片130之接觸墊132作為對位參考點，而個別對該晶片130進行後續製程，因而延長製造工時。若不進一步改良對位技術，將嚴重地影響封裝的良率及生產效率。

此外，由於可剝膠110在使用後需撕除且要進行清潔步驟，也將使得製程過於繁瑣且耗時。因此，提供一種晶片封裝結構之製作方法以改善上述缺點，實屬當前重要課題之一。

本發明之目的係提供一種晶片封裝結構之製作方法，其可避免因封裝層壓合而導致的晶片偏移問題，且可有效提升製程的定位準確度以及生產效率。

根據上述目的，本發明提供一種製作晶片封裝結構之方法。首先，提供承載板。在承載板上形成複數個對位靶點(alignment mark)。接著，在承載板上形成第一圖案化介電層，第一圖案化介電層具有黏性並暴露出對位靶點。第一圖案化介電層定義有第一表面與相對之第二表面，以第一表面向下覆蓋承載板。其後，提供複數個晶片，各晶片具有複數個晶片接觸墊。利用第一圖案化介電層之黏性，把晶片以晶片接觸墊向下的方式固 定於第一圖案化介電層之第二表面。再者，形成封裝層，以包覆第一圖案化介電層與晶片。之後，從第一圖案化介電層之第一表面移除承載板，暴露出對位靶點。接著，於第一圖案化介電層中形成複數個第一連接線，第一連接線貫穿第一圖案化介電層而電性連結至晶片接觸墊。之後，進行切割製程，用以切割第一圖案化介電層與封裝層，使各晶片彼此獨立，並切除對位靶點。

於本發明之一實施例中，上述連接晶片及第一圖案化介電層之步驟係利用對位靶點進行晶片之定位，且形成之步驟也是利用對位靶點進行鑽孔與圖案化之定位。

綜合上述，由於晶片係先與第一圖案化介電層固定接合後，再進行封裝層壓合與線路重佈製程，其可以避免因封裝層壓合而導致的晶片偏移問題。再者，由於晶片接合製程與內連接線圖案化製程都是利用同一批對位靶點來進行定位，因此可有效提升製程的定位準確度。此外，本發明之製作方法從晶片接合至封裝皆以大板形式(panel type)進行，可提升生產效率、縮短製程時間。

110‧‧‧可剝膠

120‧‧‧承載板

130‧‧‧晶片

130a‧‧‧主動面

132‧‧‧接觸墊

140‧‧‧封裝層

150‧‧‧線路重佈層

160‧‧‧導電凸塊

200、300‧‧‧晶片封裝結構

400、500‧‧‧晶片封裝結構

600、700‧‧‧晶片封裝結構

800‧‧‧晶片封裝結構

202‧‧‧對位靶點

204‧‧‧第一介電層

206‧‧‧晶片接觸墊

208‧‧‧集合封裝結構

210‧‧‧第一圖案化介電層

210a‧‧‧第一表面

210b‧‧‧第二表面

212‧‧‧貫孔

214‧‧‧第一連接線

214a‧‧‧接觸墊

214b‧‧‧內連接線

220‧‧‧承載板

220a‧‧‧載晶區

220b‧‧‧切割區

230‧‧‧第一晶片

232‧‧‧第二晶片

240‧‧‧封裝層

270‧‧‧第二圖案化介電層

274‧‧‧第二連接線

274a‧‧‧接觸墊

316‧‧‧導電凸塊

430‧‧‧第一晶片

432‧‧‧第二晶片

第1圖至第3圖係繪示習知晶片封裝製程的剖面示意圖。

第4圖係依據本發明第一較佳實施例晶片封裝結構的部分俯視示意圖。

第5圖至第14圖係依據本發明第一較佳實施例製作晶片封裝結構之方法的部分剖視示意圖。

第15圖至第20圖係依據本發明第二至第七較佳實施例製作之晶片封裝結構的剖視示意圖。

關於本發明之優點與精神可以藉由以下發明詳述及所附圖式得到進一步的瞭解。本發明較佳實施例之製造及使用係詳細說明如下。必須瞭解的是本發明提供了許多可應用的創新概念，在特定的背景技術之下可以做廣泛的實施。此特定的實施例 僅以特定的方式表示，以製造及使用本發明，但並非限制本發明的範圍。

第4圖係表示本發明第一實施例晶片封裝結構的部份俯視示意圖；第5圖至第14圖係表示本發明第一實施例製作晶片封裝結構之方法的部分剖視示意圖。其中，第5圖係沿著第4圖之剖面線1-1’之視角所繪示的剖視示意圖。晶片封裝結構的製造方法至少包含有形成對位靶點(第5圖)、介電層壓合製程(第6圖)、雷射洗靶製程(第7圖)、晶片固接製程(第8圖)、樹脂封包製程(第9圖)、移除承載板製程(第10圖)、線路重佈製程(第11圖至第13圖)、切割製程(第14圖)等製程，其分別詳述如後。

如第4圖與第5圖所示，先提供一承載板220。承載板220表面定義有載晶區220a及切割區220b。接著，在承載板220上形成複數個對位靶點202。對位靶點202的形成方法例如係於承載板220上形成一材料層，再利用微影與蝕刻製程來圖案化材料層而形成對位靶點202，其中材料層之材質例如係銅金屬、油墨，或其他製程設備易於參考辨識之材質。

如第6圖所示，對一高分子材料進行一壓合製程，以於承載板220與對位靶點202上形成一第一介電層204。此時先不對第一介電層204進行固化製程，因此第一介電層204尚具有黏性。其中第一介電層204可包含環氧樹脂封裝材料(epoxy molding compound，EMC)或單純之環氧樹脂。所謂之環氧樹脂封裝材料例如包含二氧化矽、環氧樹脂、硬化劑與耐燃劑。

如第7圖所示，接著對第一介電層204進行一雷射洗靶製程，以在承載板220上形成一第一圖案化介電層210，第一圖案化介電層210暴露出對位靶點202。第一圖案化介電層210定義有第一表面210a與相對之第二表面210b。第一圖案化介電層210之第一表面210a係朝下以覆蓋承載板220。此時第一圖案化介電層210仍具有黏性。

如第8圖所示，其後提供一第一晶片230與一第二晶片232。利用對位靶點202作為第一晶片230與第二晶片232之定位 參考，把第一晶片230與第二晶片232以晶片接觸墊206向下的方式放置於第一圖案化介電層210之第二表面210b。由於第一圖案化介電層210尚未進行固化製程，因此第一圖案化介電層210仍具有些許黏性，可利用第一圖案化介電層210之黏性來固定第一晶片230及第二晶片232。此時，晶片接觸墊206會下陷至第一圖案化介電層210，第一晶片230及第二晶片232之表面也可能會接觸到第一圖案化介電層210。在固定第一晶片230及第二晶片232的位置之後，再對第一圖案化介電層210進行固化製程，例如熱烘烤製程或光固化製程，使第一圖案化介電層210完全固化，並藉此固定第一晶片230及第二晶片232。

如第9圖所示，之後利用封裝製程形成封裝層240，以包覆晶片接觸墊206、第一圖案化介電層210、第一晶片230及第二晶片232。在封裝製程中可使用熱硬化性的封裝樹脂，將第一晶片230及第二晶片232作一體性的樹脂封裝。據此，第一晶片230及第二晶片232係以主動面朝下的封裝狀態固定於第一圖案化介電層210之第二表面210b上。

如第10圖所示，其後從第一圖案化介電層210之第一表面移除承載板220，從下方暴露出對位靶點202。

如第11圖所示，其後，利用對位靶點202進行製程定位，對第一圖案化介電層210進行雷射鑽孔製程，以形成複數個貫孔212。貫孔212貫穿第一圖案化介電層210而暴露出晶片接觸墊206。

如第12圖所示，之後，利用對位靶點202進行製程定位，進行金屬鍍膜製程與圖案化製程，以於第一圖案化介電層210之部分第一表面210a與貫孔212中形成第一連接線214。第一連接線214貫穿第一圖案化介電層210而電性連結至晶片接觸墊206。

例如，對第一圖案化介電層210施以無電解銅電鍍、電解銅電鍍或沈積製程而形成銅金屬層。進而以電鍍阻劑疊覆於銅金屬層，並依次將電鍍阻劑曝光及顯像而形成圖樣遮罩。此後，藉由圖樣遮罩而對銅金屬層進行使用蝕刻液的圖樣蝕刻處理。經 由圖樣蝕刻處理，在第一圖案化介電層210之部分第一表面210a形成陣列狀配置的接觸墊214a，並在貫孔212中形成內連接線214b。

如第13圖所示，接著可進行線路重佈。在第一圖案化介電層210之第一表面210a形成一第二圖案化介電層270。第二圖案化介電層270暴露出第一連接線214。其中第二圖案化介電層270之材料可包含環氧樹脂封裝材料或單純之環氧樹脂。其後於第二圖案化介電層270中形成複數個第二連接線274。第二連接線274貫穿第二圖案化介電層270而電性連結至第一連接線214，且第二連接線274延伸至第二圖案化介電層270表面而形成複數個接觸墊274a。

第二圖案化介電層270可用來作為阻焊膜(solder-resist)於接觸墊274a側。阻焊膜具有屬於可焊接區域的外部連接用電極露出的開口部。如此，即完成在底面有多數相同形狀的可焊接區域呈陣列狀配置的集合封裝結構208，且底面係呈平坦狀。

如第14圖所示，利用對位靶點202作為對位基準進行切割製程，用以切割第二圖案化介電層270、第一圖案化介電層210與封裝層240，使各第一晶片230及第二晶片232彼此獨立形成多個晶片封裝結構200。由於對位靶點202位於集合封裝結構208的切割區220b(如第4圖)，因此切割製程同時也會切除對位靶點202。詳言之，切割製程係以切割鋸(dicing saw)等的切割裝置，分別沿著第一晶片230及第二晶片232的X方向及Y方向的切割區切割集合封裝結構208，進而分離集合封裝結構208成為一個一個晶片封裝結構200。利用同一批對位靶點來進行定位可有效提升製程的定位準確度與切割尺寸。

於本發明之其他實施例中，單一晶片封裝結構中亦可包括複數個晶片。第15圖係表示本發明第二實施例製作之晶片封裝結構300的剖視示意圖。如第15圖所示，第二實施例與第一實施例的差別在於，單一晶片封裝結構300中包括第一晶片230及第二晶片232。換言之，於單一晶片封裝結構中可如第一實施例係僅 包括一個晶片，亦可如第二實施例所示，單一晶片封裝結構中係包括二個晶片。

本發明亦適用於封裝層240薄化之晶片封裝結構。第16圖與第17圖係表示本發明第三與第四實施例製作之晶片封裝結構400、500的剖視示意圖。與第二實施例的差別在於，第三實施例與第四實施例可同時封裝厚度相同的第一晶片430與第二晶片432，且在進行切割製程之前另包括封裝層240薄化製程。

於形成封裝層240之步驟後，可利用化學機械研磨(chemical mechanical polishing，CMP)製程或研磨(grinding)製程來薄化封裝層240。第三實施例之薄化步驟係暴露出第一晶片430與第二晶片432之背面。在第四實施例中，薄化封裝層240之步驟亦可不暴露出第一晶片430與第二晶片432之背面，而僅是用以減少封裝層240的厚度。

於前述實施例中，本發明晶片封裝結構200、300、400、500之接觸墊274a即為外部接觸點，而晶片封裝結構200、300、400、500為平面網格陣列封裝(land grid array，LGA)。平面網格陣列封裝特點在於其針腳是位於插座上而非積體電路晶片上。平面網格陣列封裝的晶片接觸點能直接連接到印刷電路板(圖未示)上。與傳統針腳在積體電路上的封裝方式相比，可減少針腳損壞的問題並可增加腳位。

於其他實施例中，本發明亦可選擇性地在晶片封裝結構200、300、400、500下形成錫球，再藉以連接在印刷電路板上(圖未示)，形成球柵陣列封裝(ball grid array，BGA)。第18圖至第20圖係表示本發明第五至第七實施例製作之晶片封裝結構600、700、800的剖視示意圖。此三實施例與前述實施例的差別在於，在進行切割製程之前另包括導電凸塊製程。

如第18圖至第20圖所示，在進行切割製程之前，另包括於接觸墊274a上形成複數個導電凸塊316，導電凸塊316透過晶片接觸墊206、第一連接線214與第二連接線274而電性連結至第一晶片230、430及第二晶片232、432。其中導電凸塊316例如為錫 球。導電凸塊的形成方法，例如有嵌入凸塊方式、球形凸塊方式及電鍍凸塊方式等方法。之後再進行切割製程形成各別晶片封裝結構600、700、800。球柵陣列封裝常用來固定並電性連結晶片與印刷電路板(圖未示)。球柵陣列封裝能提供比其他如雙列直插封裝(dual in-line package)或四側引腳扁平封裝(quad flat package)所容納更多的接腳，具有更短的平均導線長度，以具備更佳的高速效能。

另外，上述實施例中所述之第一圖案化介電層、第二圖案化介電層以及封裝層係可利用鑄模技術來形成。以下係以第一介電層為例說明。首先，提供一鑄模化合物，其係可為酚醛基樹脂、環氧基樹脂、矽基樹脂或其它適當之鑄模化合物。接著，加熱鑄模化合物至一液體狀態。接著，將呈現液體狀態之鑄模化合物注入以覆蓋承載板220以及對位靶點202，以形成未固化的鑄模化合物層。另外，上述之第二圖案化介電層以及封裝層亦可使用類似的製作流程以鑄模技術來形成。

由於本發明之晶片係先與第一圖案化介電層固定接合後，再進行封裝層壓合與線路重佈製程，故可避免因封裝層壓合而導致的晶片偏移問題。再者，由於晶片接合製程、內連接線圖案化製程與切割製程都是利用同一批對位靶點來進行定位，因此可有效提升製程的定位準確度。此外，本發明之製作方法從晶片接合至封裝皆以大板形式進行，可提升生產效率、縮短製程時間。

以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包括於後附之申請專利範圍中。

Claims (9)

1. 一種製作晶片封裝結構之方法，包括：提供一承載板；在該承載板上形成複數個對位靶點；在該承載板上形成一第一圖案化介電層，該第一圖案化介電層具有黏性並暴露出該等對位靶點，該第一圖案化介電層定義有一第一表面與相對之一第二表面，該第一表面向下覆蓋該承載板，其中形成該第一圖案化介電層之步驟包括：對一高分子材料進行一壓合製程，於該承載板與該等對位靶點上形成一第一介電層；以及對該第一介電層進行一雷射洗靶製程，以使該第一圖案化介電層暴露出該等對位靶點；提供複數個晶片，各該晶片具有複數個晶片接觸墊；利用該第一圖案化介電層之黏性，把該等晶片以該等晶片接觸墊向下的方式固定於該第一圖案化介電層之該第二表面；形成一封裝層，以包覆該第一圖案化介電層與該等晶片；從該第一圖案化介電層之該第一表面移除該承載板，暴露出該等對位靶點；於該第一圖案化介電層中形成複數個第一連接線，該等第一連接線貫穿該第一圖案化介電層而電性連結至該等晶片接觸墊；以及進行一切割製程，用以切割該第一圖案化介電層與該封裝層，使各該晶片彼此獨立，並切除該等對位靶點。
2. 如申請專利範圍第1項所述之方法，其中把該等晶片固定於該第一圖案化介電層之步驟係利用該等對位靶點進行該等晶片之定位。
3. 如申請專利範圍第1項所述之方法，其中形成該封裝層之步驟係利用一壓合製程。
4. 如申請專利範圍第1項所述之方法，其中形成該等第一連接線之步驟包括： 對該第一圖案化介電層進行一雷射鑽孔製程，以形成複數個貫孔，該等貫孔貫穿該第一圖案化介電層而暴露出該等晶片接觸墊；以及進行一金屬鍍膜製程，以於該等貫孔中形成該等第一連接線。
5. 如申請專利範圍第4項所述之方法，其中該雷射鑽孔製程與該金屬鍍膜製程係利用該等對位靶點進行定位。
6. 如申請專利範圍第1項所述之方法，進行該切割製程之前，另包括：在該第一圖案化介電層之該第一表面形成一第二圖案化介電層，該第二圖案化介電層暴露出該等對第一連接線；以及於該第二圖案化介電層中形成複數個第二連接線，該等第二連接線貫穿該第二圖案化介電層而電性連結至該等第一連接線，且該等第二連接線延伸至該第二圖案化介電層表面而形成複數個接觸墊。
7. 如申請專利範圍第6項所述之方法，進行該切割製程之前，另包括：於該等接觸墊上形成複數個導電凸塊，該等導電凸塊透過該等晶片接觸墊、該等第一與該等第二連接線而電性連結至該等晶片。
8. 如申請專利範圍第1項所述之方法，其中該等晶片包括至少一第一晶片與至少一第二晶片，且該至少一第一晶片與該至少一第二晶片之厚度不同。
9. 如申請專利範圍第1項所述之方法，其中把該等晶片固定於該第一圖案化介電層之步驟包括：把該等晶片以該等晶片接觸墊向下的方式放置於該第一圖案化介電層之該第二表面；以及之後對該第一圖案化介電層進行一固化製程。