JP2009182201A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2009182201A
JP2009182201A JP2008020692A JP2008020692A JP2009182201A JP 2009182201 A JP2009182201 A JP 2009182201A JP 2008020692 A JP2008020692 A JP 2008020692A JP 2008020692 A JP2008020692 A JP 2008020692A JP 2009182201 A JP2009182201 A JP 2009182201A
Authority
JP
Japan
Prior art keywords
layer
wiring
insulating film
semiconductor device
connection pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008020692A
Other languages
English (en)
Other versions
JP4840373B2 (ja
Inventor
Hiroyasu Sadabetto
裕康 定別当
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2008020692A priority Critical patent/JP4840373B2/ja
Priority to KR1020090004928A priority patent/KR101053221B1/ko
Priority to TW098102359A priority patent/TWI400784B/zh
Priority to CN2009100096268A priority patent/CN101499445B/zh
Priority to US12/359,449 priority patent/US8004089B2/en
Publication of JP2009182201A publication Critical patent/JP2009182201A/ja
Application granted granted Critical
Publication of JP4840373B2 publication Critical patent/JP4840373B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】ＣＳＰと呼ばれる半導体構成体を備えた半導体装置において、微細化を可能とする構造を提供する。
【解決手段】レーザビームの照射によるレーザ加工により、下層配線２の開口部５を有する接続パッド部２ａをマスクとして、半導体構成体６の配線１４の接続パッド部１４ａの下面中央部に対応する部分における下層絶縁膜１および接着層７に開口部１７を形成する。そして、レーザビームのビーム径が半導体構成体６の配線１４の接続パッド部１４ａの直径以上で下層配線２の接続パッド部２ａの外径未満であると、開口部１７の直径は開口部５の直径に応じた大きさとなり、開口部１７の直径を可及的に小さくすることが可能となり、半導体構成体６の配線１４の接続パッド部１４ａの直径を可及的に小さくすることが可能となり、半導体構成体６の微細化が可能となる。
【選択図】図９

Description

この発明は半導体装置およびその製造方法に関する。
従来の半導体装置には、ＣＳＰ(chip size package)と呼ばれる半導体構成体を該半導体構成体よりも平面サイズの大きいベース板上に設けたものがある（例えば、特許文献１参照）。この場合、半導体構成体の周囲におけるベース板上には絶縁層が設けられている。半導体構成体および絶縁層上には上層絶縁膜が設けられている。上層絶縁膜上には上層配線が半導体構成体の柱状電極に接続されて設けられている。
特開２００４−７１９９８号公報
ところで、上記従来の半導体装置の製造方法では、上層絶縁膜上に形成される上層配線を半導体構成体の柱状電極に接続するために、半導体構成体の柱状電極の上面中央部に対応する部分における上層絶縁膜に開口部を形成する必要がある。この場合、上層絶縁膜に開口部をレーザビームの照射によるレーザ加工により形成することが知られている。
一方、レーザビームのビーム径が現状で最小の５０μｍ程度であると、上層絶縁膜に形成される開口部の直径は７０μｍ程度となる。この場合、レーザ加工精度を考慮すると、半導体構成体の柱状電極の直径は１００〜１２０μｍとする必要がある。したがって、半導体構成体の微細化に限界があり、柱状電極の本数の増加に対応できないという問題があった。
そこで、この発明は、より一層微細化することができる半導体装置およびその製造方法を提供することを目的とする。
請求項１に記載の発明に係る半導体装置は、半導体基板および該半導体基板下に設けられた複数の外部接続用電極を有する半導体構成体と、前記半導体構成体下およびその周囲に設けられた下層絶縁膜と、前記下層絶縁膜下に設けられた下層配線と、少なくとも前記半導体構成体の周囲における前記下層絶縁膜上に設けられた絶縁層とを備えた半導体装置において、前記下層配線の接続パッド部に開口部が形成され、前記下層配線の接続パッド部の開口部に対応する部分における前記下層絶縁膜に開口部が形成され、前記下層配線の接続パッド部に設けられた接続部材が前記下層配線の接続パッド部の開口部および前記下層絶縁膜の開口部を介して前記半導体構成体の外部接続用電極に接続されていることを特徴とするものである。
請求項２に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記下層配線は前記下層絶縁膜の下面側に埋め込まれていることを特徴とするものである。
請求項３に記載の発明に係る半導体装置は、請求項２に記載の発明において、前記下層配線の接続パッド部は上部金属層下に下地金属層が設けられた２層構造であり、前記下層配線の接続パッド部以外は上部金属層のみの１層構造であることを特徴とするものである。
請求項４に記載の発明に係る半導体装置は、請求項３に記載の発明において、前記下層配線の接続パッド部において、前記上部金属層の平面サイズは前記下地金属層の平面サイズと同じであることを特徴とするものである。
請求項５に記載の発明に係る半導体装置は、請求項４に記載の発明において、前記半導体構成体の該接続用電極は配線の接続パッド部または柱状電極であり、前記配線の接続パッド部または前記柱状電極の平面サイズは前記下層配線の接続パッド部の平面サイズよりも小さいことを特徴とするものである。
請求項６に記載の発明に係る半導体装置は、請求項５に記載の発明において、前記下層配線の接続パッド部において、前記上部金属層の平面サイズは前記下地金属層の平面サイズよりも小さいことを特徴とするものである。
請求項７に記載の発明に係る半導体装置は、請求項５に記載の発明において、前記下層配線の接続パッド部において、前記上部金属層の平面サイズは、前記下層配線の接続パッド部下に設けられた接続端子部の平面サイズよりも小さいことを特徴とするものである。
請求項８に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記半導体構成体の外部接続用電極は配線の接続パッド部または柱状電極であり、前記配線の接続パッド部または前記柱状電極の平面サイズは前記下層配線の接続パッド部下に設けられた接続端子部の平面サイズよりも小さいことを特徴とするものである。
請求項９に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記半導体構成体の外部接続用電極は配線の接続パッド部であり、前記配線の接続パッド部下面に保護金属層が設けられていることを特徴とするものである。
請求項１０に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記半導体構成体は前記下層絶縁膜上に接着層を介して接着されていることを特徴とするものである。
請求項１１に記載の発明に係る半導体装置は、請求項１０に記載の発明において、前記接着層に前記下層絶縁膜の開口部に連通する開口部が形成され、前記下層配線の接続パッド部下に設けられた接続端子部が前記下層配線の接続パッド部の開口部、前記下層絶縁膜の開口部および前記接着層の開口部を介して前記半導体構成体の外部接続用電極に接続されていることを特徴とするものである。
請求項１２に記載の発明に係る半導体装置は、請求項１０に記載の発明において、前記半導体構成体の前記外部接続用電極と前記接着層との間に静電気防止用保護膜が形成されていることを特徴とするものである。
請求項１３に記載の発明に係る半導体装置は、請求項１２に記載の発明において、前記静電気防止用保護膜に前記接着層の開口部に連通する開口部が形成され、前記下層配線の接続パッド部下に設けられた接続端子部が前記下層配線の接続パッド部の開口部、前記下層絶縁膜の開口部、前記接着層の開口部および前記静電気防止用保護膜の開口部を介して前記半導体構成体の外部接続用電極に接続されていることを特徴とするものである。
請求項１４に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記半導体構成体および前記絶縁層上に上層絶縁膜が設けられ、前記上層絶縁膜上に上層配線が設けられていることを特徴とするものである。
請求項１５に記載の発明に係る半導体装置は、請求項１４に記載の発明において、前記下層絶縁膜、前記絶縁層および前記上層絶縁膜に設けられた貫通孔内に上下導通部が前記下層配線および前記上層配線に接続されて設けられていることを特徴とするものである。
請求項１６に記載の発明に係る半導体装置は、請求項１４に記載の発明において、前記絶縁層中に前記下層配線に接続された配線を有する回路基板が埋め込まれていることを特徴とするものである。
請求項１７に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記下層配線を含む前記下層絶縁膜下に、前記下層配線の接続パッド部に対応する部分に開口部を有する下層オーバーコート膜が設けられていることを特徴とするものである。
請求項１８に記載の発明に係る半導体装置は、請求項１７に記載の発明において、前記下層オーバーコート膜の開口部内およびその下方に半田ボールが前記下層配線の接続パッド部に接続されて設けられていることを特徴とするものである。
請求項１９に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記絶縁層は、前記半導体構成体を含む前記下層絶縁膜の上面に設けられた封止膜であることを特徴とするものである。
請求項２０に記載の発明に係る半導体装置の製造方法は、半導体基板および該半導体基板下に設けられた複数の外部接続用電極を有する半導体構成体の下面およびその周囲に下層絶縁膜を形成し、且つ、少なくとも前記半導体構成体の周囲における前記下層絶縁膜上に絶縁層を形成する工程と、前記下層絶縁膜下に開口部を有するマスク金属層を形成する工程と、前記マスク金属層をマスクとしてレーザビームを照射することにより、前記半導体構成体の外部接続用電極に対応する部分における前記下層絶縁膜に開口部を形成する工程と、前記下層絶縁膜下に接続部材を前記下層絶縁膜の開口部を介して前記半導体構成体の外部接続用電極に接続させて形成する工程と、を有することを特徴とするものである。
請求項２１に記載の発明に係る半導体装置の製造方法は、請求項２０に記載の発明において、前記マスク金属層を形成する工程は、接続パッド部中央部に開口部を有する下層配線用上部金属層形成用層および下層配線用下地金属層形成用層を前記下層絶縁膜下にべた状に形成する工程を含むことを特徴とするものである。
請求項２２に記載の発明に係る半導体装置の製造方法は、請求項２１に記載の発明において、前記マスク金属層を形成する工程は、前記下層配線用上部金属層形成用層および下層配線用下地金属層形成用層をパターニングして下層配線を形成する工程を含むことを特徴とするものである。
請求項２３に記載の発明に係る半導体装置の製造方法は、請求項２１に記載の発明において、前記マスク金属層を形成する工程は、前記下層配線用下地金属層形成用層をべた状のままとし、前記下層配線用上部金属層形成用層パターニングして下層配線を形成する工程を含むことを特徴とするものである。
請求項２４に記載の発明に係る半導体装置の製造方法は、請求項２２または２３に記載の発明において、前記マスク金属層を形成する工程は、ベース板を準備する工程と、前記ベース板上に、前記下層配線用上部金属層形成用層および下層配線用下地金属層形成用層を形成する工程と、前記下層配線上に前記下層絶縁膜を形成する工程と、を含むことを特徴とするものである。
請求項２５に記載の発明に係る半導体装置の製造方法は、請求項２４に記載の発明において、前記マスク金属層をマスクとしてレーザビームを照射することにより前記下層絶縁膜に開口部を形成する工程は、レーザビームを照射する前工程として、前記下層絶縁膜上に前記半導体構成体を固着する工程と、前記ベース板を除去する工程と、を含むことを特徴とするものである。
請求項２６に記載の発明に係る半導体装置の製造方法は、請求項２５に記載の発明において、前記接続部材を形成する工程は、前記下層配線の接続パッド部下に前記接続部材を前記下層配線の接続パッド部の開口部および前記下層絶縁膜の開口部を介して前記半導体構成体の外部接続用電極に接続させて形成する工程を含むことを特徴とするものである。
請求項２７に記載の発明に係る半導体装置の製造方法は、請求項２６に記載の発明において、前記接続部材は下地金属層と該下地金属層下に形成された上部金属層との２層構造であり、前記接続部材を形成する工程は、前記接続部材以外の領域における前記下層配線の上部金属層を除去する工程を含むことを特徴とするものである。
請求項２８に記載の発明に係る半導体装置の製造方法は、請求項２７に記載の発明において、前記半導体構成体の該接続用電極は配線の接続パッド部または柱状電極であり、前記配線の接続パッド部または前記柱状電極の平面サイズは前記下層配線の接続パッド部の平面サイズよりも小さいことを特徴とするものである。
この発明によれば、下層配線の開口部を有する接続パッド部をマスクとしてレーザビームを照射し、半導体構成体の外部接続用電極に対応する部分における下層絶縁膜に開口部を形成することにより、半導体構成体の外部接続用電極をより一層微細化することができる。
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示す。この半導体装置はエポキシ系樹脂、ポリイミド系樹脂、ガラス布基材エポキシ樹脂等からなる平面方形状の下層絶縁膜１を備えている。下層絶縁膜１の下面側には下層配線２が埋め込まれている。下層配線２は、銅からなる上部金属層３の両端部下面にニッケルからなる下地金属層４が設けられた構造となっている。下層配線２の２層構造の両端部は、下層絶縁膜１の下面中央部に配置された接続パッド部２ａと、下層絶縁膜１の下面周辺部に配置された接続パッド部２ｂとなっている。
そして、下層配線２の接続パッド部２ａ、２ｂの下地金属層４の下面は下層絶縁膜１の下面と面一となっている。したがって、下層配線２の接続パッド部２ａ、２ｂ以外の領域における上部金属層３のみからなる部分の下面は下層絶縁膜１の下面よりも下地金属層４の厚さの分だけ上方に位置している。下層配線２の接続パッド部２ａは、平面形状が円形の開口部５を有するリング状となっている（図３（Ｂ）参照）。
下層絶縁膜１の上面中央部には半導体構成体６がエポキシ系樹脂等からなる接着層７を介して搭載されている。半導体構成体６は平面方形状のシリコン基板（半導体基板）８を備えている。シリコン基板８の下面には所定の機能の集積回路（図示せず）が設けられ、下面周辺部には集積回路に接続されたアルミニウム系金属等からなる複数の接続パッド９が、各辺に沿って配列されて設けられている。接続パッド９の中央部を除くシリコン基板８の下面には酸化シリコン等からなる絶縁膜１０が設けられ、接続パッド９の中央部は絶縁膜１０に設けられた開口部１１を介して露出されている。
絶縁膜１０の下面にはポリイミド系樹脂等からなる保護膜１２が設けられている。絶縁膜１０の開口部１１に対応する部分における保護膜１２には開口部１３が設けられている。保護膜１２の下面には配線１４が設けられている。配線１４は、保護膜１２の下面に設けられたニッケルからなる下地金属層１５と、下地金属層１５の下面に設けられた銅からなる上部金属層１６との２層構造となっている。配線１４の一端部は、絶縁膜１０および保護膜１２の開口部１１、１３を介して接続パッド９に接続されている。配線１４は、図面では２本のみが図示されているが、実際には、平面方形状のシリコン基板８の各辺に沿って配列された接続パッド９に対応する本数を備え、この後説明する接続パッド部１４ａとされた各他端部は、保護膜１２下において、マトリクス状に配列されている。
そして、半導体構成体６は、その配線１４を含む保護膜１２の下面がエポキシ系樹脂等からなる接着層７を介して下層絶縁膜１の上面中央部に接着されていることにより、下層絶縁膜１の上面中央部に搭載されている。半導体構成体６の配線１４の接続パッド部（外部接続用電極）１４ａの下面中央部に対応する部分における下層絶縁膜１および接着層７には平面形状が円形の開口部１７が設けられている。開口部１７は下層配線２の接続パッド部２ａの開口部５に連通されている。
下層配線２の接続パッド部２ａ、２ｂの下面には第１、第２の接続パッド部２２が設けられている。第１、第２の接続パッド部２１、２２は、下層配線２の接続パッド部２ａ、２ｂの下面に設けられたニッケルからなる下地金属層２３、２４と、下地金属層２３、２４の下面に設けられた銅からなる上部金属層２５、２６との２層構造となっている。
第１の接続パッド部（接続部材）２１は、下層配線２の接続パッド部２ａの開口部５と下層絶縁膜１および接着層７の開口部１７とを介して半導体構成体６の配線１４の接続パッド部１４ａに接続されている。換言すれば、第１の接続パッド部２１は、下層配線２の接続パッド部２ａと半導体構成体６の配線１４の接続パッド部１４ａとを接続するためのものである。
下層配線２、第１、第２の接続パッド部２１、２２および下層絶縁膜１の下面にはソルダーレジスト等からなる下層オーバーコート膜３１が設けられている。下層配線２の上部金属層３のみからなる接続パッド部に対応する部分における下層オーバーコート膜３１には開口部３２が設けられている。下層オーバーコート膜３１の開口部３２内およびその下方には半田ボール３３が下層配線２の上部金属層３のみからなる接続パッド部に接続されて設けられている。
接着層７および半導体構成体６の周囲において、下層絶縁膜１の上面には絶縁層３４が設けられている。絶縁層３４は、エポキシ系樹脂、ポリイミド系樹脂、ガラス布基材エポキシ樹脂等からなっている。半導体構成体６および絶縁層３４の上面には、下層絶縁膜１と同一の材料からなる上層絶縁膜３５が設けられている。
上層絶縁膜３５の上面には上層配線３６が設けられている。上層配線３６は、上層絶縁膜３５の上面に設けられたニッケルからなる下地金属層３７と、下地金属層３７の上面に設けられた銅からなる上部金属層３８との２層構造となっている。上層配線３６および上層絶縁膜３５の上面にはソルダーレジスト等からなる上層オーバーコート膜３９が設けられている。上層配線３６の接続パッド部に対応する部分における上層オーバーコート膜３９には開口部４０が設けられている。
下層配線２の接続パッド部２ｂと上層配線３６とは、下層配線２の接続パッド部２ｂの中央部および該中央部に対応する部分における下層絶縁膜１、絶縁層３４、上層絶縁膜３５に設けられた貫通孔４１の内壁面に設けられた上下導通部４２を介して接続されている。上下導通部４２は、貫通孔４１の内壁面に設けられたニッケルからなる下地金属層４３と、下地金属層４３の内面に設けられた銅からなる上部金属層３４との２層構造となっている。上下導通部４２内にはソルダーレジスト等からなる充填材４５が充填されている。ここで、第２の接続パッド部２２は上下導通部４２の下部に連続して設けられている。
次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すように、銅箔からなるベース板５１の上面に無電解ニッケルメッキからなる下層配線用下地金属層形成用層４ａおよび電解銅メッキからなる下層配線用上部金属層形成用層３ａが形成されたものを準備する。この場合、この準備したもののサイズは、図１に示す完成された半導体装置を複数個形成することが可能なサイズとなっている。
次に、下層配線用上部金属層形成用層３ａおよび下層配線用下地金属層形成用層４ａをフォトリソグラフィ法によりパターニングすると、図３（Ａ）および図３（Ａ）の平面図である図３（Ｂ）に示すように、ベース板５１の上面に、下地金属層４および上部金属層３からなる２層構造の下層配線（マスク金属層）２が形成される。この状態では、下層配線２の接続パッド部２ａの中央部には開口部５が形成されている。
なお、下層配線２の形成方法は次の通りであってもよい。すなわち、まず、図２におけるベース板５１の下面に下層配線用下地金属層形成用層４ａのみを有し、下層配線用上部金属層形成用層３ａを有していないものを準備する。そして、下層配線用下地金属層形成用層４ａの上面にメッキレジスト膜を設け、接続パッド部２ａを含む下層配線２に対応する領域が除去されたメッキレジスト膜をパターン形成する。
次に、下層配線用下地金属層形成用層４ａをメッキ電流路とした銅の電解メッキにより、下層配線用下地金属層形成用層４ａの下面に開口部５を有する上部金属層３を形成する。次に、メッキレジスト膜を剥離し、次いで、上部金属層３をマスクとして下層配線用下地金属層形成用層４ａの不要な部分をエッチングして除去し、上部金属層３の下面に開口部５を有する下地金属層４を形成する。かくして、下層配線２が形成される。なお、このような形成方法を、以下、パターンメッキ法という。
次に、下層配線２の外観検査または導通検査を行なう。この検査により、ベース板５１下の複数の半導体装置形成領域において、下層配線２が所期の通り形成されている場合には、良と判定し、下層配線２が所期の通り形成されていない場合には、不良と判定する。そして、良と判定された半導体装置形成領域は良半導体装置形成領域とし、不良と判定された半導体装置形成領域は不良半導体装置形成領域とし、識別する。
次に、図４に示すように、下層配線２を含むベース板５１の上面にエポキシ系樹脂、ポリイミド系樹脂、ガラス布基材エポキシ樹脂等からなる下層絶縁膜１を形成する。この状態では、下層配線２の接続パッド部２ａの開口部５内には下層絶縁膜１が充填されている。なお、下層絶縁膜１が透明であれば、この時点で下層配線２の外観検査を行なうようにしてもよい。
次に、図５に示すように、半導体構成体６を準備する。この半導体構成体６は、ウエハ状態のシリコン基板８下に集積回路（図示せず）、アルミニウム系金属等からなる接続パッド９、酸化シリコン等からなる絶縁膜１０、ポリイミド系樹脂等からなる保護膜１２および配線１４（ニッケルからなる下地金属層１５および銅からなる上部金属層１６）を形成した後、ダイシングにより個片化することにより得られる。
次に、下層絶縁膜１の上面の半導体構成体搭載領域に、半導体構成体６の配線１４を含む保護膜１２の下面をエポキシ系樹脂等からなる接着層７を介して接着することにより、半導体構成体６を搭載する。この場合、下層絶縁膜１の上面の半導体構成体搭載領域に、ＮＣＰ(Non-Conductive Paste)と言われる接着材を印刷法やディスペンサ等を用いて、またはＮＣＦ(Non-Conductive Film)と言われる接着シートを予め供給しておき、加熱圧着により半導体構成体６を下層絶縁膜１の上面に固着する。
ここで、上述の如く、下層配線２の外観検査または導通検査を行ない、下層絶縁膜１の上面の複数の半導体装置形成領域を良半導体装置形成領域領域と不良半導体装置形成領域とに識別しているので、良半導体装置形成領域領域のみに半導体構成体６を搭載し、不良半導体装置形成領域領域には半導体構成体６は搭載しない。
次に、図６に示すように、接着層７を含む半導体構成体６の周囲における下層絶縁膜１の上面に格子状の絶縁層形成用シート３４ａをピン等で位置決めしながら配置する。絶縁層形成用シート３４ａは、例えば、ガラス布等からなる基材にエポキシ系樹脂等からなる熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となし、パンチング等により複数の方形状の開口部５２を形成したものである。絶縁層形成用シート３４ａの開口部５２のサイズは半導体構成体６のサイズよりもやや大きくなっている。このため、絶縁層形成用シート３４ａと半導体構成体６との間には隙間５３が形成されている。
次に、絶縁層形成用シート３４ａの上面に、銅箔からなるサブベース板５４の下面に上層絶縁膜形成用層３５ａが形成されたものを配置する。上層絶縁膜形成用層３５ａは下層絶縁膜１と同一の材料からなり、そのうちのエポキシ系樹脂等からなる熱硬化性樹脂は半硬化状態とされている。
次に、図７に示すように、一対の加熱加圧板５５、５６を用いて上下から絶縁層形成用シート３４ａおよび上層絶縁膜形成用層３５ａを加熱加圧する。この加熱加圧により、絶縁層形成用シート３４ａおよび上層絶縁膜形成用層３５ａ中の熱硬化性樹脂が流動して図６に示す隙間５３に充填され、その後の冷却により固化して、接着層７を含む半導体構成体６の周囲における下層絶縁膜１の上面に絶縁層３４が形成され、且つ、半導体構成体６および絶縁層３４の上面に上層絶縁膜３５が形成される。
ここで、図６に示すように、絶縁層形成用シート３４ａの下面には下層絶縁膜１およびベース板５１が配置され、絶縁層形成用シート３４ａの上面には下層絶縁膜１と同一の材料からなる上層絶縁膜形成用層３５ａおよびベース板５１と同一の材料からなるサブベース板５４が配置されているので、絶縁層形成用シート３４ａの部分における厚さ方向の材料構成が対称となる。この結果、加熱加圧により、絶縁層形成用シート３４ａおよび上層絶縁膜形成用層３５ａが厚さ方向に対称的に硬化収縮し、ひいては全体として反りが発生しにくく、それ以後の工程への搬送やそれ以後の工程での加工精度に支障を来しにくいようにすることができる。
この場合、下層絶縁膜１は、そのうちの熱硬化性樹脂が予め硬化されているため、加熱加圧されてもほとんど変形しない。また、サブベース板５４により、上側の加熱加圧板５５の下面に上層絶縁膜形成用層３５ａ中の熱硬化性樹脂が不要に付着するのを防止することができる。この結果、上側の加熱加圧板５５をそのまま再使用することができる。
次に、ベース板５１およびサブベース板５４をエッチングにより除去すると、図８に示すように、下層配線２を含む下層絶縁膜１の下面が露出され、且つ、上層絶縁膜３５の上面が露出される。このように、本実施形態では、製造工程中に必要とされるベース板５１およびサブベース板５４をエッチングにより除去するので、完成する半導体装置の厚さを薄くすることができるという効果を有する。この状態では、下層配線２の下面は下層絶縁膜１の下面と面一となっている。また、ベース板５１およびサブベース板５４を除去しても、下層絶縁膜１、絶縁層３４および上層絶縁膜３５の存在により、強度を十分に確保することができる。
次に、図９に示すように、レーザビームの照射によるレーザ加工により、下層配線２の接続パッド部２ａの開口部５内の下層絶縁膜１を除去するとともに、半導体構成体６の配線１４の接続パッド部１４ａの下面中央部に対応する部分における下層絶縁膜１および接着層７に開口部１７を形成する。また、下層配線２の接続パッド部２ｂの中央部および該中央部に対応する部分における下層絶縁膜１、絶縁層３４、上層絶縁膜３５に、メカニカルドリルを用いてあるいはレーザビームの照射によるレーザ加工により、貫通孔４１を形成する。
レーザビームを照射して開口部１７を形成する場合について説明する。レーザビームを下層絶縁膜１および接着層７に直接照射すると、そのビーム径に応じた径の開口部が形成される。ここで、半導体構成体６の配線１４の接続パッド部１４ａの直径は、下層配線２の接続パッド部２ａの外径よりも小さく、内径（開口部５の直径）よりも大きくなっている。このため、レーザビームのビーム径が半導体構成体６の配線１４の接続パッド部１４ａの直径以上で下層配線２の接続パッド部２ａの外径未満であると、接続パッド部２ａの開口部５の外部に照射されるレーザビームは接続パッド部２ａによって遮断されるため、下層絶縁膜１および接着層７に形成される開口部１７の直径は下層配線２の接続パッド部２ａの開口部５の直径に応じた大きさとなる。
すなわち、下層配線２の接続パッド部２ａは、その中央部に開口部５を有することにより、レーザビームの照射によるレーザ加工により下層絶縁膜１および接着層７に開口部１７を形成するときのマスクとして機能し、下層絶縁膜１および接着層７に接続パッド部２ａの開口部５にセルフアライメントとされ、接続パッド部２ａの開口部５と同一の径の開口部１７が形成される。
この結果、下層絶縁膜１および接着層７に形成すべき開口部１７の直径を可及的に小さくすることが可能となり、且つ、下層配線２の接続パッド部２ａに対する半導体構成体６の配線１４の接続パッド部１４ａの位置合わせが比較的容易となり、ひいては半導体構成体６の配線１４の接続パッド部１４ａの直径を可及的に小さくすることが可能となり、半導体構成体６の微細化が可能となる。
例えば、現状では、レーザビームのビーム径が最小の５０μｍ程度であり、下層絶縁膜１および接着層７に直接照射すると、それらに形成される開口部の直径は７０μｍ程度となる。このため、照射されるレーザビームをすべて受光するには、半導体構成体６の配線１４の接続パッド部１４ａの直径は、レーザ加工精度を考慮すると、現状の方法では、１００〜１２０μｍとする必要がある。
これに対し、下層配線２の接続パッド部２ａをレーザビームのマスクとする本実施形態の方法では、フォトリソグラフィ法により形成される下層配線２の接続パッド部２ａの開口部５の直径は２０〜５０μｍ、特に２０〜３０μｍとすることが可能であるので、半導体構成体６の配線１４の接続パッド部１４ａの直径は５０〜８０μｍ、特に５０〜６０μｍとすることが可能であり、半導体構成体６の微細化が可能となる。この場合、レーザ加工精度を考慮すると、下層配線２の接続パッド部２ａの外径は１００〜１２０μｍとする必要がある。
次に、図１０に示すように、下層配線２の接続パッド部２ａの開口部５と下層絶縁膜１および接着層７の開口部１７とを介して露出された半導体構成体６の配線１４の接続パッド部１４ａの下面および下層配線２を含む下層絶縁膜１の下面全体、上層絶縁膜３５の上面全体および貫通孔４１の内壁面に、ニッケルの無電解メッキにより、下地金属層５７、３７、４３を形成する。次に、下地金属層５７、３７、４３をメッキ電流路とした銅の電解メッキを行なうことにより、下地金属層５７、３７、４３の表面に上部金属層５８、３８、４４を形成する。
次に、上部金属層５８、３８および下地金属層５７、３７をフォトリソグラフィ法によりパターニングすると、図１１に示すようになる。すなわち、下層絶縁膜１の下面に、下地金属層２３、２４および上部金属層２５、２６からなる２層構造の第１、第２の接続パッド部２１、２２が形成される。また、上層絶縁膜３５の上面に、下地金属層３７および上部金属層３８からなる２層構造の上層配線３６が形成される。さらに、貫通孔４１の内壁面に、下地金属層４３および上部金属層４４からなる２層構造の上下導通部４２が形成される。
また、下層配線２の下地金属層４が下地金属層５７と同一の材料（ニッケル）によって形成されているので、第１、第２の接続パッド部２１、２２以外の領域における下地金属層４が除去され、当該領域における上部金属層３が露出される。この状態では、下層配線２の両端部は、上部金属層３および下地金属層４からなる２層構造の接続パッド部２ａ、２ｂとなっている。なお、第１、第２の接続パッド部２１、２２、上層配線３６および上下導通部４２は、下地金属層５７、３７上に上部金属層形成領域が除去されたメッキレジスト膜を形成した後、電解メッキにより上部金属層５８、３８、４４を形成するパターンメッキ法により形成してもよい。
次に、図１２に示すように、下層配線２、第１、第２の接続パッド部２１、２２および下層絶縁膜１の下面に、スクリーン印刷法、スピンコート法等により、ソルダーレジスト等からなる下層オーバーコート膜３１を形成する。また、上層配線３６および上層絶縁膜３５の上面に、スクリーン印刷法、スピンコート法等により、ソルダーレジスト等からなる上層オーバーコート膜３９を形成する。この状態では、上下導通部４２内にソルダーレジスト等からなる充填材４５が充填されている。
次に、下層配線２の接続パッド部に対応する部分における下層オーバーコート膜３１に、レーザビームの照射によるレーザ加工により、開口部３２を形成する。また、上層配線３６の接続パッド部に対応する部分における上層オーバーコート膜３９に、レーザビームの照射によるレーザ加工により、開口部４０を形成する。
次に、下層オーバーコート膜３１の開口部３２内およびその下方に半田ボール３３を下層配線２の接続パッド部に接続させて形成する。次に、互いに隣接する半導体構成体６間において、下層オーバーコート膜３１、下層絶縁膜１、絶縁層３４、上層絶縁膜３５および上層オーバーコート膜３９を切断すると、図１に示す半導体装置が複数個得られる。
この場合、上述の如く、半導体構成体６を搭載する前に、下層配線２の外観検査または導通検査を行ない、良半導体装置形成領域と不良半導体装置形成領域とに識別し、良半導体装置形成領域のみに半導体構成体６を搭載しているので、図１に示す、半導体構成体６を備えた半導体装置のほかに、半導体構成体６を備えていない半導体装置も得られる。
ところで、下層配線２の形成に際し、５０〜７５μｍルールでの歩留は現状では８０〜８５％であり、図１に示すような構成の半導体装置のコスト面からの歩留は９９．５％以上であると言われており、この要求を満足することはできない。特に、下層配線２の微細化の進行に伴い、３０〜５０μｍルール、１５〜２５μｍルールに適用可能な方法が求められている。
これに対し、上記製造方法では、下層配線２の形成の歩留が低い場合であっても、半導体構成体６を備えた半導体装置の歩留を向上することが可能となり、高価な半導体構成体６を有効に使用することができる。また、下層配線２について見ると、３０〜５０μｍルール、１５〜２５μｍルールとしても、歩留を向上することが可能となる。
ところで、図１に示す半導体装置では、図８に示す工程において、上述の如く、レーザビームのビーム径が現状で最小の５０μｍ程度であると、レーザ加工精度を考慮すると、下層配線２の接続パッド部２ａの外径は１００〜１２０μｍとする必要がある。したがって、下層配線２の微細化に限界がある。そこで、次に、下層配線２をより一層微細化することができる実施形態について説明する。
（第２実施形態）
図１３はこの発明の第２実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、下層配線２の接続パッド部２ａの上部金属層３の外径を半導体構成体８の配線１４の接続パッド部１４ａの直径とほぼ同じとし、下層配線２の接続パッド部２ａの下地金属層４の外径をそれよりもやや大きくした点である。
次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すものを準備した後、図１４に示すように、フォトリソグラフィ法により、下層配線用上部金属層形成用層３ａおよび下層配線用下地金属層形成用層（マスク金属層）４ａに開口部５を形成する。次に、下層配線用上部金属層形成用層３ａのみをフォトリソグラフィ法によりパターニングして、図１５に示すように、下層配線用下地金属層形成用層４ａの上面に完成状態の配線形状の上部金属層を形成する。この状態では、下層配線用下地金属層形成用層４ａは、初期状態のままであり、ベース板５１の上面全体にべた状に形成されている。また、上部金属層３の接続パッド部２ａの中央部には開口部５が形成されている。
次に、上部金属層３（下層配線２）の外観検査を行なう。外観検査は、目視あるいは投影画像を取り込んで標準パターンと対比する外観検査装置を用いて行う。この外観検査により、ベース板５１上の複数の半導体装置形成領域において、上部金属層３が所期の通り形成されている場合には、良と判定し、上部金属層３が所期の通り形成されていない場合には、不良と判定する。そして、良と判定された半導体装置形成領域は良半導体装置形成領域とし、不良と判定された半導体装置形成領域は不良半導体装置形成領域とし、識別する。
次に、図１６に示すように、上部金属層３および開口部５内を含む下層配線用下地金属層形成用層４ａの上面にエポキシ系樹脂、ポリイミド系樹脂、ガラス布基材エポキシ樹脂等からなる下層絶縁膜１を形成する。この場合も、下層絶縁膜１中のエポキシ系樹脂等からなる熱硬化性樹脂は既に硬化されている。
次に、図１７に示すように、下層絶縁膜１の上面の半導体構成体搭載領域に、半導体構成体６の配線１４を含む保護膜１２の下面をエポキシ系樹脂等からなる接着層７を介して接着することにより、半導体構成体６を搭載する。この場合も、ＮＣＰと言われる接着材またはＮＣＦと言われる接着シートを、下層絶縁膜１の上面の半導体構成体搭載領域に予め供給しておき、加熱圧着により半導体構成体６を下層絶縁膜１の上面に固着する。
この場合も、上述の如く、上部金属層３（下層配線２）の外観検査を行ない、上部金属層３を含む下層絶縁膜１の上面の複数の半導体装置形成領域を良半導体装置形成領域領域と不良半導体装置形成領域とに識別しているので、良半導体装置形成領域領域のみに半導体構成体６を搭載し、不良半導体装置形成領域領域には半導体構成体６は搭載しない。
次に、図１８に示すように、接着層７を含む半導体構成体６の周囲における下層絶縁膜１の上面に格子状の絶縁層形成用シート３４ａをピン等で位置決めしながら配置する。次に、絶縁層形成用シート３４ａの上面に、銅箔からなるサブベース板５４の下面に上層絶縁膜形成用層３５ａが形成されたものを配置する。
次に、図１９に示すように、一対の加熱加圧板５５、５６を用いて上下から絶縁層形成用シート３４ａおよび上層絶縁膜形成用層３５ａを加熱加圧すると、接着層７を含む半導体構成体６の周囲における下層絶縁膜１の上面に絶縁層３４が形成され、且つ、半導体構成体６および絶縁層３４の上面に上層絶縁膜３５が形成される。
次に、ベース板５１およびサブベース板５４をエッチングにより除去すると、図２０に示すように、下層配線用下地金属層形成用層４ａの下面が露出され、且つ、上層絶縁膜３５の上面が露出される。この状態では、ベース板５１およびサブベース板５４を除去しても、下層絶縁膜１、絶縁層３４および上層絶縁膜３５の存在により、強度を十分に確保することができる。また、上部金属層３および下層配線用下地金属層形成用層４ａの開口部５内には下層絶縁膜１が充填されている。
次に、図２１に示すように、レーザビームの照射によるレーザ加工により、上部金属層３および下層配線用下地金属層形成用層４ａの開口部５内の下層絶縁膜１を除去するとともに、半導体構成体６の配線１４の接続パッド部１２ｃの下面中央部に対応する部分における下層絶縁膜１および接着層７に開口部１７を形成する。また、上部金属層３の接続パッド部２ｂの中央部および該中央部に対応する部分における下層絶縁膜１、絶縁層３４、上層絶縁膜３５に、メカニカルドリルを用いてあるいはレーザビームの照射によるレーザ加工により、貫通孔４１を形成する。
ここで、上部金属層の接続パッド部２ａの外径は半導体構成体６の配線１４の接続パッド部１４ａの直径とほぼ同じとなっているが、上部金属層３を含む下層絶縁膜１の下面全体には開口部５を有する下層配線用下地金属層形成用層４ａが形成されているので、レーザビームのビーム径が上部金属層３の接続パッド部２ａの外径よりも大きくても、開口部５を有する下層配線用下地金属層形成用層４ａがマスクとして機能する。この結果、上部金属層３の接続パッド部２ａの外径を可及的に小さくすることが可能となり、上部金属層３（下層配線２）のより一層の微細化が可能となる。
例えば、レーザビームのビーム径が現状で最小の５０μｍ程度であっても、フォトリソグラフィ法により形成される上部金属層３の接続パッド部２ａの開口部５の直径は２０〜５０μｍ、特に２０〜３０μｍとすることが可能であるので、上部金属層３の接続パッド部２ａの外径は５０〜８０μｍ、特に５０〜６０μｍとすることが可能であり、上部金属層３（下層配線２）のより一層の微細化が可能となる。
次に、図２２に示すように、上部金属層３および下層配線用下地金属層形成用層４ａの開口部５と下層絶縁膜１および接着層７の開口部１７とを介して露出された半導体構成体６の配線１４の接続パッド部１４ａの下面を含む下層配線用下地金属層形成用層４ａの下面全体、上層絶縁膜３５の上面全体および貫通孔４１の内壁面に、ニッケルの無電解メッキにより、下地金属層５７、３７、４３を形成する。次に、下地金属層５７、３７、４３をメッキ電流路とした銅の電解メッキを行なうことにより、下地金属層５７、３７、４３の表面に上部金属層５８、３８、４４を形成する。
次に、上部金属層５８、３８および下地金属層５７、３７をフォトリソグラフィ法によりパターニングすると、図２３に示すようになる。すなわち、下層絶縁膜１の下面に、下地金属層２３、２４および上部金属層２５、２６からなる２層構造の第１、第２の接続パッド部２１、２２が形成される。また、上層絶縁膜３５の上面に、下地金属層３７および上部金属層３８からなる２層構造の上層配線３６が形成される。さらに、貫通孔４１の内壁面に、下地金属層４３および上部金属層３４からなる２層構造の上下導通部４２が形成される。
ここで、接続パッド部１４ａおよび接続パッド部２ａの上部金属層３は、その直径を、第１の接続パッド部２１より小さくすることが可能であり、半導体構成体６の一層の高密度化を図ることができる。なお、上記実施形態においては、接続パッド部１４ａ、２ａを平面形状を円形とするものであったが、これに限られるものではなく、平面形状を多角形としてもよい。その場合でも、接続パッド部１４ａおよび接続パッド部２ａの上部金属層３は、その平面サイズを第１の接続パッド部２１より小さくすることが可能である。
また、下層配線用下地金属層形成用層４ａが下地金属層５７と同一の材料（ニッケル）によって形成されているので、第１、第２の接続パッド部２１、２２以外の領域における下層配線用下地金属層形成用層４ａが除去され、当該領域における上部金属層３が露出される。この状態では、下層配線２の両端部は、上部金属層３および下地金属層４からなる２層構造の接続パッド部２ａ、２ｂとなっている。なお、第１、第２の接続パッド部２１、２２、上層配線３６および上下導通部４２はパターンメッキ法により形成してもよい。
以下、上記第１実施形態の場合と同様の工程を経ると、図１３に示す半導体装置が複数個得られる。この場合も、上述の如く、不良半導体装置形成領域には半導体構成体６を搭載していないので、図１３に示す、半導体構成体６を備えた半導体装置のほかに、半導体構成体６を備えていない半導体装置も得られるので、上記第１実施形態の場合と同様に、歩留を向上することが可能となる。
（第３実施形態）
図２４はこの発明の第３実施形態としての半導体装置の断面図を示す。この半導体装置において、図１３に示す半導体装置と大きく異なる点は、ビルドアップ工法により、下層配線および上層配線を共に２層配線構造とした点である。すなわち、第１、第２の接続パッド部２１、２２を含む第１の下層配線２Ａの下面および第１の下層絶縁膜１Ａの下面には、第１の下層絶縁膜１Ａと同一の材料からなる第２の下層絶縁膜１Ｂが設けられている。
第２の下層絶縁膜１Ｂの下面に設けられた第２の下層配線２１Ｂの一端部は、第２の下層絶縁膜１Ｂに設けられた開口部６１を介して第１の下層配線２Ａの接続パッド部に接続されている。第２の下層配線２Ｂを含む第２の下層絶縁膜１Ｂの下面には下層オーバーコート膜３１が設けられている。下層オーバーコート膜３１の開口部３２内およびその下方には半田ボール３３が第２の下層配線２Ｂの接続パッド部に接続されて設けられている。
第１の上層配線３６Ａを含む第１の上層絶縁膜３５Ａの上面には、第１の上層絶縁膜３５Ａと同一の材料からなる第２の上層絶縁膜３５Ｂが設けられている。第２の上層絶縁膜３５Ｂの上面に設けられた第２の上層配線３６Ｂの一端部は、第２の上層絶縁膜３５Ｂに設けられた開口部６２を介して第１の上層配線３６Ａの接続パッド部に接続されている。第２の上層配線３６Ｂを含む第２の上層絶縁膜３５Ｂの上面には上層オーバーコート膜３９が設けられている。第２の上層配線３６Ｂの接続パッド部に対応する部分における上層オーバーコート膜３９には開口部４０が設けられている。なお、下層配線および上層配線は共に３層以上の配線構造としてもよい。
（第４実施形態）
図２５はこの発明の第４実施形態としての半導体装置の断面図を示す。この半導体装置において、図１３に示す半導体装置と大きく異なる点は、上下導通部４２を備えておらず、その代わりに、接着層７を含む半導体構成体６の周囲における絶縁層３４中に方形枠状で両面配線構造の回路基板７１を埋め込んで配置した点である。
この場合、回路基板７１は、ガラス布基材エポキシ樹脂等からなる方形枠状の基板７２を備えている。基板７２の下面には銅箔からなる下層配線７３が設けられ、上面には銅箔からなる上層配線７４が設けられている。下層配線７３と上層配線７４とは、基板７２の内部に設けられた導電性ペースト等からなる上下導通部７５を介して接続されている。
下層配線２の接続パッド部２ｂは、接続パッド部２１ａと同様の構造の接続パッド部２１ｂを介して回路基板７１の下層配線７３の接続パッド部に接続されている。すなわち、接続パッド部２１ｂは、下層配線２の接続パッド部２ｂの開口部５ｂと下層絶縁膜１および絶縁層３４に設けられた開口部７６とを介して回路基板７１の下層配線７３の接続パッド部に接続されている。上層配線３６は、上層絶縁膜３５および絶縁層３４に設けられた開口部７７を介して回路基板７１の上層配線７４の接続パッド部に接続されている。
次に、この半導体装置の製造方法の一例について説明する。この場合、図１８に示すような工程において、図２６に示すように、接着層７を含む半導体構成体６の周囲における下層絶縁膜１の上面に格子状の絶縁層形成用シート３４ａ、格子状の回路基板７１および格子状の絶縁層形成用シート３４ａをピン等で位置決めしながら配置する。次に、上側の絶縁層形成用シート３４ａの上面に、サブベース板５４の下面に上層絶縁膜形成用層３５ａが形成されたものを配置する。
次に、図２７に示すように、一対の加熱加圧板５５、５６を用いて上下から加熱加圧すると、接着層７を含む半導体構成体６の周囲における下層絶縁膜１の上面に絶縁層３４が形成され、且つ、絶縁層３４中に回路基板７１が埋め込まれ、半導体構成体８および絶縁層３４の上面に上層絶縁膜３５が形成される。次に、ベース板５２およびサブベース板５４をエッチングにより除去すると、図２８に示すように、下地金属層４ａおよび開口部５ａ、５ｂ内に充填された下層絶縁膜１の下面が露出され、且つ、上層絶縁膜３５の上面が露出される。
次に、図２９に示すように、レーザビームの照射によるレーザ加工により、開口部５ａ内の下層絶縁膜１を除去するとともに、半導体構成体６の配線１４の接続パッド部１４ａの下面中央部に対応する部分における下層絶縁膜１および接着層７に開口部１７を形成する。また、レーザビームの照射によるレーザ加工により、開口部５ｂ内の下層絶縁膜１を除去するとともに、回路基板７１の下層配線７３の接続パッド部に対応する部分における下層絶縁膜１および接着層７に開口部７６を形成する。この場合、開口部７６の直径は開口部１７の直径と同じとなる。
さらに、レーザビームの照射によるレーザ加工により、回路基板７１の上層配線７４の接続パッド部に対応する部分における上層絶縁膜３５に開口部７７を形成する。この場合、開口部７７の直径は開口部１７の直径よりも大きくなる。以下、上記第２実施形態の場合と同様の工程を経ると、図２５に示す半導体装置が複数個得られる。
このようにして得られた半導体装置では、図２４に示す半導体装置と比較して、下層配線および上層配線を２層構造としても、下層絶縁膜および上層絶縁膜が１層であるので、その分、薄型化することができる。また、上下導通部４２を備えていないので、メカニカルドリルによる貫通孔４１の形成を行なう必要はない。
（第５実施形態）
図３０はこの発明の第５実施形態としての半導体装置の断面図を示す。この半導体装置において、図１３に示す半導体装置と異なる点は、半導体構成体６の配線１４を含む保護膜１２の下面にポリイミド系樹脂、エポキシ系樹脂等の絶縁材からなる静電気防止用保護膜８１を設けた点である。
したがって、この場合、半導体構成体６の静電気防止用保護膜８１の下面は接着層７を介して下層絶縁膜１の上面中央部に接着されている。第１の接続パッド部２１は、下層配線２の接続パッド部２ａの開口部５と下層絶縁膜１、接着層７および静電気防止用保護膜８１の開口部１７とを介して半導体構成体６の配線１４の接続パッド部１４ａに接続されている。
ところで、半導体構成体６を下層絶縁膜１上に搭載する前においては、静電気防止用保護膜８１には開口部１７は形成されていない。そして、開口部１７を有しない静電気防止用保護膜８１は、それ自体がウエハ状態のシリコン基板８下に形成された時点から半導体構成体６が下層絶縁膜１上に搭載される時点までにおいて、シリコン基板８下に形成された集積回路を静電気から保護するものである。
（第６実施形態）
図３１はこの発明の第６実施形態としての半導体装置の断面図を示す。この半導体装置において、図１３に示す半導体装置と異なる点は、半導体構成体６の配線１４の接続パッド部１４ａ下面に電解銅メッキからなる保護金属層８２を設けた点である。この場合、保護金属層８２は、レーザビームが照射されるときに、配線１４の接続パッド部１４ａを保護するためのものである。すなわち、配線１４を５〜１０μｍの厚さに形成し、レーザビームによりエッチングされる量を見込んで、この配線１４の接続パッド部１４ａ上にのみ、保護層８７を数μｍの厚さに形成しておくと半導体構成体６の薄型化を図ることができる。
（第７実施形態）
図３２はこの発明の第７実施形態としての半導体装置の断面図を示す。この半導体装置において、図１３に示す半導体装置と異なる点は、半導体構成体６の配線１４の接続パッド部１４ａ下面中央部に電解銅メッキからなる柱状電極（外部接続用電極）８３を設け、配線１４を含む保護膜１２の下面にエポキシ系樹脂等からなる封止膜８４をその下面が柱状電極８３の下面と面一となるように設けた点である。
したがって、この場合、柱状電極８３を含む封止膜８４の下面は接着層７を介して下層絶縁膜１の上面中央部に接着されている。第１の接続パッド部２１は、下層配線２の接続パッド部２ａの開口部５と下層絶縁膜１および接着層７の開口部１７とを介して半導体構成体６の柱状電極８３に接続されている。
（第８実施形態）
図３３はこの発明の第８実施形態としての半導体装置の断面図を示す。この半導体装置において、図１３に示す半導体装置と異なる点は、半導体構成体６および下層絶縁膜１の上面にエポキシ系樹脂等からなる封止膜（絶縁層）８５のみを設けた点である。この場合、封止膜９１はトランスファモールド法等のモールド法により形成される。
なお、上記各実施形態においては、下層配線２の接続パッド部２ａの開口部５、下層絶縁膜１および接着層７に形成する開口部１７等の平面形状を円形としたが、本発明はこれに限定されるものではなく、平面形状が、例えば、多角形状のものとか、任意の形状とすることができるものである。その他、本発明の趣旨に沿って、種々、変形して適用することが可能である。
この発明の第１実施形態としての半導体装置の断面図。 図１に示す半導体装置の製造方法の一例において、当初準備したものの断面図。 （Ａ）は図２に続く工程の断面図、（Ｂ）はその平面図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図９に続く工程の断面図。 図１０に続く工程の断面図。 図１１に続く工程の断面図。 この発明の第２実施形態としての半導体装置の断面図。 図１３に示す半導体装置の製造方法の一例において、所定の工程の断面図。 図１４に続く工程の断面図。 図１５に続く工程の断面図。 図１６に続く工程の断面図。 図１７に続く工程の断面図。 図１８に続く工程の断面図。 図１９に続く工程の断面図。 図２０に続く工程の断面図。 図２１に続く工程の断面図。 図２２に続く工程の断面図。 この発明の第３実施形態としての半導体装置の断面図。 この発明の第４実施形態としての半導体装置の断面図。 図２５に示す半導体装置の製造方法の一例において、所定の工程の断面図。 図２６に続く工程の断面図。 図２７に続く工程の断面図。 図２８に続く工程の断面図。 この発明の第５実施形態としての半導体装置の断面図。 この発明の第６実施形態としての半導体装置の断面図。 この発明の第７実施形態としての半導体装置の断面図。 この発明の第８実施形態としての半導体装置の断面図。
符号の説明
１ 下層絶縁膜
２ 下層配線
２ａ、２ｂ 接続パッド部
５ 開口部
６ 半導体構成体
７ 接着層
８ シリコン基板
９ 接続パッド
１０ 絶縁膜
１２ 保護膜
１４ 配線
２１、２２ 第１、第２の接続パッド部
３１ 下層オーバーコート膜
３３ 半田ボール
３４ 絶縁層
３５ 上層絶縁膜
３６ 上層配線
３９ 上層オーバーコート膜
４１ 貫通孔
４２ 上下導通部
５１、５２ ベース板
５４ サブベース板

Claims (28)

  1. 半導体基板および該半導体基板下に設けられた複数の外部接続用電極を有する半導体構成体と、前記半導体構成体下およびその周囲に設けられた下層絶縁膜と、前記下層絶縁膜下に設けられた下層配線と、少なくとも前記半導体構成体の周囲における前記下層絶縁膜上に設けられた絶縁層とを備えた半導体装置において、前記下層配線の接続パッド部に開口部が形成され、前記下層配線の接続パッド部の開口部に対応する部分における前記下層絶縁膜に開口部が形成され、前記下層配線の接続パッド部に設けられた接続部材が前記下層配線の接続パッド部の開口部および前記下層絶縁膜の開口部を介して前記半導体構成体の外部接続用電極に接続されていることを特徴とする半導体装置。
  2. 請求項１に記載の発明において、前記下層配線は前記下層絶縁膜の下面側に埋め込まれていることを特徴とする半導体装置。
  3. 請求項２に記載の発明において、前記下層配線の接続パッド部は上部金属層下に下地金属層が設けられた２層構造であり、前記下層配線の接続パッド部以外は上部金属層のみの１層構造であることを特徴とする半導体装置。
  4. 請求項３に記載の発明において、前記下層配線の接続パッド部において、前記上部金属層の平面サイズは前記下地金属層の平面サイズと同じであることを特徴とする半導体装置。
  5. 請求項４に記載の発明において、前記半導体構成体の該接続用電極は配線の接続パッド部または柱状電極であり、前記配線の接続パッド部または前記柱状電極の平面サイズは前記下層配線の接続パッド部の平面サイズよりも小さいことを特徴とする半導体装置。
  6. 請求項５に記載の発明において、前記下層配線の接続パッド部において、前記上部金属層の平面サイズは前記下地金属層の平面サイズよりも小さいことを特徴とする半導体装置。
  7. 請求項５に記載の発明において、前記下層配線の接続パッド部において、前記上部金属層の平面サイズは、前記下層配線の接続パッド部下に設けられた接続端子部の平面サイズよりも小さいことを特徴とする半導体装置。
  8. 請求項１に記載の発明において、前記半導体構成体の外部接続用電極は配線の接続パッド部または柱状電極であり、前記配線の接続パッド部または前記柱状電極の平面サイズは前記下層配線の接続パッド部下に設けられた接続端子部の平面サイズよりも小さいことを特徴とする半導体装置。
  9. 請求項１に記載の発明において、前記半導体構成体の外部接続用電極は配線の接続パッド部であり、前記配線の接続パッド部下面に保護金属層が設けられていることを特徴とする半導体装置。
  10. 請求項１に記載の発明において、前記半導体構成体は前記下層絶縁膜上に接着層を介して接着されていることを特徴とする半導体装置。
  11. 請求項１０に記載の発明において、前記接着層に前記下層絶縁膜の開口部に連通する開口部が形成され、前記下層配線の接続パッド部下に設けられた接続端子部が前記下層配線の接続パッド部の開口部、前記下層絶縁膜の開口部および前記接着層の開口部を介して前記半導体構成体の外部接続用電極に接続されていることを特徴とする半導体装置。
  12. 請求項１０に記載の発明において、前記半導体構成体の前記外部接続用電極と前記接着層との間に静電気防止用保護膜が形成されていることを特徴とする半導体装置。
  13. 請求項１２に記載の発明において、前記静電気防止用保護膜に前記接着層の開口部に連通する開口部が形成され、前記下層配線の接続パッド部下に設けられた接続端子部が前記下層配線の接続パッド部の開口部、前記下層絶縁膜の開口部、前記接着層の開口部および前記静電気防止用保護膜の開口部を介して前記半導体構成体の外部接続用電極に接続されていることを特徴とする半導体装置。
  14. 請求項１に記載の発明において、前記半導体構成体および前記絶縁層上に上層絶縁膜が設けられ、前記上層絶縁膜上に上層配線が設けられていることを特徴とする半導体装置。
  15. 請求項１４に記載の発明において、前記下層絶縁膜、前記絶縁層および前記上層絶縁膜に設けられた貫通孔内に上下導通部が前記下層配線および前記上層配線に接続されて設けられていることを特徴とする半導体装置。
  16. 請求項１４に記載の発明において、前記絶縁層中に前記下層配線に接続された配線を有する回路基板が埋め込まれていることを特徴とする半導体装置。
  17. 請求項１に記載の発明において、前記下層配線を含む前記下層絶縁膜下に、前記下層配線の接続パッド部に対応する部分に開口部を有する下層オーバーコート膜が設けられていることを特徴とする半導体装置。
  18. 請求項１７に記載の発明において、前記下層オーバーコート膜の開口部内およびその下方に半田ボールが前記下層配線の接続パッド部に接続されて設けられていることを特徴とする半導体装置。
  19. 請求項１に記載の発明において、前記絶縁層は、前記半導体構成体を含む前記下層絶縁膜の上面に設けられた封止膜であることを特徴とする半導体装置。
  20. 半導体基板および該半導体基板下に設けられた複数の外部接続用電極を有する半導体構成体の下面およびその周囲に下層絶縁膜を形成し、且つ、少なくとも前記半導体構成体の周囲における前記下層絶縁膜上に絶縁層を形成する工程と、
    前記下層絶縁膜下に開口部を有するマスク金属層を形成する工程と、
    前記マスク金属層をマスクとしてレーザビームを照射することにより、前記半導体構成体の外部接続用電極に対応する部分における前記下層絶縁膜に開口部を形成する工程と、
    前記下層絶縁膜下に接続部材を前記下層絶縁膜の開口部を介して前記半導体構成体の外部接続用電極に接続させて形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  21. 請求項２０に記載の発明において、前記マスク金属層を形成する工程は、接続パッド部中央部に開口部を有する下層配線用上部金属層形成用層および下層配線用下地金属層形成用層を前記下層絶縁膜下にべた状に形成する工程を含むことを特徴とする半導体装置の製造方法。
  22. 請求項２１に記載の発明において、前記マスク金属層を形成する工程は、前記下層配線用上部金属層形成用層および下層配線用下地金属層形成用層をパターニングして下層配線を形成する工程を含むことを特徴とする半導体装置の製造方法。
  23. 請求項２１に記載の発明において、前記マスク金属層を形成する工程は、前記下層配線用下地金属層形成用層をべた状のままとし、前記下層配線用上部金属層形成用層パターニングして下層配線を形成する工程を含むことを特徴とする半導体装置の製造方法。
  24. 請求項２２または２３に記載の発明において、前記マスク金属層を形成する工程は、ベース板を準備する工程と、前記ベース板上に、前記下層配線用上部金属層形成用層および下層配線用下地金属層形成用層を形成する工程と、前記下層配線上に前記下層絶縁膜を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
  25. 請求項２４に記載の発明において、前記マスク金属層をマスクとしてレーザビームを照射することにより前記下層絶縁膜に開口部を形成する工程は、レーザビームを照射する前工程として、前記下層絶縁膜上に前記半導体構成体を固着する工程と、前記ベース板を除去する工程と、を含むことを特徴とする半導体装置の製造方法。
  26. 請求項２５に記載の発明において、前記接続部材を形成する工程は、前記下層配線の接続パッド部下に前記接続部材を前記下層配線の接続パッド部の開口部および前記下層絶縁膜の開口部を介して前記半導体構成体の外部接続用電極に接続させて形成する工程を含むことを特徴とする半導体装置の製造方法。
  27. 請求項２６に記載の発明において、前記接続部材は下地金属層と該下地金属層下に形成された上部金属層との２層構造であり、前記接続部材を形成する工程は、前記接続部材以外の領域における前記下層配線の上部金属層を除去する工程を含むことを特徴とする半導体装置の製造方法。
  28. 請求項２７に記載の発明において、前記半導体構成体の該接続用電極は配線の接続パッド部または柱状電極であり、前記配線の接続パッド部または前記柱状電極の平面サイズは前記下層配線の接続パッド部の平面サイズよりも小さいことを特徴とする半導体装置の製造方法。
JP2008020692A 2008-01-31 2008-01-31 半導体装置およびその製造方法 Expired - Fee Related JP4840373B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008020692A JP4840373B2 (ja) 2008-01-31 2008-01-31 半導体装置およびその製造方法
KR1020090004928A KR101053221B1 (ko) 2008-01-31 2009-01-21 반도체 장치 및 그 제조방법
TW098102359A TWI400784B (zh) 2008-01-31 2009-01-22 半導體裝置及其製造方法
CN2009100096268A CN101499445B (zh) 2008-01-31 2009-01-23 半导体器件及其制造方法
US12/359,449 US8004089B2 (en) 2008-01-31 2009-01-26 Semiconductor device having wiring line and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008020692A JP4840373B2 (ja) 2008-01-31 2008-01-31 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2009182201A true JP2009182201A (ja) 2009-08-13
JP4840373B2 JP4840373B2 (ja) 2011-12-21

Family

ID=40930856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008020692A Expired - Fee Related JP4840373B2 (ja) 2008-01-31 2008-01-31 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US8004089B2 (ja)
JP (1) JP4840373B2 (ja)
KR (1) KR101053221B1 (ja)
CN (1) CN101499445B (ja)
TW (1) TWI400784B (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5345404B2 (ja) 2006-03-14 2013-11-20 インスティチュート フュア ミクロエレクトロニク シュトゥットガルト 集積回路の製造方法
JP4636090B2 (ja) * 2008-01-31 2011-02-23 カシオ計算機株式会社 半導体装置およびその製造方法
CA2715344C (en) * 2008-02-14 2014-08-19 Mitsubishi Heavy Industries, Ltd. Semiconductor element module and method for manufacturing the same
US7888184B2 (en) * 2008-06-20 2011-02-15 Stats Chippac Ltd. Integrated circuit packaging system with embedded circuitry and post, and method of manufacture thereof
US8987896B2 (en) * 2009-12-16 2015-03-24 Intel Corporation High-density inter-package connections for ultra-thin package-on-package structures, and processes of forming same
US8513062B2 (en) * 2010-02-16 2013-08-20 Infineon Technologies Ag Method of manufacturing a semiconductor device with a carrier having a cavity and semiconductor device
TWI421956B (zh) * 2010-07-13 2014-01-01 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法
US9093392B2 (en) * 2010-12-10 2015-07-28 Stats Chippac Ltd. Integrated circuit packaging system with vertical interconnection and method of manufacture thereof
US9093416B2 (en) * 2011-11-28 2015-07-28 Infineon Technologies Ag Chip-package and a method for forming a chip-package
US9832887B2 (en) * 2013-08-07 2017-11-28 Invensas Corporation Micro mechanical anchor for 3D architecture
US10418298B2 (en) * 2013-09-24 2019-09-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dual fan-out semiconductor package
US10085352B2 (en) 2014-10-01 2018-09-25 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
US10276495B2 (en) 2015-09-11 2019-04-30 Qorvo Us, Inc. Backside semiconductor die trimming
JP2017152536A (ja) * 2016-02-24 2017-08-31 イビデン株式会社 プリント配線板及びその製造方法
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10103080B2 (en) 2016-06-10 2018-10-16 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same
US10079196B2 (en) 2016-07-18 2018-09-18 Qorvo Us, Inc. Thermally enhanced semiconductor package having field effect transistors with back-gate feature
JP7037544B2 (ja) 2016-08-12 2022-03-16 コーボ ユーエス，インコーポレイティド 性能を向上させたウエハレベルパッケージ
CN109844937B (zh) 2016-08-12 2023-06-27 Qorvo美国公司 具有增强性能的晶片级封装
JP7022112B2 (ja) 2016-08-12 2022-02-17 コーボ ユーエス，インコーポレイティド 性能を向上させたウェーハレベルパッケージ
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
US10490471B2 (en) 2017-07-06 2019-11-26 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
US10784233B2 (en) 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US10366972B2 (en) 2017-09-05 2019-07-30 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US20200235066A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US20200235040A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11387157B2 (en) * 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923313B2 (en) 2019-01-23 2024-03-05 Qorvo Us, Inc. RF device without silicon handle substrate for enhanced thermal and electrical performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217337A (ja) * 2000-01-31 2001-08-10 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003188314A (ja) * 2001-12-20 2003-07-04 Sony Corp 素子内蔵基板の製造方法および素子内蔵基板
JP2004087661A (ja) * 2002-08-26 2004-03-18 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5527741A (en) * 1994-10-11 1996-06-18 Martin Marietta Corporation Fabrication and structures of circuit modules with flexible interconnect layers
JP3015712B2 (ja) * 1995-06-30 2000-03-06 日東電工株式会社 フィルムキャリアおよびそれを用いてなる半導体装置
US5567657A (en) * 1995-12-04 1996-10-22 General Electric Company Fabrication and structures of two-sided molded circuit modules with flexible interconnect layers
JP2842378B2 (ja) 1996-05-31 1999-01-06 日本電気株式会社 電子回路基板の高密度実装構造
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
US6475877B1 (en) * 1999-12-22 2002-11-05 General Electric Company Method for aligning die to interconnect metal on flex substrate
TW434664B (en) * 1999-12-29 2001-05-16 Advanced Semiconductor Eng Lead-bond type chip package and method for making the same
US7061084B2 (en) * 2000-02-29 2006-06-13 Advanced Semiconductor Engineering, Inc. Lead-bond type chip package and manufacturing method thereof
JP2003017854A (ja) 2001-06-28 2003-01-17 Kyocera Corp 多層配線基板及びその製造方法
JP3908157B2 (ja) * 2002-01-24 2007-04-25 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置の製造方法
JP3918681B2 (ja) 2002-08-09 2007-05-23 カシオ計算機株式会社 半導体装置
KR100682650B1 (ko) 2003-01-16 2007-02-15 가시오게산키 가부시키가이샤 반도체 장치 및 그 제조방법
WO2004064153A1 (en) * 2003-01-16 2004-07-29 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP2004311768A (ja) * 2003-04-08 2004-11-04 Shinko Electric Ind Co Ltd 基板の製造方法及び半導体装置用基板及び半導体装置
KR100778597B1 (ko) * 2003-06-03 2007-11-22 가시오게산키 가부시키가이샤 적층 반도체 장치와 그 제조방법
CN100418211C (zh) 2003-12-25 2008-09-10 卡西欧计算机株式会社 半导体器件及其制造方法
JP5259053B2 (ja) * 2005-12-15 2013-08-07 パナソニック株式会社 半導体装置および半導体装置の検査方法
JP4636090B2 (ja) * 2008-01-31 2011-02-23 カシオ計算機株式会社 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217337A (ja) * 2000-01-31 2001-08-10 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003188314A (ja) * 2001-12-20 2003-07-04 Sony Corp 素子内蔵基板の製造方法および素子内蔵基板
JP2004087661A (ja) * 2002-08-26 2004-03-18 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造

Also Published As

Publication number Publication date
CN101499445B (zh) 2012-05-30
TW200941688A (en) 2009-10-01
US8004089B2 (en) 2011-08-23
JP4840373B2 (ja) 2011-12-21
CN101499445A (zh) 2009-08-05
KR20090084685A (ko) 2009-08-05
TWI400784B (zh) 2013-07-01
US20090194885A1 (en) 2009-08-06
KR101053221B1 (ko) 2011-08-02

Similar Documents

Publication Publication Date Title
JP4840373B2 (ja) 半導体装置およびその製造方法
JP4752825B2 (ja) 半導体装置の製造方法
JP3945483B2 (ja) 半導体装置の製造方法
JP4636090B2 (ja) 半導体装置およびその製造方法
JP2009043857A (ja) 半導体装置およびその製造方法
JP5903920B2 (ja) 半導体装置の製造方法及び電子装置の製造方法
JP2009182202A (ja) 半導体装置の製造方法
JP2009260165A (ja) 半導体装置
JP2011155313A (ja) 半導体装置
JP5042762B2 (ja) 半導体装置
JP2005260120A (ja) 半導体装置
JP2008288481A (ja) 半導体装置およびその製造方法
JP5137320B2 (ja) 半導体装置およびその製造方法
JP2009043858A (ja) 半導体装置およびその製造方法
JP4913372B2 (ja) 半導体装置
JP5393649B2 (ja) 半導体装置の製造方法
JP5053003B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110919

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees