JP2004311768A - 基板の製造方法及び半導体装置用基板及び半導体装置 - Google Patents

基板の製造方法及び半導体装置用基板及び半導体装置 Download PDF

Info

Publication number
JP2004311768A
JP2004311768A JP2003104070A JP2003104070A JP2004311768A JP 2004311768 A JP2004311768 A JP 2004311768A JP 2003104070 A JP2003104070 A JP 2003104070A JP 2003104070 A JP2003104070 A JP 2003104070A JP 2004311768 A JP2004311768 A JP 2004311768A
Authority
JP
Japan
Prior art keywords
substrate
electronic component
manufacturing
support
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003104070A
Other languages
English (en)
Inventor
Atsushi Oi
淳 大井
Yasuyoshi Horikawa
泰愛 堀川
Akio Mutsukawa
昭雄 六川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2003104070A priority Critical patent/JP2004311768A/ja
Priority to US10/811,768 priority patent/US7402900B2/en
Publication of JP2004311768A publication Critical patent/JP2004311768A/ja
Priority to US11/257,263 priority patent/US7358114B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

【課題】本発明は基板本体を支持すると共に半導体素子の搭載位置に開口部が設けられた支持体とを有する基板の製造方法及び半導体装置用基板及び半導体装置に関し、製造工程の簡単化を図ると共に半導体装置の特性向上を図ることを課題とする。
【解決手段】基板２３Ａを製造するに際し、支持体２６に電子部品２７を仮固定するためのサーモピールテープ４２を配設する工程と、電子部品２７をサーモピールテープ４２により支持体２６に仮固定する工程と、電子部品２７が仮固定された支持体２６上に基板本体２５を形成する工程と、支持体２６に開口部２９を形成することにより電子部品２７を露出させる工程と、サーモピールテープ４２を除去することにより電子部品２７を外部接続可能な構成とする工程とを設ける。
【選択図】 図４

Description

【０００１】
【発明の属する技術分野】
本発明は基板の製造方法及び半導体装置用基板及び半導体装置に係り、特に基板本体を支持すると共に半導体素子の搭載位置に開口部が設けられた支持体とを有する基板の製造方法及び半導体装置用基板及び半導体装置に関する。
【０００２】
【従来の技術】
近年、半導体装置は搭載される半導体素子の動作周波数が高周波数化してきており、これに伴って半導体素子に供給する電源電圧の安定化を図ることが必要となってきている。これに対応するために、半導体素子が搭載される半導体装置用基板にキャパシタ素子等の電子部品を設ける構造が提案されている（例えば、特許文献１参照）。
【０００３】
図１（Ｈ）は、本発明者が考案した電子部品を設けた構造の半導体装置１及び半導体装置用基板３（以下、単に基板という）を示している。尚、同図に示す半導体装置１は、電子部品としてキャパシタ素子が設けられている。
【０００４】
半導体装置１は、基板３に形成された開口部９内に半導体素子２を搭載した構成とされている。基板３は、基板本体５，支持体６，及び電子部品７等により構成されている。基板本体５の片面にビルドアップ法により形成されており、絶縁樹脂材の内部に内層配線（図示せず）が形成された構成とされている。
【０００５】
支持体６は、基板本体５を支持するために設けられている。このため、支持体６は、基板本体５よりも機械的強度の高い金属（例えば、銅）により形成されている。また、支持体６の半導体素子２が搭載される素子搭載位置には、開口部９が形成されている。
【０００６】
電子部品７は、バンプ１３と接続された接続用端子８を除き、基板本体５に埋設された構成とされている。この電子部品７は、キャパシタ素子が形成されたシリコンコア１０と、このシリコンコア１０に形成されたバンプ１３とにより構成されている。また、後述するようにバンプ１３の上部（露出する側）には接続用端子８が設けられており、この接続用端子８は開口部９内において基板本体５から露出した構成となっている。
【０００７】
半導体素子２を基板３に搭載するには、図１（Ｇ）に示すように、基板本体５から露出した接続用端子８に導電部材１２（例えば、半田）を配設した上で、この導電部材１２を介してバンプ４を接続用端子８に接合する。これにより、導電部材１２は基板３にフリップチップ接合される。
【０００８】
上記構成とされた半導体装置１は、半導体素子２の直下位置にキャパシタ素子である電子部品７が位置している。このため、電子部品７（キャパシタ素子）により半導体素子１２に供給される電源電圧の安定化を図ることができ、半導体装置１の電気特性及び信頼性を向上させることができる。
【０００９】
図１（Ａ）〜（Ｇ）は、従来の一例である基板３の製造方法を示している。基板３を製造するには、図１（Ａ）に示す銅（Ｃｕ）よりなる支持体６を用意する。そして、図１（Ｂ）に示すように、この支持体６上に接続用端子８を形成する。
【００１０】
具体的には、支持体６の上面全面に接続用端子８となる導電性金属をメッキにより形成し、続いてにレジストを塗布すると共にこのレジストに対してフォトリソ技術を用いてパターニングを行なう。そして、このパターニングされたレジストをマスクとして上記導電性金属をエッチングし、その後にレジスト剥離を行なうことにより接続用端子８を形成する。この接続用端子８の形成位置は、電子部品７に形成されたバンプ１３の形成位置と対応するよう選定されている。
【００１１】
支持体６上に接続用端子８が形成されると、続いて図１（Ｃ），（Ｄ）に示すように、電子部品７を支持体６に搭載する。電子部品７は、前記のようにシリコンコア１０にキャパシタ素子及びバンプ１３が形成されており、基板３の製造工程とは別工程で予め製造されたものである。また、バンプ１３は半田バンプであるため、電子部品７は支持体６に接合される。
【００１２】
電子部品７が支持体６に搭載されると、図１（Ｅ）に示すように、支持体６の電子部品７が配設された側の面に、ビルドアップ法を用いてビア等の配線層及び絶縁樹脂材（図示せず）を積層することにより基板本体５を形成する。これにより、電子部品７は基板本体５に埋設された状態となる。
【００１３】
続いて、図１（Ｆ）に示すように、支持体６の半導体素子２の搭載位置にエッチングにより開口部９を形成する。このように、支持体６に開口部９が形成されることにより、電子部品７のバンプ１３と電気的に接合された接続用端子８は露出することとなり、よって半導体素子２を基板３に搭載することが可能な状態となる。上記の一連の工程を経ることにより、基板３が製造される。
【００１４】
また、上記のように製造された基板３に半導体素子２を搭載するには、接続用端子８の表面が基板本体５の表面と面一となっているため、図１（Ｇ）に示すように接続用端子８上に導電部材１２を形成する。続いて、図１（Ｈ）に示すように、半導体素子２を基板３にフリップチップ接合する。この際、接続用端子８はバンプ１３より突出した状態となっているため、半導体素子２のバンプ４と接続用端子８との接合性を向上させることができる。
【００１５】
【特許文献１】
特開平０４−２８３９８７号公報
【００１６】
【発明が解決しようとする課題】
上記のように従来の半導体装置用基板の製造方法では、電子部品７を支持体６に固定する方法として、一旦支持体６上に接続用端子８を形成した後に、この接続用端子８に電子部品７を搭載する方法が採られていた。
【００１７】
しかしながら、この従来の製造方法では、必然的に支持体６に接続用端子８を形成する必要がある。また、この接続用端子８の形成位置は、電子部品７に形成されたバンプ１３の形成位置と高精度に一致させる必要がある。このため、基板３の製造工程が複雑化してしまうという問題点があった。
【００１８】
また、近年の半導体素子の高密度化に伴い、半導体素子２に設けられるバンプ４の数は増大する傾向にある。よって、バンプ４に対応して形成されるバンプ１３の数も増大し、これに伴い接続用端子８も支持体６上に高密度に形成する必要が生じる。このため、接続用端子８の形成処理にも高い精度が必要となり、よって接続用端子８の形成処理が困難になるという問題点がある。
【００１９】
また、従来の基板３の製造方法では、図１（Ｆ）〜（Ｈ）に示されるように、必然的に接続用端子８が残存する構成となり、また接続用端子８は基板本体５の開口部９から露出した面と面一な構成となっている。このため、従来では半導体素子２と接続用端子８との接合性を高めるため、接続用端子８上に導電部材１２を設けることが行なわれており、よって製造工程の複雑化するという問題点がある。
【００２０】
更に従来の構成では、図１（Ｈ）に示すように、半導体素子２のバンプ４と、電子部品７のバンプ１３との間に、接続用端子８と導電部材１２との二つの部材が介在する構成となる。このため、半導体素子２と電子部品７との間におけるインピーダンスが高くなってしまい、半導体装置１の電気的特性が劣化してしまうという問題点がある。
【００２１】
本発明は上記の点に鑑みてなされたものであり、製造工程の簡単化を図ると共に半導体装置の特性向上を図り得る基板の製造方法及び半導体装置用基板及び半導体装置を提供することを目的とする。
【００２２】
【課題を解決するための手段】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【００２３】
請求項１記載の発明に係る基板の製造方法は、
支持体に電子部品を仮固定するための仮固定部材を配設する工程と、
前記電子部品を前記仮固定部材により前記支持体に仮固定する工程と、
前記電子部品が仮固定された前記支持体上に基板本体を形成する工程と、
前記支持体の少なくとも前記電子部品の配設位置を除去することにより、前記仮固定部材を露出させる工程と
前記仮固定部材を除去することにより、前記電子部品を外部接続可能な構成とする工程とを有することを特徴とするものである。
【００２４】
上記発明によれば、電子部品を支持体に配設する際、従来のようにはんだ付けにより固定するのではなく、仮固定部材を用いて仮固定する。また、電子部品を支持体に仮固定するのに用いた仮固定部材は、支持体の電子部品の配設位置に開口部を形成した後に除去される。このため、支持体にはんだ付けのための接続端子を設ける必要はなくなり、また接続端子と電子部品の位置決めも不要となるため、基板の製造を容易に行なうことができる。
【００２５】
また、請求項２記載の発明は、
請求項１記載の基板の製造方法において、
前記仮固定部材は、金属材であることを特徴とするものである。
【００２６】
また、請求項３記載の発明は、
請求項２記載の基板の製造方法において、
前記金属材は、低融点金属であることを特徴とするものである。
【００２７】
また、請求項４記載の発明は、
請求項１記載の基板の製造方法において、
前記仮固定部材は、前記電子部品を接着可能な構成とされたシート材であることを特徴とするものである。
【００２８】
また、請求項５記載の発明は、
請求項４記載の基板の製造方法において、
前記シート材は、サーモピールテープ、水溶性シート、及びＵＶテープから選択される一の材質よりなることを特徴とするものである。
【００２９】
また、請求項６記載の発明は、
請求項１記載の基板の製造方法において、
前記仮固定部材は、液状接着剤であることを特徴とするものである。
【００３０】
上記の請求項２乃至請求項６記載の発明のように、仮固定部材としては種々の材料を用いることが可能であり、電子部品の特性等により適宜仮固定部材を選定することが可能である。
【００３１】
また、請求項７記載の発明は、
請求項１乃至６のいずれか１項に記載の基板の製造方法により製造されると共に、半導体素子が搭載される半導体装置用基板であって、
前記電子部品に設けられ前記半導体素子に接続される電極が、前記基板本体の表面から突出した構成とされていることを特徴とするものである。
【００３２】
また、請求項８記載の発明に係る半導体装置は、
請求項７記載の半導体装置用基板に、前記突起電極に電気的に接続するよう半導体素子を搭載したことを特徴とするものである。
【００３３】
上記の請求項７及び請求項８記載の発明によれば、電子部品の電極が前記基板本体の表面から突出しているため、この電極に半導体素子を直接接続することが可能となる。よって、電子部品と半導体素子との間のインピーダンスを低減でき、電気的特性を向上させることができる。
【００３４】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
【００３５】
図２は、本発明の第１実施例である半導体装置用基板２３Ａ（以下、半導体装置用基板を単に基板という）の製造方法、基板２３Ａ、及び半導体装置２０Ａを説明するための図である。図２（Ａ）〜（Ｈ）は基板２３Ａの製造方法を示しており、図２（Ｉ）は基板２３Ａを示している。また、図２（Ｊ），図６，及び図７は、半導体装置２０Ａを示している。
【００３６】
先ず、図２（Ｉ），（Ｊ）、図６、図７を参照して、本実施例に係る基板２３Ａ及び半導体装置２０Ａの構成について説明する。半導体装置２０Ａは、図２（Ｊ），図６及び図７に示すように、大略すると基板２３Ａと、この基板２３Ａに形成された開口部２９内に搭載される半導体素子２２とにより構成されている。
【００３７】
基板２３Ａは、基板本体２５，支持体２６，及び電子部品２７等により構成されている。基板本体２５は、図６に拡大して示すように、支持体２６の片面にビルドアップ法により複数層（図に示す例では３層）の絶縁樹脂材２５Ａ〜２５Ｃを積層すると共に内層配線４６（ビアを含む）を形成した構成とされている。また、基板本体２５の半導体素子２２が搭載される面に対する反対側には、内層配線４６と接続した外部接続を行なうための半田ボール４８が形成されている。尚、図中符号４７で示すのは保護膜である。
【００３８】
支持体２６は、基板本体２５を支持するために設けられている。このために支持体２６は、基板本体２５の主材料となる絶縁樹脂材４６よりも機械的強度の高い金属（例えば、銅）により形成されている。また、支持体２６の半導体素子２２が搭載される素子搭載位置には、開口部２９が形成されている。
【００３９】
電子部品２７は本実施例ではキャパシタであり、図７に拡大して示すように、シリコンコア３０にキャパシタ素子５０及び電極としてのバンプ３３等が形成された構成とされている。具体的には、キャパシタ素子５０は、シリコンコア３０の一面（以下、素子形成面２７ａという）に形成されている。
【００４０】
この電子部品２７は、基板本体２５内に一部埋設された状態で組み込まれている。しかしながら、後述するように基板本体２５には凹部３７が形成されることにより、バンプ３３は基板本体２５から完全に露出している。よって。バンプ３３は素子形成面２７ａから突出した構成となっている。
【００４１】
半導体素子２２は、その回路形成面（図２（Ｊ）中の下面）に予めバンプ２４が形成されている。このバンプ２４としては、半田バンプ，金バンプ，或いは他の金属よりなるバンプを用いることができる。
【００４２】
そして、半導体素子２２は、支持体２６に形成された開口部２９内に挿入され、バンプ２４をバンプ３３と接合することにより基板２３Ａに固定される。即ち、本実施例に係る半導体装置２０Ａは、半導体素子２２を基板２３Ａにフリップチップ接合した構成とされている。
【００４３】
このように、半導体素子２２を電子部品２７に接合することにより、電子部品２７はデカップリングキャパシタとして機能するよう構成されている。よって、この電子部品２７により半導体素子２２に供給される電源電圧の安定化を図ることができ、半導体装置２０Ａの信頼性を高めることができる。
【００４４】
また、電子部品２７が配置してある場所は、半導体素子２２の真下の位置である。このため、半導体素子２２とキャパシタ部３２との間の導電経路の距離は短く、この部分のインダクタンスＬは小さい。よって、半導体素子２２の動作周波数が高周波数化してきた場合にも、半導体素子２２に供給する電源電圧はこのインダクタンスによる影響を受けないで安定して供給することができる。
【００４５】
特に本実施例では、半導体素子２２を基板２３Ａにフリップチップ接合する際、基板本体２５に凹部３７が形成されていることにより、バンプ３３は素子形成面２７ａから突出した構成となっている。このため、バンプ３３に対する半導体素子２２の接合性は良好であり、半導体素子２２のバンプ２４を電子部品２７のバンプ３３に直接接続することができる。
【００４６】
即ち、本実施例に係る基板２３Ａ及び半導体装置２０Ａでは、従来必要とされていた接続用端子８及び導電部材１２を不要とすることができる。よって、半導体素子２２と電子部品２７との間のインピーダンスを低減でき、半導体装置２０Ａの電気的特性を向上させることができる。
【００４７】
尚、電子部品２７のシリコンコア３０に形成されたキャパシタ素子は、シリコンコア３０を貫通して形成された貫通ビアにより素子形成面２７ａとは反対側の面に引き出されている。また、この貫通ビアは、基板本体２５に形成された内層配線となるビアに接続されており、この基板本体２５内に形成されたビアを介して外部接続される構成となっている。
【００４８】
続いて、上記構成とされた基板２３Ａの製造方法について説明する。基板２３Ａを製造するには、図２（Ａ）に示すように支持体２６を用意する。この支持体２６は、基板本体２５よりも機械的強度が強い銅等の金属により形成されている。
【００４９】
この支持体２６の上面には、図２（Ｂ）に示すように、開口パターン３５を有した絶縁材３４が周知の方法で形成される。この開口パターン３５の形成位置は、電子部品２７のバンプ３３が接合される位置に対応するよう設定されている。
【００５０】
続いて、メッキ処理を行なうことにより、絶縁材３４に形成された開口パターン３５内に仮固定部材となる金属材３６を形成する。このメッキ処理は、電解メッキ法及び無電解メッキ法のいずれをも用いることが可能である。また、金属材３６の具体的な材料としてはろう材等の低融点材料であることが望ましく、具体的には錫（Ｓｎ）を用いることができる。
【００５１】
支持体２６上に金属材３６が所定の形状でメッキ形成されると、図２（Ｄ）に示すように、絶縁材３４が除去される。これにより、支持体２６の電子部品２７のバンプ３３が接合される位置には、金属材３６が配設された状態となる。
【００５２】
続いて、金属材３６が形成された支持体２６に、図２（Ｅ）に示すように、電子部品２７が搭載される。具体的には、加熱処理を行なうことにより金属材３６を溶融或いは軟化させ、電子部品２７を支持体２６に向け押圧する。これにより、バンプ３３は、金属材３６を押しのけて支持体２６の表面２６ａに当接する。
【００５３】
この状態で冷却処理を行なうと、金属材３６は再び硬化しバンプ３３を保持した状態となる。これにより、電子部品２７は金属材３６により支持体２６に仮固定された状態となる。この際、電子部品２７に形成されたバンプ３３は表面２６ａと当接した状態となっているため、電子部品２７の支持体２６に対する平行度は保たれている。
【００５４】
上記したように電子部品２７が支持体２６に仮固定されると、続いて支持体２６上に基板本体２５の形成処理が実施される。この基板本体２５の形成処理は、電子部品２７が配設された支持体２６をコア基板とし、この支持体２６の片面にビルドアップ法によりビアや絶縁樹脂材を積層することにより行なわれる。
【００５５】
この際、電子部品２７は支持体２６に固定されているため、基板本体２５の形成処理を確実に行なうことができる。また、電子部品２７は支持体２６に対して精度良く仮固定されているため、基板本体２５内に形成されるビアと電子部品２７に形成されている貫通ビア（共に図示せず）との電気的接続を確実に行なうことができる。
【００５６】
上記のように支持体２６上に基板本体２５が形成されると、続いて支持体２６の開口形成位置を除きレジストが形成され、このレジストをマスクとして支持体２６のエッチング処理が実施される。これにより、図２（Ｇ）に示されるように、支持体２６には開口部２９が形成される。この状態では、開口部２９内には、金属材３６及びバンプ３３が面一の状態で露出した構成となっている。
【００５７】
続いて、図２（Ｈ）に示すように、金属材３６を除去するためのエッチング処理を実施する。このエッチング液としては、錫（Ｓｎ）のみを溶解するものが選定されている。このため、本エッチング処理により、金属材３６のみが除去され、バンプ３３及びシリコンコア１０が影響を受けるようなことはない。
【００５８】
上記した一連の処理を行なうことにより基板２３Ａが製造され、半導体素子２２が搭載（接続）可能な構成となる。図２（Ｉ）は、基板２３Ａが完成した状態を示している。同図に示すように、金属材３６が除去されることにより、基板本体２５内には凹部３７が形成される。また、凹部３７が形成されることにより、電子部品２７のバンプ３３は素子形成面２７ａから突出した状態となる。従って、前記したように、半導体素子２２を基板２３Ａに搭載する際、接合性及び信頼性の向上を図ることができる。
【００５９】
また、本実施例では上記したように、電子部品２７を支持体２６に配設する際、従来のように支持体６に接続用端子８を形成すると共にこの接続用端子８に電子部品７をはんだ付けにより固定（図１参照）するのではなく、仮固定部材となる金属材３６を用いて仮固定する方法を用いている。
【００６０】
このため、本実施例に係る製造方法では、接続用端子８を形成する工程が不要となるため、基板２３Ａの製造工程を容易化することができる。また、従来必要とされた接続用端子８とバンプ１３との位置決め処理も不要となり、これによっても製造工程を容易化することができる。更に、本実施例では、バンプ３３を直接支持体２６に当接させて仮固定するため、半導体素子２２の高密度化（即ち、バンプ３３の高密度化）にも容易に対応することができる。
【００６１】
尚、上記した実施例では、仮固定部材となる金属材として錫（Ｓｎ）を用いた例を示したが、金属材は錫に限定されるものではなく、種々の金属を用いることが可能である。この際、仮固定処理を容易に行なうためには、金属材としてろう材等の低融点金属を選定することが望ましい。また、金属材を除去する工程において、バンプ３３及び電子部品２７に影響を及ぼすことなく、また残渣を残すことなく容易に除去し得る金属材であることが望ましい。
【００６２】
次に、本発明の第２実施例について説明する。
図３は、本発明の第２実施例である基板２３Ｂの製造方法、基板２３Ｂ、及び半導体装置２０Ｂを説明するための図である。図３（Ａ）〜（Ｇ）は基板２３Ｂの製造方法を示しており、図３（Ｈ）は基板２３Ｂを示しており、図３（Ｉ）は半導体装置２０Ｂを示している。
【００６３】
尚、第２実施例の説明に用いる図３、及び後述する第３実施例以降の説明に用いる図４，図５において、第１実施例の説明に用いた図２に示した構成と同一構成については同一符号を付してその説明を省略する。
【００６４】
前記した第１実施例では、電子部品２７を支持体２６に仮固定する仮固定部材として金属材３６（錫）を用いたのに対し、本実施例では仮固定部材としてシート材を用いたことを特徴としている。具体的には、本実施例ではシート材として水溶性シート４０を用いている。以下、第２実施例に係る基板２３Ｂの製造方法について説明する。
【００６５】
本実施例では、図３（Ａ）に示すように支持体２６を用意した後、図３（Ｂ）に示すように、ザグリ加工やエッチングによりキャビティ３８（窪み）を形成する。このキャビティ３８の形成位置は、電子部品２７のバンプ３３が接合される位置に対応するよう設定されている。
【００６６】
このキャビティ３８内には、図３（Ｃ）に示すように、水溶性シート４０が配設される。水溶性シート４０としては、例えば日東電工株式会社製のＮｏ５０９Ａ若しくはＰＶＡ（ポリビニルアルコール）を用いることができる。この各水溶性シートは接着性を有すると共に、水の中に浸漬することにより溶解する特性を有している。水溶性シート４０は接着性を有しているため、キャビティ３８に配設された状態で支持体２６（キャビティ３８内）に接着された状態となる。
【００６７】
上記ように支持体２６に水溶性シート４０が配設されると、続いて図３（Ｄ）に示すように、支持体２６に電子部品２７が搭載される。これにより、電子部品２７のバンプ３３は、水溶性シート４０に当接する。前記したように、水溶性シート４０は接着性を有している。よって、バンプ３３が水溶性シート４０に当接することにより、電子部品２７は水溶性シート４０を介して支持体２６に仮固定される。
【００６８】
上記したように電子部品２７が支持体２６に仮固定されると、続いて第１実施例と同様に支持体２６上に基板本体２５が形成される（図３（Ｅ））と共に、支持体２６に開口部２９が形成される（図３（Ｆ）。この状態では、開口部２９内には、水溶性シート４０が露出した構成となっており、またバンプ３３は水溶性シート４０に覆われた状態となっている。
【００６９】
続いて、水溶性シート４０が開口部２９から露出した支持体２６を水中に浸漬し、これにより水溶性シート４０を除去する処理を実施する。上記した一連の処理を行なうことにより基板２３Ｂが製造され、半導体素子２２が搭載（接続）可能な状態となる。図３（Ｇ）は、基板２３Ｂが完成した状態を示している。
【００７０】
水溶性シート４０の除去処理では、水溶性シート４０を水中に浸漬するのみでよいため、容易に除去処理を行なうことが出来る。また、水溶性シート４０の溶剤が水であるため、基板本体２５，電子部品２７，及びバンプ３３に悪影響を及ぼすようなこともない。更に、電子部品２７を水溶性シート４０に仮固定する際、及び水溶性シート４０を溶解する際に加熱する必要がないため、電子部品２７にダメージを与えることを防止できる。
【００７１】
図３（Ｇ）に示すように、水溶性シート４０が除去されることにより、バンプ３３は露出した状態となる。この際、バンプ３３の先端部分は基板本体２５の露出面４１ａと面一となっている。このため、半導体素子２２を搭載する際、半導体素子２２のバンプ２４と電子部品２７のバンプ３３との接合性を良好とするため、図３（Ｈ）に示すように、バンプ３３に導電部材３２（例えば、半田）を形成する。そして、この導電部材３２を介して半導体素子２２を基板２３Ｂに搭載する。
【００７２】
上記した本実施例に係る製造方法においても、従来必要とされた接続用端子８が不要となるため、基板２３Ｂの製造工程の容易化を図ることができ、また半導体素子２２の高密度化（即ち、バンプ３３の高密度化）にも容易に対応することができる。
【００７３】
次に、本発明の第３実施例について説明する。
図４は、本発明の第３実施例である基板２３Ｃの製造方法、基板２３Ｃ、及び半導体装置２０Ｃを説明するための図である。図４（Ａ）〜（Ｇ）は基板２３Ｃの製造方法を示しており、図４（Ｈ）は基板２３Ｃを示しており、図４（Ｉ）は半導体装置２０Ｃを示している。
【００７４】
本実施例に係る製造方法は、第２実施例と同様に仮固定部材としてシート材を用いている。しかしながら、第２実施例では支持体２６にキャビティ３８を形成し、このキャビティ３８内にシート材である水溶性シート４０を配設したのに対し、本実施例ではキャビティ３８を形成することなく、支持体２６上にシート材を配設したことを特徴としている。以下、第３実施例に係る基板２３Ｃの製造方法について説明する。
【００７５】
本実施例では、図４（Ａ）に示すように支持体２６を用意した後、図４（Ｂ）に示すように、支持体２６の上面に直接シート材４２を配設する。本実施例では、仮固定部材となるシート材としてサーモピールテープ４２を用いている。
【００７６】
このサーモピールテープ４２は、常温では接着性を有しているが、加熱処理（例えば、１７０℃）されることにより、接着性が低下する特性を有したシート材（テープ材）である。サーモピールテープ４２としては、例えば日東電工株式会社製のリバアルファ（商品名）を用いることができる。前記のように常温においてサーモピールテープ４２は接着性を有しているため、支持体２６上に配設された状態でサーモピールテープ４２は支持体２６に接着された状態となる。
【００７７】
上記ように支持体２６にサーモピールテープ４２が配設されると、続いて図４（Ｃ），（Ｄ）に示すように、支持体２６に電子部品２７が搭載される。これにより、電子部品２７のバンプ３３は、サーモピールテープ４２に当接する。前記したように、サーモピールテープ４２は接着性を有している。よって、バンプ３３がサーモピールテープ４２に当接することにより、電子部品２７はサーモピールテープ４２を介して支持体２６に仮固定される。
【００７８】
上記したように電子部品２７が支持体２６に仮固定されると、続いて上記の各実施例と同様に支持体２６上に基板本体２５が形成される（図４（Ｅ））と共に、支持体２６に開口部２９が形成される（図４（Ｆ）。この状態では、開口部２９内には、サーモピールテープ４２が露出した構成となっており、またバンプ３３はサーモピールテープ４２に覆われた状態となっている。
【００７９】
続いて、１７０℃程度に加熱処理を行ない、サーモピールテープ４２の有する接着力を低下させると共に、このサーモピールテープ４２を基板本体２５から剥離する。加熱処理によりサーモピールテープ４２の接着力は低下しているため、サーモピールテープ４２の剥離処理は容易に行なうことができる。上記した一連の処理を行なうことにより基板２３Ｃが製造され、半導体素子２２が搭載（接続）可能な状態となる。図４（Ｇ）は、基板２３Ｃが完成した状態を示している。
【００８０】
図４（Ｇ）に示すように、サーモピールテープ４２が剥離されることにより、基板本体２５には段差部４４が形成され、またバンプ３３は基板本体２５の露出面４１ｂに露出した状態となる。この際、バンプ３３の先端部分は基板本体２５の露出面４１ｂと面一となっている。このため、本実施例においても図４（Ｈ）に示すように、バンプ３３に導電部材３２（例えば、半田）を形成し、この導電部材３２を介して半導体素子２２を基板２３Ｃに搭載することとしている。
【００８１】
上記した本実施例に係る製造方法においても、従来必要とされた接続用端子８が不要となるため、基板２３Ｃの製造工程の容易化を図ることができ、また半導体素子２２の高密度化（即ち、バンプ３３の高密度化）にも容易に対応することができる。
【００８２】
尚、上記した第２及び第３実施例では、シート材として水溶性シート及びサーモピールテープを適用した例について説明したが、シート材はこれに限定されものではなく、紫外線照射により接着力の低下するＵＶテープ等の他のシート材を用いることも可能である。また、シート材を除去する方法も、水に浸漬したり加熱したりする方法に限定されるものではなく、レーザ加工による除去、ドライエッチチングによる除去等の他の除去方法を用いることも可能である。
【００８３】
次に、本発明の第４実施例について説明する。
図５は、本発明の第４実施例である基板２３Ｄの製造方法、基板２３Ｄ、及び半導体装置２０Ｄを説明するための図である。図５（Ａ）〜（Ｇ）は基板２３Ｄの製造方法を示しており、図５（Ｈ）は基板２３Ｄを示しており、図５（Ｉ）は半導体装置２０Ｄを示している。
【００８４】
本実施例に係る製造方法は、仮固定部材として液状接着剤を用いたことを特徴としている。本実施例では、仮固定部材となる液状接着剤としてスプレーのり４３を用いている。以下、第４実施例に係る基板２３Ｄの製造方法について説明する。
【００８５】
本実施例では、図５（Ａ）に示すように支持体２６を用意した後、図５（Ｂ）に示すように、支持体２６の上面にマスク４５を形成する。そして、このマスク４５に形成された開口パターン４６内にスプレーのり４３を配設する。この際のスプレーのり４３の配設量は、図５（Ｄ）に示す電子部品２７の搭載時にバンプ３３を確実に埋め込むことができ、かつマスク４５から溢れない量とすることが望ましい。
【００８６】
スプレーのり４３は、例えばアクリルゴムを主成分とする液状接着剤であり、スプレー装置を用いてマスク４５に向けスプレーすることにより、開口パターン４６内に装填される。このように、スプレーにより仮固定部材となるスプレーのり４３を支持体２６に配設することにより、開口パターン４６の配設位置及び形状を適宜設定しておくことにより、支持体２６の任意位置にスプレーのり４３を配設することが可能となる。
【００８７】
上記ように支持体２６にスプレーのり４３が配設されると、マスク４５を除去した後、図４（Ｃ），（Ｄ）に示すように支持体２６に電子部品２７を搭載する。これにより、電子部品２７のバンプ３３は、スプレーのり４３内に進入して支持体２６の表面２６ａに当接する。
【００８８】
スプレーのり４３は接着性を有しているため、バンプ３３がスプレーのり４３内に進入することにより、またスプレーのり４３が電子部品２７の素子形成面２７ａと接触することにより、電子部品２７はスプレーのり４３を介して支持体２６に仮固定される。
【００８９】
上記したように電子部品２７が支持体２６に仮固定されると、続いて上記の各実施例と同様に支持体２６上に基板本体２５が形成される（図５（Ｅ））と共に、支持体２６に開口部２９が形成される（図５（Ｆ）。この状態では、開口部２９内には、スプレーのり４３及びバンプ３３の先端部分が露出した構成となっている。
【００９０】
続いて、この支持体２６をエタノール，アセトン等の溶剤内に浸漬すると共に超音波洗浄を実施する。これにより、スプレーのり４３は洗浄され基板本体２５及び電子部品２７から除去される。上記した一連の処理を行なうことにより、基板２３Ｄが製造される。図５（Ｇ）は、基板２３Ｄが完成した状態を示している。
【００９１】
図５（Ｇ）に示すように、スプレーのり４３が除去されることにより、基板本体２５には段差部４４が形成され、またバンプ３３は基板本体２５の素子形成面２７ａから突出した状態となる。従って、半導体素子２２を基板２３Ａに搭載する際、バンプ２４とバンプ３３を直接接合するこができるため、接合性及び信頼性の向上を図ることができる。
【００９２】
上記した本実施例に係る製造方法においても、従来必要とされた接続用端子８が不要となるため、基板２３Ｄの製造工程の容易化を図ることができ、また半導体素子２２の高密度化（即ち、バンプ３３の高密度化）にも容易に対応することができる。
【００９３】
尚、上記した基板の製造方法に係る各実施例においては、半導体素子２２を搭載する半導体装置用基板２３Ａ〜２３Ｄの製造方法を例に挙げて説明したが、本発明に係る製造方法の適用は半導体装置用基板に限定されるものではなく、半導体素子２２を搭載しない基板の製造にも適用できるものである。
【００９４】
また、上記した実施例では、電子部品２７の電極をバンプとした例を示したが、バンプの代わりにパッとした場合も、本発明を適用することができる。
【００９５】
更に、上記した実施例では、支持体２６に開口部２９を形成することにより、この開口部２９の形成位置以外の支持体２６を残す構成としたが、この支持体２６を完全に除去することも可能である。
【００９６】
【発明の効果】
上述の如く本発明によれば、次に述べる種々の効果を実現することができる。
【００９７】
請求項１乃至請求項６記載の発明によれば、電子部品を支持体に配設する際、従来のようにはんだ付けにより固定するのではなく、仮固定部材を用いて仮固定する。また、電子部品を支持体に仮固定するのに用いた仮固定部材は、支持体の電子部品の配設位置に開口部を形成した後に除去される。このため、支持体にはんだ付けのための接続端子を設ける必要はなくなり、また接続端子と電子部品の位置決めも不要となるため、基板の製造を容易に行なうことができる。
【００９８】
また、請求項７及び請求項８記載の発明によれば、電子部品の電極が前記基板本体の表面から突出しているため、この電極に半導体素子を直接接続することが可能となる。よって、電子部品と半導体素子との間のインピーダンスを低減でき、電気的特性を向上させることができる。
【図面の簡単な説明】
【図１】従来の一例である基板の製造方法及び半導体装置用基板及び半導体装置を説明するための図である。
【図２】本発明の第１実施例である基板の製造方法及び半導体装置用基板及び半導体装置を説明するための図である。
【図３】本発明の第２実施例である基板の製造方法及び半導体装置用基板及び半導体装置を説明するための図である。
【図４】本発明の第３実施例である基板の製造方法及び半導体装置用基板及び半導体装置を説明するための図である。
【図５】本発明の第４実施例である基板の製造方法及び半導体装置用基板及び半導体装置を説明するための図である。
【図６】本発明の第１実施例である半導体装置を拡大して示す図である。
【図７】本発明の第１実施例である半導体装置に組み込まれる電子部品を拡大して示す図である。
【符号の説明】
２０Ａ〜２０Ｄ 半導体装置
２２ 半導体素子
２３Ａ〜２３Ｄ 基板
２４ バンプ
２５ 基板本体
２６ 支持体
２７ 電子部品
２９ 開口部
３０ シリコンコア
３２ 導電部材
３３ バンプ
３６ 金属材
４０ 水溶性シート
４２ サーモピールテープ
４３ スプレーのり

Claims (8)

  1. 支持体に電子部品を仮固定するための仮固定部材を配設する工程と、
    前記電子部品を前記仮固定部材により前記支持体に仮固定する工程と、
    前記電子部品が仮固定された前記支持体上に基板本体を形成する工程と、
    前記支持体の少なくとも前記電子部品の配設位置を除去することにより、前記仮固定部材を露出させる工程と
    前記仮固定部材を除去することにより、前記電子部品を外部接続可能な構成とする工程と
    を有することを特徴とする基板の製造方法。
  2. 請求項１記載の基板の製造方法において、
    前記仮固定部材は、金属材であることを特徴とする基板の製造方法。
  3. 請求項２記載の基板の製造方法において、
    前記金属材は、低融点金属であることを特徴とする基板の製造方法。
  4. 請求項１記載の基板の製造方法において、
    前記仮固定部材は、前記電子部品を接着可能な構成とされたシート材であることを特徴とする基板の製造方法。
  5. 請求項４記載の基板の製造方法において、
    前記シート材は、サーモピールテープ、水溶性シート、及びＵＶテープから選択される一の材質よりなることを特徴とする基板の製造方法。
  6. 請求項１記載の基板の製造方法において、
    前記仮固定部材は、液状接着剤であることを特徴とする基板の製造方法。
  7. 請求項１乃至６のいずれか１項に記載の基板の製造方法により製造されると共に、半導体素子が搭載される半導体装置用基板であって、
    前記電子部品に設けられ前記半導体素子に接続される電極が、前記基板本体の表面から突出した構成とされていることを特徴とする半導体装置用基板。
  8. 請求項７記載の半導体装置用基板に、前記突起電極に電気的に接続するよう半導体素子を搭載したことを特徴とする半導体装置。
JP2003104070A 2003-04-08 2003-04-08 基板の製造方法及び半導体装置用基板及び半導体装置 Pending JP2004311768A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003104070A JP2004311768A (ja) 2003-04-08 2003-04-08 基板の製造方法及び半導体装置用基板及び半導体装置
US10/811,768 US7402900B2 (en) 2003-04-08 2004-03-29 Semiconductor device substrate, semiconductor device, and manufacturing method thereof
US11/257,263 US7358114B2 (en) 2003-04-08 2005-10-24 Semiconductor device substrate, semiconductor device, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003104070A JP2004311768A (ja) 2003-04-08 2003-04-08 基板の製造方法及び半導体装置用基板及び半導体装置

Publications (1)

Publication Number Publication Date
JP2004311768A true JP2004311768A (ja) 2004-11-04

Family

ID=33127778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003104070A Pending JP2004311768A (ja) 2003-04-08 2003-04-08 基板の製造方法及び半導体装置用基板及び半導体装置

Country Status (2)

Country Link
US (2) US7402900B2 (ja)
JP (1) JP2004311768A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011168663A (ja) * 2010-02-17 2011-09-01 Sumitomo Bakelite Co Ltd 有機基板の仮固定剤及びそれを用いた半導体装置の製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019441A (ja) * 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
DE102005007423B3 (de) * 2005-02-18 2006-06-14 Atmel Germany Gmbh Verfahren zur Integration eines elektronischen Bauteils oder dergleichen in ein Substrat
TWI353661B (en) * 2007-04-09 2011-12-01 Unimicron Technology Corp Circuit board structure capable of embedding semic
KR101489798B1 (ko) * 2007-10-12 2015-02-04 신꼬오덴기 고교 가부시키가이샤 배선 기판
JP4840373B2 (ja) * 2008-01-31 2011-12-21 カシオ計算機株式会社 半導体装置およびその製造方法
JP4636090B2 (ja) * 2008-01-31 2011-02-23 カシオ計算機株式会社 半導体装置およびその製造方法
JP2009231635A (ja) * 2008-03-24 2009-10-08 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、及び半導体装置及びその製造方法
JP2010118555A (ja) * 2008-11-13 2010-05-27 Nec Electronics Corp 半導体装置
US8186042B2 (en) * 2009-05-06 2012-05-29 Bae Systems Information And Electronic Systems Integration Inc. Manufacturing method of a printed board assembly
CN104851847B (zh) * 2014-02-14 2017-09-08 恒劲科技股份有限公司 封装装置及其制作方法
US9472517B2 (en) * 2014-03-18 2016-10-18 Intel Corporation Dry-removable protective coatings
TWI581690B (zh) * 2014-12-30 2017-05-01 恆勁科技股份有限公司 封裝裝置及其製作方法
US11404365B2 (en) * 2019-05-07 2022-08-02 International Business Machines Corporation Direct attachment of capacitors to flip chip dies

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3094481B2 (ja) 1991-03-13 2000-10-03 松下電器産業株式会社 電子回路装置とその製造方法
US5477082A (en) * 1994-01-11 1995-12-19 Exponential Technology, Inc. Bi-planar multi-chip module
US5901041A (en) * 1997-12-02 1999-05-04 Northern Telecom Limited Flexible integrated circuit package
US6281042B1 (en) * 1998-08-31 2001-08-28 Micron Technology, Inc. Structure and method for a high performance electronic packaging assembly
US6678167B1 (en) * 2000-02-04 2004-01-13 Agere Systems Inc High performance multi-chip IC package
JP3926141B2 (ja) * 2000-12-27 2007-06-06 日本特殊陶業株式会社 配線基板
JP3492348B2 (ja) 2001-12-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011168663A (ja) * 2010-02-17 2011-09-01 Sumitomo Bakelite Co Ltd 有機基板の仮固定剤及びそれを用いた半導体装置の製造方法

Also Published As

Publication number Publication date
US20060040424A1 (en) 2006-02-23
US7358114B2 (en) 2008-04-15
US7402900B2 (en) 2008-07-22
US20040203193A1 (en) 2004-10-14

Similar Documents

Publication Publication Date Title
US7358114B2 (en) Semiconductor device substrate, semiconductor device, and manufacturing method thereof
US7842541B1 (en) Ultra thin package and fabrication method
US7595228B2 (en) Method for manufacturing electronic component-mounted board
JP3842548B2 (ja) 半導体装置の製造方法及び半導体装置
KR101609016B1 (ko) 반도체 소자용 기판의 제조 방법 및 반도체 장치
KR20060124576A (ko) 배선 기판의 제조 방법 및 반도체 장치의 제조 방법
KR100614548B1 (ko) 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치
JPH06502744A (ja) マルチチップ集積回路パッケージ及びモジュール
US6538209B1 (en) Substrate for mounting semiconductor element having circuit patterns, and an insulating layer made of photosensitive and thermally-melting type adhesive resin
JP2006228919A (ja) 配線基板及び半導体装置並びにそれらの製造方法
KR20180077115A (ko) 투명 캐리어를 이용한 인쇄회로기판과 반도체 패키지의 제조방법
JP2001068740A (ja) 電子デバイスを相互接続するための方法
JPH11354591A (ja) 半導体キャリアおよびその製造方法
JP2000315706A (ja) 回路基板の製造方法並びに回路基板
JP4090151B2 (ja) パッケージ基板
JP2005252047A (ja) 半導体装置
JP2001223232A (ja) 半導体装置の製造方法
JP4067027B2 (ja) プリント配線板及びその製造方法
JP2003258047A (ja) 半導体素子の検査方法およびそのシステム
JP4605177B2 (ja) 半導体搭載基板
JP3565750B2 (ja) フレキシブル配線板、電気装置、及びフレキシブル配線板の製造方法。
JP2007227961A (ja) 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法
JPH0472690A (ja) 微小リード付配線板の製造法
JP3723524B2 (ja) 半導体装置の製造方法
JP2501168B2 (ja) 半導体装置及びその製造方法