KR20180077115A - 투명 캐리어를 이용한 인쇄회로기판과 반도체 패키지의 제조방법 - Google Patents

투명 캐리어를 이용한 인쇄회로기판과 반도체 패키지의 제조방법 Download PDF

Info

Publication number
KR20180077115A
KR20180077115A KR1020180072569A KR20180072569A KR20180077115A KR 20180077115 A KR20180077115 A KR 20180077115A KR 1020180072569 A KR1020180072569 A KR 1020180072569A KR 20180072569 A KR20180072569 A KR 20180072569A KR 20180077115 A KR20180077115 A KR 20180077115A
Authority
KR
South Korea
Prior art keywords
transparent carrier
layer
transparent
metal
carrier
Prior art date
Application number
KR1020180072569A
Other languages
English (en)
Other versions
KR101971402B1 (ko
Inventor
최재규
Original Assignee
최재규
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 최재규 filed Critical 최재규
Priority to KR1020180072569A priority Critical patent/KR101971402B1/ko
Publication of KR20180077115A publication Critical patent/KR20180077115A/ko
Application granted granted Critical
Publication of KR101971402B1 publication Critical patent/KR101971402B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4825—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body for devices consisting of semiconductor layers on insulating or semi-insulating substrates, e.g. silicon on sapphire devices, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 투명 캐리어를 이용한 인쇄회로기판과 반도체 패키지의 제조방법에 관한 것으로, 전기전도성이 없는 PET, PEN, 투명 PI, 투명 아크릴 등의 폴리머(Polymer)계, Glass, 사파이어 등의 무기(Inorganic)계, 유기계 등 다양한 형태의 투명 소재로 이루어지는 투명 캐리어를 이용해 인쇄회로기판과, 인쇄회로를 형성하고 반도체를 실장한 후 투명 캐리어를 분리하여 제조되는 반도체 패키지를 제조하는 방법을 제공한다.

Description

투명 캐리어를 이용한 인쇄회로기판과 반도체 패키지의 제조방법 { MANUFACTURING METHOD OF PCB AND SEMICONDUCTOR PACKAGE USING TRANSPARENT CARRIER }
본 발명은 투명 캐리어를 이용하여 인쇄회로기판과 반도체 패키지를 제조하는 방법에 관한 것으로, 좀더 상세하게는 투명 소재로 이루어지는 투명 캐리어를 DL용해 양면 또는 다층 인쇄회로기판과 반도체 패키지를 제작한 후 레이저를 조사하여 투명 캐리어를 분리하여 양면 또는 다층 인쇄회로기판과 반도체 패키지를 제조하는 방법에 관한 것이다.
일반적으로 액티브(ACTIVE)한 방식으로 제조되는 LCD과 달리 패시브(PASSIVE)한 방식으로 제조되는 인쇄회로기판(PCB)의 용도를 살펴보면, Rigid PCB는 에폭시(Epoxy)를 베이스로 하여 제조되는 것으로, Module 제조용, PKG용, Test용(Probe Card, socket용) 등이 있으며, Flexible PCB는 폴리이미드(Polyimide)를 베이스로 하여 제조되는 것으로, Module제조용, 배선용(Cable대체) 등이 있다.
최근에는 스마트폰(Smart Phone) 등과 같은 전자기기의 발전으로 인해 인쇄회로기판(PCB)은 기술적인 면에서 미세화, 다층화되고 있으며, 비용(Cost)적인 면에서의 경쟁력 향상을 위해 제조 공정의 대면적화를 꿰하고 있다.
또한 최근에는 Module용 인쇄회로기판은 PKG된 반도체를 SMT를 이용해 탑재하는데, PKG Out Line Pitch 역시 0.5mm → 0.4mm → 0.3mm → 0.15mm 등으로 줄어들고, PCB 방식 역시 Rigid → Flexible → Rigid + Flexible (Hybrid) 등으로 변화되고 있고, 배선을 미세화하여 층수를 줄이는 추세이며, 아울러 PKG용 인쇄회로기판은 리드프레임(LF), PCB, Advanced PKG Substrate 등으로 변화하고 있으며, 인쇄회로 기판의 제조방법 역시 Laminating에서 Build Up으로, Subtract에서 SAP으로, Through Via, Blind Via 형성 등을 통해 발전하고 있다.
한편, 반도체패키지란 웨이퍼의 소잉 공정(sawing process)을 거쳐 얻어진 개별화된 반도체칩을 먼지, 습기, 전기적, 기계적 부하 등의 각종 외부환경으로부터 보호하고, 상기 반도체칩의 전기적 성능을 최적화, 극대화하기 위해 리드프레임, 인쇄회로 기판 등을 이용해 외부로의 입출력단자를 형성하고, 봉지제를 이용하여 몰딩한 것을 말한다. 이렇게 만들어지 반도체패키지는 메인보더 또는 인쇄회로기판(PCB)등의 기판에 장착되어 전자정보기기의 회로를 구현하는 중요한 기능성 소자로 사용되고 있다.
이와 같은 반도체 실장기판의 발전과정을 살펴보면, 근래에 들어 각종 전자정보기기는 고속화 및 고기능화에 따른 대용량의 메모리를 요구하고, 사이즈(size)에 있어서 경량화 및 소형화가 가속되는 추세에 있다. 이에 반도체패키지의 경박단소(輕薄短小) 및 다핀(high pin)화를 구현할 수 있는 새롭고, 다양한 반도체 패키지용 기판 및 패키징 방법이 계속 대두되고 있으며, 이들 미세피치, 극미세피치의 기판 및 이를 이용한 반도체 PKG 가격이 더 떨어지고 있어, 종래의 LF 또는 PKG용 PCB의 제조방법을 넘어서 더 고기능화 대비 더 저렴한 가격으로 대량생산 할 수 있는 기판제조 방법과 이 기판을 이용한 PKG방법이 아주 활발이 연구 개발되고 있다.
Metal CSP 기술을 통해 기존의 PKG용 기판과 반도체 PKG를 분리했던 개념에서 이젠 PKG와 기판이 상호 연결되어 완성되어서 Total Cost Down을 유도하는 반도체 PKG방법도 나타나고 있다. 이의 대표적 예로 메탈 캐리어(Metal Carrier)상에 직접 1층 금속 패턴(Metal Pattern)을 형성한 후 와이어 본딩(Wire Bonding)을 이용 내부회로를 기판에 연결하고 EMC 수지로 몰딩(Molding)하여 반도체 칩을 보호한 후, 메탈 캐리어(Metal Carrier)를 제거 외부 단자를 Open하여 PKG를 완성하는 방법이 있다.
또한, 기존 PCB 제조 방법 외에 새로운 BGA, LGA를 기판을 만드는 기술의 경우, 미세피치 및 극 미세피치를 구현하기 위해 기존 PCB의 Laminating방식(Core층을 제작하고, 외층을 별도 제작 하여 이를 적층 후 눌러 붙여 기판을 형성하는 방식)이 아닌 Build Up 방식을 도입하여 반도체 PKG용 기판을 제조하고 있다. 이때, 사용되는 신규 Build Up 방식의 일 예로 메탈(Metal)을 캐리어(Carrier)로 사용하고 캐리어(Carrier)상에 직접 1층 메탈 패턴(Metal Pattern) 및 비아(Via)를 형성한 후, Polymer절연체로 절연 후 Via를 Open하는 방식으로 1층 Layer를 완성하고 이를 반복 수행하여 다층 Layer를 만든 기판을, PKG전에 Carrier를 제거 외부단자를 Open하여 반도체 PKG용 기판으로 사용하거나 PKG 전에 Carrier를 제거 외부단자를 Open하지 않고, 반도체 칩을 Wire Bonding이나 Flip chip Bonding을 이용 내부회로를 기판에 연결하고 EMC Molding을하여 Chip을 보호한 후, 메탈 캐리어(Metal Carrier)를 제거하여 외부단자를 Open하여 PKG를 완성하는 방법이 있다.
또한 최근에는 종래의 반도체 PKG용 기판을 만들지 않고 극미세 피치의 반도체를 PKG하면서, 1층이 이상 2층, 3층으로 PKG를 적층하는 방법도 나오고 있다. 이를 더 구제적으로 기술하면 실리콘 웨이퍼(Si Wafer)를 캐리어(Carrier)로 사용하여 상기 캐리어(Carrier)상에 배선층과 절연층을 복수로 형성 후, 반도체 칩(Chip)을 와이어 본딩(Wire Bonding)이나 플립칩 본딩(Flip Chip Bonding)을 이용하여 내부회로를 기판에 연결하고 EMC 수지로 몰딩(Molding)하여 실리콘 웨이퍼(Si Wafer)를 Grinding 이나 또는 Grinding + E/T방식을 이용하여 제거하는 방식으로 단층 PKG를 완성하거나 1차 PKG후 실리콘 웨이퍼(Si Wafer)를 제거하지 않고 TMV를 통해서 Via를 형성한 후 Mold상에 배선하여 Fan In하고 다시 개별 PKG나 Chip을 Attach하여 연결 3차원(3D) 적층 PKG를 한 후 실리콘 웨이퍼(Si Wafer)를 제거 외부 단자를 Open하는 PKG를 완성하는 방법으로 발전하고 있다.
이와 같이 최근의 정밀인쇄회로 기판의 제조 방법의 경우 미세회로 형성 및 최소 Out Line을 구현하고, Via 형성시 Build Up법 사용하며, Blind Via를 직상으로 연결 Through Via를 형성하고, Semi-Additve법 적용하며, Film 절연층을 Laminating하지 않고 Polymer 도포 후 직접 Curing(가능한 얇게 형성)하기 위해 Carrier를 사용한다.
그런데 종래 메탈 캐리어(Metal Carrier) 또는 실리콘 웨이퍼 캐리어(Si Wafer Carrier)로 사용시에는 다음과 같은 문제점이 있다.
우선 메탈 캐리어(Metal Carrier)를 사용 시 특히 압연 금속소재를 사용시에는 극미세 Pitch 배선형성의 한계가 있고, 압연 금속소재를 사용하여 PR Coating시 PR의 두께가 국부적으로 불균일하고 노광 광원의 심도가 불균일하여 극 미세 피치의 Line/Space Define이 용이하지 않으며, 다량의 기판을 동시에 제조하려면 Carrier가 대면적이 되어야 하는데 메탈 캐리어(Metal Carrier)는 Size가 커지면 금속 판재의 휨/뒤틀림성 등이 크게 나타나 평탄한 면에 이루어 지는 PR Coating이나 극미세 피치의 노광 자체가 불균일하거나 힘들어 지며, 이를 금속의 두께를 두껍게하여 이를 해결해야 하는데 금속 두께가 0.5mm를 넘으면 Carrier제거 시 더 큰 문제를 발생 시킨다. 아울러 메탈 캐리어(Metal Carrier)는 도금으로 배선을 형성할 때 메탈 캐리어(Metal Carrier)를 통해서 전기를 인가하거나 또는 상층 Seed Layer를 통해서 전기를 인가할 시 전극이 메탈 캐리어(Metal Carrier)까지 연결되어있기 때문에 메탈 캐리어(Metal Carrier) 자체가 도금액에 닿지 않게 메탈 캐리어(Metal Carrier)를 직접 Sealing하거나 도금장치로서 Sealing을 해야 하는데 이로 인해 장치나 공정이 복잡하고, 제조 Cost가 상승하고, 수율의 문제가 발생한다. 아울로 메탈 캐리어(Metal Carrier)의 제거 방법은 통상 Wet 에칭법을 사용하게 되는데 Wet 에칭 시 PKG나 형성된 배선에 Damage를 줄 수 있다. 히 메탈 캐리어(Metal Carrier)는 전도성이 높은 Cu소재로 많이 사용하는데, 배선 자체가 Cu소재이기 때문에 배선에 Attach를 주지 않도록 하기 위하여, Au 등의 귀금속으로 에칭 Stop를 형성시켜야 하므로 제조 비용이 상승한다.
그리고 실리콘 웨이퍼 캐리어(Si Wafer Carrier)를 사용 시에는 실리콘 웨이퍼(Si Wafer)의 Size가 현재 300mm이고 향후 450mm의 한계로 인해 PKG Size가 크지면 실리콘 웨이퍼(Si Wafer)당 일괄생산 갯수가 작아지므로 대량생산의 확장성이 떨어진다. 또한, 실리콘 웨이퍼(Si Wafer)는 표준 제조 형상이 원형이고, PKG는 통상 사각형으로, 원형에 사각형의 배열 시, 사각형 사각형 배열의 배열보다 unit density가 많이 줄어 든다. 또한, 특히 기존 PKG장비들은 모두 4각형의 형태로 이루어져 있어, 원형 Wafer를 사용하려면 새로운 장비의 투자가 이루어져야 하고, Carrier제거시 PKG Damage가 발생할 가능성이 크다. 아울러, 실리콘 웨이퍼 캐리어(Si Wafer Carrier)는 제거시 Wafer를 Grinding하여 갈아 낸 후, 최종 Plasma로 잔사 제거하는 공정을 도입하게 되는데 이 공정이 길어지고, 제조 비용 역시 상승하게 되는 문제점이 있다.
참고문헌 : 등록특허 특0178255호 참고문헌 : 공개특허 제10-2011-0065712호
따라서 이와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 본 발명은 레이저 투과 가능한 투명소재를 캐리어(Carrier)로 사용함으로서 대면적의 작업이 가능해 양면 및 다층용 인쇄회로기판과 반도체 패키지 및 모듈의 대량생산에 유리한 양면 또는 다층용 인쇄회로기판과 반도체 패키지의 제조방법을 제공하는데 그 목적이 있다.
특히 본 발명은 인쇄회로기판과 반도체 패키지 제조시 표면 조도와 평탄도가 우수해 미세 배선 형성이 가능한 투명소재를 캐리어로 사용하고 이를 레이저로 리프트 오프시켜 간단히 탈착하여 양면 또는 다층용 인쇄회로기판과 반도체 패키지를 제조하는 방법을 제공하는데 그 목적이 있다.
이와 같은 기술적 과제를 해결하기 위해 본 발명은,
투명 캐리어를 준비하는 제1단계; 상기 투명 캐리어에 도금 및 에칭을 이용하여 수 ~ 수십 um의 금속배선을 형성하고 절연층을 개제하되 상기 금속배선 및 절연층 형성을 1회 이상 수행하는 제2단계; 및 한 파장대 이상의 레이저를 조사하여 상기 투명 캐리어를 분리하는 제3단계를 포함하는 것을 특징으로 하는 투명 캐리어를 이용한 인쇄회로기판의 제조방법을 제공한다.
그리고 상기 제1단계 후 제2단계 이전에, 상기 투명 캐리어 상에 금속배선을 형성하기 전에 레이저를 조사하여 탈착 할 목적으로 상기 투명캐리어에 레이저 리프트오프 레이어를 개재하는 제4단계;를 더 포함하는 것을 특징으로 한다.
또한, 본 발명은,
투명 캐리어를 준비하는 제1단계; 상기 투명 캐리어 상에 도금 및 에칭을 이용하여 수 ~ 수십 um의 금속배선을 형성하고 절연층을 개제하되 상기 금속배선 및 절연층 형성을 1회 이상 수행하는 제2단계; 상기 투명 캐리어 표면에 반도체 PKG공정을 거쳐 반도체 칩을 패키징하는 제3단계; 및 한 파장대 이상의 레이저를 조사하여 상기 투명 캐리어를 분리하는 제4단계;를 포함하는 것을 특징으로 하는 투명 캐리어를 이용한 반도체 패키지의 제조방법도 제공한다.
아울러 본 발명은,
투명 캐리어를 준비하는 제1단계; 상기 투명 캐리어 상에 도금 및 에칭을 이용하여 수 ~ 수십 um의 금속배선을 형성하는 제2단계; 상기 투명 캐리어 표면에 반도체 PKG공정을 거쳐 반도체 칩을 패키징하는 제3단계; 및 한 파장대 이상의 레이저를 조사하여 상기 투명 캐리어를 분리하는 제4단계;를 포함하는 것을 특징으로 하는 투명 캐리어를 이용한 반도체 패키지의 제조방법도 제공한다.
그리고 상기 제1단계 후 제2단계 이전에, 상기 투명 캐리어 상에 금속배선을 형성하기 전에 레이저를 조사하여 탈착 할 목적으로 상기 투명캐리어상에 레이저 리프트오프 레이어를 개재하는 제5단계;를 더 포함하는 것을 특징으로 한다.
본 발명에 따르면 PET, PEN, 투명 PI, 아크릴, Glass, 사파이어 등의 폴리머(Polymer) 계 또는 무기물(Inorganic) 계 투명소재로 이루어지는 대면적의 투명 캐리어를 이용하여 양면 또는 다층용 인쇄회로기판과 반도체 패키지 및 반도체 모듈을 한번에 대량으로 제조할 수 있다.
또한, 본 발명에 의하면 투명 캐리어의 표면 조도와 평탄도가 우수해 미세 배선을 형성하는데 유리하고 레이저를 투과시켜 양면 또는 다층용 인쇄회로기판과 반도체 패키지 및 반도체 모듈로부터 투명 캐리어를 간단하게 분리할 수 있고 제조도는 양면 또는 다층용 인쇄회로기판과 반도체 패키지 및 반도체 모듈의 불량율을 낮출 수 있다.
도 1a 내지 도 1f는 본 발명에 따른 투명 캐리어를 이용한 인쇄회로기판과 반도체 패키지 제조를 위한 전(前) 처리 공정을 설명하기 위해 도시한 도면들이다.
도 2a 내지 도 2g는 본 발명에 따른 투명 캐리어를 이용한 반도체 패키지 제조를 위한 후(後) 처리 공정의 일 예를 설명하기 위해 도시한 도면들이다.
도 3a 내지 도 3e는 본 발명에 따른 투명 캐리어를 이용한 인쇄회로기판 제조를 위한 후(後) 처리 공정의 다른 예를 설명하기 위해 도시한 도면들이다.
도 4a 내지 도 4b는 본 발명에 따른 투명 캐리어를 이용한 인쇄회로기판 제조를 위한 후(後) 처리 공정의 또 다른 예를 설명하기 위해 도시한 도면들이다.
도 5a 내지 도 5b는 본 발명에 따른 투명 캐리어를 이용한 인쇄회로기판 제조를 위한 후(後) 처리 공정의 또 다른 예를 설명하기 위해 도시한 도면들이다.
이하 본 발명에 따른 투명 캐리어를 이용한 인쇄회로기판과 반도체 패키지의 제조방법을 첨부된 도면을 참고로 하여 상세히 기술되는 실시 예들에 의해 그 특징들을 이해할 수 있을 것이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 실시 예들을 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
도 1 내지 도 4에 의하면, 본 발명에 따른 투명 캐리어를 이용한 인쇄회로기판과 반도체 패키지의 제조방법은 전기전도성이 없는 PET, PEN, 투명 PI, 투명 아크릴 등의 폴리머(Polymer)계, 글라스(Glass), 사파이어 등의 무기물(Inorganic) 계, 유기계의 투명소재를 캐리어로 사용하는 투명 캐리어(Carrier)(1)상에 금속배선(Metal Pattern)을 형성한 후 반도체 패키지 공정을 이용하여 반도체 칩(2)을 실장한 후 투명 캐리어(1) 하단 면에 레이저(Laser)를 조사하여 투명 캐리어(1)를 탈착하여 반도체 패키지(2)를 완성하거나, 양면 또는 다층 인쇄회로기판을 제조하는 방법이다.
이때, 무기물(Inorganic) 계는 투명하며 융점이 높은 석영, 사파이어 등 단일 무기물(Inorganic) 계 소재로 구성되거나, 글라스(glass)와 같이 복합 무기물(Inorganic) 계 소재로 구성된다.
이하, 본 발명에 따른 투명 캐리어를 이용한 인쇄회로기판 및 반도체 패키지의 제조 공정을 상세히 설명한다.
우선 본 발명은 투명 캐리어(100)상에 배선을 위한 금속배선(Metal Pattern)을 형성하는 전(前) 공정(S100)과; 상기 전(前) 공정(S100) 이후에 실시하여 양면 또는 다층용 인쇄회로기판을 형성하거나 반도체 칩(2)을 실장하여 반도체 패키지를 제조하는 후(後) 공정(S200);으로 이루어진다.
즉, 전(前) 공정(S100)은 본 발명에 따른 투명 캐리어를 이용한 양면 또는 다층용 인쇄회로기판 및 반도체 패키지의 제조시 공통적으로 수행하는 공정이며, 후(後) 공정(S200)은 본 발명에 따른 투명 캐리어를 이용한 양면 또는 다층용 인쇄회로기판 및 반도체 패키지의 제조시 개별적으로 수행하는 공정공정이다.
따라서, 이하에서는 전(前) 공정(S100)을 우선 설명한 후, 복수의 후(後) 공정(S200)을 순차적으로 설명한다.
(전(前) 공정; S100)
도 1a를 참조하면, 전기전도성이 없는 PET, PEN, 투명 PI, 투명 아크릴 등의 폴리머(Polymer)계, 글라스(Glass), 사파이어 등의 무기(Inorganic)계, 유기계 중에 어느 하나의 투명한 소재 계열의 투명 캐리어(1)를 준비하고, 투명 캐리어(1)상에 레이저(laser)를 조사하면 탈착할 수 있는 레이저 리프트오프(Laser Lift Off) 레이어(10)를 형성한다.(S101)
이때, 상기 투명 캐리어(1)는 PET, PEN, 투명 PI, 아크릴 등 폴리머(Polymer)계 및 석영, 글라스(Glass), 사파이어 등 무기(Inorganic)계의 통상 투명하다는 소재들은 표면이 극히 안정하여(Inorganic계열은 산화물들이 자체로는 공유결합하여 형성, Polymer는 이미 monomer가 Polymerizaion되어 안정한 결합구조를 형성함) 타 재료를 증착이나 코팅 시 계면밀착 특성이 나쁘므로, 타 재료를 투명 캐리어(1)상에 증착이나 코팅 전에 투명 캐리어(1) 표면을 이온플라즈마(Ion Plasma) 또는 클리닝(Cleaning) 등 여러 방법을 통해 이온화(Ionized)된 표면을 유도 증착 또는 코팅 시 물질이 안정적으로 잘 접합되도록 처리하여야 한다.
한편, 상기 투명 캐리어(1)가 PET, PEN, PI등 투명 폴리머(Polymer) 소재로 이루어지는 경우 상기 투명 캐리어(1)의 두께는 평탄함을 유지할 수 있도록 충분한 텐션(Tension)을 인가하는 장치에 연결한 상태에서 후공정을 수행한다.
그리고 상기 레이저 리프트오프 레이어(10)는 수 ~ 수십㎛의 두께로 형성이 가능한 것으로, 무기재(Inorganic Material)로서 AlN, GaN 등 통상 피에조(Piezo) 특성을 같는 물질과 Ti, W, Ni, Cr, Ag 및 이들을 포함한 2원, 3원 합금으로 가능한 저 융점을 갖는 물질을 코팅이나 증착 또는 밀착 등의 방식으로 형성하거나, 유기재(Organic Material)로서 테프론, LCP(Liguid Crystal Polymer), 폴리이미드(Polyimide), 에폭시(Epoxy) 수지, 페놀 수지 등 유기(Organic) 절연체를 코팅이나 증착 또는 밀착 등의 방식으로 형성할 수 있다.
좀 더 상세하게 설명하면 AlN, GaN 등 통상 피에조(Piezo) 특성을 같는 단일 또는 복합의 무기재료(Inorganic material) 물질은 레이저(LAser)의 에너지를 받아 입자들의 부피 팽창 및 수축 등의 부피변화이 발생하여 투명 캐리어(1) 소재의 입자와 접합관계가 깨지게 되면서 표면분리 현상이 발생하는 특성을 가진다. 그리고, Ti, W, Ni, Cr, Ag 및 이들을 포함한 2원, 3원 합금 금속재료는 온도가 상승하면, 원자의 확산이 일어나며 입자(Grain)의 재결정이 일어나고 이 과정에서 입자 크기(Grain size)가 커지거나 또는 재별열되면서 투명 캐리어(1) 소재의 입자와 정합관계가 깨지게 되고 표면분리 현상이 발생한다. 또한 에폭시, 페놀, 폴리이미드, LCP, 테프론 등 레이저 조사 시 에너지를 받아 글라스 전이, 탄화등의 상변화를 일으키거나 고분자사슬이 끊어지거나 열화되는 폴리머(Polymer) 소재를 사용할 수 있다. 이 경우 폴리머(Polymer) 소재는 온도가 올라가면 글라스 연화되거나 또는 타서 단화되면서 고분자 사슬(chain)이 끊어지거나 변질되면서 심한 경우 가스(gas)가 발생되어 투명 캐리어(1) 소재의 입자와의 정합관계가 깨지고 표면분리 현상이 발생한다.
도 1b를 참조하면, 상기 공정(S101)을 수행한 후, 동(Cu), 니켈(Ni), 니켈-크롬(Ni-Cr), 금(Au), 은(Ag), 알루미늄(Al) 또는 이들의 합금 도금 중에 어느 하나를 수행하여 메탈 시드 레이어(Metal Seed Layer)(11)를 수 ~ 수십 ㎛의 두께로 형성한다.(S102)
이후, SAP법, Subtract법, Rounting법 등의 PCB공법을 통해 금속배선(Metal Pattern)을 형성한다.
일 예로 도 1c를 참조하면, 이는 SAP법으로 금속배선(Metal Pattern)을 형성하는 공정으로서 상기 공정(S102)을 수행한 후, 메탈 시드 레이어(Metal Seed Layer)(11) 표면에 감광용 코팅제를 도포하여 포토레지스트층(12)을 형성한 후 노광 및 현상하여 필름개구부(12a)를 형성한다.(S103)
이때, 상기 감광용 코팅제는 감광제가 포함된 드라이 필름 등을 밀착시키거나 LPI(Liquid Photo Ink)용 코팅 잉크 등을 도포한 후 노광 및 현상하여 형성할 수도 있으며 이들은 모두 본 발명의 기술적 범주에 속하는 기술이며, 이후 감광제 코팅 공정 역시 별도의 설명 없이도 동일하게 적용할 수 있다.
도 1d를 참조하면, 상기 공정(S103)을 수행한 후, 상기 필름개구부(12a)에 배선을 위한 금속배선(Metal Pattern) 형성을 위해 동도금층(13)을 형성한다. 이때, 상기 동도금층(13)은 전해도금 방식으로 수 내지 수십㎛의 두께로 형성될 수 있으며 일 예로 20㎛의 두께로 형성되며, 그 이상이나 이하의 두께로도 형성될 수 있다.(S104)
도 1e를 참조하면, 상기 공정(S104)을 수행한 후, 상기 동도금층(13) 이외의 포토레지스트층(12)을 박리공정(strip process)을 통해서 제거하여 동도금층(13)과 메탈 시드 레이어(Metal Seed Layer)(11)를 노출시킨다.(S105)
도 1f를 참조하면, 상기 공정(S105)을 수행하여 동도금층(13)과 메탈 시드 레이어(Metal Seed Layer)(11)를 노출한 이후 에칭(Etching)액을 이용해 메탈 시드 레이어(Metal Seed Layer)(11)를 에칭하여 제거함으로서 금속배선(Metal Pattern)(13a)을 형성한다. 이 경우 동도금층(13) 역시 부분적으로 에칭됨으로서 높이가 낮아짐은 당연하다.(S106)
이상의 도 1a 내지 도 1f에서와 같은 전(前) 공정(S100)을 수행하여 제조되는 금속배선(Metal Pattern)(13a)상에 도 2 내지 도 4에 도시한 바와 같은 다양한 방식의 후(後) 공정(S200)을 수행하여 본 발명에 따른 투명 캐리어를 이용한 양면 또는 다층용 인쇄회로기판과 반도체 패키지를 제조하며, 이 같은 방식을 이용하면 반도체 모듈 역시 동일한 방법으로 제조할 수 있다.
(후(後) 공정; S200)
먼저, 도 2a 내지 도 2f를 참고로 본 발명에 따른 투명 캐리어를 이용한 반도체 패키징을 수행하거나 또는 SMT(Surface Mounting Technology)공정을 거쳐 반도체 또는 반도체 패키지를 탑재하여 모듈(Moudle)을 만든 후 적어도 한 파장대 이상의 레이저를 조사하여 투명 캐리어(1)로 부터 분리하여 만든 반도체 패키지 및 모듈 제품의 제조를 위한 후(後) 처리 공정을 설명한다. 이 경우 전(前) 공정(S100)을 수행하여 금속배선(Metal Pattern)(13a)만을 형성한 경우에는 금속배선(Metal Pattern)(13a)을 바로 탈착하여 사용할 수 없으므로 반도체 패키지의 제조시에는 반도체 패키징을 수행한 후 투명 캐리어(1)를 탈착한다.
우선 도 2a를 참조하면, 전(前) 공정(S100)의 단계(S106)를 수행하여 금속배선(Metal Pattern)(13a)을 형성한 후, 표면에 접착제를 도포하고 반도체 칩(2)을 실장하고, 필요에 따라 내부회로 연결을 위해 와이어(20)를 본딩한다.(S201)
물론 반도체 칩(2)의 내부회로 연결을 위해서는 와이어 본딩법 이외에도 Flip chip Bonding도 가능하다.
도 2b를 참조하면, 상기 공정(S201)을 수행하여 반도체 칩(130)을 부착한 후, EMC(Epoxy Molding Compound)와 같은 몰딩용 수지를 이용해 몰딩부(21)를 형성한다. 물론 몰딩부(21)를 형성한 후, 별도의 Marking, Test등 후공정을 더 수행할 수 있다.(S202)
도 2c를 참조하면, 상기 공정(S202)을 수행하여 몰딩부(21)를 형성한 후, 레이저(Laser)를 조사하여 레이저 리프트오프 레이어(10)를 변질시킨다.(S203)
이때, 무기재(Inorganic Material) 중에 AlN, GaN 등은 피에조(Piezo) 특성의 물질로서 레이저(Laser)를 조사하여 에너지(Energy)를 인가하면 피에조(Piezo) 특성에 의한 Volume 팽창이 발생하며 Volume 팽창 시 계면밀착 구조가 변질되어 계면분리 발생하므로 추후 투명 캐리어(1)를 분리할 수 있고, Ti, Ni, NiCr, Cr 등은 레이저(Laser)를 조사하여 온도가 상승시 금속의 재결정 등의 원자 이동에 의한 계면의 결합구조가 변질되어 계면분리가 발생하므로 추후 투명 캐리어(1)를 분리할 수 있다.
또한, 유기재(Organic Material)인 폴리이미드(Polyimide), 에폭시(Epoxy) 수지, 페놀 수지 등 대부분의 폴리머(Polymer) 소재는 레이저(Laser)를 조사시 폴리머(Polymer)층의 사슬이 깨어지거나, 온도 상승에 의한 폴리머(Polymer) 특성이 변질되어 계면분리가 발생한다.
도 2d를 참조하면, 상기 공정(S203)을 수행하여 레이저 리프트오프 레이어(10)를 변질시킨 후, 투명 캐리어(1)를 탈착한다.(S204)
도 2e를 참조하면, 상기 공정(S204)을 수행하여 투명 캐리어(1)를 탈착시킨 후, 변질된 레이저 리프트오프 레이어(10)를 세정 등의 방법으로 반도체 외부회로를 오픈시켜 LGA 패키지와 같은 반도체 패키지를 완성시킨다.(S205)
이 경우 레이저 리프트오프 레이어(10)를 폴리머(Polymer) 소재로 형성하는 경우 상기 투명 캐리어(1)에서 분리 시 인쇄회로 기판에 남아 있는 변질된 레이저 리프트 오프 레이어(10)를 에칭 또는 초음파세정의 방법으로 제거한다. 물론 변질된 레이저 리프트 오프 레이어(10)를 제거하지 않고 드릴 및 노광/현상/에칭 등의 단일 또는 복합공정을 이용하여 필요한 부위만 레이저 리프트 오프 레이어(10)의 일부를 관통하여 한쪽 회로를 오픈(OPEN)할 수 있다.
한편, 상기 레이저 리프트 오프 레이어(10)를 AlN, GaN등의 무기재료로 사용할 경우, 투명 캐리어(1)에서 분리시 인쇄회로기판에 남아 있는 레이저 리프트 오프 레이어(10)를 에칭 및 초음파세정 등의 방법으로 완전하게 제거하여 한쪽 회로를 오픈(OPEN)할 수 있다.
물론 상기 레이저 리프트 오프 레이어(10)를 Ti, Cr, Ni, W, Al등 금속재료를 사용할 경우, 필요에 따라 투명 캐리어(1)에서 분리시 인쇄회로기판에 남아 있는 레이저 리프트 오프 레이어(10)를 재거하지 않거나, 후 공정의 신뢰성을 높이기 위해서 완전히 제거하여 한쪽 회로를 오픈(OPEN)할 수도 있다.
도 2f를 참조하면, 상기 공정(S205)을 수행하여 외부회로를 오픈시킨 후, 필요에 따라 전자기기의 기판에 부착하여 외부 신호의 입출력을 할 수 있도록 솔더볼 부착, OSP 처리, Sn 도금 등 Soldering을 목적으로 한 처리 중에 어느 하나의 방법으로 신호 입출력부(22)를 형성한다.(S206)
한편, 상기 전(前) 공정(S100)을 수행하여 금속배선(Metal Pattern)(13a)만을 형성한 경우 절연체(23)를 삽입하고 반도체 패키징을 수행한 후 투명 캐리어(1)를 탈착할 수 있도 있다.
즉, 도 2g를 참조하면, 전(前) 공정(S100)의 단계(S106)를 수행하여 금속배선(Metal Pattern)(13a)을 형성한 후, 반도체 칩(2)을 부착하는 공정(S201)을 수행하기 전에 금속배선(Metal Pattern)(13a) 사이의 절연을 확보하고 지지강성을 확보함은 물론 다층 또는 적층 패키지를 형성하기 위해 폴리머 절연층(23)을 삽입한다.(S207)
이 경우 상기 절연층(23)은 통상 PCB에서 사용하는 프리프래그(Pre-Preg), 필름(film) 형상의 폴리머(Polymer), 액상 타입의 폴리머(Polymer) 등을 사용하거나, 폴리머(Polymer)에 SiO2, Al203 등의 세라믹 분말을 함침한 필름(film) 형상의 폴리머(Polymer) 또는 액상 타입의 폴리머(Polymer) 복합소재로 이루어진 것을 선택적으로 사용할 수 있다.
물론 이후의 공정(S201 내지 S206)은 그대로 수행함으로서 반도체 패키지를 완성할 수 있다.
이 경우 상기 투명 캐리어(1)와 레이저 리프트 오프 레이어(10)는 고융점의 소재를 사용하고, 절연층(23)은 세라믹 소재를 사용할 수 있다.
아울러, 전(前)공정(S100)의 도 1a에서 투명 캐리어(1)상에 레이저를 조사하면 탈착할 수 있는 폴리머(Polymer) 재질로 레이저 리프트오프 레이어(10)를 형성하는 경우, 후(後)공정(S200)에서 반도체 칩(2)을 실장하고 몰딩용 수지를 이용해 몰딩부(21)를 형성하고, 레이저를 조사하여 상기 레이저 리프트오프 레이어(10)를 변질시킨 후 투명 캐리어(1)를 탈착할 수 있으며, 이후에 레이저 등을 이용해 드릴 가공하여 외부회로 연결을 위해 반대면을 오픈하여 개구부를 추가로 더 형성시킬 수 있다.
다음으로, 도 3a 내지 도 3e를 참고로 본 발명에 따른 투명 캐리어를 이용한 양면 또는 다층용 인쇄회로기판의 제조를 위한 후(後) 처리 공정을 설명한다. 이 경우 전(前) 공정(S100)의 단계(S106)을 수행하여 금속배선(Metal Pattern)(13a)을 형성한 후, 절연층(23)을 삽입한 상태에서 투명 캐리어(1)를 탈착하여 일반 인쇄회로기판처럼 독립 기판으로 사용할 수가 있다. 이때 투명 캐리어(1)는 전기전도성이 없는 PET, PEN, 투명 PI, 투명 아크릴 등의 폴리머(Polymer), 글라스(Glass), 사파이어 등의 무기(Inorganic)계, 유기계 중에 어느 하나의 투명한 소재 계열의 소재를 시용하며, 절연층(23) 형성 시 온도 및 Stress, 평탄도, Stiffness등의 이유로 Organic 계열은 부적합하다.
이 경우 상기 투명 캐리어(1)가 PET, PEN, PI등 투명의 폴리머(Polymer) 소재로 이루어지면 상기 투명 캐리어(1)의 두께는 절연층(23)에 비해 수십배 이상 두껍거나 또는 인쇄회로기판의 제조 시 평탄함을 유지할 수 있도록 충분한 텐션(Tension)을 인가하는 장치에 연결한 후 공정을 수행한다.
특히 상기 투명 캐리어(1)가 PET, PEN, PI등 투명의 폴리머(Polymer) 소재로 이루어지는 경우 투명 캐리어(1) 소재는 절연층(23)의 소재보다 융점 및 글라스 전이 온도등 열적 열화특성이 높은 것을 사용한다.
우선 도 3a를 참조하면, 전(前) 공정(S100)의 단계(S106)를 수행하여 금속배선(Metal Pattern)(13a)을 형성한 후, 금속배선(Metal Pattern)(13a)간의 절연을 확보하고 지지강성을 확보함은 물론 다층으로 빌드업(Build Up)이 가능하도록 폴리머 절연층(23)을 삽입한다.(S211)
도 3b를 참조하면, 상기 공정(S211)을 수행하여 폴리머 절연층(23)을 삽입한 후, 레이저(Laser)를 조사하여 레이저 리프트오프 레이어(10)를 변질시킨다.(S212)
이때, 특성들은 도 2c의 공정(S203)에서와 같다.
도 3c를 참조하면, 상기 공정(S212)을 수행하여 레이저 리프트오프 레이어(10)를 변질시킨 후, 투명 캐리어(1)를 탈착한다.(S213)
도 3d를 참조하면, 상기 공정(S213)을 수행하여 투명 캐리어(1)를 탈착시킨 후, 변질된 레이저 리프트오프 레이어(10)를 세정하여 제거함으로서 외부회로를 오픈시켜 양면 또는 다층용 인쇄회로기판을 완성시킨다.(S214)
도 3e를 참조하면, 상기 공정(S214)을 수행하여 외부회로를 오픈시킨 후, 필요에 따라 전자기기의 기판에 부착하여 외부 신호의 입출력을 할 수 있도록 솔더볼 부착, OSP 처리, Sn 도금 등 Soldering을 목적으로 한 처리 중에 어느 하나의 방법으로 신호 입출력부(22)를 형성한다.(S215)
아울러, 전(前)공정(S100)의 도 1a에서 투명 캐리어(1)상에 레이저를 조사하면 탈착할 수 있는 폴리머(Polymer) 재질로 레이저 리프트오프 레이어(10)를 형성하는 경우, 레이저를 조사하여 상기 레이저 리프트오프 레이어(10)를 변질시킨 후 투명 캐리어(1)를 탈착할 수 있으며, 이후에 레이저 등을 이용해 드릴 가공하여 외부회로 연결을 위해 반대면을 오픈하여 개구부를 추가로 더 형성시킬 수 있다.
또한, 도 1의 전(前)공정(S100)에서 레이저 리프트오프 레이어를 AlN, GaN 등 통상 Piezo특성을 같는 물질과 Ti, W, Ni, Cr, Ag 및 이들을 포함한 2원, 3원 합금으로 가능한 저 융점을 갖는 물질과 같은 무기재로 형성하는 경우, 전(前)공정(S100) 수행 후, 상기 금속배선(Metal Pattern)간의 절연을 확보하고 다층 또는 적층 패키지를 형성하기 위해 폴리머 또는 세라믹(예를 들어 저온 소성용 세라믹) 절연층을 더 삽입하고, 후(後)공정(S200)을 수행할 수 있다.
즉, 무기계 레이저 리프트 오프 레이어를 삽입할 경우 절연층으로 폴리머 및 세라믹(저온 소성용 세라믹)을 사용할 수 있고, 이 경우 세라믹 기판을 제조할 수 있다.
다음으로, 도 4a 내지 도 4b를 참고로 본 발명에 따른 투명 캐리어를 이용한 양면 또는 다층용 인쇄회로기판의 제조를 위한 후(後) 처리 공정을 설명한다. 이때 전(前) 공정(S100)을 수행하여 금속배선(Metal Pattern)(13a)을 형성한 후, 절연층(23)을 삽입한 상태에서 투명 캐리어(1)를 탈착하여 일반 인쇄회로기판처럼 독립 기판으로 사용할 수가 있다. 이때 전(前) 공정(S100)을 통해 레이저 리프트오프 레이어(10)를 형성하는데, 레이저 리프트오프 레이어(10)를 폴리이미드(Polyimide), 에폭시(Epoxy) 수지, 페놀 수지 등 대부분 폴리머(Polymer) 소재의 유기재(Organic Material)로 수십 ㎛로 두께로 형성하는 경우 다음의 과정을 거쳐 양면 또는 다층용 인쇄회로기판을 제조한다.
우선 도 4a를 참조하면, 전(前) 공정(S100)의 단계(S106)를 수행하여 금속배선(Metal Pattern)을 형성한 후, 금속배선(Metal Pattern)(13a)간의 절연을 확보하고 지지강성을 확보함은 물론 양면 또는 다층으로 빌드업(Build Up)이 가능하도록 위해 폴리머 절연층(23)을 삽입한 후, 레이저(Laser)를 조사하여 레이저 리프트오프 레이어(10)를 변질시킨다.(S221)
다음으로 도 4b를 참고하면, 상기 공정(S221)을 수행하여 레이저 리프트오프 레이어(10)에서 투명 캐리어(1)를 분리하여 레이저 리프트오프 레이어(10)를 오픈시킨 후, 레이저 등의 드릴 가공을 통해 반대면을 오픈하여 개구부(10a)를 형성한다.(S222)
물론 상기 개구부(10a)에 외부 신호의 입출력을 할 수 있도록 솔더볼 부착, OSP 처리, Sn 도금 등 Soldering을 목적으로 한 처리 중에 어느 하나의 방법으로 신호 입출력부을 형성하는 추가공정을 더 수행할 수 있다.
이때, 도 1의 전(前)공정(S100)에서 레이저 리프트오프 레이어를 AlN, GaN 등 통상 Piezo특성을 같는 물질과 Ti, W, Ni, Cr, Ag 및 이들을 포함한 2원, 3원 합금으로 가능한 저 융점을 갖는 물질과 같은 무기재로 형성하는 경우, 전(前)공정(S100) 수행 후, 상기 금속배선(Metal Pattern)(13a)간의 절연을 확보하고 다층 또는 적층 패키지를 형성하기 위해 폴리머 또는 세라믹(예를 들어 저온 소성용 세라믹) 절연층(23)을 더 삽입하고, 레이저를 조사하여 상기 레이저 리프트오프 레이어(10)를 변질시킨 후 투명 캐리어(1)를 탈착할 수 있으며, 이후에 레이저 등을 이용해 드릴 가공하여 외부회로 연결을 위해 반대면을 오픈하여 개구부를 추가로 더 형성시킬 수 있다.
즉, 무기계 레이저 리프트 오프 레이어(10)를 삽입할 경우 절연층(23)으로 폴리머 및 세라믹(저온 소성용 세라믹)을 사용할 수 있고, 이 경우 세라믹 기판을 제조할 수 있다.
한편, 도 5는 전(前) 공정(S100)에서 레이저 리프트오프 레이어를 적극적으로 삽입하지 않고 본 발명에 따른 투명 캐리어를 이용한 인쇄회로기판을 제조하는 과정을 설명하기 위해 도시한 도면이다. 이는 Flip chip Bonding 등 메탈(Metal)층이 협소할 경우 적용가능한 방법이다.
우선 도 1의 전(前) 공정(S100)을 이루는 공정(S101 ~ S106) 중에 공정(S101)을 생략하여 레이저 리프트오프 레이어(10)를 투명 캐이어(1)상에 형성하지 않고, 도 5a에 도시된 바와 같이 메탈 시드 레이어(Metal Seed Layer)(11)를 형성한다.(S107)
이후, 도 1의 전(前) 공정(S100)을 이루는 공정(S103 ~ S106)을 순차적으로 수행한 후, 도 5b에 도시된 바와 같이 후(後) 공정(S200)으로 배선간의 절연을 확보하고 지지강성을 확보함은 물론 인쇄회로기판을 다층으로 빌드업(Build Up)이 가능하도록 폴리머 절연층(23)을 삽입한 후, 서로 다른 파장대의 레이저(Laser)를 2차 또는 그 이상에 걸쳐서 조사하여 메탈 시드 레이어(11)를 변질시킨다.(S231)
물론 상기 공정(S231) 이후에 투명 캐리어(1)를 분리한다.
이때, 상기 공정(S231)은 다중 레이저 리프트오프(Laser Lift Off) 방식을 이용해 분리하는데, 이는 1차로 레이저를 조사하여 Polymer 절연층(23)을 변질시키고, 2차로 레이저를 조사하여 메탈 시드 레이어(Metal Seed Layer)(11)를 변질시킨다. 이때 메탈 시드 레이어(Metal Seed Layer)(11)를 투명 캐리어(1)의 계면에서 탈착시키기 위해서는 메탈의 재결정화가 일어나야 하므로, 레이저의 에너지가 극히 높아야 한다. 따라서 메탈 시드 레이어(Metal Seed Layer)(11)가 차지하는 면적은 폴리머 절연층(23)이 차지하는 면적보다 수십배 적은 면적일 경우 적합하다.
특히 메탈 시드 레이어(Metal Seed Layer)(11)의 레이저 스캔시 투명 캐리어(1) 예를 들어 글라스(Glass)의 투명함을 이용 Laser Align이 가능하므로 align하여 Metal Area만 집중적으로 Laser Scan하여 Metal Area만 High Power를 인가할 수 있다.
이와 같은 다중 레이저 리프트오프(Laser Lift Off) 방식을 이용해 투명 캐리어(1)를 분리함으로서 양면 또는 다층용 인쇄회로기판을 완성할 수 있다.
이 경우 레이저 리프트오프 레이어를 적극적으로 삽입하지 않고 본 발명에 따른 투명 캐리어를 이용한 인쇄회로기판을 제조하는 과정은 반도체 패키지의 제조에도 그대로 적용할 수 있다.
즉, 투명 캐리어상(1)에 레이저 리프트오프 레이어(10)를 삽입하지 않고 메탈 시드 레이어(11)를 형성하고, 상기 메탈 시드 레이어(11) 표면에 일련의 PCB 제조방법을 통해 금속배선(Metal Pattern)(13a)을 형성한 후, 일련의 반도체 칩(2) 실장 및 몰딩부(21)를 형성한 후, 레이저를 다중으로 조사하여 상기 메탈 시드 레이어(11)를 변질시켜 투명 캐리어(1)를 탈착함으로서 반도체 패키지 또는 반도체 모듈을 제작할 수 있다.
한편, 금속배선(13a)은 투명 캐리어(1)상에 메탈 시드 레이어(11)를 형성한 후 감광용 코팅제를 도포하여 포토레지스트층을 형성한 후 노광 및 현상하고 동도금층(13)을 형성하고 상기 포토레지스트층을 박리하고 메탈 시드 레이어(11)를 에칭하여 제거하여 형성하거나, 투명 캐리어(1)상에 메탈 시드 레이어(11)를 형성한 후, 동도금층(13)을 먼저 형성하고 감광용 코팅제를 도포하여 포토레지스트층을 형성한 후 노광 및 현상하고 에칭으로 형성할 수 있다.
이때, 레이저 리프트 오프 레이어(10)를 개재하고 메탈 시드 레이어(11)를 형성 시, 메탈 시드 레이어(11)는 Ni, Cu, Ag, Au등의 전도성이 좋은 금속소재를 레이저 리프트 오프 레이어(10)상에 바로 형성할 수도 있다. 또한 상기 레이저 리프트 오프 레이어(10)와 밀착을 더욱 좋게 하기 위해 Ti, Cr, W, NiCr, TiW 등의 단일 또는 합금소재를 밀착 레이어로 삽입한 후 Ni, Cu, Ag, Au등의 전도성이 좋은 금속소재로 메탈 시드 레이어(11)를 형성 할수도 있다.
물론 상기 레이저 리프트 오프 레이어(10)를 개재하지 않고 메탈 시드 레이어(11)를 형성하는 경우에도 레이저 리프트 오프 레이어(10)를 개재하는 경우와 마찬가지로 Ni, Cu, Ag, Au등의 전도성이 좋은 금속소재를 투명 캐리어(1)상에 바로 형성할 수도 있다. 또한 상기 투명 캐리어(1)와 밀착을 더욱 좋게 하기 위해 Ti, Cr, W, NiCr, TiW 등의 단일 또는 합금소재를 밀착 레이어로 삽입한 후 Ni, Cu, Ag, Au등의 전도성이 좋은 금속소재로 메탈 시드 레이어(11)를 형성 할수도 있다.
물론 이와 같은 레이저 리프트 오프 레이어(10)의 개재 유무에 따른 메탈 시드 레이어(11) 및 밀착 레이어의 삽입 여부 역시 반도체 패키지 또는 반도체 모듈 제작에도 적용할 수 있다.
이상과 같이 본 발명의 실시 예들에 대하여 상세히 설명하였으나, 본 발명의 권리범위는 이에 한정되지 않으며, 본 발명의 실시 예들과 실질적으로 균등의 범위에 있는 것까지 본 발명의 권리범위가 미친다.
1: 투명 캐리어 2: 반도체 칩
10: 레이저 리프트오프 레이어 11: 메탈 시드 레이어
12: 포토레지스트층 12a: 필름개구부
13: 동도금층 13a: 금속배선
20: 와이어 21: 몰딩부
22: 신호 입출력부 23: 절연층

Claims (5)

  1. 투명 캐리어(1)를 준비하는 제1단계;
    상기 투명 캐리어(1) 상에 도금 및 에칭을 이용하여 수 ~ 수십 um의 금속배선(13a)을 형성하고 절연층(23)을 개제하되 상기 금속배선(13a) 및 절연층(23) 형성을 1회 이상 수행하는 제2단계; 및
    한 파장대 이상의 레이저를 조사하여 상기 투명 캐리어(1)를 분리하는 제3단계;
    를 포함하는 것을 특징으로 하는 투명 캐리어를 이용한 인쇄회로기판의 제조방법.
  2. 제 1항에 있어서,
    상기 제1단계 후 제2단계 이전에, 상기 투명 캐리어(1) 상에 금속배선(13a)을 형성하기 전에 레이저를 조사하여 탈착 할 목적으로 상기 투명캐리어(1)상에 레이저 리프트오프 레이어(10)를 개재하는 제4단계;를 더 포함하는 것을 특징으로 하는 투명 캐리어를 이용한 인쇄회로기판의 제조방법.
  3. 투명 캐리어(1)를 준비하는 제1단계;
    상기 투명 캐리어(1) 상에 도금 및 에칭을 이용하여 수 ~ 수십 um의 금속배선(13a)을 형성하고 절연층(23)을 개제하되 상기 금속배선(13a) 및 절연층(23) 형성을 1회 이상 수행하는 제2단계;
    상기 투명 캐리어(1) 표면에 반도체 PKG공정을 거쳐 반도체 칩(2)을 패키징하는 제3단계; 및
    한 파장대 이상의 레이저를 조사하여 상기 투명 캐리어(1)를 분리하는 제4단계;
    를 포함하는 것을 특징으로 하는 투명 캐리어를 이용한 반도체 패키지의 제조방법.
  4. 투명 캐리어(1)를 준비하는 제1단계;
    상기 투명 캐리어(1) 상에 도금 및 에칭을 이용하여 수 ~ 수십 um의 금속배선(13a)을 형성하는 제2단계;
    상기 투명 캐리어(1) 표면에 반도체 PKG공정을 거쳐 반도체 칩(2)을 패키징하는 제3단계; 및
    한 파장대 이상의 레이저를 조사하여 상기 투명 캐리어(1)를 분리하는 제4단계;
    를 포함하는 것을 특징으로 하는 투명 캐리어를 이용한 반도체 패키지의 제조방법.
  5. 제 3항 또는 제 4항에 있어서,
    상기 제1단계 후 제2단계 이전에, 상기 투명 캐리어(1) 상에 금속배선(13a)을 형성하기 전에 레이저를 조사하여 탈착 할 목적으로 상기 투명캐리어(1)상에 레이저 리프트오프 레이어(10)를 개재하는 제5단계;를 더 포함하는 것을 특징으로 하는 투명 캐리어를 이용한 인쇄회로기판의 제조방법.
KR1020180072569A 2018-06-25 2018-06-25 투명 캐리어를 이용한 인쇄회로기판의 제조방법 KR101971402B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180072569A KR101971402B1 (ko) 2018-06-25 2018-06-25 투명 캐리어를 이용한 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180072569A KR101971402B1 (ko) 2018-06-25 2018-06-25 투명 캐리어를 이용한 인쇄회로기판의 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160014053A Division KR20170092853A (ko) 2016-02-04 2016-02-04 투명 캐리어를 이용하여 제조한 양면 또는 다층용 인쇄회로기판과 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20180077115A true KR20180077115A (ko) 2018-07-06
KR101971402B1 KR101971402B1 (ko) 2019-04-22

Family

ID=62921229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180072569A KR101971402B1 (ko) 2018-06-25 2018-06-25 투명 캐리어를 이용한 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101971402B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109638156A (zh) * 2018-12-10 2019-04-16 武汉华星光电半导体显示技术有限公司 柔性显示面板及其制作方法
CN110349986A (zh) * 2019-07-05 2019-10-18 中国电子科技集团公司第五十八研究所 一种影像传感器晶圆级封装方法及封装结构
KR20200029776A (ko) 2018-09-11 2020-03-19 주식회사 엘비루셈 Ｐｅｔ 재질의 ｐｃｂ를 구비한 솔라셀 패키지 및 그 제조방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0178255B1 (ko) 1995-11-17 1999-03-20 황인길 Bga 반도체 패키지의 pcb캐리어 프레임 및 그 제조방법
JP2008166556A (ja) * 2006-12-28 2008-07-17 Du Pont Toray Co Ltd フレキシブルプリント配線板
KR20100008123A (ko) * 2008-07-15 2010-01-25 고려대학교 산학협력단 이중 히트 씽크층으로 구성된 지지대를 갖춘 고성능수직구조의 반도체 발광소자
KR100947550B1 (ko) * 2008-09-24 2010-03-12 위아코퍼레이션 주식회사 레이저 반사형 마스크 및 그 제조방법
KR20110065712A (ko) 2009-12-10 2011-06-16 엘지이노텍 주식회사 임베디드 인쇄회로기판 제조방법 및 그 제조방법에 이용되는 캐리어 기판
JP2012069734A (ja) * 2010-09-24 2012-04-05 Toshiba Corp 半導体装置の製造方法
KR101527379B1 (ko) * 2014-07-14 2015-06-09 와이엠티 주식회사 반도체 패키지 및 이의 제조방법
WO2015199030A1 (ja) * 2014-06-26 2015-12-30 凸版印刷株式会社 配線基板、半導体装置及び半導体装置の製造方法
KR20150146287A (ko) * 2014-06-23 2015-12-31 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0178255B1 (ko) 1995-11-17 1999-03-20 황인길 Bga 반도체 패키지의 pcb캐리어 프레임 및 그 제조방법
JP2008166556A (ja) * 2006-12-28 2008-07-17 Du Pont Toray Co Ltd フレキシブルプリント配線板
KR20100008123A (ko) * 2008-07-15 2010-01-25 고려대학교 산학협력단 이중 히트 씽크층으로 구성된 지지대를 갖춘 고성능수직구조의 반도체 발광소자
KR100947550B1 (ko) * 2008-09-24 2010-03-12 위아코퍼레이션 주식회사 레이저 반사형 마스크 및 그 제조방법
KR20110065712A (ko) 2009-12-10 2011-06-16 엘지이노텍 주식회사 임베디드 인쇄회로기판 제조방법 및 그 제조방법에 이용되는 캐리어 기판
JP2012069734A (ja) * 2010-09-24 2012-04-05 Toshiba Corp 半導体装置の製造方法
KR20150146287A (ko) * 2014-06-23 2015-12-31 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
WO2015199030A1 (ja) * 2014-06-26 2015-12-30 凸版印刷株式会社 配線基板、半導体装置及び半導体装置の製造方法
KR101527379B1 (ko) * 2014-07-14 2015-06-09 와이엠티 주식회사 반도체 패키지 및 이의 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200029776A (ko) 2018-09-11 2020-03-19 주식회사 엘비루셈 Ｐｅｔ 재질의 ｐｃｂ를 구비한 솔라셀 패키지 및 그 제조방법
CN109638156A (zh) * 2018-12-10 2019-04-16 武汉华星光电半导体显示技术有限公司 柔性显示面板及其制作方法
CN109638156B (zh) * 2018-12-10 2020-09-01 武汉华星光电半导体显示技术有限公司 柔性显示面板及其制作方法
CN110349986A (zh) * 2019-07-05 2019-10-18 中国电子科技集团公司第五十八研究所 一种影像传感器晶圆级封装方法及封装结构

Also Published As

Publication number Publication date
KR101971402B1 (ko) 2019-04-22

Similar Documents

Publication Publication Date Title
US7795736B2 (en) Interconnects with interlocks
JP2005033141A (ja) 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造
US7365007B2 (en) Interconnects with direct metalization and conductive polymer
US20080296056A1 (en) Printed circuit board, production method therefor, electronic-component carrier board using printed circuit board, and production method therefor
US20180130761A1 (en) Semiconductor package, manufacturing method thereof, and electronic element module using the same
US11854920B2 (en) Embedded chip package and manufacturing method thereof
US20090017613A1 (en) Method of manufacturing interconnect substrate and semiconductor device
JP2008270810A (ja) ヒートシンクおよびアースシールドの機能を向上させるための半導体デバイスパッケージ
TW201230263A (en) Method of making thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
KR101971402B1 (ko) 투명 캐리어를 이용한 인쇄회로기판의 제조방법
US11765826B2 (en) Method of fabricating contact pads for electronic substrates
KR100860533B1 (ko) 금속 인쇄회로기판 제조방법
US7773388B2 (en) Printed wiring board with component mounting pin and electronic device using the same
JP2006519475A (ja) ケーシングのないモジュール上に直接に形成された自立コンタクト構造体
US11508673B2 (en) Semiconductor packaging substrate, fabrication method and packaging process thereof
US6432748B1 (en) Substrate structure for semiconductor package and manufacturing method thereof
US11903133B2 (en) Structure for embedding and packaging multiple devices by layer and method for manufacturing same
KR20170092853A (ko) 투명 캐리어를 이용하여 제조한 양면 또는 다층용 인쇄회로기판과 반도체 패키지
JP4663172B2 (ja) 半導体装置の製造方法
CN113133178A (zh) 具有中心承载件和两个相反的层堆叠体的布置结构、部件承载件及制造方法
TWI288446B (en) Semiconductor device containing stacked semiconductor chips and manufacturing method thereof
EP4174917A1 (en) Coreless component carrier with embedded component
TWI291239B (en) Manufacturing method for chip package structure
JP2007227961A (ja) 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法
KR19980068016A (ko) 가요성(可撓性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant