JP2008270810A - ヒートシンクおよびアースシールドの機能を向上させるための半導体デバイスパッケージ - Google Patents

ヒートシンクおよびアースシールドの機能を向上させるための半導体デバイスパッケージ Download PDF

Info

Publication number
JP2008270810A
JP2008270810A JP2008107597A JP2008107597A JP2008270810A JP 2008270810 A JP2008270810 A JP 2008270810A JP 2008107597 A JP2008107597 A JP 2008107597A JP 2008107597 A JP2008107597 A JP 2008107597A JP 2008270810 A JP2008270810 A JP 2008270810A
Authority
JP
Japan
Prior art keywords
substrate
contact pad
die
layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008107597A
Other languages
English (en)
Inventor
Wen-Kun Yang
ヤン ウェン−クン
Diann-Fang Lin
リン ディアン−ファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Chip Engineering Technology Inc
Original Assignee
Advanced Chip Engineering Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Chip Engineering Technology Inc filed Critical Advanced Chip Engineering Technology Inc
Publication of JP2008270810A publication Critical patent/JP2008270810A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】サイズが縮小され、熱放散及びアースシールドが良好なパッケージ構造体を提供する。
【解決手段】構造体は、熱放散およびアースシールドを行うために、導電層１０４、１０６と、導電物質が充填されたスルーホール１０２とを有する基板１００を備える。熱放散を実現するために、ボンディングパッドを備えたチップ１１０が、高い熱伝導性を有する接着剤１１４によって、導電層１０４に装着される。ボンディングパッドと、基板上に形成された接触パッド１０８を結合するために、ＲＤＬ１１８が基板およびチップの上に形成される。
【選択図】図１

Description

本発明は半導体パッケージ用の構造体および方法に関し、より詳細には薄型半導体パッケージに関する。
半導体デバイスの分野において、デバイス密度は絶え間なく高密度化され、したがってデバイス寸法を縮小することが要求されている。チップパッケージ技術は、集積回路の開発に大きく影響されるため、電子機器のサイズが要求され、またパッケージ技術も同様である。上記に記載の理由により、今日パッケージ技術の趨勢は、ボールグリッドアレイ（ＢＧＡ）、フリップチップ（ＦＣ−ＢＧＡ）、チップスケールパッケージ（ＣＳＰ）、ウェーハレベルパッケージ（ＷＬＰ）に向けられており、ＷＬＰによって形成される構造体は、極めて寸法が小さく良好な電気特性を有する。ＷＬＰ技術を利用することによって、製造コストおよび時間が短縮され、結果として生じるＷＬＰの構造体は、チップに匹敵し得るため、この技術は電子デバイスの小型化に対する要求を満たすことができる。
ＷＬＰ技術は上記に記載する利点を有するが、ＷＬＰ技術の受け入れに影響を与えるいくつかの問題が依然としてある。例えばいくつかの技術は、基板の上面に直接形成されるチップの利用を伴い、半導体チップのパッドは、エリアアレイタイプの複数のメタルパッドへの再配置層（ＲＤＬ）を包含する再配置プロセスによって再配置される。またビルドアップ層は、パッケージのサイズを増大させる。したがって、パッケージの厚みが大きくなり、チップのサイズを縮小する要求と矛盾することになる。チップは、ビルドアップ層内で重ねられるため、構造体の熱放散およびアースシールドは、解決すべき別の問題である。
上記に記載のように、本発明は、上記の問題を克服するために、サイズが縮小され、熱放散およびアースシールドが良好なパッケージ構造体を提供する。
本発明の一態様は、配線回路と、基板の対向する面に配置されたパッドを接続するために金属が充填されたスルーホールとを提供することである。
本発明の別の態様は、より薄型の構造体を実現することであり、本発明の利点の１つは、高い熱伝導性を有する接着剤が設けられることである。
本発明の別の利点は、特に高出力のデバイスに対して、より良好な熱放散を実現する金属層が設けられることであり、本発明は、ＲＦまたは高周波数デバイスに対して優れたアースシールドを提供する。一実施形態において、本発明は、アンテナとして採用される金属層を含む。本発明は、デバイスを一体化し、簡素なプロセスでスタックサイズを縮小するパッケージオンパッケージの手法を提案する。
本発明は、第１接触パッドと、その中に形成される少なくとも１つのスルーホールとを有する基板を備えたパッケージ構造体を提供する。金属層は、基板の下面に形成され、少なくとも１つのスルーホールが、熱放散およびアースシールドのために、第１接触パッドから金属層までを接続する。ボンディングパッドを備えるチップが、高い熱伝導性を有する接着剤によって、第１接触パッド上に装着される。誘電層がチップの上に形成され、第２接触パッドが、基板の上面に形成される。再配置層（ＲＤＬ）がチップの上に形成され、電気的に接続するために、第２接触パッドにボンディングパッドを結合する。第２接触パッド上に形成されるはんだボールが、基板の上面に形成される。
本発明は、第１接触パッド、第２接触パッド、および少なくとも１つのスルーホールを備える基板を設けるステップと、ボンディングパッドを備えるチップの裏面に接着剤を施すステップと、チップを第１接触パッドに装着するステップと、第２接触パッドをボンディングパッドに結合するために、ビルドアップ層を形成するステップと、塗布またはプリントによって、チップおよび基板上に頂部保護層を形成するステップと、第２接触パッドの上にはんだボールを配置するステップと、はんだボールをリフローし、第２接触パッドの上にはんだボールを形成するステップとを含む、パッケージ構造体を製造するための方法を提供する。
本発明の好ましい実施形態および添付の図面と共に、本発明を以下に詳細に記載する。しかしながら、本発明の好ましい実施形態は、単に例示のためであることを理解されたい。本明細書に記載される好ましい実施形態以外に、本発明は、明確に記載されるもの以外の他の実施形態の広範な範囲内で実施することができ、本発明の範囲は、添付の特許請求の範囲に定義されるものを除いて特に限定されるものではない。
図１は、本発明の一実施形態で開示されるパッケージ構造体を示す。好ましくは、中に形成されるスルーホール１０２を備え、ＦＲ４／ＦＲ５／ＢＴまたは金属／合金で作成された基板１００が設けられ、スルーホール１０２は、金属好ましくは銅物質などの導電物質で充填される。導電層例えば金属層１０４が、基板１００の片面上に装着され、導電（金属）層１０６が、基板１００の別の面の上に形成される。特に高出力デバイスに関して良好な熱放散の目的を実現するために、金属層１０４および金属層１０６の両方を接続するためにスルーホール１０２が使用される。さらにこの手法は、高出力デバイスに対する優れたアースシールドを実現することができる。さらに、金属層は、アンテナとして機能することができる。本発明の別の実施形態において、熱放散を促進するための物質が、金属層１０４の上に塗布される。はんだメタルパッド１０８が、間に一定の距離を空けて金属層１０６のそばに形成される。好ましくは、パッケージ構造体の厚みは、層１０４から、０．３３ｍｍの厚みを有するはんだボールの末端までおよそ３００μｍである。
接着剤１１４によって、上に接触パッド１１２が形成されたダイ１１０が、金属層１０６の上に配置される。あるケースでは、接着剤１１４は、ダイ１１０が生成する熱を放散するために良好な熱伝導性を備える。好ましくは、ダイ１１０の厚みは、２０−７５μｍの範囲である。
フォトセンシティブ誘導層１１６がダイ１１０および基板１００の上面の上に形成される。リソグラフィプロセス、または露光および現像工程によって、複数の開口が誘電層１１６内に形成される。複数の開口は、接触パッド（またはＩ／Ｏパッド）１１２、および基板１００の上面の上のはんだメタルパッド１０８の一部とそれぞれ位置合わせされる。誘電層１１６の上に形成された金属層の選択された部分を除去することによって、導電トレース１１８とも称されるＲＤＬ（再配置層）１１８が誘電層１１６の上に形成され、ＲＤＬ１１８は、Ｉ／Ｏパッド１１２およびはんだメタルパッド１０８によって、チップ１１０との電気的接続を維持する。
ＲＤＬ１１８を覆うために保護層１２０が使用され、保護層１２０の材料は、シリコンゴムベースのポリイミド（ＰＩ）樹脂化合物を含む。導電するためにはんだボール１２２がそれぞれはんだメタルパッド１０８の上に形成され、はんだボール１２２の高さは、その直径によって約０．２ｍｍから０．３５ｍｍである。
図２は、本発明の別の実施形態を示す。図２に示す構造体は、図２の下方金属層１０４が、はんだメタルパッド１２４を含む部分と、金属層１２８を含む部分の２つの主要な部分に分かれる点を除いて（図２を参照のこと）、図１の実施形態と全く同様である。スルーホール１３０が基板１００の中に形成され、はんだメタルパッド１０８と１２４の間の電気接続を維持するために、スルーホール１３０内に導電物質（例えば金属または合金）が充填される。別のはんだボール１３２が、はんだボール１２２と反対側のはんだメタルパッド１２４上にそれぞれ形成される。この手法は、積み重ねられた構造体を実現する。 図３は、本発明のスタック手法の実施形態を示す。図３に示す構造体を参照すると、基板１００はわずかに修正を加えられて、上記の図１および２に示す２つの構造体が積み重ねられる。構造体は、その間に形成されるはんだボールを共有することがわかるであろう。図２に示すものと同様の構造体３００が、基板１００の上に積み重なる。はんだボール３０２の両端部は、その間の電気接続を維持するためにステージタイプである。構造体３００の上に形成されたはんだボール３０４は、例えばメモリデバイスなどの他の構成要素に結合されてよく、したがって、パッケージオンパッケージ（ＰｏＰ）構造と称される構造体が形成される。
図４は、ＰＣＢマザーボード上に配置された図１に開示されるパッケージ構造体を示す。図１に示すパッケージ構造体は、複数のメタルパッド４０４が上に形成されたＰＣＢボード４０２の上に配置される。チップ４０８とＰＣＢボード４０２の間の電気接続を維持するために、はんだボール４０６（ステージタイプ）が、メタルパッド４０２の上に配置され、ＰＣＢボード４０２の頂部からチップ４０８と反対側の金属層４１０の表面までの距離は、約３００μｍである。したがって、基板４００とＰＣＢボード４０２の間にフリップチップ構造が形成される。基板４００の導電物質が、チップ４０８に対する電磁（ＥＭ）シールドを構築する。
図５は、ＰＣＢマザーボード上に配置された図３に開示されるパッケージ構造体を示す。図３に示すパッケージ構造体は、複数のメタルパッド５０４が上に形成されたＰＣＢボード５０２の上に配置される。構造体３００上に配置されたはんだボール５０６（ステージタイプ）が（図３に示すように）、メタルパッド５０４の上に設置され、したがってＰｏＰ構造体が、アップサイドダウン構成でＰＣＢ５０２の上に配置される。本発明の別の実施形態において、熱放散を促進する物質が金属層５０８の上に塗布される。
本発明はまた、本発明のパッケージ構造体を製造するための方法を提供する。方法は、事前形成された導電トレースおよび接触パッドと、以下のステップで基板の反対側に配置されるチップおよび金属層の間の電気接続を維持するために導電物質で充填されたスルーホールとを備えた基板（パネル形態の）を設け、好ましくは基板の材料は、ＦＲ４／ＦＲ５／ＢＴまたは金属／合金である。本発明の別の実施形態において、導電メタルパッド間の電気接続を維持するために、例えば金属の導電物質が充填された別のスルーホール、および例えば金属ボールパッド上に形成された導電パッドが、基板内に事前形成される。
その後、基板上に接着物質（高い熱伝導性を有する）が施され、接着剤を使用して基板の片側にチップを装着するために、ピックアンドプレース装置が使用され、このチップの厚みは約２０から７５μｍである。
ダイが基板（パネルベース）上に再配置された後、ウェットおよび／またはドライ洗浄によってダイス表面の洗浄が行われる。次のステップは、パネルの表面に誘電物質を塗布することである。その後、ビア（接触メタルパッド）およびボンディングパッドを開口するために、リソグラフィプロセスが行われる。ビアホールおよびボンディングパッドの表面を洗浄するために、プラズマ洗浄工程が行われる。次のステップは、シードメタル層としてＴｉ／Ｃｕをスパッタすることであり、再配置メタル層（ＲＤＬ）のパターンを形成するために、誘電層およびシードメタル層の上にフォトレジスタ（ＰＲ）が塗布される。ＲＤＬメタルとしてＣｕ／ＡｕまたはＣｕ／Ｎｉ／Ａｕを形成するために、電気めっき処理され、続いてＲＤＬメタルトレースを形成するためにＰＲを剥離しメタルウェットエッチングする。
続いて次のステップは、頂部誘電層を塗布またはプリントし、接触メタルパッドを開口することである。多層のＲＤＬおよび誘電層を形成するために、シード層、ＰＲの電気めっき処理または剥離／エッチング工程などを繰り返すことができる。
その後、はんだメタル接触パッドの上にはんだボールが配置され、続いてはんだボールをはんだメタル接触パッドの上にそれぞれ装着するために、それらをリフローする。次のステップは、パッケージ構造体を完成するためにパネルを個片化することである。用語メタルは、金属、合金または導電化合物のいずれの導電物質を称することができることを理解されたい。本発明の別の実施形態において、方法はさらに、ＰｏＰ構造体を形成するために、パッケージ構造体の上に別のパッケージ構造体を積み重ねるステップを含む。
続いて、チップおよび基板（パッケージ形態の）が、表面実装技術（ＳＭＴ）によって結合され、続いてＰＣＢのパッドに接続するために基板のはんだボールを装着し、これにより基板とＰＣＢの間にフリップチップ構造が形成され、基板の導電物質がチップのためのＥＭシールドを構築する。
本発明の好ましい実施形態を記載してきたが、当業者は、本発明は記載の好ましい実施形態に限定されるべきではないことを理解するであろう。むしろ、添付の特許請求の範囲に定義される本発明の精神および範囲内で多様な変更および修正を行うことができる。
本発明の一実施形態で開示されるパッケージ構造体の図である。 本発明の別の実施形態で開示されるパッケージ構造体の図である。 本発明の別の実施形態で開示されるスタックパッケージ構造体の図である。 ＰＣＢマザーボード上に配置された図１に開示されるパッケージ構造体の図である。 ＰＣＢマザーボード上に配置された図３に開示されるパッケージ構造体の図である。

Claims (5)

  1. 第１接触パッド、および中に形成されるスルーホールを有する基板と、
    前記基板の下面に形成され、熱放散およびアースシールドのために、前記スルーホールによって前記第１接触パッドに結合される金属層と、
    高い熱伝導性を有する接着剤によって前記第１接触パッドの上に装着される、ボンディングパッドを備えたダイと、
    高い熱伝導性を有する接着剤と、
    前記ダイ、および前記基板の上面に形成される第２接触パッドの上に形成される誘電層と、
    前記ダイの上に形成され、電気接続するために前記ボンディングパッドに結合される再配置層（ＲＤＬ）と、
    前記基板の前記上面に形成された前記第２接触パッドの上に形成されるはんだボールとを備えることを特徴とするパッケージ構造体。
  2. 前記ＲＤＬの上に形成される保護層をさらに備え、前記保護層の材料が、シリコンゴムベースのポリイミド（ＰＩ）樹脂化合物を含む、請求項１に記載の構造体。
  3. 前記金属層の材料がヒートシンク材料を含み、前記金属層がアンテナとして機能し、前記基板がＦＲ４／ＦＲ５／ＢＴまたは金属／合金を含み、別のパッケージ構造体を積み上げるために前記第２接触パッドが前記基板の前記下面に形成され、これによりパッケージオンパッケージ（ＰｏＰ）構造を形成することを特徴とする、請求項１に記載の構造体。
  4. ＩＣデバイスパッケージ構造体を製造するための方法であって、
    第１接触パッド、第２接触パッドおよびスルーホールを備える基板を設けるステップと、
    ボンディングパッドを備えるダイの裏側に接着剤を施すステップと、
    前記ダイを前記第１接触パッドに装着するステップと、
    前記第２接触パッドを前記ボンディングパッドに結合するために、ビルドアップ層を形成するステップと、
    塗布またはプリントによって、前記ダイおよび前記基板の上に頂部保護層を形成するステップと、
    前記第２接触パッドの上にはんだボールを配置するステップと、
    前記はんだボールをリフローし、前記第２接触パッドの上に前記はんだボールを形成するステップと
    を含むことを特徴とする方法。
  5. 前記ダイおよび前記基板を実装するステップと、
    続いてＰＣＢの接続パッドに前記基板の前記はんだボールを装着するステップと、
    これにより前記基板と前記ＰＣＢの間にフリップチップ構造を形成するステップであり、これにより前記基板の前記第１接触パッドが前記ダイのためのＥＭシールドを構築するステップと、
    ＰｏＰ構造体を形成するために、前記パッケージ構造体の上に別のパッケージ構造体を積み重ねるステップと、
    前記ダイから生成される熱を放散するために物質の層を塗布するステップと
    をさらに含み、
    前記基板が、ＦＲ４／ＦＲ５／ＢＴまたは金属／合金を含み、前記保護層の材料が、シリコンゴムベースのポリイミド（ＰＩ）樹脂化合物を含むことを特徴とする、請求項４に記載の方法。
JP2008107597A 2007-04-17 2008-04-17 ヒートシンクおよびアースシールドの機能を向上させるための半導体デバイスパッケージ Withdrawn JP2008270810A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/736,461 US20080258293A1 (en) 2007-04-17 2007-04-17 Semiconductor device package to improve functions of heat sink and ground shield

Publications (1)

Publication Number Publication Date
JP2008270810A true JP2008270810A (ja) 2008-11-06

Family

ID=39809828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008107597A Withdrawn JP2008270810A (ja) 2007-04-17 2008-04-17 ヒートシンクおよびアースシールドの機能を向上させるための半導体デバイスパッケージ

Country Status (7)

Country Link
US (1) US20080258293A1 (ja)
JP (1) JP2008270810A (ja)
KR (1) KR20080093909A (ja)
CN (1) CN101295683A (ja)
DE (1) DE102008019336A1 (ja)
SG (1) SG147390A1 (ja)
TW (1) TW200843055A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013030593A (ja) * 2011-07-28 2013-02-07 J Devices:Kk 半導体装置、該半導体装置を垂直に積層した半導体モジュール構造及びその製造方法
JP2016538148A (ja) * 2013-09-27 2016-12-08 インテル コーポレイション ビルドアップアーキテクチャをパッケージングするための磁場遮蔽
US9530707B2 (en) 2013-10-03 2016-12-27 Fuji Electric Co., Ltd. Semiconductor module
JP2019519103A (ja) * 2016-06-30 2019-07-04 マイクロン テクノロジー，インク． １つ以上の窓を含むパッケージオンパッケージ半導体デバイスアセンブリ並びに関連する方法及びパッケージ

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5091456B2 (ja) * 2006-10-31 2012-12-05 株式会社村上開明堂 ドアミラー
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
TWI453877B (zh) * 2008-11-07 2014-09-21 Advanced Semiconductor Eng 內埋晶片封裝的結構及製程
US7989950B2 (en) * 2008-08-14 2011-08-02 Stats Chippac Ltd. Integrated circuit packaging system having a cavity
US8106504B2 (en) * 2008-09-25 2012-01-31 King Dragon International Inc. Stacking package structure with chip embedded inside and die having through silicon via and method of the same
CN101777542B (zh) * 2009-01-14 2011-08-17 南茂科技股份有限公司 芯片封装构造以及封装方法
US8084858B2 (en) * 2009-04-15 2011-12-27 International Business Machines Corporation Metal wiring structures for uniform current density in C4 balls
US8693518B2 (en) * 2009-09-09 2014-04-08 Merkle International Inc. High temperature industrial furnace roof system
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8320134B2 (en) 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
US8310050B2 (en) 2010-02-10 2012-11-13 Wei-Ming Chen Electronic device package and fabrication method thereof
CN102148221B (zh) * 2010-02-10 2013-04-24 精材科技股份有限公司 电子元件封装体及其制造方法
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
CN101937885B (zh) * 2010-08-12 2013-03-20 日月光半导体制造股份有限公司 半导体封装件及其制造方法
KR101696644B1 (ko) * 2010-09-15 2017-01-16 삼성전자주식회사 3차원 수직 배선을 이용한 ｒｆ 적층 모듈 및 이의 배치 방법
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
CN102035061A (zh) * 2010-12-10 2011-04-27 广东通宇通讯股份有限公司 一种一体化设计的有源天线散热器
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
DE102011012186B4 (de) * 2011-02-23 2015-01-15 Texas Instruments Deutschland Gmbh Chipmodul und Verfahren zur Bereitstellung eines Chipmoduls
US8487426B2 (en) 2011-03-15 2013-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with embedded die and manufacturing methods thereof
TWI453873B (zh) * 2012-03-27 2014-09-21 Chipsip Technology Co Ltd 堆疊式半導體封裝結構
TWI469294B (zh) * 2012-07-11 2015-01-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US9484313B2 (en) * 2013-02-27 2016-11-01 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal-enhanced conformal shielding and related methods
US9419667B2 (en) 2013-04-16 2016-08-16 Skyworks Solutions, Inc. Apparatus and methods related to conformal coating implemented with surface mount devices
CN104157627B (zh) * 2013-05-14 2019-11-08 飞兆半导体公司 半导体组件
KR102341755B1 (ko) 2014-11-10 2021-12-23 삼성전자주식회사 반도체 패키지 및 그 제조방법
WO2016099446A1 (en) * 2014-12-15 2016-06-23 Intel Corporation Opossum-die package-on-package apparatus
KR102265243B1 (ko) 2015-01-08 2021-06-17 삼성전자주식회사 반도체 패키지 및 그 제조 방법
WO2016209172A1 (en) * 2015-06-26 2016-12-29 Pep Innovation Pte Ltd Semiconductor packaging method, semiconductor package and stacked semiconductor packages
US9781863B1 (en) 2015-09-04 2017-10-03 Microsemi Solutions (U.S.), Inc. Electronic module with cooling system for package-on-package devices
US10037897B2 (en) * 2016-11-29 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Inter-fan-out wafer level packaging with coaxial TIV for 3D IC low-noise packaging
EP3285294B1 (en) * 2016-08-17 2019-04-10 EM Microelectronic-Marin SA Integrated circuit die having a split solder pad
KR20180069636A (ko) 2016-12-15 2018-06-25 삼성전자주식회사 반도체 메모리 소자 및 이를 구비하는 칩 적층 패키지
US10784211B2 (en) 2017-03-14 2020-09-22 Mediatek Inc. Semiconductor package structure
US11264337B2 (en) 2017-03-14 2022-03-01 Mediatek Inc. Semiconductor package structure
US11387176B2 (en) 2017-03-14 2022-07-12 Mediatek Inc. Semiconductor package structure
US11171113B2 (en) 2017-03-14 2021-11-09 Mediatek Inc. Semiconductor package structure having an annular frame with truncated corners
US11362044B2 (en) 2017-03-14 2022-06-14 Mediatek Inc. Semiconductor package structure
US10879220B2 (en) * 2018-06-15 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure and manufacturing method thereof
KR102589684B1 (ko) 2018-12-14 2023-10-17 삼성전자주식회사 반도체 패키지

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0874415B1 (en) * 1997-04-25 2006-08-23 Kyocera Corporation High-frequency package
US6288451B1 (en) * 1998-06-24 2001-09-11 Vanguard International Semiconductor Corporation Flip-chip package utilizing a printed circuit board having a roughened surface for increasing bond strength
US6043109A (en) * 1999-02-09 2000-03-28 United Microelectronics Corp. Method of fabricating wafer-level package
US6204562B1 (en) * 1999-02-11 2001-03-20 United Microelectronics Corp. Wafer-level chip scale package
US7247932B1 (en) * 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
JP2002026198A (ja) * 2000-07-04 2002-01-25 Nec Corp 半導体装置及びその製造方法
SG137651A1 (en) * 2003-03-14 2007-12-28 Micron Technology Inc Microelectronic devices and methods for packaging microelectronic devices
SG148877A1 (en) * 2003-07-22 2009-01-29 Micron Technology Inc Semiconductor substrates including input/output redistribution using wire bonds and anisotropically conductive film, methods of fabrication and assemblies including same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013030593A (ja) * 2011-07-28 2013-02-07 J Devices:Kk 半導体装置、該半導体装置を垂直に積層した半導体モジュール構造及びその製造方法
JP2016538148A (ja) * 2013-09-27 2016-12-08 インテル コーポレイション ビルドアップアーキテクチャをパッケージングするための磁場遮蔽
US9530707B2 (en) 2013-10-03 2016-12-27 Fuji Electric Co., Ltd. Semiconductor module
JP2019519103A (ja) * 2016-06-30 2019-07-04 マイクロン テクノロジー，インク． １つ以上の窓を含むパッケージオンパッケージ半導体デバイスアセンブリ並びに関連する方法及びパッケージ
US10777530B2 (en) 2016-06-30 2020-09-15 Micron Technology, Inc. Package-on-package semiconductor device assemblies including one or more windows and related methods and packages

Also Published As

Publication number Publication date
SG147390A1 (en) 2008-11-28
CN101295683A (zh) 2008-10-29
DE102008019336A1 (de) 2008-11-06
KR20080093909A (ko) 2008-10-22
US20080258293A1 (en) 2008-10-23
TW200843055A (en) 2008-11-01

Similar Documents

Publication Publication Date Title
JP2008270810A (ja) ヒートシンクおよびアースシールドの機能を向上させるための半導体デバイスパッケージ
US7087991B2 (en) Integrated circuit package and method of manufacture
JP3677429B2 (ja) フリップチップ型半導体装置の製造方法
US8432022B1 (en) Shielded embedded electronic component substrate fabrication method and structure
US9093459B2 (en) Package structure having a semiconductor component embedded therein and method of fabricating the same
US20080315398A1 (en) Packaging substrate with embedded chip and buried heatsink
US7394028B2 (en) Flexible circuit substrate for flip-chip-on-flex applications
US6495912B1 (en) Structure of ceramic package with integrated passive devices
US20070178686A1 (en) Interconnect substrate, semiconductor device, and method of manufacturing the same
US20030164543A1 (en) Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
US20060087037A1 (en) Substrate structure with embedded chip of semiconductor package and method for fabricating the same
US7754538B2 (en) Packaging substrate structure with electronic components embedded therein and method for manufacturing the same
JP2008166821A (ja) Ｒｆモジュールパッケージ及びその形成方法
KR20070045929A (ko) 전자 부품 내장 기판 및 그 제조 방법
KR20010070217A (ko) 반도체 장치 및 그 제조 방법
JP2008160084A (ja) ダイ収容キャビティを備えたウェーハレベルパッケージおよびその方法
TW200931628A (en) Stacking die package structure for semiconductor devices and method of the same
JP2002184904A (ja) 半導体装置の製造方法及び半導体装置
JP4176961B2 (ja) 半導体装置
JP2008537355A (ja) 金属薄片を利用した受動素子及び半導体パッケージの製造方法
KR20100009941A (ko) 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지
US20080224276A1 (en) Semiconductor device package
US20070017815A1 (en) Circuit board structure and method for fabricating the same
JP2004134669A (ja) Ｉｃチップ内蔵多層基板及びその製造方法
US8872329B1 (en) Extended landing pad substrate package structure and method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080821

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090311