KR101696644B1 - 3차원 수직 배선을 이용한 ｒｆ 적층 모듈 및 이의 배치 방법 - Google Patents

3차원 수직 배선을 이용한 ｒｆ 적층 모듈 및 이의 배치 방법 Download PDF

Info

Publication number
KR101696644B1
KR101696644B1 KR1020100090811A KR20100090811A KR101696644B1 KR 101696644 B1 KR101696644 B1 KR 101696644B1 KR 1020100090811 A KR1020100090811 A KR 1020100090811A KR 20100090811 A KR20100090811 A KR 20100090811A KR 101696644 B1 KR101696644 B1 KR 101696644B1
Authority
KR
South Korea
Prior art keywords
wafer
hole
stacking
stacking module
dimensional vertical
Prior art date
Application number
KR1020100090811A
Other languages
English (en)
Other versions
KR20120028780A (ko
Inventor
김영일
송인상
김덕환
김철수
박윤권
신제식
김형락
이재천
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100090811A priority Critical patent/KR101696644B1/ko
Priority to US13/217,371 priority patent/US8824163B2/en
Publication of KR20120028780A publication Critical patent/KR20120028780A/ko
Application granted granted Critical
Publication of KR101696644B1 publication Critical patent/KR101696644B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/207—Hollow waveguide filters
    • H01P1/208—Cascaded cavities; Cascaded resonators inside a hollow waveguide structure
    • H01P1/2088—Integrated in a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

3차원 수직 배선을 이용한 RF 적층 모듈의 구조 및 배치방법을 제공한다. , 3차원 수직 배선을 이용한 RF 적층 모듈에서 제1 웨이퍼는 적어도 하나의 제1 관통홀 및 제1 RF 소자를 포함한다. 제2 웨이퍼는 제2 RF 소자 및 상기 제1 관통홀과 대응되는 위치에 구비된 적어도 하나의 제2 관통홀을 포함한다. 수직 배선은 상기 제1 관통홀과 상기 제2 관통홀을 연결한다. 관통전극은 상기 제1 관통홀의 하면 또는 상기 제2 관통홀의 상면으로 외부 소자와 연결된다.

Description

3차원 수직 배선을 이용한 ＲＦ 적층 모듈 및 이의 배치 방법{RF STACKED MODULE USING THREE DIMENSION VERTICAL INTERCONNECTION AND ARRANGEMENT METHOD THEREOF}
기술분야는 RF 모듈의 구조 및 이의 배치방법에 관한 것이다.
통신에 사용되는 주파수 대역은 다양하다. 단말기에서 각 주파수 대역을 사용하기 위해서는 각 주파수를 감지할 수 있는 필터가 필요하다. 기존의 단말기는 하나의 주파수 대역을 감지할 수 있으면 되었지만, 통신 기술이 발달됨에 따라 최근의 단말기는 다양한 주파수 대역을 필요로 하게 되었다. 따라서, 다양한 주파수 대역을 감지할 수 있는 필터가 단말기 안에 탑재되어야 한다.
단말기의 필터는 RF 모듈을 이용하여 구성되는데 기존 RF 모듈은 2차원 평면 구조로 형성된다. 그러나 2차원 구조는 고집적화 및 소형화를 추구하는 현재의 요구에는 적절한 대응 방법이라고 할 수 없다. 따라서 공간 사용의 효율을 극대화하고, 디바이스 및 배선에서 발생하는 기생 손실을 최소화할 수 있는 기술이 요구된다.
일 측면에 있어서, 3차원 수직 배선을 이용한 RF 적층 모듈은 적어도 하나의 제1 관통홀 및 제1 RF 소자를 포함하는 제1 웨이퍼, 제2 RF 소자 및 상기 제1 관통홀과 대응되는 위치에 구비된 적어도 하나의 제2 관통홀을 포함하는 제2 웨이퍼, 상기 제1 관통홀과 상기 제2 관통홀을 연결하는 수직배선 및 상기 제1 관통홀의 하면 또는 상기 제2 관통홀의 상면으로 외부 소자와 연결되는 관통전극을 포함한다.
다른 일 측면에 있어서, 3차원 수직 배선을 이용한 RF 적층 모듈은 상기 제1 관통홀과 상기 제1 RF 소자를 연결하는 제1 전극을 더 포함할 수 있다.
상기 제1 웨이퍼의 상면은 평평한 구조이며, 상기 제1 RF 소자는 상기 제1 웨이퍼의 평평한 상면에 구비될 수 있다.
상기 제1 웨이퍼의 상면은 소정 영역의 공동(cavity)이 형성된 구조이며, 상기 제1 RF 소자는 상기 공동이 형성된 위치에 구비될 수 있다.
상기 제1 웨이퍼의 상면과 하면은 소정 영역의 공동이 형성된 구조이며, 상기 제1 RF 소자는 상기 제1 웨이퍼의 상면에 형성된 공동에 구비될 수 있다.
상기 제1 웨이퍼의 상면과 하면은 소정 영역의 공동이 형성된 구조이며, 상기 제1 웨이퍼의 상면에 형성된 공동에는 상기 제1 RF 소자가 구비되고, 상기 제1 웨이퍼의 하면에 형성된 공동에는 제3 RF 소자가 구비될 수 있다.
상기 제1 웨이퍼는 서로 다른 RF 기능을 수행하는 복수개의 RF 소자를 포함하여 하나의 웨이퍼 상에서 멀티 어레이를 형성할 수 있다.
또 다른 일 측면에 있어서, 3차원 수직 배선을 이용한 RF 적층 모듈은 상기 제1 RF 소자와 상기 제1 웨이퍼의 상부에 위치한 상기 제1 전극을 연결하는 볼 그리드를 더 포함할 수 있다.
또 다른 일 측면에 있어서, 3차원 수직 배선을 이용한 RF 적층 모듈은 상기 제1 RF 소자와 상기 제1 웨이퍼의 상부에 위치한 상기 제1 전극을 연결하는 와이어를 더 포함할 수 있다.
상기 제1 웨이퍼 및 상기 제2 웨이퍼는 유테틱 접합(Eutectic bonding), 비지에이 접합(Ball Grid Array bonding), 퓨전 접합(fusion bonding), 폴리머 접합(polymer bonding) 중 어느 하나를 이용하여 연결될 수 있다.
일 측면에 있어서, 3차원 수직 배선을 이용한 멀티 어레이(multi-array) RF 적층 모듈은 제1 RF 소자 또는 제2 RF 소자의 기능을 수행하는 제1 RF 적층 모듈, 제3 RF 소자 또는 제4 RF 소자의 기능을 수행하는 제2 RF 적층 모듈 및 상기 제1 RF 적층 모듈 및 상기 제2 RF 적층 모듈 하부와 연결되며, 인덕터 또는 캐패시터가 구비된 멀티 어레이 기판을 포함하고,
상기 제1 RF 적층 모듈은 a) 적어도 하나의 제1 관통홀 및 상기 제1 RF 소자를 포함하는 제1 웨이퍼, b) 상기 제2 RF 소자 및 상기 제1 관통홀과 대응되는 위치에 구비된 적어도 하나의 제2 관통홀을 포함하는 제2 웨이퍼, c) 상기 제1 관통홀과 상기 제2 관통홀을 연결하는 수직배선 및 d) 상기 제1 관통홀의 하면 또는 상기 제2 관통홀의 상면으로 연결되는 관통전극을 포함하고,
상기 제2 RF 적층 모듈은 e) 적어도 하나의 제3 관통홀 및 상기 제3 RF 소자를 포함하는 제3 웨이퍼, f) 상기 제4 RF 소자 및 상기 제3 관통홀과 대응되는 위치에 구비된 적어도 하나의 제4 관통홀을 포함하는 제4 웨이퍼, g) 상기 제3 관통홀과 상기 제4 관통홀을 연결하는 수직배선 및 h) 상기 제3 관통홀의 하면 또는 상기 제4 관통홀의 상면으로 연결되는 관통전극을 포함한다.
상기 제1 웨이퍼는 서로 다른 RF 기능을 수행하는 복수개의 RF 소자를 포함하여 하나의 웨이퍼 상에서 멀티 어레이를 형성할 수 있다.
다른 일 측면에 있어서, 3차원 수직 배선을 이용한 멀티 어레이(multi-array) RF 적층 모듈은 3차원 수직 배선을 이용한 복수개의 RF 적층 모듈, 상기 복수개의 RF 적층 모듈이 구비된 멀티 어레이 기판, 상기 복수개의 RF 적층 모듈과 상기 멀티 어레이 기판을 연결하는 제1 연결부 및 상기 멀티 어레이 기판과 인덕터 또는 캐패시터를 포함하는 회로 기판을 연결하는 제2 연결부를 포함한다.
일 측면에 있어서, 3차원 수직 배선을 이용한 RF 적층 모듈 배치 방법은 적어도 하나의 제1 관통홀이 형성된 제1 웨이퍼 상부에 제1 RF 소자를 적층하는 단계, 상기 제1 웨이퍼 상부에 제2 웨이퍼를 적층하고, 상기 제1 관통홀과 대응되는 위치에 적어도 하나의 제2 관통홀이 형성된 상기 제2 웨이퍼 상부에 제2 RF 소자를 적층하는 단계, 상기 제1 관통홀과 상기 제2 관통홀을 연결하는 단계 및 상기 제1 관통홀의 하면 또는 상기 제2 관통홀의 상면으로 외부 소자와 연결되는 관통전극을 형성하는 단계를 포함한다.
상기 제1 RF 소자를 적층하는 단계는 평평한 상기 제1 웨이퍼의 상면에 상기 제1 RF 소자를 적층하고, 상기 제2 RF 소자를 적층하는 단계는 평평한 상기 제2 웨이퍼의 상면에 상기 제2 RF 소자를 적층할 수 있다.
다른 일 측면에 있어서, 3차원 수직 배선을 이용한 RF 적층 모듈 배치 방법은 상기 제1 웨이퍼의 상면을 식각하여 제1 공동을 형성하는 단계를 더 포함하고, 상기 제1 RF 소자를 적층하는 단계는 상기 제1 공동에 상기 제1 RF 소자를 적층하고, 상기 제2 웨이퍼의 상면을 식각하여 제2 공동을 형성하는 단계를 더 포함하고, 상기 제2 RF 소자를 적층하는 단계는 상기 제2 공동에 상기 제2 RF 소자를 적층할 수 있다.
일 측면에 있어서, 3차원 수직 배선을 이용한 멀티 어레이(multi-array) RF 적층 모듈 배치 방법은 인덕터 또는 캐패시터가 구비된 멀티 어레이 기판 상부에 a) 제1 웨이퍼를 적층하는 단계, b) 상기 제1 웨이퍼 상부에 제1 RF 소자를 적층하고, 상기 제1 RF 소자의 주변에 적어도 하나의 제1 관통홀을 형성하는 단계, c) 상기 제1 웨이퍼 상부에 제2 웨이퍼를 적층하고, 상기 제2 웨이퍼 상부에 제2 RF 소자를 적층하며, 상기 제1 관통홀과 대응되는 위치에 적어도 하나의 제2 관통홀을 형성하는 단계, d) 상기 제1 관통홀과 상기 제2 관통홀을 연결하는 단계 및 e) 상기 제1 관통홀의 하면 또는 상기 제2 관통홀의 상면으로 외부 소자와 연결되는 관통전극을 형성하는 단계를 통하여 형성된 상기 제1 RF 소자 또는 상기 제2 RF 소자의 기능을 수행하는 제1 RF 적층 모듈을 적층하고,
f) 상기 멀티 어레이 기판 상부에 제3 웨이퍼를 적층하는 단계, g) 상기 제3 웨이퍼 상부에 제3 RF 소자를 적층하고, 상기 제3 RF 소자의 주변에 적어도 하나의 제3 관통홀을 형성하는 단계, h) 상기 제3 웨이퍼 상부에 제4 웨이퍼를 적층하고, 상기 제4 웨이퍼 상부에 제4 RF 소자를 적층하며, 상기 제3 관통홀과 대응되는 위치에 적어도 하나의 제4 관통홀을 형성하는 단계, i) 상기 제3 관통홀과 상기 제4 관통홀을 연결하는 단계 및 j) 상기 제3 관통홀의 하면 또는 상기 제4 관통홀의 상면으로 외부 소자와 연결되는 관통전극을 형성하는 단계를 통하여 형성된 제3 RF 소자 또는 제4 RF 소자의 기능을 수행하는 제2 RF 적층 모듈을 적층하여 멀티 어레이를 형성할 수 있다.
3차원 수직 배선을 통한 RF 적층 모듈을 이용함으로써 기존 2차원 평면 구조에 비하여 효율적인 공간의 활용이 가능하다.
또한, 3차원 수직 배선을 통한 RF 적층 모듈을 이용함으로써 디바이스 및 배선간에 발생하는 간섭을 최소화할 수 있다.
또한, 3차원 수직 배선을 통한 RF 적층 모듈을 이용함으로써 다양한 주파수를 감지할 수 있는 RF 모듈을 작은 사이즈의 단말에 구비할 수 있다.
또한, 3차원 수직 배선을 이용함으로써 소자 구성을 위한 배선 구조를 단순화할 수 있고, 공정의 단순화를 통하여 재현성 있는 공정 구현이 가능하며, 따라서 공정 재료비를 감소시킬 수 있다.
또한, 멀티 어레이를 이용하여 다양한 RF 모듈의 적층이 가능함으로 다양한 주파수 대역의 플랫폼 제작이 용이하다.
도 1은 일실시예에 따른 3차원 수직 배선을 이용한 RF 적층 모듈 구조이다.
도 2는 일실시예에 따른 3차원 수직 배선을 이용한 RF 적층 모듈에 구비된 웨이퍼의 구조를 나타낸 도면이다.
도 3은 일실시예에 따른 공동이 형성된 웨이퍼에서 RF 소자의 배치 구조를 나타낸 도면이다.
도 4는 일실시예에 따른 3차원 수직 배선을 이용한 멀티 어레이(multi-array) RF 적층 모듈을 나타낸 도면이다.
도 5는 일실시예에 따른 3차원 수직 배선을 이용한 RF 적층 모듈에서 웨이퍼와 RF 소자의 연결 방식을 나타낸 도면이다.
도 6은 다른 일실시예에 따른 3차원 수직 배선을 이용한 멀티 어레이(multi-array) RF 적층 모듈을 나타낸 도면이다.
도 7은 일실시예에 따른 3차원 수직 배선을 이용한 RF 적층 모듈과 멀티 어레이 기판 및 회로 기판과의 배선 연결 방식을 나타낸 도면이다.
이하, 일측에 따른 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 일실시예에 따른 3차원 수직 배선을 이용한 RF 적층 모듈 구조이다.
도 1을 참조하면, 일실시예에 따른 3차원 수직 배선을 이용한 RF 적층 모듈(100)은 제1 웨이퍼(110), 제2 웨이퍼(120), 제3 웨이퍼(130), 제N 웨이퍼(140)를 포함한다. 즉, 3차원 수직 배선을 이용한 RF 적층 모듈은 N개의 웨이퍼가 적층되어 형성된다.
제1 웨이퍼(110)는 적어도 하나의 제1 관통홀(111,113,115) 및 제1 RF 소자(117)를 포함한다. 제1 관통홀(111,113,115)은 적층된 웨이퍼간에 전극을 연결하기 위해 형성되며 TSV(Through Si Via) 방식을 통해 형성될 수 있다. 제1 관통홀(111,113,115)은 웨이퍼 전체를 완전히 관통하여 형성될 수도 있고, 웨이퍼의 일부 두께만을 관통한 후 웨이퍼의 나머지 두께는 깎아내어 형성될 수도 있다. 이때, 웨이퍼는 DRIE(Deep Reactive Ion Etching) 방식을 통해 관통될 수 있다. 제1 관통홀(111,113,115)은 제2 웨이퍼(120)가 적층되기 전에 형성될 수도 있고, 제2 웨이퍼(120)가 적층된 후에 형성될 수도 있다.
제2 웨이퍼는(120)는 제1 관통홀(111,113,115)과 대응되는 위치에 구비된 적어도 하나의 제2 관통홀 및 제2 RF 소자를 포함한다. 제2 웨이퍼(120)는 적어도 하나의 제2 관통홀을 포함할 수 있다. 이때, 제2 관통홀은 제1 웨이퍼(110)의 관통홀과 수직으로 연결될 수 있는 위치에 형성되어 있다. 제2 관통홀은 적층 구조에서 수직배선(150)이 형성될 수 있도록 제1 관통홀(111,113,115)과 연결되어 있다. 수직배선(150)으로 연결된 제1 관통홀(111,113,115) 및 상기 제2 관통홀은 표면 코팅(surface coating) 또는 필링(filling)을 통하여 전도성 물질이 도금될 수 있다. 제1 RF 소자(117)는 제1 관통홀(111,113,115)과 전극(119)으로 연결될 수 있다. 제3 웨이퍼(130)도 제3 RF 소자 및 제2 관통홀과 대응되는 위치에 구비된 제3 관통홀을 포함한다. 제N 웨이퍼(140)도 제N RF 소자 및 제N-1 관통홀과 대응되는 위치에 구비된 제N 관통홀을 포함한다. 관통홀은 웨이퍼에서 RF 소자 주변에 형성될 수 있다. 이때, 관통홀의 위치는 RF 소자와 관통홀을 통하여 형성되는 수직배선(150)간의 간섭을 고려하여 설정될 수 있다.
또한, 3차원 수직 배선을 이용한 RF 적층 모듈(100)은 관통전극(161, 163, 165, 181, 183, 185)을 포함한다. 관통전극(161, 163, 165)은 제1 웨이퍼(110)에 포함된 제1 관통홀(111,113,115)의 하면 에 위치하여, 각 웨이퍼에 위치한 RF 소자들과 외부 소자들간에 신호를 송수신하는 통로 역할을 할 수 있다. 또한, 관통전극(181, 183, 185)은 제N 웨이퍼(140)에 포함된 제N 관통홀(141,143,145)의 상면에 위치하여, 각 웨이퍼에 위치한 RF 소자들과 외부 소자들간에 신호를 송수신하는 통로 역할을 할 수 있다. 즉, 관통전극은 각 웨이퍼에 포함된 관통홀의 하면 또는 상면에 위치할 수 있다.
일실시예에 따른 3차원 수직 배선을 이용한 RF 적층 모듈(100)은 적어도 N개의 RF 소자를 포함하는 N개의 웨이퍼가 적층되어 형성된다. 적층된 웨이퍼에는 관통홀이 형성되고, 각 웨이퍼에 위치한 RF 소자는 관통홀을 통하여 형성된 수직배선(150)을 이용하여 외부 소자와 신호를 주고 받을 수 있다. RF 소자는 다양한 주파수 대역의 신호를 필터링 할 수 있는 필터, 송수신 단말기에서 송신 신호와 수신 신호를 분리하는 듀플렉서, 신호의 위상을 제어하는 위상 천이 네트워크(Phase Shift Network), 스위치를 포함할 수 있다.
3차원 수직 배선을 이용한 RF 적층 모듈 배치 방법은 적어도 하나의 제1 관통홀(111,113,115)이 형성된 제1 웨이퍼(110) 상부에 제1 RF 소자(117)를 적층한다. 제1 웨이퍼(110) 상부에 제1 관통홀(111,113,115)과 대응되는 위치에 적어도 하나의 제2 관통홀이 형성된 제2 웨이퍼(120)를 적층하고, 제2 웨이퍼(120) 상부에 제2 RF 소자를 적층한다. 제1 관통홀(111,113,115)과 상기 제2 관통홀을 연결하고, 제1 관통홀(111,113,115)의 하면으로 외부 소자와 연결되는 관통전극(161, 163, 165) 또는 상기 제2 관통홀의 상면으로 외부 소자와 연결되는 관통전극(181, 183, 185)을 형성한다.
도 2는 일실시예에 따른 3차원 수직 배선을 이용한 RF 적층 모듈에 구비된 웨이퍼의 구조를 나타낸 도면이다.
도 2를 참조하면, 3차원 수직 배선을 이용한 RF 적층 모듈에 구비된 웨이퍼의 구조는 RF 소자가 웨이퍼에 적층된 위치에 따라 메사(MESA) 구조 및 공동(cavity) 구조로 구분될 수 있다. 메사(MESA) 구조는 평평한 웨이퍼(210)의 상면에 RF 소자(220)가 구비되는 구조이다. RF 소자(220)는 웨이퍼 상에 형성된 관통홀과 전극으로 연결되어 RF 소자(220)의 기능을 수행할 수 있다. 공동(cavity) 구조는 먼저 웨이퍼(210)의 일정 영역이 소정 깊이만큼 식각되어 공동(cavity)(230) 또는 그루브(groove)(230)가 형성되고, RF 소자(240)는 형성된 공동(cavity)(230) 또는 그루브(groove)(230)에 구비된다. 공동(cavity) 구조는 복수개의 웨이퍼를 적층하는 경우, RF 소자의 두께만큼 웨이퍼의 식각 깊이를 결정하여 웨이퍼와 웨이퍼 사이의 간격을 최소화함으로써 웨이퍼 간의 적층을 용이하게 해준다.
도 3은 일실시예에 따른 공동이 형성된 웨이퍼에서 RF 소자의 배치 구조를 나타낸 도면이다.
도 3을 참조하면, 웨이퍼에 형성된 공동(cavity)은 웨이퍼의 상, 하면 양면이 소정 깊이만큼 식각되어 양면에 형성될 수 있다. 또한, 웨이퍼에 형성된 공동은 웨이퍼의 상면 또는 하면 중 단면만 소정 깊이만큼 식각되어 단면에 형성될 수 있다.
공동(cavity)이 형성된 웨이퍼에서 RF 소자의 배치 구조는 양면 공동 단면 소자 구조, 양면 공동 양면 소자 구조 및 단면 공동 단면 소자 구조로 구분될 수 있다. 양면 공동 단면 소자 구조는 웨이퍼의 양면에 공동이 형성된 경우, RF 소자(310)를 웨이퍼의 상면에 형성된 공동에 위치시키는 구조이다. RF 소자는 웨이퍼의 하면에 형성된 공동에 위치할 수도 있지만, 형성 방법이 쉽지 않다. 양면 공동 양면 소자 구조는 웨이퍼의 양면에 공동이 형성된 경우, RF 소자(320)를 웨이퍼의 양면에 형성된 공동에 위치시키는 구조이다. 하나의 웨이퍼에 두 개의 RF 소자를 위치 시킬 수 있어서, 웨이퍼의 적층 높이를 낮추고 RF 소자의 집적 효율을 높이고자 할 때 사용할 수 있다. 단면 공동 단면 소자 구조는 웨이퍼의 단면에 공동이 형성된 경우, RF 소자(330)를 단면에 형성된 공동에 위치시키는 구조이다. 소정 영역의 공동은 공동에 위치하게 될 RF 소자의 두께를 고려하여 RF 소자의 두께보다 깊도록 형성될 수 있다. 또한, RF 소자의 단면 또는 양면으로의 위치설정은 RF 영역에서의 소자간 간섭을 고려하여 설정될 수 있다.
웨이퍼와 웨이퍼 사이의 접합(340)은 유테틱 접합(Eutectic bonding), 비지에이 접합(Ball Grid Array bonding), 퓨전 접합(fusion bonding), 폴리머 접합(polymer bonding) 등을 통하여 이루어질 수 있다.
도 4는 일실시예에 따른 3차원 수직 배선을 이용한 멀티 어레이(multi-array) RF 적층 모듈을 나타낸 도면이다.
도 4를 참조하면, 3차원 수직 배선을 이용한 RF 적층 모듈을 구성하는 웨이퍼는 서로 다른 RF 기능을 수행하는 복수개의 소자를 포함하여 하나의 웨이퍼 상에서 멀티 어레이를 형성할 수 있다. 적어도 하나의 RF 소자는 평평한 웨이퍼 또는 공동이 형성된 웨이퍼에 위치할 수 있다. 서로 다른 기능을 수행하는 RF 소자(410,420,430)는 하나의 웨이퍼 상에 위치하여 멀티 어레이(multi-array)를 형성할 수 있다. 멀티 어레이는 다른 기능을 수행하는 RF 소자가 병렬 적으로 배치된 구조를 의미한다. 예를 들면, 하나의 웨이퍼 상에 제1 송수신 단말기의 기능을 수행하기 위해 필요한 안테나, 송신 필터, 수신 필터 및 듀플렉서 기능을 수행하는 RF 소자들이 위치할 수 있다. 또한, 적층된 다른 웨이퍼 상에 다른 주파수 대역 또는 다른 통신 방식의 제2 송수신 단말기의 기능을 수행하기 위한 안테나, 송신 필터, 수신 필터 및 듀플렉서 기능을 수행하는 RF 소자들이 위치할 수 있다. RF 소자가 기능을 수행하는데 필요한 신호는 관통홀을 통하여 연결된 수직배선을 이용하여 전송될 수 있다. 하나의 웨이퍼 상에 위치하는 RF 소자가 많아지면, 웨이퍼 상에 형성되는 관통홀도 비례하여 증가한다.
도 5는 일실시예에 따른 3차원 수직 배선을 이용한 RF 적층 모듈에서 웨이퍼와 RF 소자의 연결 방식을 나타낸 도면이다.
도 5를 참조하면, 웨이퍼 상에 위치한 RF 소자는 관통홀과 전극을 통하여 연결된다. 관통홀은 웨이퍼 간에 수직배선을 통하여 연결되어 있다. 관통홀과 연결된 전극(530)은 웨이퍼(540) 상부에 위치할 수 있다. RF 소자(510)는 전극(530)과 볼 그리드(520)를 통하여 연결될 수 있다. 즉, 비지에이 접합(Ball Grid Array Bonding)으로 연결될 수 있다. 또한, RF 소자(510)는 전극(530)과 와이어(550)를 통하여 연결될 수 있다. 즉, 와이어 접합(wire bonding)으로 연결될 수 있다.
도 6은 다른 일실시예에 따른 3차원 수직 배선을 이용한 멀티 어레이(multi-array) RF 적층 모듈을 나타낸 도면이다.
도 6을 참조하면, 3차원 수직 배선을 이용한 멀티 어레이(multi-array) RF 적층 모듈은 복수개의 3차원 수직 배선을 이용한 RF 적층 모듈(610,620,630), 인덕터 또는 캐패시터(640) 및 멀티 어레이용 기판(650)을 포함한다.
3차원 수직 배선을 이용한 RF 적층 모듈(610,620,630)은 복수개의 적층된 웨이퍼, 상기 웨이퍼에 위치한 RF 소자, 상기 복수개의 웨이퍼를 수직 배선으로 연결하는 관통홀 및 상기 관통홀과 멀티 어레이용 기판을 연결하는 관통전극을 포함할 수 있다. 3차원 수직 배선을 이용한 RF 적층 모듈은 복수개의 RF 소자를 포함하므로, 포함된 RF 소자의 다양한 기능을 수행할 수 있다. 예를 들면, RF 적층 모듈에 포함된 제1 RF 소자가 특정 통신 방식 신호를 수신하는 필터이고, 제2 RF 소자가 다른 통신 방식 신호를 수신하는 필터일 수 있다. 이때, RF 적층 모듈이 탑재된 단말기, 노트북 또는 무선 이동통신을 이용하는 전기기기에서 통신 방식이 변경되면, 동일한 장치에서 변경된 통신 방식으로 전송되는 신호를 수신할 수 있다.
또한, 3차원 수직 배선을 이용한 RF 적층 모듈은 웨이퍼에 관통홀이 형성되어 웨이퍼와 웨이퍼간에 수직으로 연결된다. 수직 배선은 RF 적층 모듈의 최하면 또는 최상면에 위치한 관통전극을 통하여 멀티 어레이용 기판과 연결될 수 있다.
인덕터 또는 캐피시터(640)는 노이즈 제거, 임피던스 매칭 및 RF 적층 모듈간의 간섭을 조절하는데 사용될 수 있다.
멀티 어레이용 기판(650)은 복수개의 3차원 수직 배선을 이용한 RF 적층 모듈이 적층된 기판으로, 서로 다른 기능을 수행하는 RF 소자가 높은 집적도로 적층될 수 있다.
또한, 3차원 수직 배선을 이용한 멀티 어레이(multi-array) RF 적층 모듈을 구성하는 웨이퍼 상에 복수개의 RF 소자를 위치시킬 수 있다. 웨이퍼 상에 복수개의 RF 소자를 위치시켜 멀티 어레이를 형성할 수 있다. 멀티 어레이를 형성함으로써 서로 다른 기능을 수행하는 RF 소자의 집적도를 높힐 수 있다.
멀티 어레이(multi-array) RF 적층 모듈 배치 방법은 인덕터 또는 캐패시터가 구비된 멀티 어레이 기판 상부에 제1 웨이퍼를 적층하고, 상기 제1 웨이퍼 상부에 제1 RF 소자를 적층하고, 상기 제1 RF 소자의 주변에 적어도 하나의 제1 관통홀을 형성한다. 상기 제1 웨이퍼 상부에 제2 웨이퍼를 적층하고, 상기 제2 웨이퍼 상부에 제2 RF 소자를 적층하며, 상기 제1 관통홀과 대응되는 위치에 적어도 하나의 제2 관통홀을 형성한다. 상기 제1 관통홀이 형성된 후에 상기 제2 관통홀이 형성될 수도 있고, 상기 제1 관통홀은 상기 제2 관통홀이 형성될 때 상기 제2 관통홀의 위치에 대응하여 같이 형성될 수도 있다. 상기 제1 관통홀과 상기 제2 관통홀을 연결하고, 상기 제1 관통홀의 하면 또는 상기 제2 관통홀의 상면으로 외부 소자와 연결되는 관통전극을 형성하여 상기 제1 RF 소자 또는 상기 제2 RF 소자의 기능을 수행하는 제1 RF 적층 모듈을 상기 멀티 어레이 기판 상부에 적층한다. 또한, 상기 멀티 어레이 기판 상부에 제3 웨이퍼를 적층하고, 상기 제3 웨이퍼 상부에 제3 RF 소자를 적층하고, 상기 제3 RF 소자의 주변에 적어도 하나의 제3 관통홀을 형성한다. 상기 제3 웨이퍼 상부에 제4 웨이퍼를 적층하고, 상기 제4 웨이퍼 상부에 제4 RF 소자를 적층하며, 상기 제3 관통홀과 대응되는 위치에 적어도 하나의 제4 관통홀을 형성한다. 상기 제3 관통홀이 형성된 후에 상기 제4 관통홀이 형성될 수도 있고, 상기 제3 관통홀은 상기 제4 관통홀이 형성될 때 상기 제4 관통홀의 위치에 대응하여 같이 형성될 수도 있다. 상기 제3 관통홀과 상기 제4 관통홀을 연결하고, 상기 제3 관통홀의 하면 또는 상기 제4 관통홀의 상면으로 외부 소자와 연결되는 관통전극을 형성하여 제3 RF 소자 또는 제4 RF 소자의 기능을 수행하는 제2 RF 적층 모듈을 적층한다.
도 7은 일실시예에 따른 3차원 수직 배선을 이용한 RF 적층 모듈 과 멀티 어레이 기판 및 회로 기판과의 배선 연결 방식을 나타낸 도면이다.
도 7을 참조하면, 3차원 수직 배선을 이용한 복수개의 RF 적층 모듈(710)은 멀티 어레이 기판에 연결된다. 이때, 복수개의 RF 적층 모듈과 상기 멀티 어레이 기판을 연결하는 제1 연결부(730)는 플립 칩(Flip Chip) 또는 비지에이(Ball Grid Array, BGA) 방식으로 연결될 수 있다. 3차원 수직 배선을 이용한 복수개의 RF 적층 모듈(710)을 구성하는 각 웨이퍼에 형성된 관통홀(720,722,724,726,728) 및 관통홀과 연결되어 최하단 웨이퍼의 하면에 위치한 관통전극은 제1 연결부(730)를 통하여 멀티 어레이 기판(750)과 연결될 수 있다. 또한, 각 웨이퍼에 형성된 관통홀(720,722,724,726,728) 및 관통홀과 연결되어 최상단 웨이퍼의 상면에 위치한 관통전극은 제1 연결부(730)를 통하여 멀티 어레이 기판(750)과 연결될 수 있다. 멀티 어레이 기판(750)은 3차원 수직 배선을 이용한 복수개의 RF 적층 모듈(710)의 구조 상 웨이퍼의 상단에 위치할 수 있다. 따라서, RF 소자는 관통홀을 통한 수직배선으로 상부의 멀티 어레이 기판(750)과 연결되어 기능 수행에 필요한 신호를 전송 받을 수 있다.
멀티 어레이 기판(750)과 인덕터 또는 캐패시터를 포함하는 회로 기판은 제2 연결부(760)로 연결된다. 제2 연결부(760)는 멀티 어레이 기판(750)과 회로 기판을 플립 칩(Flip Chip) 또는 비지에이(Ball Grid Array, BGA) 방식으로 연결할 수 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (17)

  1. 복수의 관통홀들 및 제1 RF 소자를 포함하는 제1 웨이퍼;
    제2 RF 소자 및 상기 제1 웨이퍼의 복수의 관통홀들과 대응되는 위치에 구비된 복수의 관통홀들을 포함하는 제2 웨이퍼;
    상기 제1 웨이퍼의 복수의 관통홀들의 하면 또는 상기 제2 웨이퍼의 복수의 관통홀들의 상면으로 외부 소자와 연결되는 복수의 관통전극들; 및
    상기 제1 웨이퍼와 상기 제2 웨이퍼 각각의 제1 관통홀을 통해 상기 제2 RF 소자가 아닌 상기 제1 RF 소자만을 제1 관통전극과 접속하는 제1 수직배선 및 상기 제1 웨이퍼와 상기 제2 웨이퍼 각각의 제2 관통홀을 통해 상기 제1 RF 소자가 아닌 상기 제2 RF 소자만을 접속하는 제2 수직배선을 포함하는 복수의 수직배선들
    을 포함하는 3차원 수직 배선을 이용한 RF 적층 모듈.
  2. 제1항에 있어서,
    상기 제1 관통홀과 상기 제1 RF 소자를 연결하는 제1 전극
    을 더 포함하는 3차원 수직 배선을 이용한 RF 적층 모듈.
  3. 제1항에 있어서,
    상기 제1 웨이퍼의 상면은 평평한 구조이며,
    상기 제1 RF 소자는 상기 제1 웨이퍼의 평평한 상면에 구비되는 것을 특징으로 하는 3차원 수직 배선을 이용한 RF 적층 모듈.
  4. 제1항에 있어서,
    상기 제1 웨이퍼의 상면은 소정 영역의 공동(cavity)이 형성된 구조이며,
    상기 제1 RF 소자는 상기 공동이 형성된 위치에 구비되는 것을 특징으로 하는 3차원 수직 배선을 이용한 RF 적층 모듈.
  5. 제1항에 있어서,
    상기 제1 웨이퍼의 상면과 하면은 소정 영역의 공동이 형성된 구조이며, 상기 제1 RF 소자는 상기 제1 웨이퍼의 상면에 형성된 공동에 구비되는 것을 특징으로 하는 3차원 수직 배선을 이용한 RF 적층 모듈.
  6. 제1항에 있어서,
    상기 제1 웨이퍼의 상면과 하면은 소정 영역의 공동이 형성된 구조이며, 상기 제1 웨이퍼의 상면에 형성된 공동에는 상기 제1 RF 소자가 구비되고, 상기 제1 웨이퍼의 하면에 형성된 공동에는 제3 RF 소자가 구비된 것을 특징으로 하는 3차원 수직 배선을 이용한 RF 적층 모듈.
  7. 제1항에 있어서,
    상기 제1 웨이퍼는
    서로 다른 RF 기능을 수행하는 복수개의 RF 소자를 포함하여 하나의 웨이퍼 상에서 멀티 어레이를 형성하는 3차원 수직 배선을 이용한 RF 적층 모듈.
  8. 제1항에 있어서,
    상기 제1 웨이퍼 및 상기 제2 웨이퍼는
    유테틱 접합(Eutectic bonding), 비지에이 접합(Ball Grid Array bonding), 퓨전 접합(fusion bonding), 폴리머 접합(polymer bonding) 중 어느 하나를 이용하여 연결되는 것을 특징으로 하는 3차원 수직 배선을 이용한 RF 적층 모듈.
  9. 제2항에 있어서,
    상기 제1 전극은 상기 제1 웨이퍼의 상부에 구비되며,
    상기 제1 RF 소자와 상기 제1 전극을 연결하는 볼 그리드
    를 더 포함하는 3차원 수직 배선을 이용한 RF 적층 모듈.
  10. 제2항에 있어서,
    상기 제1 전극은 상기 제1 웨이퍼의 상부에 구비되며,
    상기 제1 RF 소자와 상기 제1 전극을 연결하는 와이어
    를 더 포함하는 3차원 수직 배선을 이용한 RF 적층 모듈.
  11. 제1 RF 소자 또는 제2 RF 소자의 기능을 수행하는 제1 RF 적층 모듈;
    제3 RF 소자 또는 제4 RF 소자의 기능을 수행하는 제2 RF 적층 모듈; 및
    상기 제1 RF 적층 모듈 및 상기 제2 RF 적층 모듈 하부와 연결되며, 인덕터 또는 캐패시터가 구비된 멀티 어레이 기판을 포함하고,
    상기 제1 RF 적층 모듈은,
    a) 적어도 하나의 제1 관통홀 및 상기 제1 RF 소자를 포함하는 제1 웨이퍼;
    b) 상기 제2 RF 소자 및 상기 제1 관통홀과 대응되는 위치에 구비된 적어도 하나의 제2 관통홀을 포함하는 제2 웨이퍼;
    c) 상기 제1 관통홀과 상기 제2 관통홀을 연결하는 수직배선; 및
    d) 상기 제1 관통홀의 하면 또는 상기 제2 관통홀의 상면으로 연결되는 관통전극을 포함하고,
    상기 제2 RF 적층 모듈은,
    e) 적어도 하나의 제3 관통홀 및 상기 제3 RF 소자를 포함하는 제3 웨이퍼;
    f) 상기 제4 RF 소자 및 상기 제3 관통홀과 대응되는 위치에 구비된 적어도 하나의 제4 관통홀을 포함하는 제4 웨이퍼;
    g) 상기 제3 관통홀과 상기 제4 관통홀을 연결하는 수직배선; 및
    h) 상기 제3 관통홀의 하면 또는 상기 제4 관통홀의 상면으로 연결되는 관통전극을 포함하는,
    3차원 수직 배선을 이용한 멀티 어레이(multi-array) RF 적층 모듈.
  12. 제11항에 있어서,
    상기 제1 웨이퍼는
    서로 다른 RF 기능을 수행하는 복수개의 RF 소자를 포함하여 하나의 웨이퍼 상에서 멀티 어레이를 형성하는 3차원 수직 배선을 이용한 멀티 어레이(multi-array) RF 적층 모듈.
  13. 3차원 수직 배선을 이용한 복수개의 RF 적층 모듈;
    상기 복수개의 RF 적층 모듈이 구비된 멀티 어레이 기판;
    상기 복수개의 RF 적층 모듈과 상기 멀티 어레이 기판을 연결하는 제1 연결부; 및
    상기 멀티 어레이 기판과 인덕터 또는 캐패시터를 포함하는 회로 기판을 연결하는 제2 연결부
    를 포함하는 3차원 수직 배선을 이용한 멀티 어레이(multi-array) RF 적층 모듈.
  14. 적어도 하나의 제1 관통홀이 형성된 제1 웨이퍼 상부에 제1 RF 소자를 적층하는 단계;
    상기 제1 웨이퍼 상부에 상기 제1 관통홀과 대응되는 위치에 적어도 하나의 제2 관통홀이 형성된 제2 웨이퍼를 적층하고, 상기 제2 웨이퍼 상부에 제2 RF 소자를 적층하는 단계;
    상기 제1 관통홀과 상기 제2 관통홀을 연결하는 단계; 및
    상기 제1 관통홀의 하면 또는 상기 제2 관통홀의 상면으로 외부 소자와 연결되는 관통전극을 형성하는 단계
    를 포함하는 3차원 수직 배선을 이용한 RF 적층 모듈 배치 방법.
  15. 제14항에 있어서,
    상기 제1 RF 소자를 적층하는 단계는 평평한 상기 제1 웨이퍼의 상면에 상기 제1 RF 소자를 적층하고,
    상기 제2 RF 소자를 적층하는 단계는 평평한 상기 제2 웨이퍼의 상면에 상기 제2 RF 소자를 적층하는 3차원 수직 배선을 이용한 RF 적층 모듈 배치 방법.
  16. 제14항에 있어서,
    상기 제1 웨이퍼의 상면을 식각하여 제1 공동을 형성하는 단계를 더 포함하고,
    상기 제1 RF 소자를 적층하는 단계는 상기 제1 공동에 상기 제1 RF 소자를 적층하고,
    상기 제2 웨이퍼의 상면을 식각하여 제2 공동을 형성하는 단계를 더 포함하고,
    상기 제2 RF 소자를 적층하는 단계는 상기 제2 공동에 상기 제2 RF 소자를 적층하는 3차원 수직 배선을 이용한 RF 적층 모듈 배치 방법.
  17. 인덕터 또는 캐패시터가 구비된 멀티 어레이 기판 상부에
    a) 제1 웨이퍼를 적층하는 단계;
    b) 상기 제1 웨이퍼 상부에 제1 RF 소자를 적층하고, 상기 제1 RF 소자의 주변에 적어도 하나의 제1 관통홀을 형성하는 단계;
    c) 상기 제1 웨이퍼 상부에 제2 웨이퍼를 적층하고, 상기 제2 웨이퍼 상부에 제2 RF 소자를 적층하며, 상기 제1 관통홀과 대응되는 위치에 적어도 하나의 제2 관통홀을 형성하는 단계;
    d) 상기 제1 관통홀과 상기 제2 관통홀을 연결하는 단계; 및
    e) 상기 제1 관통홀의 하면 또는 상기 제2 관통홀의 상면으로 외부 소자와 연결되는 관통전극을 형성하는 단계
    를 통하여 형성된 상기 제1 RF 소자 또는 상기 제2 RF 소자의 기능을 수행하는 제1 RF 적층 모듈을 적층하고,
    f) 상기 멀티 어레이 기판 상부에 제3 웨이퍼를 적층하는 단계;
    g) 상기 제3 웨이퍼 상부에 제3 RF 소자를 적층하고, 상기 제3 RF 소자의 주변에 적어도 하나의 제3 관통홀을 형성하는 단계;
    h) 상기 제3 웨이퍼 상부에 제4 웨이퍼를 적층하고, 상기 제4 웨이퍼 상부에 제4 RF 소자를 적층하며, 상기 제3 관통홀과 대응되는 위치에 적어도 하나의 제4 관통홀을 형성하는 단계;
    i) 상기 제3 관통홀과 상기 제4 관통홀을 연결하는 단계; 및
    j) 상기 제3 관통홀의 하면 또는 상기 제4 관통홀의 상면으로 외부 소자와 연결되는 관통전극을 형성하는 단계
    를 통하여 형성된 제3 RF 소자 또는 제4 RF 소자의 기능을 수행하는 제2 RF 적층 모듈을 적층하여 멀티 어레이를 형성하는 3차원 수직 배선을 이용한 멀티 어레이(multi-array) RF 적층 모듈 배치 방법.
KR1020100090811A 2010-09-15 2010-09-15 3차원 수직 배선을 이용한 ｒｆ 적층 모듈 및 이의 배치 방법 KR101696644B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100090811A KR101696644B1 (ko) 2010-09-15 2010-09-15 3차원 수직 배선을 이용한 ｒｆ 적층 모듈 및 이의 배치 방법
US13/217,371 US8824163B2 (en) 2010-09-15 2011-08-25 RF layered module using three dimensional vertical wiring and disposing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100090811A KR101696644B1 (ko) 2010-09-15 2010-09-15 3차원 수직 배선을 이용한 ｒｆ 적층 모듈 및 이의 배치 방법

Publications (2)

Publication Number Publication Date
KR20120028780A KR20120028780A (ko) 2012-03-23
KR101696644B1 true KR101696644B1 (ko) 2017-01-16

Family

ID=45806550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100090811A KR101696644B1 (ko) 2010-09-15 2010-09-15 3차원 수직 배선을 이용한 ｒｆ 적층 모듈 및 이의 배치 방법

Country Status (2)

Country Link
US (1) US8824163B2 (ko)
KR (1) KR101696644B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080067328A (ko) * 2005-09-06 2008-07-18 비욘드 블라데스 리미티드 3ｄｍｃ 아키텍처
US9559040B2 (en) 2013-12-30 2017-01-31 International Business Machines Corporation Double-sided segmented line architecture in 3D integration
US20210036685A1 (en) * 2019-07-30 2021-02-04 Intel Corporation Integrated filter stack for a radio frequency (rf) front-end module (fem)
US12040776B2 (en) 2019-07-30 2024-07-16 Intel Corporation Integrated radio frequency (RF) front-end module (FEM)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339654A (ja) 2005-06-03 2006-12-14 Samsung Electronics Co Ltd パッケージングチップおよびそのパッケージング方法
US20080012451A1 (en) * 2005-11-09 2008-01-17 Nihon Dempa Kogyo Co., Ltd. Surface mount type crystal oscillator
US20090111213A1 (en) * 2007-06-30 2009-04-30 Chien-Wei Chang High-Density Fine Line Structure And Method Of Manufacturing The Same
US20100019370A1 (en) * 2008-07-24 2010-01-28 Infineon Technologies Ag Semiconductor device and manufacturing method

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4658334A (en) * 1986-03-19 1987-04-14 Rca Corporation RF signal shielding enclosure of electronic systems
JPH07297359A (ja) 1993-08-05 1995-11-10 Fujitsu Ltd マルチチップモジュールとマルチチップモジュール用コネクタ
CN1263610A (zh) * 1998-03-19 2000-08-16 松下电器产业株式会社 液晶显示元件及其制造方法
US6500694B1 (en) * 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6456172B1 (en) * 1999-10-21 2002-09-24 Matsushita Electric Industrial Co., Ltd. Multilayered ceramic RF device
JP2001177051A (ja) * 1999-12-20 2001-06-29 Toshiba Corp 半導体装置及びシステム装置
JP2001185984A (ja) 1999-12-24 2001-07-06 Kyocera Corp 積層型フィルタ
US6734539B2 (en) 2000-12-27 2004-05-11 Lucent Technologies Inc. Stacked module package
US6815739B2 (en) * 2001-05-18 2004-11-09 Corporation For National Research Initiatives Radio frequency microelectromechanical systems (MEMS) devices on low-temperature co-fired ceramic (LTCC) substrates
US7387913B2 (en) * 2001-08-08 2008-06-17 Jsr Corporation 3D optoelectronic micro system
US6875671B2 (en) * 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
AU2003276277A1 (en) * 2002-05-23 2004-03-03 International Business Machines Corporation Improved structure of stacked vias in multiple layer electronic device carriers
US6953985B2 (en) * 2002-06-12 2005-10-11 Freescale Semiconductor, Inc. Wafer level MEMS packaging
US20040016995A1 (en) * 2002-07-25 2004-01-29 Kuo Shun Meen MEMS control chip integration
JP2004069798A (ja) * 2002-08-02 2004-03-04 Canon Inc 光電融合ビアをもつ光電融合配線基板
US7042086B2 (en) * 2002-10-16 2006-05-09 Nissan Motor Co., Ltd. Stacked semiconductor module and assembling method of the same
US7354798B2 (en) * 2002-12-20 2008-04-08 International Business Machines Corporation Three-dimensional device fabrication method
US6856009B2 (en) * 2003-03-11 2005-02-15 Micron Technology, Inc. Techniques for packaging multiple device components
US6986199B2 (en) * 2003-06-11 2006-01-17 The United States Of America As Represented By The Secretary Of The Navy Laser-based technique for producing and embedding electrochemical cells and electronic components directly into circuit board materials
US20050093134A1 (en) * 2003-10-30 2005-05-05 Terry Tarn Device packages with low stress assembly process
JP4074862B2 (ja) * 2004-03-24 2008-04-16 ローム株式会社 半導体装置の製造方法、半導体装置、および半導体チップ
US6974724B2 (en) * 2004-04-28 2005-12-13 Nokia Corporation Shielded laminated structure with embedded chips
KR101260981B1 (ko) * 2004-06-04 2013-05-10 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 인쇄가능한 반도체소자들의 제조 및 조립방법과 장치
US7205177B2 (en) * 2004-07-01 2007-04-17 Interuniversitair Microelektronica Centrum (Imec) Methods of bonding two semiconductor devices
JP2006024744A (ja) 2004-07-08 2006-01-26 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP4752369B2 (ja) 2004-08-24 2011-08-17 ソニー株式会社 半導体装置および基板
JP4699953B2 (ja) 2005-07-15 2011-06-15 ▲高▼築 良 マルチチップモジュールとその製造方法
FR2894070B1 (fr) * 2005-11-30 2008-04-11 3D Plus Sa Sa Module electronique 3d
KR101206030B1 (ko) * 2006-01-25 2012-11-28 삼성전자주식회사 알에프 모듈, 멀티 알에프 모듈 및 그 제조방법
KR101302132B1 (ko) 2006-02-06 2013-09-03 삼성전자주식회사 멀티 밴드용 필터 모듈 및 그의 제작 방법
US8072059B2 (en) * 2006-04-19 2011-12-06 Stats Chippac, Ltd. Semiconductor device and method of forming UBM fixed relative to interconnect structure for alignment of semiconductor die
TWI307946B (en) * 2006-05-24 2009-03-21 Phoenix Prec Technology Corp Stack structure of circuit board having embedded with semicondutor component
US9486703B2 (en) * 2007-01-31 2016-11-08 Broadcom Corporation Mobile communication device with game application for use in conjunction with a remote mobile communication device and methods for use therewith
US7656031B2 (en) * 2007-02-05 2010-02-02 Bridge Semiconductor Corporation Stackable semiconductor package having metal pin within through hole of package
US20080186690A1 (en) * 2007-02-07 2008-08-07 Nokia Corporation Electronics Package And Manufacturing Method Thereof
US20080258293A1 (en) * 2007-04-17 2008-10-23 Advanced Chip Engineering Technology Inc. Semiconductor device package to improve functions of heat sink and ground shield
FR2917233B1 (fr) * 2007-06-07 2009-11-06 Commissariat Energie Atomique Integration 3d de composants verticaux dans des substrats reconstitues.
US20080315388A1 (en) * 2007-06-22 2008-12-25 Shanggar Periaman Vertical controlled side chip connection for 3d processor package
US7830000B2 (en) * 2007-06-25 2010-11-09 Epic Technologies, Inc. Integrated thermal structures and fabrication methods thereof facilitating implementing a cell phone or other electronic system
US8222079B2 (en) * 2007-09-28 2012-07-17 International Business Machines Corporation Semiconductor device and method of making semiconductor device
US8101460B2 (en) * 2008-06-04 2012-01-24 Stats Chippac, Ltd. Semiconductor device and method of shielding semiconductor die from inter-device interference
CN102112907B (zh) * 2008-06-06 2014-12-03 兰斯维克托公司 可调谐液晶光学装置及其制造方法
US8021907B2 (en) * 2008-06-09 2011-09-20 Stats Chippac, Ltd. Method and apparatus for thermally enhanced semiconductor package
US8334170B2 (en) * 2008-06-27 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for stacking devices
KR101486420B1 (ko) * 2008-07-25 2015-01-26 삼성전자주식회사 칩 패키지, 이를 이용한 적층형 패키지 및 그 제조 방법
JP2010080801A (ja) * 2008-09-29 2010-04-08 Hitachi Ltd 半導体装置
US8900921B2 (en) * 2008-12-11 2014-12-02 Stats Chippac, Ltd. Semiconductor device and method of forming topside and bottom-side interconnect structures around core die with TSV
TWI370532B (en) * 2009-11-12 2012-08-11 Ind Tech Res Inst Chip package structure and method for fabricating the same
US8558392B2 (en) * 2010-05-14 2013-10-15 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure and mounting semiconductor die in recessed encapsulant
TW201145493A (en) * 2010-06-01 2011-12-16 Chipmos Technologies Inc Silicon wafer structure and multi-chip stack structure
US8836449B2 (en) * 2010-08-27 2014-09-16 Wei Pang Vertically integrated module in a wafer level package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339654A (ja) 2005-06-03 2006-12-14 Samsung Electronics Co Ltd パッケージングチップおよびそのパッケージング方法
US20080012451A1 (en) * 2005-11-09 2008-01-17 Nihon Dempa Kogyo Co., Ltd. Surface mount type crystal oscillator
US20090111213A1 (en) * 2007-06-30 2009-04-30 Chien-Wei Chang High-Density Fine Line Structure And Method Of Manufacturing The Same
US20100019370A1 (en) * 2008-07-24 2010-01-28 Infineon Technologies Ag Semiconductor device and manufacturing method

Also Published As

Publication number Publication date
KR20120028780A (ko) 2012-03-23
US20120063106A1 (en) 2012-03-15
US8824163B2 (en) 2014-09-02

Similar Documents

Publication Publication Date Title
US10283492B2 (en) Laminated interposers and packages with embedded trace interconnects
KR101537884B1 (ko) 고성능 유리계 60 ghz/mm-파 위상 어레이 안테나들 및 그 제조 방법들
KR101561759B1 (ko) 수직 집적 위상 어레이 안테나들 및 저주파수를 갖는 관통 실리콘 비아 다이들을 포함하는 칩 패키지들 및 전력 전달 기판들
KR100880800B1 (ko) 고주파 모듈
KR20220084107A (ko) 마이크로전자 디바이스 조립체 및 패키지 및 관련 방법 및 시스템
CN101519183A (zh) 具有集成电路管芯的微机电系统封装
KR102020676B1 (ko) 안테나 모듈
CN105357616B (zh) 具有立体基板的微机电麦克风封装结构
EP2406821A2 (en) Stacked microelectronic assemblies having vias extending through bond pads
US9343410B2 (en) Semiconductor device
CN105826275A (zh) 硅基多通道tr组件及设计方法
KR101696644B1 (ko) 3차원 수직 배선을 이용한 ｒｆ 적층 모듈 및 이의 배치 방법
KR101456795B1 (ko) 칩 간 무선 전력 전송을 위한 안테나
CN111564426A (zh) 射频前端模组、射频通信装置和电子设备
CN114267598A (zh) 一种射频前端集成电路的封装结构以及封装方法
TWI720218B (zh) 埋入式乾膜電池模組及其製造方法
CN108900216B (zh) 一种无线传输模组及制造方法
CN101202274A (zh) 多芯片电子电路模块及制造方法
CN115064524B (zh) 导电孔阵列电容、制备方法、芯片、制备方法和电子设备
KR101089948B1 (ko) 회로기판 및 이의 제조방법
CN110867431B (zh) 一种支持多路电连接tsv通孔
CN218957728U (zh) 一种封装基板及电子封装
CN116031630A (zh) 天线模组、天线模组的制备方法及终端
KR101352605B1 (ko) 지문 인식용 반도체 패키지 및 그 제조 방법
CN116093084A (zh) 一种转接板结构及其形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191216

Year of fee payment: 4