JP2004069798A - 光電融合ビアをもつ光電融合配線基板 - Google Patents
光電融合ビアをもつ光電融合配線基板 Download PDFInfo
- Publication number
- JP2004069798A JP2004069798A JP2002225468A JP2002225468A JP2004069798A JP 2004069798 A JP2004069798 A JP 2004069798A JP 2002225468 A JP2002225468 A JP 2002225468A JP 2002225468 A JP2002225468 A JP 2002225468A JP 2004069798 A JP2004069798 A JP 2004069798A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- wiring
- layer
- electric
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09581—Applying an insulating coating on the walls of holes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
- Y10T428/31551—Of polyamidoester [polyurethane, polyisocyanate, polycarbamate, etc.]
- Y10T428/31609—Particulate metal or metal compound-containing
- Y10T428/31612—As silicone, silane or siloxane
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
- Y10T428/31678—Of metal
Abstract
【解決手段】光電融合配線基板は、電気配線層、及び電気配線層に設けられたビアホール102を有する。ビアホール102は電気信号伝送機能と光信号伝送機能を併せ持つ
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、CPUやメモリ等のLSIが高密度に実装された光電融合配線基板などである光電融合ビアを有する光電融合配線基板に関する。
【0002】
【従来の技術】
携帯電話や個人情報端末(PDA)は、速い処理速度、及び小型・軽量であることが同時に求められる。しかしながら、処理速度が上がるにつれ、電子回路基板内における配線遅延の影響が大きくなることが指摘されている。これを防ぐには、チップ内及びチップ間の配線を極力短くすることが最も単純な方法である。このことは、基板の小型化にも繋がるため、これまで多くの提案がなされてきた。
【0003】
一方で、処理速度が上がるにつれ、別の問題が顕在化してきた。それはEMI(電磁放射干渉ノイズ)である。電子部品同士が近接して配置されることから、配線は短くなるが、配線密度は高くなる。この結果、近接した信号線に高速の信号が流れた場合、相互の電磁誘導により電磁波が干渉し合ってノイズを発生し、信号が正しく伝送できなくなる。特にモバイル端末では、低電圧化が進む影響で、従来より大電流で駆動されるケースが増えており、EMIの影響が大きくなってきている。
【0004】
これを防ぐ方法として、例えば、セラミック基板を多層にすることで、層ごとのEMC(電磁放射ノイズ耐性)を高める方策が通常とられている。しかし、この方法は、コストや歩留まりの点で問題があると共に、本質的にEMIフリーとすることはできない。
【0005】
さらに、既存の配線パターンを前提に、新たに電子デバイスを追加しようとする場合、当該電子デバイスにより既存の回路群が影響を受けることもある。即ち、回路上の特定のデバイスにより生じるEMIの影響を回避したい場合がある。この観点からも、EMIフリーとする為に、本質的に電磁無誘導の利点を有する光配線を用いる方法が提案されている。
【0006】
例えば、特開平9−96746号公報は、次の様な方法を開示している。この方法は、光配線部と電気配線部を分離し、光スイッチや光変調器で電子機器からの信号電圧によって電気信号を光信号に変換して伝送し、光配線部の異なる場所にある受光素子により再び光信号を電気信号に変換し、他のまたは同一の機器との間で電気的な接続を行うものである。
【0007】
この方法は、電気配線のデメリットを光配線で補うというものであるが、光配線を伝送線路(或いはファイバ)で行っている為に、光配線をする場所を予め決めておく必要がある。即ち、電気配線層の任意の場所を起点として光配線を行うことは不可能である。また、予め伝送線路としての光導波路を形成する必要があるため、製造プロセスも複雑なものにならざるを得なかった。
【0008】
一方、電気配線層と光配線層を多層にして構成し、電気配線層は従来の設計思想そのままに構築し、光配線層は2次元(シート状)の光導波路層として任意の配線パターンを許容する構成にする構造が考えられ、これは多くの問題を解決するものと期待される。
【0009】
【発明が解決しようとする課題】
しかし、上記の方法は、いずれも多層構成にして問題を解決する手法がとられており、層方向(積層方向、すなわち層面に対して垂直な方向)の高速伝送については、電気配線では、電気ビアが一般的に用いられている。これは各配線層をビアで貫通し、電気配線を行なうものであるが、以下の問題点がある。
(1)ビア占有面積(ビアサイズ+ランドサイズ)を小さくすることは困難である。
(2)ビアがインピーダンスの不連続点になりやすいため、設計が困難である。
(3)ビアが新たなEMI発生源になりやすい。
【0010】
これに対して、主に(2)及び(3)を改善する為に、上記電気ビアに対し光ビアも考えられる。この光ビアを、単にビアにメッキをせずに光の通り道とするものとすると、完全な固定配線となってしまうが、EMIフリーで直接接続できるメリットがある。しかし、基板面積が小さいモバイル機器では、依然として、(2)及び(3)とトレードオフの関係にある(1)の問題は残る。
【0011】
本発明の目的は、高速かつ小型でEMIフリーの高密度実装可能な光電融合配線基板などの光電融合ビアを有する光電融合配線基板、すなわちサイズを大きくしないで電気ビアと光ビアを共存させた光電融合ビアを持つ光電融合配線基板を提供することにある。
【0012】
【課題を解決するための手段】
上記目的を達成する本発明の光電融合配線基板は、電気配線層及び該電気配線層に設けられたビアホールを有する光電融合配線基板であって、該ビアホールは電気信号伝送機能と光信号伝送機能を併せ持つことを特徴とする。
【0013】
上記基本構成に基づいて以下の如き態様が可能である。
少なくとも1つの層からなり、前記ビアホールは、基板にほぼ垂直な方向に伸びる単一のビアホールで電気的かつ光学的に接続する光電融合ビアである形態を採り得る。光電融合配線基板は、例えば、複数の電気配線層、或いは少なくとも一層の電気配線層と少なくとも一層の光配線層という様に多層からなる。また、ビアホールを介する電気接続と光学接続を任意に切り換える機能を持たせることもできる。この機能はLSIなどの電子デバイスで行われる。勿論、電気接続と光学接続が同時独立的に使われる構成も採り得る。光電融合配線基板を多層にする場合、電気ビアと光ビアが共存する必要性が増してくる。その理由は、配線層間をデータ伝送するには配線遅延や符号劣化が起こりやすくなるし、電気ビアだけでは、インピーダンス整合がとりにくくなるためである。反面、光ビアだけでは、サイズや消費電力の点で不利となる。高密度基板あればある程これらの影響は大きくなる。従って、本発明による電気ビアと光ビアを融合したビアホールないし光電融合ビアを有する光電融合配線基板が必要になってくるのである。
【0014】
また、より具体的には、電気配線層と光配線層が積層された光電融合配線基板であって、該基板の表面或いは内部に複数の電子デバイスが配置され、電気配線層は、前記電子デバイスを互いに電気的に接続する電気配線を内蔵し、光配線層は、フィルムないしシート状の2次元光導波路構造を有し、そして前記適当な層間が電気信号も光信号も伝送できる機能を有するビアホールで接続されている形態も採り得る。
【0015】
前記ビアホールないし光電融合ビアは、例えば、断面が円形であるビアホールの内壁面にメタル材201が積層され、中心部には、誘電体材料202が充填されてなる形態を採り得る(図2(b)参照)。中心部を空洞にしてもよいが、その場合は、電気ビア部であるメッキ層上に誘電体層を形成して光ビア部との分離を確実にすると、互いの信号の乱れが抑えられて信号伝送上よい。ビアホール内壁面に、分離したメタルが複数条形成されて複数の電気配線部201が単一の光電融合ビア内に設けられてもよい(図2(c)参照)。ビアホールは、途中から光ビアのみになる様に形成されてもよい。また、ビアホールの先端付近には、OE(光−電気)或いはEO(電気−光)変換のための、光IO(Input/Output)デバイスが配置されている形態も採り得る。光IOデバイスは、面発光レーザやフォトダイオードなどの光デバイスに駆動回路、受信回路などを一体的に設けたユニットを意味する。
【0016】
また、より具体的には、電子デバイス及び光デバイスが配置された光電融合基板であって、少なくとも2層から構成され、該基板の第1層には、電子デバイス及び光デバイスが配置され、且つこれらを結合する電気配線が配置され、該基板の第2層には2次元光導波路が形成され、光デバイスは該光導波路に光を送出する機能と該光導波路から導波している光を受光する機能の少なくとも1つの機能を有し、さらにビアホールが、電子デバイスからの電気信号を伝える電気配線を層間で接続する機能と、ビア先端付近に設置された光デバイスによってEO変換された電気信号から形成された光信号を光のまま伝送してビア他端近傍に配置された他の光デバイスに導き、ここでOE変換された電気信号を他の層の電気配線に接続する機能とを共に有する構成も採り得る。
【0017】
【作用】
高速なデータ(例えば1Gbps)がメタル配線によって近接して配置されているとき、その近傍の電磁放射ノイズの強さは、「発生源の強さ(信号周波数、信号波形、駆動電流など)」×「伝達係数(そのメタル配線と電源ラインとの共振、近接するラインとの結合など)」×「アンテナ要因(そのメタル配線のコネクタや電極の形態など)」で表される。つまり、単純化して言えば、配線長が長いほど、電流値が大きいほど、信号のスピードが速いほど、また信号パルスが矩形波に近いほど、ノイズレベルが高くなる。従って、CPU近傍でメタル配線を用いる限りEMIを根本的に除去することはできない。
【0018】
一方、配線に光を用いることで、これらを一気に改善することが可能である。
即ち、光配線では、電磁誘導がないために伝達係数がゼロとなるからである。反面、光配線は、1本当たりの配線の物理的大きさが、光導波路を用いる限り電気配線に比べて一桁以上大きいため、全ての電気配線を光配線に変更すると、サイズが大きくなったり、曲げによる損失が大きくなるなどのデメリットの方が大きくなる。さらに、光配線を導入することで、従来の電気配線パターンの変更を余儀なくされるデメリットもある。この解決策として、電気配線は従来通りの配線パターンとし、光配線のみを2次元空間に光を伝送させる光フィルムないしシートを用いることが考えられ、これにより上記の問題は緩和されつつある。しかし、電気配線層と光配線層を多層にした場合の層間におけるデータ転送方法に関しては、単純な電気ビア或いは光ビアのみが提案されているに過ぎない。
【0019】
特に、層間のデータ転送を電気的ビアのみで行なうとすると、多くの面積がとられ、部品レイアウトに制限を与えたり、ビアがインピーダンス不連続点を与えて配線遅延や信号劣化の原因になることが指摘される。また、光ビアで行なおうとすると、電気ビア以上に面積がとられるため、多くの光ビアを導入することは困難である。そこで、光電融合配線基板の概念をビアにも適用することで、柔軟性が高い光配線が可能となる。即ち、本発明の光電融合配線基板では、電気ビアの内側を光ビアとし、電気でも光でもデータ転送が可能な光電融合ビアを用いる構成とした。
【0020】
こうした光電融合ビアにおいて、電気ビア部は、高速データがその表面近傍(100MHzで数100nmの深さ程度)にしか流れない(いわゆる表皮効果)ため、導電体層を厚くつける必要はない。周波数が高くなる程その厚さは薄くなる。従って、その中心部(コア部)は、電気信号の伝送路としては使用されないので、光ビア部として利用できる。その部分は空洞でもよいが、より光導波性を高めるために、誘電体を埋め込んでその中心部分で屈折率が高くなる様にするとよい。このことで、光信号を中心部に閉じ込めて導波できる。
【0021】
また、或る1つの光電融合ビアは、決まった素子のデータのみを伝えるだけに使用される訳ではない。1つの光電融合ビアを共用して複数の素子のデータを伝送することもできる。光電融合ビアをどのように用いるかは、光電融合配線基板に設けられたLSIなどの電子デバイスにおいて場合に応じて適当に設計すればよい。
【0022】
本発明の光電融合配線基板において、光電融合ビアは3次元配線する上で不可欠な手段である。しかし、光配線層を導入することで、任意の位置にビアが形成できなくなるとしたら大きなデメリットとなる。本発明の1つの形態では、フィルム状の光導波路層を用いているため、任意の位置に光電融合ビアが形成されて光導波路層を貫いても、光信号は2次元的に拡散しながら光導波路層内を伝播するため、ビアの影響は無視できる。即ち、この構造では、従来の設計指針に影響を与えることなく、EMIフリーの光配線を導入できる。ただし、線状の1次元導波路も用いることはできる。
【0023】
【発明の実施の形態】
以下に、本発明の実施の形態を明らかにすべく、具体的な実施例を図面を参照しつつ説明する。
【0024】
(実施例1)
本発明の光電融合配線基板の実施例1について図1を用いて説明する。図1において、101は複数の電気配線層からなる多層配線層、102は光電融合ビア、103は電気ビア、104は電気配線層内部に設けられた電気配線、105は多層配線層101にフリップチップ実装されたLSI、106は光IOデバイスである。光IOデバイス106は、送信器としては、面発光レーザ(例えば、波長0.8μm、光出力1mW)などが用いられ、受光器としては、pinフォトダイオード(SiでもGaAsでも良い)などが用いられる。図2(a)は光電融合ビア102の縦方向に渡る拡大断面図である。図2(a)において、201は電気配線部、202は光配線部である。電気配線部201はメタル、光配線部202は誘電体それも屈折率が中心部で高くなっている導波型が望ましい。電気配線部201では、電気信号のみが、光配線部202では光信号のみが伝播する。基本的には、1つの信号を電気でも光でも流せる機能をもつ。光IOデバイス106の送信部は、電気信号(ロジック信号)で直接駆動できる低電圧・低電流動作のVCSEL(面発光レーザ)が適当である。受信部は、同じく低電圧・低電流動作可能な集積型pinPD/アンプが適している。
【0025】
通常、10Mbps程度の低伝送レートであれば、フィルタやシールドを入れておけば、EMIやEMCを心配する必要はない。従って、この場合は、上記光電融合ビア102の電気配線部を用いて伝送する。勿論、フィルタやシールドを入れて置かないで、もっと低伝送レートのところから光配線部を用いて伝送する様に設計してもよい。ところが、100Mbpsを超える辺りからは、配線長に依存して、EMIを発生したり、外部電磁波環境に敏感になる。この場合には、電気配線部のみでデータ転送をすると、自分自身だけでなく他の回路にも影響を与える可能性が出てくるので、光配線部を用いてこの問題を解決する。
【0026】
以下に図3を用いて光電融合ビア102の製造方法について述べる。
(1)多層基板101の所望の位置に貫通ビア301を、レーザ或いはフォトリソグラフィとエッチングで作製する(図3(a))。
(2)無電界メッキなどのメッキ法或いはスパッタリングにより、該ビア301の内壁側面のみにAu或いはCuなどの導電体層302を積層する(必要に応じて下地層に誘電体層を挟んでもよい)(図3(b))。
(3)光配線部となる中心部に、誘電体層304を充填する(図3(c))。ここでは、光が中心部のみに閉じ込められるように、中心部の屈折率が高くなるような充填材(例えば、PMMA)を選んだ。これにより、電気信号と光信号が充分に分離されて伝送される。
(4)貫通ビア301の上下端近傍の層にビア端面に合わせて、前記光IOデバイス(送信器及び受光器)106を配置する(図3(d))。
(5)必要であれば、その上にさらに配線の為にビルドアップ層等を積層してもよい。
この構成により、選択的に、或いは同時独立的に、導電体層302を介して電気信号107を伝送でき、誘電体層304を介して光信号108を伝送できる。
【0027】
次に、本実施例の機能について、LSI105aからLSI105bへのデータ転送例を取って図1と図2を用いて説明する。
(1)LSI105aは、光電融合ビア102の電気配線部201を用いて電気信号をLSI105bに転送する。この際、諸々の理由で転送に失敗したとする。
(2)そこで、データ転送媒体を光電融合ビア102の光配線部202に切り換える。こうした切り換えは、この切り換えを行う様に予め設計された伝送プロトコルに従って行われる。
(3)この切り換えの後、LSI105aからの電気信号は、近傍の電気配線層中にある光IO素子106aによりEO変換され、光信号として光電融合ビア102の光配線部202を用いてビア他端まで転送される。
(4)この光信号は、LSI105b近傍の電気配線層中に設置された光IO素子106bで受光されてOE変換され、変換で得られた電気信号は、LSI105bに取り込まれる。
【0028】
以上のように、光電融合ビア102は電気信号でも光信号でもデータを転送でき、これを含む光電融合配線基板を適当に設計することで柔軟且つ確実にEMIフリーで信号が伝送できる。
【0029】
(実施例2)
図4は本発明の実施例2の光電融合配線基板を示す模式断面図である。実施例2の光電融合配線基板では、光配線フィルム402を含む多層基板101に光電融合ビア102が形成されている。以下に実施例1との相違点を中心に説明する。
【0030】
実施例1との相違点は、(1)多層基板101中に光配線層(単層)402が挿入されていること、(2)該光配線層402を伝播した光が光電融合ビア102の光配線部202を通って伝送されること、(3)或いは、光IOデバイス106から射出されて光電融合ビア102の光配線部202を伝播した光が光配線層402に2次元的に伝播することである。共通点は、光電融合部分(光フィルム402+光電融合ビア102)では光でも電気でもデータ転送できることである。2次元(2D)光配線層402は適当な透明ポリマーで形成されている。
【0031】
本実施例は、この電気配線層と光配線層が積層された光電融合基板に光電融合ビア102を適用することにより、3次元(3D)方向に光電融合化を図ったものである。
【0032】
以下に、その製造方法について説明する。以下に述べる製造過程の順序は場合に応じて適当に変更され得る。
(1)多層基板101中に2D光導波路層(光配線層)402を形成する。ここでは、例えば、光導波路層402を多層電気配線層で挟んで形成される。この時点において、光導波路層402内の適当な個所に円錐形ミラーなどである散乱体401を配置しておいてもよい。
(2)光電融合基板の所望の位置に光配線層402に達するまでビア102、103を形成する。
(3)光配線層402中に、光電融合ビア103からの光が該光配線層中に伝播可能なように散乱体401を埋め込む。この散乱体401はここでは円錐状の金属構造体を用いたが、半球などでもいい。配置方法は、上記した様に予め光配線層402に埋め込んで置いてもよいし、或いは、光電融合ファイバに予め形成しておいてもよい。後者の場合の例を図5に示した。図5において、501は光電融合ファイバである光電融合ビアの先端を円錐状に加工した光散乱体である。散乱体501と光導波路層402の屈折率を異なる様にすることで光路変更が可能となる。
(4)実施例1にならって、或いは、図5の光電融合ファイバをビアに挿入して適当に熱処理などをすることで、光電融合ビア102を作製する。電気ビア103は、ビア内に導電体を満たすことで形成される。この結果、(3)のいずれの方法を用いても、光電融合ビア102の光配線部中を伝播してきた光は、散乱体401、501により光路を変更され、2D光配線層402内に拡散していく。或いは、2D光配線層402を伝播してきた光は、散乱体401、501により光路を変更され、光電融合ビア102の光配線部中に伝播する。
(5)実施例1にならって、所望の位置に光IOデバイス106を配置する。
【0033】
以下に本実施例の機能例について説明する。
(1)LSI105aは、LSI105bに高速のデータ転送を行なうとき、電気配線では配線遅延やEMIの影響を受けやすくなるため、光配線を選択したとする。
(2)LSI105aの電気信号は、近傍の電気配線層中にある光IO素子106によりEO変換され、光電融合ビア102の光配線部202を介して他端(2D光配線層402)まで転送される。
(3)他端出口にある散乱体401により、光は2D光配線層402に拡散され、他のLSI105b近傍の散乱体401に達したあと、ここで再度散乱され、他の光電融合ビア102に取り込まれる。
(4)他の光電融合ビア102を伝播したあと、光はLSI105b近傍の電気配線層中に設置された光IO素子106によりOE変換され、変換で得られた電気信号はLSI105bに取り込まれる。
【0034】
以上のように、本実施例では、層方向だけではなく、層内方向でも光配線と電気配線を使い分けられる。
【0035】
以下の工程を繰り返す場合は、電気配線層と光配線層が交互に積層された多層の光電融合配線基板を作製することができる。電気配線層(例えば、PMMA)の表面の所望の位置に光IO素子である後記フォトニックボールIC(球形状デバイス)を実装する。2次元光配線層をその表面に積層する。フォトニックボールICが実装された第2の電気配線層を張り合わせる。所望の位置にビアを開け、メッキ等を施し、光電融合ビア及び電気ビアを形成して電気的コンタクトをとる。
【0036】
上記球形状デバイスとは、球形状Si基板の表面にGaInNAs/AlGaAs系の面発光レーザなどの発光素子や発光素子駆動回路、パラレル/シリアル変換回路などの電子デバイスが集積されたデバイスである。或いは、球形状の受光素子においては、球形状Si基板の表面(例えば南半球側)にpin層を形成し、また受光部と反対側の半球(例えば北半球)には受光部に逆バイアスを印加する為の回路やアンプ回路などが集積されたデバイスである。
【0037】
上記実施例では、光配線層は、シート状の光導波路である例を示したが、適用例はこれに限るものではない。例えば、光が完全に閉じ込められた1次元導波路を形成して、45度ミラーなどを介して1次元導波路と光電融合ビアとを光結合してももよい。ただし、この場合は、シート状の光導波路を用いる場合と比べて光電融合ビアの形成位置は制限されることになる。
【0038】
(実施例3)
図6は、本発明の実施例3を説明する模式断面図である。実施例3は複数のシート状の光導波路(光フィルム)を用いているので、光フィルム→光電融合ビア→光フィルムという光伝送経路を採り得る構成になっている。実施例1との相違点は、この様に(1)光配線層402が多層構造になっていること、(2)光接続が光配線層402→光電融合ビア102→光配線層402の経路をとり得ることである。
【0039】
以下に製造方法について簡単に述べる。
(1)光IOデバイス106が2D光配線層402に埋め込まれた多層光電融合基板を作製する。こうしたデバイスとしては、上記のフォトニックボールIC(球形状発光素子や球形状受光素子)や多数のビームを出射可能なリング状の共振器を有した半導体レーザなどが適している。
(2)上記実施例1及び2に倣って光電融合ビア102を作製する。図6の構成では、貫通型光電融合ビア102aと未貫通型光電融合ビア102bの両方がある。
【0040】
本実施例が、実施例1及び2と異なっているのは、光電融合ビア102が2D光配線層402間を繋ぐこと、及び光IO素子106を光電融合ビア102の端に配置するのではなく、2D光配線層402中に埋め込むように配置することである(ただし、リングレーザなどは光電融合ビア102の端であって2D光配線層402中に配置して、光を光電融合ビア102と2D光配線層402の両方に射出する構成も採り得る)。ビア102、103を形成した後、多層配線層同士を接着したり、追加層(ビルドアップ層)をさらに積層してもよい。
【0041】
実施例3の機能例について説明する。
(1)図6において、LSI105bからLSI105cにデータを転送する場合を考える。LSI105bとLSI105cは電気配線層を介して接続することも可能ではあるが、高速なデータの場合には、EMIや配線遅延の影響を受けて安定なデータ転送ができないと仮定する。
(2)LSI105bの電気信号を、近傍の電気配線層中にある光IO素子106aによりEO変換する。その光信号は2D光配線層402a中を2次元的に伝播し、光電融合ビア102aに達する。
(3)光電融合ビア102a先端の散乱体401により、光信号は光電融合ビア102aの光配線部202に取り込まれ、光電融合ビア102a中を伝播する。
(4)光信号は他端(2D光配線層402c)まで伝播する。
(5)他端出口にある散乱体401により、光は再度散乱され、2D光配線層402c中を伝播する。2D光配線層402c中に配置された光IO素子106cにより、光信号はOE変換され、この変換で得られた電気信号は電気配線層を介してLSI105cに接続される。即ち、LSI105bのデータ信号が、光信号としてLSI105cまで、途中光電変換されることなく一気に転送されたことになる。
【0042】
この結果、電気配線層が複雑に入り組んでいるところでも、光配線の効果により、柔軟に且つEMIなしで安定にデータ転送できる。本実施例では、2D光配線層402aはLSI105bが使用する例を示したが、2D光配線層402aは他の電子デバイスも共用できる。即ち、LSI105aの電気信号も、同じ2D光配線層402aを介して他の電子デバイス(例えば、LSI105d)に転送できる。さらに、他の光電融合ビア102bや2D光配線層402bを用いても、柔軟に伝送路を確立して電子デバイス間でデータ転送できる。以上のように、実施例3でも、層方向だけではなく、層内方向でも光配線と電気配線を使い分けられる。
【0043】
(実施例4)
上記の実施例では複数の配線層から成っていたが、本実施例は1つの電気配線層601のみを含む。各部分の要素は実施例1で説明した通りである。こうした単純な構成にも光電融合ビア102を用いることもできる。製造方法、機能については実施例1で説明したものに準じて行われる。
【0044】
【発明の効果】
以上説明したように、本発明により以下の様な効果が奏される。
(1)光電融合ビアを用いてEMIフリーで信号を送信及び受信ができる光電融合配線基板が実現できる。特に、2次元導波路シートを用いる場合、基板の任意位置に光電融合ビアを配置してもEMIフリーで信号を送信及び受信ができる。
(2)同一の信号を層方向にデータ転送する際、電気配線でも光配線でも自由に選択できる(光配線が電気配線設計を制限しない)。さらには、電気信号と光信号を1つの光電融合ビアを介して転送することもできる。
(3)電気配線層と2次元光導波路層からなる多層光電融合配線基板とすれば、層間の接続を光電融合ビアホールで行なうことにより、電気でも光でも接続が可能になり、柔軟な3次元の光電融合化が実現できる。
【図面の簡単な説明】
【図1】図1は本発明の実施例1の光電融合配線基板を説明する模式断面図である。
【図2】図2は本発明による光電融合ビアの構成例を説明する模式断面図である。
【図3】図3は光電融合ビアの製造工程を説明する模式断面図である。
【図4】図4は本発明の実施例2の光電融合配線基板を説明する模式断面図である。
【図5】図5は本発明による光電融合ビアの構成例を説明する模式断面図である。
【図6】図6は本発明の実施例3の光電融合配線基板を説明する模式断面図である。
【図7】図7は本発明の実施例4の光電融合配線基板を説明する模式断面図である。
【符号の説明】
101 多層配線層
102 光電融合ビア
103 電気ビア
104 内部配線
105 LSI
106 光IOデバイス
107 電気信号
108 光信号
201、302 光電融合ビアの電気配線部(メッキ層)
202、304 光電融合ビアの光配線部(誘電体層)
301 ビアホール
401、501 散乱体
402 光配線層
601 電気配線層
Claims (8)
- 電気配線層及び該電気配線層に設けられたビアホールを有する光電融合配線基板であって、該ビアホールは電気信号伝送機能と光信号伝送機能を併せ持つことを特徴とする光電融合配線基板。
- 少なくとも1つの層からなり、前記ビアホールは、該基板にほぼ垂直な方向に伸びる単一のビアホールで電気的かつ光学的に接続する光電融合ビアであることを特徴とする請求項1記載の光電融合配線基板。
- 複数の電気配線層、或いは少なくとも一層の電気配線層と少なくとも一層の光配線層からなることを特徴とする請求項1または2記載の光電融合配線基板。
- 前記ビアホールを介する電気接続と光学接続を任意に切り換える機能を有することを特徴とする請求項1、2、または3記載の光電融合配線基板。
- 電気配線層と光配線層が積層された光電融合配線基板であって、該基板の表面或いは内部に複数の電子デバイスが配置され、電気配線層は、前記電子デバイスを互いに電気的に接続する電気配線を内蔵し、光配線層は2次元光導波路構造を有し、そして層間が前記ビアホールで接続されていることを特徴とする請求項1乃至4の何れかに記載の光電融合配線基板。
- 前記ビアホールは、ビアホールの内壁面に導電体が積層され、中心部には、誘電体材料が充填されてなることを特徴とする請求項1乃至5の何れかに記載の光電融合配線基板。
- 層間を貫く前記ビアホールの先端付近に、OE(光−電気)或いはEO(電気−光)変換のための、光IOデバイスが配置されていることを特徴とする請求項1乃至6の何れかに記載の光電融合配線基板。
- 電子デバイス及び光デバイスが配置された光電融合基板であって、少なくとも2層から構成され、該基板の第1層には、電子デバイス及び光デバイスが配置され、且つこれらを結合する電気配線が配置され、該基板の第2層には2次元光導波路が形成され、光デバイスは該光導波路に光を送出する機能と該光導波路から導波している光を受光する機能の少なくとも1つの機能を有し、さらに前記ビアホールが、電子デバイスからの電気信号を伝える電気配線を層間で接続する機能と、ビア先端付近に配置された光デバイスによってEO変換された電気信号から形成された光信号を光のまま伝送してビア他端近傍に配置された他の光デバイスに導き、ここでOE変換された電気信号を他の層の電気配線に接続する機能とを共に有することを特徴とする請求項1乃至7の何れかに記載の光電融合配線基板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002225468A JP2004069798A (ja) | 2002-08-02 | 2002-08-02 | 光電融合ビアをもつ光電融合配線基板 |
US10/631,796 US7072535B2 (en) | 2002-08-02 | 2003-08-01 | Layered board, and apparatus incorporating such layered board |
US11/215,044 US7062117B2 (en) | 2002-08-02 | 2005-08-31 | Layered board, and apparatus incorporated such layered board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002225468A JP2004069798A (ja) | 2002-08-02 | 2002-08-02 | 光電融合ビアをもつ光電融合配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004069798A true JP2004069798A (ja) | 2004-03-04 |
JP2004069798A5 JP2004069798A5 (ja) | 2004-12-24 |
Family
ID=32013085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002225468A Withdrawn JP2004069798A (ja) | 2002-08-02 | 2002-08-02 | 光電融合ビアをもつ光電融合配線基板 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7072535B2 (ja) |
JP (1) | JP2004069798A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006120955A (ja) * | 2004-10-22 | 2006-05-11 | Ibiden Co Ltd | 多層プリント配線板 |
JP2008506158A (ja) * | 2004-07-08 | 2008-02-28 | ダウ・コーニング・コーポレイション | 短距離光相互接続装置 |
JP2015528105A (ja) * | 2012-06-19 | 2015-09-24 | レイセオン カンパニー | イメージングシステム用マルチチップパッケージング |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7066611B2 (en) * | 2003-11-19 | 2006-06-27 | Hewlett-Packard Development Company, L.P. | Alignment with linear array of receptors |
US7248757B2 (en) * | 2003-12-15 | 2007-07-24 | Canon Kabushiki Kaisha | Method, device and computer program for designing a circuit having electric wires and optical connections |
US7251387B2 (en) * | 2004-07-19 | 2007-07-31 | Micron Technology, Inc. | Optical integrated circuit and method for fabricating the same |
JP2006120956A (ja) * | 2004-10-22 | 2006-05-11 | Ibiden Co Ltd | 多層プリント配線板 |
US7352602B2 (en) * | 2005-12-30 | 2008-04-01 | Micron Technology, Inc. | Configurable inputs and outputs for memory stacking system and method |
US8867868B2 (en) * | 2006-10-03 | 2014-10-21 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
JP2008158440A (ja) * | 2006-12-26 | 2008-07-10 | Toshiba Corp | 光電気配線板及び光電気配線装置の製造方法 |
US7529440B2 (en) * | 2006-12-31 | 2009-05-05 | Motorola, Inc. | Circuit substrate supporting optically and electrically conveyed signals, and method for forming same |
US8440916B2 (en) * | 2007-06-28 | 2013-05-14 | Intel Corporation | Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method |
US7646949B2 (en) * | 2007-07-27 | 2010-01-12 | Kotura, Inc. | Efficient transfer of light signals between optical devices |
KR101240558B1 (ko) * | 2007-11-05 | 2013-03-06 | 삼성전자주식회사 | 광 연결 수단을 구비한 멀티칩 |
US7945131B1 (en) | 2008-01-11 | 2011-05-17 | Kotusa, Inc. | System having optical amplifier incorporated into stacked optical devices |
JP5063430B2 (ja) * | 2008-03-25 | 2012-10-31 | 新光電気工業株式会社 | 光伝送機構を備えたモジュール基板およびその製造方法 |
US8228679B2 (en) * | 2008-04-02 | 2012-07-24 | Spansion Llc | Connections for electronic devices on double-sided circuit board |
US8090231B1 (en) | 2008-04-21 | 2012-01-03 | Kotura, Inc. | Transfer of light signals between optical fibers and system using optical devices with optical vias |
US7885494B2 (en) * | 2008-07-02 | 2011-02-08 | Sony Ericsson Mobile Communications Ab | Optical signaling for a package-on-package stack |
US8348522B2 (en) * | 2008-09-12 | 2013-01-08 | Ultra Communications, Inc. | Attachable components for providing an optical interconnect between/through printed wiring boards |
KR101696644B1 (ko) * | 2010-09-15 | 2017-01-16 | 삼성전자주식회사 | 3차원 수직 배선을 이용한 rf 적층 모듈 및 이의 배치 방법 |
KR102008909B1 (ko) * | 2012-05-04 | 2019-08-08 | 삼성전자주식회사 | 광 커넥터 및 이를 구비하는 스택 모듈 |
KR20140064530A (ko) * | 2012-11-20 | 2014-05-28 | 삼성전자주식회사 | 광 연결을 포함하는 다중 칩 패키지 |
JP6084027B2 (ja) * | 2012-12-20 | 2017-02-22 | 新光電気工業株式会社 | 光導波路装置及びその製造方法 |
US9545003B2 (en) * | 2012-12-28 | 2017-01-10 | Fci Americas Technology Llc | Connector footprints in printed circuit board (PCB) |
US9052464B1 (en) | 2013-01-18 | 2015-06-09 | Kotura, Inc. | Transfer of light signals between optical devices |
US9648740B2 (en) * | 2013-09-30 | 2017-05-09 | Honeywell Federal Manufacturing & Technologies, Llc | Ceramic substrate including thin film multilayer surface conductor |
KR102240456B1 (ko) * | 2014-07-30 | 2021-04-15 | 에스케이하이닉스 주식회사 | 광학적 관통 비아를 가지는 반도체 소자 |
US20170365563A1 (en) * | 2014-09-11 | 2017-12-21 | Taiwan Semiconductor Manufacturing Company Limited | Multiband QAM Interface for Slab Waveguide |
US10976491B2 (en) * | 2016-11-23 | 2021-04-13 | The Research Foundation For The State University Of New York | Photonics interposer optoelectronics |
US10359565B2 (en) | 2017-02-07 | 2019-07-23 | Nokia Of America Corporation | Optoelectronic circuit having one or more double-sided substrates |
EP3669420A1 (en) * | 2017-08-18 | 2020-06-24 | Telefonaktiebolaget LM Ericsson (publ) | Radio-frequency three-dimensional electronic-photonic integrated circuit with integrated antennas and transceivers |
US10141259B1 (en) | 2017-12-22 | 2018-11-27 | Micron Technology, Inc. | Semiconductor devices having electrically and optically conductive vias, and associated systems and methods |
US10705302B2 (en) * | 2018-02-27 | 2020-07-07 | Samsung Electronics Co., Ltd. | Photonic integrated circuit packages |
US10770374B2 (en) * | 2019-01-23 | 2020-09-08 | Globalfoundries Inc. | Through-silicon vias for heterogeneous integration of semiconductor device structures |
US11210446B1 (en) | 2020-07-28 | 2021-12-28 | Management Services Group, Inc. | Isolation of compartments in a layered printed circuit board, and apparatus and methods for the same |
US20220187536A1 (en) * | 2020-12-16 | 2022-06-16 | Intel Corporation | Hybrid manufacturing for integrating photonic and electronic components |
US11867956B2 (en) * | 2021-08-19 | 2024-01-09 | Advanced Semiconductor Engineering, Inc. | Optoelectronic device |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05218384A (ja) | 1992-01-31 | 1993-08-27 | Hitachi Ltd | 光導波路付き半導体集積回路 |
US5835646A (en) | 1995-09-19 | 1998-11-10 | Fujitsu Limited | Active optical circuit sheet or active optical circuit board, active optical connector and optical MCM, process for fabricating optical waveguide, and devices obtained thereby |
DE19826658A1 (de) * | 1998-06-16 | 1999-12-30 | Siemens Ag | Schaltungsträger mit integrierten, aktiven, optischen Funktionen |
JP2000081524A (ja) | 1998-09-07 | 2000-03-21 | Sony Corp | 光送受信システム |
JP2001141949A (ja) | 1999-11-15 | 2001-05-25 | Canon Inc | 光導波装置 |
JP2002286959A (ja) | 2000-12-28 | 2002-10-03 | Canon Inc | 半導体装置、光電融合基板、及びそれらの製造方法 |
US6539157B2 (en) * | 2000-12-28 | 2003-03-25 | Honeywell Advanced Circuits, Inc. | Layered circuit boards and methods of production thereof |
JP3801921B2 (ja) | 2002-01-25 | 2006-07-26 | イビデン株式会社 | 光通信用デバイス、および、光通信用デバイスの製造方法 |
-
2002
- 2002-08-02 JP JP2002225468A patent/JP2004069798A/ja not_active Withdrawn
-
2003
- 2003-08-01 US US10/631,796 patent/US7072535B2/en not_active Expired - Fee Related
-
2005
- 2005-08-31 US US11/215,044 patent/US7062117B2/en not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008506158A (ja) * | 2004-07-08 | 2008-02-28 | ダウ・コーニング・コーポレイション | 短距離光相互接続装置 |
JP4855397B2 (ja) * | 2004-07-08 | 2012-01-18 | ダウ・コーニング・コーポレイション | 短距離光相互接続装置 |
JP2006120955A (ja) * | 2004-10-22 | 2006-05-11 | Ibiden Co Ltd | 多層プリント配線板 |
JP4587772B2 (ja) * | 2004-10-22 | 2010-11-24 | イビデン株式会社 | 多層プリント配線板 |
US8238700B2 (en) | 2004-10-22 | 2012-08-07 | Ibiden Co., Ltd. | Multilayer printed circuit board |
JP2015528105A (ja) * | 2012-06-19 | 2015-09-24 | レイセオン カンパニー | イメージングシステム用マルチチップパッケージング |
Also Published As
Publication number | Publication date |
---|---|
US7062117B2 (en) | 2006-06-13 |
US20040091719A1 (en) | 2004-05-13 |
US7072535B2 (en) | 2006-07-04 |
US20060018588A1 (en) | 2006-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004069798A (ja) | 光電融合ビアをもつ光電融合配線基板 | |
US6829398B2 (en) | Optical waveguide apparatus | |
US7425286B2 (en) | Method of making optical waveguide apparatus | |
JP3848210B2 (ja) | 電子回路基板 | |
US6797891B1 (en) | Flexible interconnect cable with high frequency electrical transmission line | |
JP3803596B2 (ja) | パッケージ型半導体装置 | |
JP3366074B2 (ja) | 光送受信機モジュールおよびその製造方法 | |
US6243509B1 (en) | Packaging enhanced board level opto-electronic interconnects | |
US20100201462A1 (en) | Flexible interconnect cable for an electronic assembly | |
US20040173880A1 (en) | High speed electronics interconnect and method of manufacture | |
US20030231840A1 (en) | Optical communications module and method for producing the module | |
US11076491B2 (en) | Integrated electro-optical flexible circuit board | |
JPWO2010113968A1 (ja) | 光電気配線基板および光モジュール | |
JP2002006161A (ja) | 光配線基板および光配線モジュール並びにそれらの製造方法 | |
JP2003057468A (ja) | 光素子、光導波装置、それらの製造方法、およびそれらを用いた光電気混載基板 | |
JP2003227951A (ja) | 光導波装置、その製造方法、およびそれを用いた光電気混載基板 | |
JP2001042171A (ja) | アクティブ光配線装置 | |
US7456498B2 (en) | Integrated circuit package and system interface | |
JP2001042145A (ja) | 光電気配線基板 | |
JP2002131565A (ja) | 実装用基板及びそれを用いたデバイスの搭載構造 | |
JP2001330760A (ja) | アクティブ光コネクタ | |
KR20130006287A (ko) | 금속 슬롯 광도파로를 포함하는 광전 회로 기판과 광전 동시 통신 시스템 | |
JP2003029070A (ja) | 光電融合配線基板、および光配線基板 | |
KR20220006707A (ko) | 광배선 커넥터 모듈 및 그 모듈을 포함한 광통신 | |
JP5237171B2 (ja) | 差動配線体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040116 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050909 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060510 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060629 |