JP5063430B2 - 光伝送機構を備えたモジュール基板およびその製造方法 - Google Patents

光伝送機構を備えたモジュール基板およびその製造方法 Download PDF

Info

Publication number
JP5063430B2
JP5063430B2 JP2008077274A JP2008077274A JP5063430B2 JP 5063430 B2 JP5063430 B2 JP 5063430B2 JP 2008077274 A JP2008077274 A JP 2008077274A JP 2008077274 A JP2008077274 A JP 2008077274A JP 5063430 B2 JP5063430 B2 JP 5063430B2
Authority
JP
Japan
Prior art keywords
optical transmission
component
transmission mechanism
module substrate
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008077274A
Other languages
English (en)
Other versions
JP2009229962A (ja
JP2009229962A5 (ja
Inventor
直幸 小泉
淳 大井
昭彦 立岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2008077274A priority Critical patent/JP5063430B2/ja
Priority to US12/408,820 priority patent/US8111954B2/en
Publication of JP2009229962A publication Critical patent/JP2009229962A/ja
Publication of JP2009229962A5 publication Critical patent/JP2009229962A5/ja
Application granted granted Critical
Publication of JP5063430B2 publication Critical patent/JP5063430B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、信号の伝送用として光伝送機構を備えたモジュール基板およびその製造方法に関する。
情報通信の高速化とともに、電気信号にかえて光導波路を用いた光通信を利用する方法が検討されている。たとえば、CPU（中央演算処理装置）とIC(集積回路）との間で信号を伝送するような場合に、従来の電気配線を経由する伝送方法においては、信号の伝送速度（周波数）がきわめて高速になると、配線の長さによって信号の伝播速度が遅れる配線遅延の問題、伝送される信号によって生じる電磁ノイズの問題、インピーダンスの不整合による信号の伝播速度の遅延といった問題が顕著にあらわれる。このため、信号の伝送速度によって、電子装置の処理速度が制約されるという問題が生じている。
これに対し、電気配線にかえて光導波路、すなわち光を通信に利用する方法は、信号の遅延、電磁ノイズ、インピーダンスの不整合といった問題が生じないことから、信号伝送の高速化に有効に利用することができる。たとえば、信号の伝送に光を利用する方法として、ICを搭載する配線基板内に光導波路を形成し、電気配線による信号の伝送とともに、光導波路を利用して光により信号の伝送を可能にする方法が検討されている（たとえば、特許文献１参照）
特開２００４−８６１８５号公報 特開２００６−３９０４５号公報
ところで、電気配線による信号の伝送機構と、光による信号の伝送機構を配線基板に設ける場合には、電気配線による信号の伝送路をできるだけ短縮するように光による伝送路を配置して、より高速での信号の伝送が可能になるようにする必要がある。また、光による信号の伝送路は、電気配線とは異質な構造となるから、電気配線と光導波路とを確実に組み合わせて配置する必要があり、また、製造工程を複雑にすることなく製造できるようにすることが求められる。
本発明は、光導波路を備え、光による信号の伝送を利用することによって高速な信号伝送を可能とし、複雑な製造工程によらずに製造することができる光伝送機構を備えたモジュール基板およびその製造方法、ならびに光伝送機構を備えたモジュール基板を用いた半導体装置を提供することを目的とする。
上記目的を達成するために、本発明は次の構成を備える。
すなわち、本願の一発明に係る光伝送機構を備えたモジュール基板は、コア部と、該コア部に積層され、配線パターンが形成された絶縁層と、光信号が伝送される光導波路および該光導波路の両端に設けられた受発光素子を含む光伝送部品、および該光伝送部品と電気的に接続して配置され、光信号から変換された電気信号を増幅するドライバ部品を有する光伝送機構と、前記配線パターンを介して前記ドライバ部品に電気的に接続され、前記絶縁層の表面で半導体素子が搭載される搭載部とを備えている。ここで、前記ドライバ部品は、前記コア部に内蔵されている。
また、前記光伝送部品は、前記コア部に内蔵されている。これにより、モジュール基板全体をコンパクトに形成することができる。
また、前記光伝送部品は、前記絶縁層の表面に配置されている。すなわち、基板の表面上に前記光伝送部品を配置することにより、組み立てが容易なモジュール基板として提供できる。なお、基板の表面上とは、基板の表面に接する状態で搭載された場合と、基板の表面から若干離間した状態で搭載される場合を含む意である。
また、前記コア部は、熱硬化型樹脂材料から形成されており、樹脂モールド装置を用いた樹脂成形によって形成されていることにより、所定の保形性を備えることができる。
また、前記絶縁層には、前記配線パターンが形成された配線層が積層され、積層された配線層間には、ビアが形成され、前記搭載部は、前記配線パターンおよび前記ビアを介して前記ドライバ部品に電気的に接続されている。これにより、光伝送部品と半導体素子とを確実に電気的に接続することができる。
また、前記光伝送機構は、前記光伝送部品と電気的に接続され、前記コア部に内蔵された回路部品を有する構成からなるものが好適に使用できる。
また、前記配線パターンが形成された前記絶縁層は、前記コア部の両面に積層しており、前記コア部には、該コア部の両面の前記配線パターン間を電気的に接続する貫通電極が設けられている。これにより、コア部を挟んで両面に形成された前記配線パターン間の電気的接続を確実にとることができる。
また、前記モジュール基板は、一方の面が半導体素子の搭載面、他方の面が実装面として形成することも可能であり、両面が半導体素子の搭載面として形成することも可能である。
また、前記モジュール基板の側縁であって前記絶縁層の表面に、前記配線パターンと電気的に接続された外部接続端子を有する。
また、前記モジュール基板と、該モジュール基板の搭載部に搭載された半導体素子とを備えて半導体装置を構成することも可能である。
また、本願の他の発明に係る光伝送機構を備えたモジュール基板の製造方法は、支持板の一方の面に絶縁層を形成する工程と、前記絶縁層の表面の所定位置に、光信号が伝送される光導波路および該光導波路の両端に設けられた受発光素子を含む光伝送部品と、該光伝送部品と電気的に接続して配置され、光信号から変換された電気信号を増幅するドライバ部品と、貫通電極となる導電部品とを配置する工程と、前記支持板の一方の面を、前記光伝送部品と、前記ドライバ部品と、前記導電部品とを樹脂中に埋没させて樹脂モールドする工程と、前記樹脂モールド後の樹脂の外面を前記導電部品の端面が露出する位置まで研削して、前記光伝送部品と前記ドライバ部品を内蔵するコア部を形成するとともに、コア部を厚さ方向に貫通する貫通電極を形成する工程と、前記支持板を除去する工程と、前記コア部の一方の面側に、前記光伝送部品と半導体素子とを電気的に接続するビアおよび配線パターンを形成し、前記コア部の他方の面側に、前記貫通電極を介して、前記一方の面側の配線パターンと電気的に接続し、かつ外部接続端子と電気的に接続されるビアおよび配線パターンを形成する工程とを備える。
また、前記光伝送部品として、光導波路と受発光素子とをあらかじめ組み合わせて形成したユニット部品を用いる。これにより、光伝送機構を備えたモジュール基板を容易に製造することができる。
本発明に係る光伝送機構を備えたモジュール基板によれば、光伝送機構とビルドアップ基板に形成した配線パターンを介して信号を伝送する構造とすることで、モジュール基板にコンパクトに光伝送機構を配置することができ、半導体素子間の信号の伝送に寄与する配線パターンの長さを短縮して、信号伝送の高速化を達成することができる。また、本発明に係る光伝送機構を備えたモジュール基板の製造方法によれば、光伝送機構を備えたモジュール基板を容易にかつ確実に製造することができる。
以下、本発明に係る光伝送機構を備えたモジュール基板の実施の形態、およびその製造方法について、添付図面とともに説明する。
（モジュール基板の構成）
図１は、本発明に係る光伝送機構を備えたモジュール基板（以下、「モジュール基板」という場合がある）の構造を示す断面図である。本実施形態のモジュール基板１０は、光伝送機構２０を内蔵するコア部３０と、コア部３０の両面に積層して形成したビルドアップ層４０とからなる。
コア部３０に内蔵される光伝送機構２０は、光導波路２１と、光導波路２１の両端に設けられた受発光素子２２と、ドライバ部品２３と、回路部品２４とを含む。光導波路２１と受発光素子２２は、光学レンズを含め光伝送部品としてあらかじめユニット化して組み立てられた部品として使用している。
受光素子にはフォトダイオードが使用でき、発光素子には半導体レーザ素子が使用できる。光導波路２１の両端に受発光素子２２を配置しているのは、光導波路２１を経由して信号の送受信を可能にするためである。
ドライバ部品２３は、光信号を電気信号に変換して増幅する作用をなすためのものである。光導波路２１の前段と後段にドライバ部品２３を配置することによって、光による信号の伝送を確実に行うことができる。ドライバ部品２３と受発光素子２２との電気的接続は、ビルドアップ層４０に形成されたビア４１と電気接続用の配線パターン４３とによる。
回路部品２４は、光伝送機構を構成する上で必要となる回路部品である。回路部品２４は製品に応じて適宜使用される。回路部品２４とドライバ部品２３との電気接続も、ビルドアップ層４０に形成されたビア４１と配線パターン４３とによる。
本実施形態のモジュール基板は、基板の一方の面を半導体素子の搭載面とし、他方の面をマザーボード等への実装面とする。このため、コア部３０の一方の面側に積層して形成されたビルドアップ層４０の表面に、半導体素子を接合するバンプ５０が形成されている。このバンプ５０は、ビアにより層間で配線パターンを電気的に接続して光伝送機構２０に電気的に接続する。図１では、光伝送機構２０を挟む配置に、光伝送機構２０の一方側に一方の半導体素子を搭載するバンプ５０が形成され、他方側に他方の半導体素子を搭載するバンプ５１が形成されていることを示す。
基板の他方のビルドアップ層４０の表面には実装用の外部接続端子５２が接合されている。ビルドアップ層４０の表面に形成された接続用のパッド４８ａに、はんだボール等の接続体を接合することによって外部接続端子５２が形成される。
外部接続端子５２と半導体素子との電気的接続は、コア部３０を厚さ方向に貫通する貫通電極２６を介してなされる。コア部３０に積層されるビルドアップ層４０は、貫通電極２６と電気的に接続する配置にビアおよび配線パターンが形成され、外部接続端子５２と半導体素子との電気的導通が確保される。
（半導体装置）
図２は、図１に示す光伝送機構を備えたモジュール基板１０に半導体素子６０、６１を搭載した状態を示す。図示例は、半導体素子６０、６１をモジュール基板１０の半導体素子搭載面にフリップチップ接続し、半導体素子６０、６１と基板との接合部をアンダーフィルした状態を示す。
モジュール基板に半導体素子を搭載する方法としては、フリップチップ接続によらずにワイヤボンディング接続によることも可能である。ただし、フリップチップ接続の方がワイヤボンディング接続にくらべて配線長が短くなるから、配線遅延が発生しにくくなるという利点がある。
図３は、モジュール基板１０に半導体素子６０〜６７を平面配置した例を示す。半導体素子６０がCPUであり、この半導体素子６０と半導体素子６１、６３、６５、６７とが光伝送機構２０を介して電気的に接続されている。半導体素子６１と半導体素子６２等との間は、ビルドアップ層４０に形成された配線パターンを介して電気的に接続される。
本実施形態の半導体装置では、半導体素子６０と半導体素子６１、６３、６５、６７との間は光伝送機構２０を介して電気的に接続されているから、きわめて高速な信号の送受信が可能となる。
とくに、本実施形態では、光伝送機構２０を半導体素子間で直線的に接続する配置としたことと、半導体素子と光伝送機構２０とを電気的に接続する配線パターンは、ビルドアップ層４０を厚さ方向に接続する配置とすることで、電気的配線の長さを極力短縮することができる。これによって、配線長による遅延を最小として高速での信号の送受信を可能にしている。
モジュール基板１０の平面領域内における半導体素子の配置は任意に設計することが可能であり、半導体素子の配置にしたがって、モジュール基板１０に内蔵させる光伝送機構２０の配置と、ビルドアップ層４０に形成する配線パターンを設計すればよい。モジュール基板１０は、光伝送機構２０が内蔵された基板として提供されるから、モジュール基板１０に半導体素子を搭載して半導体装置を組み立てることは容易である。
（モールド基板の製造方法）
図４、５は、図１に示す光伝送機構を備えたモジュール基板の製造工程を示す。
図４は、コア部３０に光伝送機構２０を内蔵させるまでの製造工程を示す。
図４（ａ）は、コア部３０を形成する際に支持体として使用する支持板を示す。支持板１１は平坦性のよい板状体であればよく、材質はとくに限定されない。本実施形態では、支持板１１として銅板を使用した。
モジュール基板の製造工程では、ワーク基板として大判の基板を使用し、１枚のワーク基板から複数枚のモジュール基板が得られるようにする。図４、５では、説明上、ワーク基板のうち一つのモジュール基板となる単位部分を示している。
図４（ｂ）は、支持板１１の表面にアライメントマーク１２を形成した状態を示す。アライメントマーク１２は、例として、めっきにより所定のパターンに形成すればよい。本実施形態の製造工程では、支持板１１に光伝送部品を搭載したり、後工程でビルドアップ層を形成したりする作業を行う。アライメントマーク１２はこれらの操作の際に、正確に位置出しするために設ける。
銅板にアライメントマーク１２を形成する場合は、銅板上にレジストパターンを形成し、レジストパターンをマスクとして、下地層の銅板と識別して視認でき、銅板をエッチングするエッチング液によって侵されない金属、たとえば金、ニッケルをめっきして形成する。
図４（ｃ）は、支持板１１の表面に光伝送部品を搭載する前工程として、支持板１１の一方の面に絶縁層１３を形成した状態を示す。絶縁層１３は、たとえばプリプレグをラミネートして形成することができる。絶縁層１３は一定の粘着性を有する状態（Bステージ状態）に形成する。
図４（ｄ）は、絶縁層１３の表面に、光伝送部品２０ａ、ドライバ部品２３、回路部品２４を搭載した状態を示す。光伝送部品２０ａは、光導波路２１と受発光素子２２とレンズを組み合わせたユニット部品として提供される製品が好適に利用できる。
これらの光伝送部品２０ａ、ドライバ部品２３、回路部品２４は、アライメントマーク１２を基準位置として、所定の設計位置に正確に配置する。
なお、光伝送機構２０の構成部品の他に、コア部３０の両面に形成するビルドアップ層４０間を電気的に接続する貫通電極となる導電部品２６ａも合わせて位置決めして配置する。導電部品２６ａは、円柱状に形成され、絶縁層１３上に起立させて配置する。
絶縁層１３の表面にそれぞれの部品を搭載した後、加熱キュア工程を経過させ絶縁層１３を硬化させる。
図４（ｅ）は、樹脂モールド装置を使用し、支持板１１の部品搭載面を樹脂１４により成形して、光伝送部品２０ａ、ドライバ部品２３、回路部品２４、導電部品２６ａを樹脂１４に埋没させた状態を示す。成形用の樹脂１４としてはエポキシ系の熱硬化型樹脂を用いることができる。樹脂中のフィラー含有量は２０〜９５％程度である。樹脂モールド装置を用いて樹脂成形することによって、光伝送部品２０ａ等の部品を確実に封止することができ、所定の強度、保形性を備えたコア部３０が得られる。
図４（ｆ）は樹脂モールド後の樹脂１４の表面を平坦面に研削し、樹脂１４の表面に導電部品２６ａの端面を露出させる工程である。樹脂１４の表面に導電部品２６ａの端面が露出したところで研削を停止する。これによって、樹脂１４の表面が平坦面に加工され、導電部品２６ａはコア部３０の樹脂部分を厚さ方向に貫通する貫通電極２６となる。
図４（ｆ）は、支持板１１をエッチングして除去した状態を示す。支持板１１をエッチングして除去することにより、コア部３０に絶縁層１３が被着され、コア部３０に光伝送部品２０ａ、ドライバ部品２３、回路部品２４が埋没して封止され、コア部３０を厚さ方向に貫通する貫通電極２６が設けられた積層体が得られる。
支持板１１をエッチングするエッチング液によってアライメントマーク１２が侵されないようにすることにより、絶縁層１３にアライメントマーク１２が残り、ビルドアップ工程でのアライメントマークとして利用することができる。
図５は、コア部３０の両面にビルドアップ層４０を積層して形成する工程を示す。
図５（ａ）は、コア部３０の絶縁層１３が被着された面と反対側の面に電気的絶縁性の絶縁層１５を形成した状態を示す。絶縁層１５も、たとえばプリプレグをラミネートして形成する。
図５（ｂ）は、レーザ加工により、絶縁層１３、１５にビア穴１３ａ、１５ａを形成した状態を示す。ビア穴１３ａ、１５ａは、光伝送部品２０ａ、ドライバ部品２３、回路部品２４の接続用電極の位置と、貫通電極２６の両端面に位置合わせして形成する。ビア穴１３ａ、１５ａをレーザ加工する際に、アライメントマーク１２を基準位置として形成することによって正確に形成することができる。
図５（ｃ）は、絶縁層１３、１５に、ビア４１、４２と配線パターン４３、４４を形成した状態を示す。ビア４１、４２と配線パターン４３、４４は、セミアディティブ法等によって形成することができる。
セミアディティブ法による場合は、絶縁層１３、１５にビア穴１３ａ、１５ａを形成した後、無電解銅めっき等によりめっきシード層を形成する工程、めっきシード層上に配線パターン４３、４４にしたがってレジストパターンを形成する工程、めっきシード層をめっき給電層とする電解めっきにより、ビア穴１３ａ、１５ａと配線パターン４３、４４となる導体部（めっき導体）を形成する工程、次いで、レジストパターンを除去し、めっきシード層の外面に露出する部位を選択的にエッチング除去する工程によって、ビア４１、４２および配線パターン４３、４４を形成する。
図５（ｄ）は、絶縁層１３、１５の上層に絶縁層１６、１７をそれぞれ積層し、絶縁層１６、１７にビア４５、４６と配線パターン４７、４８を形成した状態を示す。絶縁層１６、１７は、プリプレグを積層して形成することができ、ビア４５、４６、配線パターン４７、４８は上述したセミアディティブ法によって形成することができる。このように順次、絶縁層を積層し、層間で電気的に接続して配線層を積層して形成する（ビルドアップ法）ことにより、任意の層数に配線層を積層して形成することができる。
図５（ｅ）は、ビルドアップ法によって形成した配線層の表面を、保護膜１８、１９としてのソルダーレジスト層により被覆し、保護膜１８、１９にそれぞれ開口部１８ａ、１９ａを形成した状態を示す。開口部１８ａは、半導体素子の電極を接合する位置に合わせて形成し、開口部１９ａは、外部接続端子を接合する位置に合わせて形成する。開口部１８ａ、１９ａにそれぞれパッド４７ａ、４８ａが露出する。次いで、パッド４７ａにはんだペーストを供給し、はんだリフローによってバンプ５０を形成する。また、パッド４８ａにはんだボールを接合して外部接続端子５２を形成する（図１）。
バンプ５０および外部接続端子５２を形成した後、大判のワーク基板を個片に切断することにより、光伝送機構を備えたモジュール基板が得られる。なお、外部接続端子５２はワーク基板を個片に切断した後にパッド４８ａに接合してもよい。
（モジュール基板の他の構成例）
図６は光伝送機構を備えたモジュール基板の他の構成例を示す断面図である。本実施形態のモジュール基板１００は、光導波路２１と受発光素子２２を備える光伝送部品２０ａをモジュール基板の外面に配置する構造とした例である。
モジュール基板１００において、コア部３０に内蔵されているのは、ドライバ部品２３、回路部品２４および貫通電極２６である。ドライバ部品２３と受発光素子２２との電気的接続は、ビルドアップ層４０に形成されたビア４１ａ、４１ｂを介してなされる。
ビア４１ｂの端面を、ビルドアップ層４０の外面に露出させ、ビア４１ｂの端面に光伝送部品２０ａの受発光素子２２の接続用の電極を接合することにより、光伝送部品２０ａとドライバ部品２３との電気的接続がなされる。
コア部３０にドライバ部品２３、回路部品４０を組み込むこと、ビルドアップ層４０にビア４１ａ、４１ｂを形成する方法は、前述した製造工程と同様の工程による。
本実施形態のモジュール基板１００の構成によれば、コア部３０とビルドアップ層４０を形成した後、光伝送部品２０ａを基板に搭載して組み立てることができる。光伝送部品２０ａがユニット品として提供される場合には、本実施形態のモジュール基板１００は、組み立てが容易なモジュール基板として有用である。
図７に示すモジュール基板１０１は、図６に示すモジュール基板１００の変形例である。本実施形態のモジュール基板１０１は、基板内に受発光素子２２を内蔵し、基板の表面にコネクタ２５を配し、コネクタ２５により光導波路２１を脱着可能としたものである。 上記実施例と同様に、光導波路２１をモジュール基板１０１の外部に配置することにより、基板の製造工程を簡略化でき、光導波路２１等が樹脂からなるような場合でも、リフローによって半導体素子６８、６９を基板に搭載した後に光導波路２１を取り付けることにより、熱履歴を受けずに光導波路２１を搭載することができる。
図８は、光伝送機構２０を内蔵したモジュール基板１０２の両面に半導体素子７０〜７３を搭載した半導体装置の例を示す。基板内に光伝送機構２０を配置する構成は、前述した実施形態における構成と同様である。基板の両面に搭載された半導体素子は、コア部に形成された貫通電極２６を介して電気的に接続される。
図９は、光伝送機構２０を内蔵し、基板の一方の側縁に端子７７を形成したモジュール基板１０３に半導体素子７４、７５、７６を搭載した半導体装置の例である。
これらの実施形態に示すように、本発明に係るモジュール基板は、基板の一方の面が半導体素子の搭載面、他方の面が外部接続端子が接合された実装面に形成される形態に限られるものではなく、基板の両面に半導体素子を搭載することも可能であり、基板の一方の側縁に実装用の端子を設ける構成とすることも可能である。
また、基板にCPUなどの発熱量の大きな半導体素子を搭載する場合や、動作時に光伝送機構が発熱するような場合には、半導体素子あるいはモジュール基板に、放熱用のフィンや冷却用のペルチェ素子を取り付け、動作時にモジュール基板が過熱しないように構成することもできる。
光伝送機構を備えたモジュール基板の断面図である。 モジュール基板に半導体素子を搭載した半導体装置の断面図である。 モジュール基板に半導体素子を搭載した状態を示す平面図である。 光伝送機構を備えたモジュール基板の製造工程を示す断面図である。 光伝送機構を備えたモジュール基板の製造工程を示す断面図である。 光伝送機構を備えたモジュール基板の他の構成を示す断面図である。 モジュール基板に半導体素子を搭載した半導体装置の他の構成例を示す側面図である。 モジュール基板に半導体素子を搭載した半導体装置の他の構成例を示す側面図である。 モジュール基板に半導体素子を搭載した半導体装置の他の構成例を示す斜視図である。
符号の説明
１０、１００、１０１、１０２、１０３ 光伝送機構を備えたモジュール基板
１１ 支持板
１２ アライメントマーク
１３、１５，１６、１７ 絶縁層
１３ａ、１５ａ ビア穴
１４ 樹脂
１８、１９ 保護膜
１８ａ、１９ａ 開口部
２０ 光伝送機構
２０ａ 光伝送部品
２１ 光導波路
２２ 受発光素子
２３ ドライバ部品
２４ 回路部品
２６ 貫通電極
３０ コア部
４０ ビルドアップ層
４１、４２、４５、４６ ビア
４３、４４、４７、４８ 配線パターン
４７ａ、４８ａ パッド
５０、５１ バンプ
５２ 外部接続端子
６０〜７６ 半導体素子
７７ 端子

Claims (13)

  1. コア部と、
    該コア部に積層され、配線パターンが形成された絶縁層と、
    光信号が伝送される光導波路および該光導波路の両端に設けられた受発光素子を含む光伝送部品、および該光伝送部品と電気的に接続して配置され、光信号から変換された電気信号を増幅するドライバ部品を有する光伝送機構と、
    前記配線パターンを介して前記ドライバ部品に電気的に接続され、前記絶縁層の表面で半導体素子が搭載される搭載部と、を備え、
    前記ドライバ部品は、前記コア部に内蔵されていることを特徴とする光伝送機構を備えたモジュール基板。
  2. 前記光伝送部品は、前記コア部に内蔵されていることを特徴とする請求項１記載の光伝送機構を備えたモジュール基板。
  3. 前記光伝送部品は、前記絶縁層の表面に配置されていることを特徴とする請求項１記載の光伝送機構を備えたモジュール基板。
  4. 前記コア部は、熱硬化型樹脂材料から形成されていることを特徴とする請求項１、２または３記載の光伝送機構を備えたモジュール基板。
  5. 前記絶縁層には、前記配線パターンが形成された配線層が積層され、
    積層された配線層間には、ビアが形成され、
    前記搭載部は、前記配線パターンおよび前記ビアを介して前記ドライバ部品に電気的に接続されていることを特徴とする請求項１〜４のいずれか一項記載の光伝送機構を備えたモジュール基板。
  6. 前記光伝送機構は、前記光伝送部品と電気的に接続され、前記コア部に内蔵された回路部品を有することを特徴とする請求項１〜５のいずれか一項記載の光伝送機構を備えたモジュール基板。
  7. 前記配線パターンが形成された前記絶縁層は、前記コア部の両面に積層しており、
    前記コア部には、該コア部の両面の前記配線パターン間を電気的に接続する貫通電極が設けられていることを特徴とする請求項１〜６のいずれか一項記載の光伝送機構を備えたモジュール基板。
  8. 前記モジュール基板は、一方の面が半導体素子の搭載面、他方の面が実装面として形成されていることを特徴とする請求項１〜７のいずれか一項記載の光伝送機構を備えたモジュール基板。
  9. 前記モジュール基板は、両面が半導体素子の搭載面として形成されていることを特徴とする請求項１〜７のいずれか一項記載の光伝送機構を備えたモジュール基板。
  10. 前記モジュール基板の側縁であって前記絶縁層の表面に、前記配線パターンと電気的に接続された外部接続端子を有することを特徴とする請求項１〜９のいずれか一項記載の光伝送機構を備えたモジュール基板。
  11. 請求項１〜１０のいずれか一項記載の光伝送機構を備えたモジュール基板と、
    前記搭載部に搭載された半導体素子と
    を備えていることを特徴とする半導体装置。
  12. 支持板の一方の面に絶縁層を形成する工程と、
    前記絶縁層の表面の所定位置に、光信号が伝送される光導波路および該光導波路の両端に設けられた受発光素子を含む光伝送部品と、該光伝送部品と電気的に接続して配置され、光信号から変換された電気信号を増幅するドライバ部品と、貫通電極となる導電部品とを配置する工程と、
    前記支持板の一方の面を、前記光伝送部品と、前記ドライバ部品と、前記導電部品とを樹脂中に埋没させて樹脂モールドする工程と、
    前記樹脂モールド後の樹脂の外面を前記導電部品の端面が露出する位置まで研削して、前記光伝送部品と前記ドライバ部品を内蔵するコア部を形成するとともに、コア部を厚さ方向に貫通する貫通電極を形成する工程と、
    前記支持板を除去する工程と、
    前記コア部の一方の面側に、前記光伝送部品と半導体素子とを電気的に接続するビアおよび配線パターンを形成し、前記コア部の他方の面側に、前記貫通電極を介して、前記一方の面側の配線パターンと電気的に接続し、かつ外部接続端子と電気的に接続されるビアおよび配線パターンを形成する工程と
    を備えることを特徴とする光伝送機構を備えたモジュール基板の製造方法。
  13. 前記光伝送部品として、光導波路と受発光素子とをあらかじめ組み合わせて形成したユニット部品を用いることを特徴とする請求項１２記載の光伝送機構を備えたモジュール基板の製造方法。
JP2008077274A 2008-03-25 2008-03-25 光伝送機構を備えたモジュール基板およびその製造方法 Active JP5063430B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008077274A JP5063430B2 (ja) 2008-03-25 2008-03-25 光伝送機構を備えたモジュール基板およびその製造方法
US12/408,820 US8111954B2 (en) 2008-03-25 2009-03-23 Module substrate including optical transmission mechanism and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008077274A JP5063430B2 (ja) 2008-03-25 2008-03-25 光伝送機構を備えたモジュール基板およびその製造方法

Publications (3)

Publication Number Publication Date
JP2009229962A JP2009229962A (ja) 2009-10-08
JP2009229962A5 JP2009229962A5 (ja) 2011-02-03
JP5063430B2 true JP5063430B2 (ja) 2012-10-31

Family

ID=41117358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008077274A Active JP5063430B2 (ja) 2008-03-25 2008-03-25 光伝送機構を備えたモジュール基板およびその製造方法

Country Status (2)

Country Link
US (1) US8111954B2 (ja)
JP (1) JP5063430B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299661B2 (en) * 2009-03-24 2016-03-29 General Electric Company Integrated circuit package and method of making same
US20110156261A1 (en) * 2009-03-24 2011-06-30 Christopher James Kapusta Integrated circuit package and method of making same
US8866301B2 (en) 2010-05-18 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers with interconnection structures
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
JP2015213124A (ja) * 2014-05-02 2015-11-26 イビデン株式会社 パッケージ基板
US9721812B2 (en) * 2015-11-20 2017-08-01 International Business Machines Corporation Optical device with precoated underfill
US10141623B2 (en) 2016-10-17 2018-11-27 International Business Machines Corporation Multi-layer printed circuit board having first and second coaxial vias coupled to a core of a dielectric waveguide disposed in the circuit board
JP6810346B2 (ja) * 2016-12-07 2021-01-06 富士通株式会社 発光素子接合基板
US10914895B2 (en) * 2018-09-18 2021-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
JP7176401B2 (ja) * 2018-12-25 2022-11-22 富士通株式会社 光デバイス及び光モジュール
US11635566B2 (en) 2019-11-27 2023-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package and method of forming same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI294262B (en) * 2002-06-28 2008-03-01 Matsushita Electric Ind Co Ltd A light reception/emission device built-in module with optical and electrical wiring combined therein and method of making the same
JP4227471B2 (ja) 2002-06-28 2009-02-18 パナソニック株式会社 受発光素子内蔵光電気混載配線モジュールの製造方法
JP2004069798A (ja) * 2002-08-02 2004-03-04 Canon Inc 光電融合ビアをもつ光電融合配線基板
US6919508B2 (en) * 2002-11-08 2005-07-19 Flipchip International, Llc Build-up structures with multi-angle vias for chip to chip interconnects and optical bussing
JP2005005505A (ja) * 2003-06-12 2005-01-06 Denso Corp 多層配線基板及びその製造方法
AT413891B (de) * 2003-12-29 2006-07-15 Austria Tech & System Tech Leiterplattenelement mit wenigstens einem licht-wellenleiter sowie verfahren zur herstellung eines solchen leiterplattenelements
JP4276143B2 (ja) 2004-07-23 2009-06-10 新光電気工業株式会社 光モジュールの製造方法
JP4760128B2 (ja) * 2005-05-20 2011-08-31 住友ベークライト株式会社 光導波路構造体および光導波路基板
KR100770853B1 (ko) * 2006-02-09 2007-10-26 삼성전자주식회사 광 모듈
WO2007114384A1 (ja) * 2006-04-03 2007-10-11 The University Of Tokyo 信号伝送機器
AT505834B1 (de) * 2007-09-21 2009-09-15 Austria Tech & System Tech Leiterplattenelement

Also Published As

Publication number Publication date
US20090245724A1 (en) 2009-10-01
JP2009229962A (ja) 2009-10-08
US8111954B2 (en) 2012-02-07

Similar Documents

Publication Publication Date Title
JP5063430B2 (ja) 光伝送機構を備えたモジュール基板およびその製造方法
JP6849907B2 (ja) 光モジュール及び光モジュールの製造方法
EP3657915A2 (en) Method of manufacturing a component carrier using a separation component, the component carrier, and a semi-finished product
US7842541B1 (en) Ultra thin package and fabrication method
US20180226366A1 (en) Semiconductor package and manufacturing method thereof
US20180130761A1 (en) Semiconductor package, manufacturing method thereof, and electronic element module using the same
CN113013125B (zh) 嵌入有在侧向上位于堆叠体的导电结构之间的内插件的部件承载件
US7985926B2 (en) Printed circuit board and electronic component device
JP2009080451A (ja) フレキシブル光電気配線及びその製造方法
JP2015082576A (ja) 電子装置、電子機器及び電子装置の製造方法
JP2009229962A5 (ja)
CN109640521A (zh) 制造具有嵌入式集群的部件承载件的方法以及部件承载件
EP1571706A1 (en) Electronic device
TWI750451B (zh) 封裝上的印刷電路板模組
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
US20230043085A1 (en) Component Carrier With Different Stack Heights and Vertical Opening and Manufacturing Methods
US20220319943A1 (en) Embedding Methods for Fine-Pitch Components and Corresponding Component Carriers
JP2011082471A (ja) 電子部品内装型プリント基板及びその製造方法
KR101214671B1 (ko) 전자 부품 내장형 인쇄회로기판 및 그 제조 방법
JP2004327516A (ja) 多層光電気混載基板およびその製造方法
JP5952101B2 (ja) 光電気混載ユニット、素子搭載モジュール
US20230245990A1 (en) Component Carrier With Embedded IC Substrate Inlay, and Manufacturing Method
CN217883966U (zh) 包括至少两个部件的部件承载件
EP4227991A2 (en) Component carrier with connected component having redistribution layer at main surface
US11191150B2 (en) Electronic component module and method for manufacturing the same

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101208

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120807

R150 Certificate of patent or registration of utility model

Ref document number: 5063430

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3