JP6849907B2 - 光モジュール及び光モジュールの製造方法 - Google Patents

光モジュール及び光モジュールの製造方法 Download PDF

Info

Publication number
JP6849907B2
JP6849907B2 JP2016233738A JP2016233738A JP6849907B2 JP 6849907 B2 JP6849907 B2 JP 6849907B2 JP 2016233738 A JP2016233738 A JP 2016233738A JP 2016233738 A JP2016233738 A JP 2016233738A JP 6849907 B2 JP6849907 B2 JP 6849907B2
Authority
JP
Japan
Prior art keywords
substrate
optical module
silicon photonics
conductor layer
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016233738A
Other languages
English (en)
Other versions
JP2018093007A (ja
Inventor
海沼　則夫
則夫 海沼
中村　直章
直章 中村
福園　健治
健治 福園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2016233738A priority Critical patent/JP6849907B2/ja
Priority to US15/785,466 priority patent/US10261249B2/en
Publication of JP2018093007A publication Critical patent/JP2018093007A/ja
Application granted granted Critical
Publication of JP6849907B2 publication Critical patent/JP6849907B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4266—Thermal aspects, temperature control or temperature monitoring
    • G02B6/4268—Cooling
    • G02B6/4272—Cooling with mounting substrates of high thermal conductivity
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/428—Electrical aspects containing printed circuit boards [PCB]
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/4283—Electrical aspects with electrical insulation means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12121—Laser
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12123—Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10151—Sensor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Semiconductor Lasers (AREA)
  • Optical Integrated Circuits (AREA)

Description

本発明は、光モジュール及び光モジュールの製造方法に関する。
光導波路を設けたシリコン基板等の実装基板上に、受光素子や発光素子のような光素子のほか、ＬＳＩ（Large Scale Integration）のような半導体素子を設ける光モジュールが知られている。例えば、受光素子を半田バンプで接合したＬＳＩを、光導波路を設けたシリコン基板の凹部にその受光素子が配置されるようにして、シリコン基板上に半田バンプで接合した光モジュールが知られている。
特開２０００−３５２６４３号公報
Akinori Hayakawa etc, A 25 Gbps silicon photonic transmitter and receiver with a bridge structure for CPU interconnects, Optical Fiber Communication Conference 2015 Los Angeles, California United States 22-26 March 2015
光導波路を設けた実装基板上の半導体素子に電気信号を供給するため、その実装基板を、別の基板上に搭載してこれとワイヤで接続する手法を用いると、実装基板上の半導体素子に至るまでの配線長が長くなり、光モジュールの高速動作が図れない場合がある。
一観点によれば、凹部及び第１導体層を有する第１基板と、前記凹部内に収容され、光導波路及び第２導体層を有する第２基板と、前記第１基板上と前記第２基板上とに跨って設けられ、前記第１導体層及び前記第２導体層と接続された半導体素子と、前記凹部の側壁及び底面と前記第２基板との間に設けられ、前記第１基板と前記第２基板とを接合する第１接合材とを含み、前記第１基板は、前記第１導体層を有する基材と、前記基材を貫通する貫通孔と、前記貫通孔の一方の開口端を閉塞する閉塞部材とを含み、前記貫通孔と前記閉塞部材とによって前記凹部が形成される光モジュールが提供される。
また、一観点によれば、凹部及び第１導体層を有する第１基板の、前記凹部内に、光導波路及び第２導体層を有する第２基板を収容する工程と、前記第１基板上と前記第２基板上とに跨って設けられる半導体素子を、前記第１導体層及び前記第２導体層と接続する工程と、前記凹部の側壁及び底面と前記第２基板との間に第１接合材を設け、前記第１基板と前記第２基板とを接合する工程とを含み、前記第１基板は、前記第１導体層を有する基材と、前記基材を貫通する貫通孔と、前記貫通孔の一方の開口端を閉塞する閉塞部材とを含み、前記貫通孔と前記閉塞部材とによって前記凹部が形成される光モジュールの製造方法が提供される。
光導波路を有する基板上の半導体素子に至るまでの配線の長大化を抑え、高速動作が可能な光モジュールを実現することができる。
光モジュールの一例を示す図である。 光モジュールの電気信号経路の説明図である。 第１の実施の形態に係る光モジュールの一例を示す図である。 第１の実施の形態に係る光モジュールの配線長の説明図（その１）である。 第１の実施の形態に係る光モジュールの配線長の説明図（その２）である。 第１の実施の形態に係る光モジュールの第１の構成例を示す図である。 第１の実施の形態に係る光モジュールの第２の構成例を示す図である。 第１の実施の形態に係る光モジュールの第３の構成例を示す図である。 第１の実施の形態に係る光モジュールの第４の構成例を示す図である。 第１の実施の形態に係る光モジュールの第５の構成例を示す図である。 第１の実施の形態に係る光モジュールの形成方法の一例を示す図である。 第１の実施の形態に係る光モジュールの形成方法の別例を示す図である。 第１の実施の形態に係る基板の形成方法の説明図である。 第２の実施の形態に係る光モジュールの一例を示す図である。 第２の実施の形態に係る光モジュールの構成例を示す図である。 第２の実施の形態に係る光モジュールの形成方法の一例を示す図である。 第２の実施の形態に係る基板の形成方法の説明図である。 第３の実施の形態に係る電子機器の説明図である。
はじめに、光モジュールの一例について説明する。
図１は光モジュールの一例を示す図である。図１（Ａ）には、光モジュールの要部平面模式図を示し、図１（Ｂ）には、図１（Ａ）のＬ１−Ｌ１断面模式図を示している。
図１に示す光モジュール１００は、基板１１０、シリコンフォトニクスチップ１２０、半導体レーザ１３０及び制御チップ１４０を含む。
基板１１０には、プリント基板、パッケージ基板、インターポーザ、マザーボード等の各種回路基板が用いられる。基板１１０には、電気配線として、所定パターン形状の導体層１１１が設けられる。導体層１１１は、銅（Ｃｕ）等の各種導体材料を用いて形成される。
シリコンフォトニクスチップ１２０は、基板１１０上に設けられる。シリコンフォトニクスチップ１２０は、シリコン（Ｓｉ）基板やＳＯＩ（Silicon On Insulator）基板を用いて形成される。シリコンフォトニクスチップ１２０には、電気配線として、所定パターン形状の導体層１２１ａ及び導体層１２１ｂが設けられ、光配線として、所定パターン形状の光導波路１２２が設けられる。導体層１２１ａ及び導体層１２１ｂは、銅等の各種導体材料を用いて形成される。光導波路１２２は、例えば、コアにシリコンを用い、クラッドに酸化シリコン（ＳｉＯ2）を用いて、形成される。
半導体レーザ１３０は、シリコンフォトニクスチップ１２０上に設けられる。半導体レーザ１３０は、例えば、ガリウムヒ素（ＧａＡｓ）系、インジウムリン（ＩｎＰ）系、窒化ガリウム（ＧａＮ）系といった各種化合物半導体材料を用いて形成される。ここでは半導体レーザ１３０として、ＶＣＳＥＬ（Vertical Cavity Surface Emitting Laser）等の面発光型レーザを例示している。
半導体レーザ１３０は、シリコンフォトニクスチップ１２０の導体層１２１ｂと電気的に接続される。導体層１２１ｂを通じて半導体レーザ１３０に供給される電気信号（電流、電圧）が用いられ、半導体レーザ１３０から光が出射される。半導体レーザ１３０は、シリコンフォトニクスチップ１２０の光導波路１２２と光学的に接続され、出射された光は、光導波路１２２に結合されるようになっている。
制御チップ１４０は、シリコンフォトニクスチップ１２０上に設けられる。制御チップ１４０には、ＬＳＩ等の各種半導体素子が用いられる。制御チップ１４０は、半田バンプ等の端子接合部１４１によって、シリコンフォトニクスチップ１２０の導体層１２１ａ及び導体層１２１ｂと電気的に接続される（フリップチップボンディング）。制御チップ１４０は、導体層１２１ｂを通じて半導体レーザ１３０に供給する電気信号を制御し、半導体レーザ１３０の光のオンオフ動作を制御する。
制御チップ１４０で制御され、半導体レーザ１３０から出射された光は、シリコンフォトニクスチップ１２０の光導波路１２２を伝送され、例えば、その光導波路１２２と光学的に接続される光ファイバ等の他の光素子へと伝送される。
図１（Ａ）及び図１（Ｂ）に示す光モジュール１００では、基板１１０の導体層１１１と、シリコンフォトニクスチップ１２０の導体層１２１ａとが、ワイヤ１５０を用いて電気的に接続される（ワイヤボンディング）。半導体レーザ１３０の光のオンオフ動作を制御する制御チップ１４０への電気信号は、それらが実装されるシリコンフォトニクスチップ１２０の外部、この例ではシリコンフォトニクスチップ１２０が実装される基板１１０から、供給される。即ち、制御チップ１４０への電気信号の供給は、基板１１０の導体層１１１、ワイヤ１５０、及びシリコンフォトニクスチップ１２０の導体層１２１ａを通じて行われる。
ところで、近年のデータ量の増大に伴い、光通信速度も高速化が進んでいる。光通信速度の高速化のためには、出射光源の動作及びそれを制御する半導体素子の動作の高速化が求められる。しかし、上記のような光モジュール１００では、電気信号経路の構造上、十分な高速動作を図れない可能性がある。
図２は光モジュールの電気信号経路の説明図である。図２（Ａ）には、光モジュールの要部平面模式図を示し、図２（Ｂ）には、図２（Ａ）のＬ２−Ｌ２断面模式図を示している。尚、図２（Ａ）及び図２（Ｂ）では、電気信号の供給経路を点線で模式的に図示している。
図２（Ａ）及び図２（Ｂ）に示すように、光モジュール１００では、半導体レーザ１３０の動作を制御する制御チップ１４０への電気信号Ｅが、基板１１０の導体層１１１、ワイヤ１５０、及びシリコンフォトニクスチップ１２０の導体層１２１ａを通じて供給される。
このように、基板１１０の導体層１１１から制御チップ１４０に供給される電気信号Ｅが、ワイヤ１５０、及びシリコンフォトニクスチップ１２０の導体層１２１ａを通る構造にすると、制御チップ１４０までの配線長（電気信号Ｅの供給経路長）が比較的長くなる。基板１１０から制御チップ１４０までの配線長が長くなると、制御チップ１４０に対する電気信号Ｅの供給が遅くなり、制御チップ１４０の動作が遅くなる可能性がある。その結果、半導体レーザ１３０の動作が遅れ、光モジュール１００の高速動作が図れないことが起こり得る。
また、この構造では、シリコンフォトニクスチップ１２０に、基板１１０の導体層１１１とワイヤ１５０で接続可能な導体層１２１ａ、例えば図２（Ａ）に示すようなボンディングパッド１２１ａａが設けられる。シリコンフォトニクスチップ１２０には、このような導体層１２１ａの配置領域Ｗが必要になるため、その分、シリコンフォトニクスチップ１２０が大型化し、更にシリコンフォトニクスチップ１２０の材料コスト、製造コストが増大する可能性がある。
以上のような点に鑑み、ここでは以下に実施の形態として示すような構成を採用し、光モジュールを実現する。
まず、第１の実施の形態について説明する。
図３は第１の実施の形態に係る光モジュールの一例を示す図である。図３（Ａ）には、光モジュールの要部平面模式図を示し、図３（Ｂ）には、図３（Ａ）のＬ３−Ｌ３断面模式図を示している。
図３（Ａ）及び図３（Ｂ）に示す光モジュール１は、基板１０、シリコンフォトニクスチップ２０、半導体レーザ３０及び制御チップ４０を含む。
基板１０には、プリント基板、パッケージ基板、インターポーザ、マザーボード等の各種回路基板が用いられる。基板１０には、電気配線として、所定パターン形状の導体層１１が設けられる。導体層１１は、銅等の各種導体材料を用いて形成される。基板１０には、シリコンフォトニクスチップ２０が収容可能なサイズの凹部１２が設けられる。ここでは一例として、基板１０の中央付近から一端に達するように延びる平面矩形状の凹部１２を図示している。
シリコンフォトニクスチップ２０は、基板１０の凹部１２内に収容される。シリコンフォトニクスチップ２０は、シリコン基板やＳＯＩ基板を用いて形成される。シリコンフォトニクスチップ２０には、電気配線として、所定パターン形状の導体層２１ｂが設けられ、光配線として、所定パターン形状の光導波路２２が設けられる。導体層２１ｂは、銅等の各種導体材料を用いて形成される。光導波路２２は、例えば、コアにシリコンを用い、クラッドに酸化シリコンを用いて、形成される。
半導体レーザ３０は、シリコンフォトニクスチップ２０上に設けられる。半導体レーザ３０は、例えば、ガリウムヒ素系、インジウムリン系、窒化ガリウム系といった各種化合物半導体材料を用いて形成される。ここでは半導体レーザ３０として、ＶＣＳＥＬ等の面発光型レーザを例示している。
半導体レーザ３０は、シリコンフォトニクスチップ２０の導体層２１ｂと電気的に接続される。導体層２１ｂを通じて半導体レーザ３０に供給される電気信号が用いられ、半導体レーザ３０から光が出射される。半導体レーザ３０は、シリコンフォトニクスチップ２０の光導波路２２と互いの光軸が合わせられて光学的に接続され、出射された光は、光導波路２２に結合されるようになっている。
制御チップ４０には、ＬＳＩ等の各種半導体素子が用いられる。制御チップ４０は、基板１０上とシリコンフォトニクスチップ２０上とに跨って設けられる。制御チップ４０は、半田バンプやピラー電極等の端子接合部４１ａによって基板１０の導体層１１と電気的に接続され、半田バンプやピラー電極等の端子接合部４１ｂによってシリコンフォトニクスチップ２０の導体層２１ｂと電気的に接続される（フリップチップボンディング）。尚、ここでは一例として、半田バンプの端子接合部４１ａ及び端子接合部４１ｂを模式的に図示している。
端子接合部４１ａ及び端子接合部４１ｂは、材質、形状、サイズ等について、同種のものであってもよいし、異種のものであってもよい。例えば、制御チップ４０の端子（電極パッド）の材質、サイズ等、並びに基板１０の導体層１１及びシリコンフォトニクスチップ２０の導体層２１ｂの材質、サイズ、ピッチ等に基づき、端子接合部４１ａ及び端子接合部４１ｂの種類がそれぞれ選択される。
制御チップ４０は、基板１０から導体層１１及び端子接合部４１ａを通じて供給される電気信号によって動作する。制御チップ４０から出力される電気信号は、端子接合部４１ｂ及びシリコンフォトニクスチップ２０の導体層２１ｂを通じて半導体レーザ３０に供給される。制御チップ４０は、導体層２１ｂを通じて半導体レーザ３０に供給する電気信号を制御し、半導体レーザ３０の光のオンオフ動作を制御する。
制御チップ４０で制御され、半導体レーザ３０から出射された光は、シリコンフォトニクスチップ２０の光導波路２２を伝送され、例えば、その光導波路２２と光学的に接続される光ファイバ等の他の光素子へと伝送される。
図３（Ａ）及び図３（Ｂ）に示す光モジュール１では、基板１０の凹部１２内にシリコンフォトニクスチップ２０が収容され、基板１０上とシリコンフォトニクスチップ２０上とに跨って制御チップ４０が設けられる。制御チップ４０は、基板１０の導体層１１とシリコンフォトニクスチップ２０の導体層２１ｂとに接合される。このように光モジュール１は、基板１０とシリコンフォトニクスチップ２０とが制御チップ４０で橋渡し（ブリッジ）されたブリッジ構造を有する。このようなブリッジ構造を有する光モジュール１では、上記のようなワイヤボンディングを利用した光モジュール１００（図１及び図２）に比べて、制御チップ４０に電気信号を供給するための配線長を短縮することができる。この点について、図４及び図５を参照して説明する。
図４及び図５は第１の実施の形態に係る光モジュールの配線長の説明図である。図４（Ａ）には、光モジュールの要部平面模式図を示し、図４（Ｂ）には比較のため、ワイヤボンディングを利用した光モジュールの要部平面模式図を示している。図５（Ａ）には、図４（Ａ）のＬ４ａ−Ｌ４ａ断面模式図を示し、図５（Ｂ）には比較のため、図４（Ｂ）のＬ４ｂ−Ｌ４ｂ断面模式図を示している。尚、図４（Ａ）及び図５（Ａ）、並びに図４（Ｂ）及び図５（Ｂ）では、電気信号の供給経路を点線で模式的に図示している。
図４（Ａ）及び図５（Ａ）に示す光モジュール１では、制御チップ４０が、基板１０の導体層１１に、端子接合部４１ａで接合される。一方、図４（Ｂ）及び図５（Ｂ）に示す光モジュール１００では、制御チップ１４０が、基板１１０の導体層１１１とワイヤ１５０で接続されたシリコンフォトニクスチップ１２０の導体層１２１ａに、端子接合部１４１で接合される。従って、光モジュール１では、光モジュール１００におけるワイヤ１５０及びシリコンフォトニクスチップ１２０の導体層１２１ａを含む範囲Ｘ（図５（Ｂ））における長さ分、基板１０の導体層１１から制御チップ４０までの配線長（電気信号Ｅの供給経路長）が短縮される。
このように、図４（Ａ）及び図５（Ａ）に示す光モジュール１では、図４（Ｂ）及び図５（Ｂ）に示す光モジュール１００に比べて配線長が短縮されることで、基板１０から制御チップ４０に供給される電気信号Ｅの遅れが抑えられる。これにより、制御チップ４０によって制御される半導体レーザ３０の動作の遅れが抑えられ、高速動作が可能な光モジュール１が実現される。
また、図４（Ａ）及び図５（Ａ）に示す光モジュール１では、図４（Ｂ）及び図５（Ｂ）に示す光モジュール１００のような、ワイヤ１５０を接続する導体層１２１ａ（ボンディングパッド１２１ａａ等）の配置領域が不要となる。そのため、光モジュール１では、その不要となった配置領域分、シリコンフォトニクスチップ２０のサイズを縮小することができる。これにより、シリコンフォトニクスチップ２０の小型化が実現され、小型化による材料コスト、製造コストの低減が図られる。更に、このようなワイヤ１５０の削減によって得られるシリコンフォトニクスチップ２０の小型化により、光モジュール１の小型化、低コスト化が図られる。
以下に、上記のような構成を含む光モジュールの例について更に説明する。
まず、第１の構成例について述べる。
図６は第１の実施の形態に係る光モジュールの第１の構成例を示す図である。図６（Ａ）には、光モジュールの要部平面模式図を示し、図６（Ｂ）には、図６（Ａ）のＬ６−Ｌ６断面模式図を示している。
図６（Ａ）及び図６（Ｂ）に示す光モジュール１ａでは、基板１０の凹部１２の側壁１２ａ及び底面１２ｂと、その凹部１２内に収容されるシリコンフォトニクスチップ２０との間に、接合材６０が設けられる。この接合材６０により、基板１０とシリコンフォトニクスチップ２０とが接合される。接合材６０には、熱硬化性樹脂、熱可塑性樹脂、光硬化性樹脂等の各種樹脂材料が用いられる。
更に、光モジュール１ａでは、端子接合部４１ａで接合された基板１０と制御チップ４０との間、及び端子接合部４１ｂで接合されたシリコンフォトニクスチップ２０と制御チップ４０との間に、それぞれアンダーフィル材６１ａ及びアンダーフィル材６１ｂ（接合材）が設けられる。アンダーフィル材６１ａ及びアンダーフィル材６１ｂには、熱硬化性樹脂、熱可塑性樹脂、光硬化性樹脂等の各種樹脂材料が用いられる。アンダーフィル材６１ａとアンダーフィル材６１ｂとは、同種のものであってもよいし、異種のものであってもよい。アンダーフィル材６１ａ及びアンダーフィル材６１ｂには、例えば同一の材料が用いられる。
例えば、接合材６０、アンダーフィル材６１ａ及びアンダーフィル材６１ｂには、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂等の熱硬化性樹脂、ポリエチレンテレフタレート樹脂、アクリル樹脂、ポリアミド樹脂等の熱可塑性樹脂、エポキシ系やアクリレート系の紫外線硬化性樹脂等が用いられる。
また、接合材６０と、アンダーフィル材６１ａ及びアンダーフィル材６１ｂとは、同種のものであってもよいし、異種のものであってもよい。
光モジュール１ａのように、基板１０とシリコンフォトニクスチップ２０とが、それらの間に介在する接合材６０によって接合されることで、基板１０とシリコンフォトニクスチップ２０との接合強度の向上が図られる。更に、アンダーフィル材６１ａ及びアンダーフィル材６１ｂにより、制御チップ４０と基板１０及びシリコンフォトニクスチップ２０とが接合されることで、制御チップ４０と基板１０及びシリコンフォトニクスチップ２０との接合強度の向上が図られる。これにより、構成部品間の接合強度に優れる光モジュール１ａが実現される。
例えば、接合材６０、アンダーフィル材６１ａ及びアンダーフィル材６１ｂを設けない構成の場合、基板１０の凹部１２内に収容されるシリコンフォトニクスチップ２０は、制御チップ４０によって支えられる。即ち、シリコンフォトニクスチップ２０は、それと端子接合部４１ｂで接合され且つ端子接合部４１ａで基板１０と接合された制御チップ４０によって支えられる。この場合、シリコンフォトニクスチップ２０に対して外力が加わった時には、その応力が、シリコンフォトニクスチップ２０を支える制御チップ４０の端子接合部４１ｂ及び端子接合部４１ａに集中し易い。また、基板１０の熱膨張が生じた時にも、制御チップ４０の端子接合部４１ｂ及び端子接合部４１ａに応力が集中し易い。端子接合部４１ｂ及び端子接合部４１ａへの応力集中は、それらの破断を招き、光モジュール１ａの性能及び信頼性の低下を招く可能性がある。
これに対し、光モジュール１ａでは、基板１０とシリコンフォトニクスチップ２０との間に設けられる接合材６０により、外力が加わった時のシリコンフォトニクスチップ２０の変位や変形が抑えられる。これにより、シリコンフォトニクスチップ２０に対する外力に起因して発生し得る端子接合部４１ｂ及び端子接合部４１ａの応力を抑えることができる。更に、光モジュール１ａでは、端子接合部４１ｂ及び端子接合部４１ａによる接合強度が、制御チップ４０とシリコンフォトニクスチップ２０及び基板１０との間に設けられるアンダーフィル材６１ｂ及びアンダーフィル材６１ａによって補強される。これにより、たとえ端子接合部４１ｂ及び端子接合部４１ａに応力が発生しても、それらが破断に至るのを抑えることができる。
図６（Ａ）及び図６（Ｂ）に示すような光モジュール１ａによれば、上記光モジュール１（図３〜図５）と同様に、制御チップ４０のブリッジ構造による配線長の短縮、それによる高速動作、小型化及び低コスト化が図られる。更に、この光モジュール１ａによれば、接合材６０による高強度化、それによる端子接合部４１ｂ及び端子接合部４１ａの破断の抑制が図られ、性能及び信頼性の低下が抑制される。
光モジュール１ａの高強度化の観点から、接合材６０は、基板１０の凹部１２の底面１２ｂとシリコンフォトニクスチップ２０との間、及び凹部１２の側壁１２ａとシリコンフォトニクスチップ２０との間の双方に、設けられることが望ましい。このように双方に接合材６０を設けると、それらのうちの一方にだけ設ける場合に比べて、基板１０に対するシリコンフォトニクスチップ２０の接合強度を高め、シリコンフォトニクスチップ２０を外力に強い構造とすることができる。
更に、光モジュール１ａの高強度化の観点から、接合材６０、アンダーフィル材６１ａ及びアンダーフィル材６１ｂは、互いに接合されて一体化されていることが望ましい。接合材６０、アンダーフィル材６１ａ及びアンダーフィル材６１ｂの、異なるもの同士が接合されることで、接合されない場合に比べて、基板１０、シリコンフォトニクスチップ２０及び制御チップ４０の間の接合強度を高めることができる。
続いて、第２の構成例について述べる。
図７は第１の実施の形態に係る光モジュールの第２の構成例を示す図である。図７には、光モジュールの要部断面模式図を示している。
図７に示す光モジュール１ｂでは、基板１０とその凹部１２内に収容されるシリコンフォトニクスチップ２０との間に設けられる接合材６０ｂに、熱伝導性のフィラー６２を含有する樹脂６３が用いられる。
接合材６０ｂの樹脂６３には、熱硬化性樹脂、熱可塑性樹脂、光硬化性樹脂等の各種樹脂材料が用いられる。
接合材６０ｂのフィラー６２には、樹脂６３に用いられる材料よりも熱伝導率の高い材料が用いられる。例えば、フィラー６２には、銅、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）等の各種金属材料、窒化アルミニウム（ＡｌＮ）、酸化アルミニウム（Ａｌ2Ｏ3）等の各種セラミックス材料、カーボンナノチューブ、グラフェン等の各種カーボン材料が用いられる。フィラー６２には、このような材料の１種又は２種以上が含まれる。例えば、フィラー６２には、このような材料の１種又は２種以上の粒子を含む粉体、或いは、このような材料の１種又は２種以上で表面がコーティングされた粒子を含む粉体が用いられる。
光モジュール１ｂの動作時には、半導体レーザ３０及び制御チップ４０が発熱する。半導体レーザ３０及び制御チップ４０で発生した熱（その一部）は、例えば、それらが実装される基板１０及びシリコンフォトニクスチップ２０へと伝達される。
ここで、光モジュール１ｂでは、シリコンフォトニクスチップ２０を基板１０に接合する接合材６０ｂとして、上記のような熱伝導性のフィラー６２を含有する樹脂６３が用いられている。そのため、フィラー６２を含有しない接合材が用いられる場合に比べて、半導体レーザ３０及び制御チップ４０からシリコンフォトニクスチップ２０に伝達された熱が、フィラー６２を含有する接合材６０ｂを通じて、より効率的に基板１０へと伝達されるようになる。これにより、半導体レーザ３０及び制御チップ４０の放熱性（冷却速度）を向上させ、半導体レーザ３０及び制御チップ４０の過熱、それによる性能低下、破損を抑えることができる。
図７に示すような光モジュール１ｂによれば、上記光モジュール１と同様に、制御チップ４０のブリッジ構造による配線長の短縮、それによる高速動作、小型化及び低コスト化が図られる。更に、この光モジュール１ｂによれば、接合材６０ｂによる高強度化、それによる端子接合部４１ｂ及び端子接合部４１ａの破断の抑制が図られるほか、半導体レーザ３０及び制御チップ４０の放熱性の向上が図られる。
続いて、第３の構成例について述べる。
図８は第１の実施の形態に係る光モジュールの第３の構成例を示す図である。図８には、光モジュールの要部断面模式図を示している。
図８に示す光モジュール１ｃは、基板１０の凹部１２の底面１２ｂに設けられた熱伝導層７１と、熱伝導層７１に接続され基板１０を貫通する熱伝導ビア７２と、熱伝導ビア７２に接続され基板１０の下面に設けられた熱伝導層７３とを有する。光モジュール１ｃは、このような点で、上記光モジュール１ｂ（図７）と相違する。
熱伝導層７１、熱伝導ビア７２及び熱伝導層７３には、基板１０の絶縁部に用いられる材料（有機系又は無機系の絶縁材料）よりも熱伝導率の高い材料が用いられる。例えば、熱伝導層７１、熱伝導ビア７２及び熱伝導層７３には、銅、アルミニウム、銀、金等の各種金属材料が用いられる。熱伝導層７１、熱伝導ビア７２及び熱伝導層７３には、このほか、窒化アルミニウム、酸化アルミニウム等の各種セラミックス材料、カーボンナノチューブ、グラフェン等の各種カーボン材料が用いられてもよい。
光モジュール１ｃでは、熱伝導層７１、熱伝導ビア７２及び熱伝導層７３により、基板１０の凹部１２からその外面に通じる熱伝導パス７０ｃが形成される。光モジュール１ｃでは、まず半導体レーザ３０及び制御チップ４０で発生し、シリコンフォトニクスチップ２０に伝達された熱が、熱伝導性のフィラー６２を含有する接合材６０ｂに伝達される。そして、その熱は、接合材６０ｂと接続された基板１０の熱伝導パス７０ｃ、即ち熱伝導層７１、熱伝導ビア７２及び熱伝導層７３を通じて、基板１０の外部に放熱される。これにより、半導体レーザ３０及び制御チップ４０の放熱性が高められ、半導体レーザ３０及び制御チップ４０の過熱、それによる性能低下、破損が抑えられる。
図８に示すような光モジュール１ｃによれば、上記光モジュール１と同様に、制御チップ４０のブリッジ構造による配線長の短縮、それによる高速動作、小型化及び低コスト化が図られる。更に、この光モジュール１ｃによれば、接合材６０ｂによる高強度化、それによる端子接合部４１ｂ及び端子接合部４１ａの破断の抑制が図られるほか、半導体レーザ３０及び制御チップ４０の放熱性の向上が図られる。
続いて、第４の構成例について述べる。
図９は第１の実施の形態に係る光モジュールの第４の構成例を示す図である。図９には、光モジュールの要部断面模式図を示している。
図９に示す光モジュール１ｄでは、基板１０の凹部１２の側壁１２ａ及び底面１２ｂとそれぞれ対向するシリコンフォトニクスチップ２０の側面２０ａ及び下面２０ｂに、溶融された半田が濡れる金属等の熱伝導層７４が設けられる。基板１０には、凹部１２の側壁１２ａ及び底面１２ｂに設けられた熱伝導層７５と、熱伝導層７５に接続され基板１０を貫通する熱伝導ビア７２と、熱伝導ビア７２に接続され基板１０の下面に設けられた熱伝導層７３とを含む熱伝導パス７０ｄが設けられる。熱伝導層７５には、溶融された半田が濡れる金属等の材料が用いられる。
光モジュール１ｄでは、基板１０とシリコンフォトニクスチップ２０との間に設けられる接合材６０ｄとして、半田が用いられる。接合材６０ｄの半田には、スズ（Ｓｎ）を含有する各種半田材料、例えば、スズ半田、スズ−銀系半田、スズ−銅系半田、スズ−インジウム（Ｉｎ）系半田、スズ−ビスマス（Ｂｉ）系半田等が用いられる。
光モジュール１ｄを形成する際には、制御チップ４０でブリッジされた基板１０とシリコンフォトニクスチップ２０との間に半田若しくは半田ペーストが設けられ、その半田が加熱により溶融され、冷却により凝固される。この時、加熱により溶融された半田は、基板１０側に設けられた熱伝導層７５及びシリコンフォトニクスチップ２０側に設けられた熱伝導層７４に濡れ広がり、その後、冷却により凝固される。これにより、基板１０とシリコンフォトニクスチップ２０とが、半田の接合材６０ｄを用いて接合された状態が得られる。
光モジュール１ｄでは、半導体レーザ３０及び制御チップ４０で発生し、シリコンフォトニクスチップ２０に伝達された熱が、熱伝導層７４、半田の接合材６０ｄ、熱伝導層７５に伝達され、熱伝導パス７０ｄを通じて基板１０の外部に放熱される。接合材６０ｄに熱伝導性の高い半田が用いられることで、シリコンフォトニクスチップ２０側の熱伝導層７４から基板１０側の熱伝導パス７０ｄに、効率的に熱が伝達される。これにより、半導体レーザ３０及び制御チップ４０の放熱性が高められ、半導体レーザ３０及び制御チップ４０の過熱、それによる性能低下、破損が抑えられる。
図９に示すような光モジュール１ｄによれば、上記光モジュール１と同様に、制御チップ４０のブリッジ構造による配線長の短縮、それによる高速動作、小型化及び低コスト化が図られる。更に、この光モジュール１ｄによれば、接合材６０ｄによる高強度化、それによる端子接合部４１ｂ及び端子接合部４１ａの破断の抑制が図られるほか、半導体レーザ３０及び制御チップ４０の放熱性の向上が図られる。
続いて、第５の構成例について述べる。
図１０は第１の実施の形態に係る光モジュールの第５の構成例を示す図である。図１０には、光モジュールの要部断面模式図を示している。
図１０に示す光モジュール１ｅでは、基板１０とその凹部１２内に収容されるシリコンフォトニクスチップ２０との間に設けられる接合材６０ｅに、比較的硬化収縮率の小さい材料が用いられる。このような接合材６０ｅには、例えば、フィラー６４を含有する樹脂６５が用いられる。この場合、樹脂６５には、熱硬化性樹脂、熱可塑性樹脂、光硬化性樹脂等の各種樹脂材料が用いられる。フィラー６４には、絶縁性又は導電性の各種材料が用いられる。フィラー６４の含有量は、比較的多い量、例えば、８０重量％〜９０重量％程度とされる。
光モジュール１ｅを形成する際には、制御チップ４０でブリッジされた基板１０とシリコンフォトニクスチップ２０との間に、フィラー６４を含有する流動性の樹脂６５が設けられ、その樹脂６５が熱や紫外線等の光を利用して硬化される。これにより、基板１０とシリコンフォトニクスチップ２０とが、フィラー６４を含む接合材６０ｅを用いて接合された状態が得られる。
一般的に樹脂は、硬化時に収縮する性質（硬化収縮）を有する。そのため、制御チップ４０でブリッジされた基板１０とシリコンフォトニクスチップ２０との間の接合に、例えばフィラーを含有しない樹脂を用いた時には、その樹脂の硬化収縮で発生する応力により、端子接合部４１ｂ及び端子接合部４１ａが破断する可能性がある。
そこで、光モジュール１ｅの接合材６０ｅのように、フィラー６４を含有する樹脂６５を用いると、接合材６０ｅ中の樹脂６５の量が減るため、基板１０とシリコンフォトニクスチップ２０との間に設けてこれを硬化する際の、その硬化収縮が小さくなる。このように、樹脂６５を含めることで接合機能を確保しつつ、その量をフィラー６４によって減らし、接合材６０ｅの硬化収縮を抑える。接合材６０ｅの硬化収縮が抑えられることで、端子接合部４１ｂ及び端子接合部４１ａに発生する応力が抑えられ、その応力による端子接合部４１ｂ及び端子接合部４１ａの破断が抑えられる。
接合材６０ｅでは、フィラー６４の含有量が多いほど、樹脂６５の硬化収縮の影響が抑えられる。接合材６０ｅとして、比較的多量のフィラー６４を含有する樹脂６５を用いることで、硬化収縮に起因した端子接合部４１ｂ及び端子接合部４１ａの破断が効果的に抑えられる。
尚、フィラー６４の含有量の設定に際しては、その含有量の増大に伴って残部の樹脂６５の量が減少するため、その残部の樹脂６５で発揮される接合機能を考慮し、フィラー６４の含有量を設定することが望ましい。また、フィラー６４の含有量は、接合材６０ｅの粘性に影響するため、光モジュール１ｅの形成時における接合材６０ｅの取り扱いや、接合材６０ｅが設けられる隙間のサイズ等を考慮し、フィラー６４の含有量を設定することが望ましい。
図１０に示すような光モジュール１ｅによれば、上記光モジュール１と同様に、制御チップ４０のブリッジ構造による配線長の短縮、それによる高速動作、小型化及び低コスト化が図られる。更に、この光モジュール１ｅによれば、接合材６０ｅによる高強度化、それによる端子接合部４１ｂ及び端子接合部４１ａの破断の抑制が図られる。
尚、この第５の構成例で述べた接合材６０ｅと同様に、上記第２及び第３の構成例で述べた接合材６０ｂの、その樹脂６３に含有される熱伝導性のフィラー６２の量を増大させてもよい。熱伝導性のフィラー６２の量を増大させることで、接合材６０ｂの硬化収縮、それによる端子接合部４１ｂ及び端子接合部４１ａの破断を効果的に抑えることが可能になる。更に、熱伝導性のフィラー６２の量を増大させると、フィラー６２同士がより接触し易くなり、接合材６０ｂ内に熱伝導パス、例えばシリコンフォトニクスチップ２０から基板１０や熱伝導層７１に達するような熱伝導パスが形成され易くなる。そのため、シリコンフォトニクスチップ２０側から基板１０側への熱伝導効率を高め、半導体レーザ３０及び制御チップ４０の放熱性の更なる向上を図ることが可能になる。
また、この第５の構成例では、接合材６０ｅに、フィラー６４を含有する樹脂６５を用いる例を示したが、フィラー６４を含有しない、比較的硬化収縮率の小さい樹脂材料を用いてもよい。比較的硬化収縮率の小さい樹脂材料としては、例えば、ポリエチレンテレフタレート樹脂、アクリル樹脂等が挙げられる。
以上、第１〜第５の構成例について述べた。尚、以上述べた各光モジュール１ａ，１ｂ，１ｃ，１ｄ，１ｅにおいて、制御チップ４０と基板１０及びシリコンフォトニクスチップ２０との間に設けるアンダーフィル材６１ａ及びアンダーフィル材６１ｂには、フィラーが含有されてもよい。この場合、フィラーには、端子接合部４１ａ及び端子接合部４１ｂのショートを避けるため、絶縁性フィラーが用いられる。
続いて、上記のような構成を含む光モジュールの形成方法について説明する。
図１１は第１の実施の形態に係る光モジュールの形成方法の一例を示す図である。図１１（Ａ）〜図１１（Ｅ）にはそれぞれ、光モジュール形成の各工程の要部断面模式図を示している。
ここでは、上記図６（Ａ）及び図６（Ｂ）に示したような光モジュール１ａを例に、その形成方法について説明する。
図１１（Ａ）に示すように、導体層２１ｂ及び光導波路２２が設けられたシリコンフォトニクスチップ２０上に、半導体レーザ３０及び制御チップ４０が実装される。半導体レーザ３０は、シリコンフォトニクスチップ２０の光導波路２２と光軸が合わせられ、半田等でシリコンフォトニクスチップ２０の導体層２１ｂと電気的に接続される。制御チップ４０は、一部の半田バンプ等の端子接合部４１ｂでシリコンフォトニクスチップ２０の導体層２１ｂに接合され、導体層２１ｂと電気的に接続される。
図１１（Ｂ）に示すように、端子接合部４１ｂで接合された制御チップ４０とシリコンフォトニクスチップ２０との間に、アンダーフィル材６１ｂが設けられる。例えば、制御チップ４０とシリコンフォトニクスチップ２０との間に、アンダーフィル材６１ｂとなる流動性を持った樹脂が供給され、供給された樹脂がその種類に応じた適当な手法で硬化される。
図１１（Ｃ）に示すように、シリコンフォトニクスチップ２０に端子接合部４１ｂで接合された制御チップ４０が、導体層１１及び凹部１２が設けられた基板１０上に実装される。シリコンフォトニクスチップ２０は、基板１０の凹部１２に収容され、制御チップ４０は、一部の半田バンプ等の端子接合部４１ａで基板１０の導体層１１に接合され、導体層１１と電気的に接続される。
図１１（Ｄ）に示すように、端子接合部４１ａで接合された制御チップ４０と基板１０との間に、アンダーフィル材６１ａが設けられる。例えば、制御チップ４０と基板１０との間に、アンダーフィル材６１ａとなる流動性を持った樹脂が供給され、供給された樹脂がその種類に応じた適当な手法で硬化される。
図１１（Ｅ）に示すように、制御チップ４０でブリッジされた基板１０とシリコンフォトニクスチップ２０との間に、接合材６０が設けられる。例えば、基板１０とシリコンフォトニクスチップ２０との間に、接合材６０となる流動性を持った樹脂が供給される。樹脂は、基板１０の凹部１２の側壁１２ａとシリコンフォトニクスチップ２０の側面２０ａとの間、及び基板１０の凹部１２の底面１２ｂとシリコンフォトニクスチップ２０の下面２０ｂとの間に、供給される。供給された樹脂は、その種類に応じた適当な手法で硬化される。
図１１（Ａ）〜図１１（Ｅ）に示すような工程により、光モジュール１ａを得ることができる。
尚、ここでは、図１１（Ｂ）及び図１１（Ｄ）に示したように、アンダーフィル材６１ａ及びアンダーフィル材６１ｂを別々の工程で設ける例を示した。このほか、次のような方法を用いることもできる。
まず図１１（Ａ）のように端子接合部４１ｂでシリコンフォトニクスチップ２０に接合した制御チップ４０を、アンダーフィル材６１ｂを設けずに、図１１（Ｃ）の例に従い、端子接合部４１ａで基板１０に接合する。その後、制御チップ４０とシリコンフォトニクスチップ２０及び基板１０との間に樹脂を供給し、硬化する。このようにしてアンダーフィル材６１ａ及びアンダーフィル材６１ｂを同種の材料で同時に、一体的に形成する。一体化されたアンダーフィル材６１ａ及びアンダーフィル材６１ｂによって、制御チップ４０と基板１０及びシリコンフォトニクスチップ２０とが接合され、工程の削減及び接合強度の向上が図られる。
また、次の図１２に示すような方法を用いることもできる。
図１２は第１の実施の形態に係る光モジュールの形成方法の別例を示す図である。図１２（Ａ）及び図１２（Ｂ）にはそれぞれ、光モジュール形成の各工程の要部断面模式図を示している。
まず図１２（Ａ）に示すように、端子接合部４１ｂでシリコンフォトニクスチップ２０に接合した制御チップ４０を、アンダーフィル材６１ｂを設けずに、端子接合部４１ａで基板１０に接合する。その後、図１２（Ｂ）に示すように、基板１０とシリコンフォトニクスチップ２０との間に、接合材６０となる流動性を持った樹脂を供給する。その際、樹脂を、基板１０とシリコンフォトニクスチップ２０との間のほか、更に制御チップ４０と基板１０及びシリコンフォトニクスチップ２０との間にも供給する。このように樹脂を供給した後、硬化を行うことで、接合材６０、アンダーフィル材６１ａ及びアンダーフィル材６１ｂを、同種の材料で同時に、一体的に形成する。一体化された接合材６０、アンダーフィル材６１ａ及びアンダーフィル材６１ｂによって、基板１０、シリコンフォトニクスチップ２０及び制御チップ４０が接合され、工程の削減及び接合強度の向上が図られる。このような方法を用いて光モジュール１ａを得てもよい。
ここでは、上記図６（Ａ）及び図６（Ｂ）に示したような光モジュール１ａの形成を例にしたが、上記図７〜図１０にそれぞれ示したような光モジュール１ｂ，１ｃ，１ｄ，１ｅも、同様の手順で形成することができる。
例えば図１１（Ｅ）の工程において、制御チップ４０でブリッジされた基板１０とシリコンフォトニクスチップ２０との間に供給する材料として、熱伝導性のフィラー６２を含有する樹脂６３（接合材６０ｂ）を用いる。このようにすれば、上記図７に示したような光モジュール１ｂを得ることができる。
また、例えば図１１（Ｅ）の工程において、制御チップ４０でブリッジされた基板１０とシリコンフォトニクスチップ２０との間に供給する材料として、絶縁性又は導電性のフィラー６４を含有する樹脂６５（接合材６０ｅ）を用いる。このようにすれば、上記図１０に示したような光モジュール１ｅを得ることができる。
また、例えば図１１（Ｃ）の工程において、シリコンフォトニクスチップ２０に端子接合部４１ｂで接合された制御チップ４０を実装する基板１０として、熱伝導パス７０ｃを設けたものを用いる。更に、図１１（Ｅ）の工程において、制御チップ４０でブリッジされた基板１０とシリコンフォトニクスチップ２０との間に供給する材料として、熱伝導性のフィラー６２を含有する樹脂６３（接合材６０ｂ）を用いる。このようにすれば、上記図８に示したような光モジュール１ｃを得ることができる。
また、例えば図１１（Ａ）の工程において、側面２０ａ及び下面２０ｂに熱伝導層７４が設けられたシリコンフォトニクスチップ２０を用い、図１１（Ｃ）の工程において、熱伝導パス７０ｄを設けた基板１０を用いる。更に、図１１（Ｅ）の工程において、制御チップ４０でブリッジされた基板１０とシリコンフォトニクスチップ２０との間に供給する材料として、半田（接合材６０ｄ）を用いる。このようにすれば、上記図９に示したような光モジュール１ｄを得ることができる。
この光モジュール１ｄの形成においては、基板１０とシリコンフォトニクスチップ２０との間に供給する半田として、制御チップ４０の端子接合部４１ａ及び端子接合部４１ｂに用いられている半田よりも低融点の半田を用いることが望ましい。接合材６０ｄにこのような低融点の半田を用いることで、それを溶融させた時の端子接合部４１ａ及び端子接合部４１ｂの半田の溶融、それによる接合不良やショートの発生を抑えることが可能になる。
また、光モジュール１ｄの形成において、熱伝導層７４は、シリコンフォトニクスチップ２０の側面２０ａ及び下面２０ｂにメッキ法やスパッタ法等を用いて形成したり、側面２０ａ及び下面２０ｂに沿った形状の板材を接着したりすることで、設けることができる。
また、以上述べた基板１０は、次のようにして形成することができる。
図１３は第１の実施の形態に係る基板の形成方法の説明図である。図１３（Ａ）〜図１３（Ｃ）にはそれぞれ、基板形成工程の要部断面模式図を示している。
基板１０には、図１３（Ａ）に示すような、各々所定パターン形状の導体層１３が設けられた絶縁層１４群（コア層及びビルドアップ層）を積層した、ビルドアップ基板１５を用いることができる。
例えば図１３（Ａ）に示すように、ビルドアップ基板１５の一部（図１３（Ａ）に点線枠で図示）が、ダイシングブレード等を用いた機械加工やレーザ加工によって除去される。これにより、上記のような、シリコンフォトニクスチップ２０を収容するための凹部１２を有する基板１０が形成される。
また、例えば図１３（Ｂ）に示すように、形成する基板１０の、凹部１２が設けられない下部に相当するビルドアップ基板１５ａと、凹部１２が設けられる上部に相当するビルドアップ基板１５ｂとがそれぞれ形成され、積層される。下部のビルドアップ基板１５ａは、各々所定パターン形状の導体層１３が設けられた平面矩形状の絶縁層１４群を積層することで形成される。上部のビルドアップ基板１５ｂは、各々所定パターン形状の導体層１３が設けられた平面コ字形状の絶縁層１４群を積層することで形成される。このようなビルドアップ基板１５ａとビルドアップ基板１５ｂとが積層されることで、凹部１２を有する基板１０が形成される。
ここで、上部のビルドアップ基板１５ｂと積層される下部のビルドアップ基板１５ａには、図１３（Ｃ）に示すように、その表裏面間を熱的に接続する熱伝導パス７０ｃとなる熱伝導層７１、熱伝導ビア７２及び熱伝導層７３が形成されてもよい。このような下部のビルドアップ基板１５ａに、上部のビルドアップ基板１５ｂが積層されることで、凹部１２及び熱伝導パス７０ｃを有する基板１０が形成される。また、凹部１２の側壁１２ａ（又は側壁１２ａ及び底面１２ｂ）に、メッキ法やスパッタ法等を用いて熱伝導層７５を形成すれば、凹部１２及び熱伝導パス７０ｄを有する基板１０が形成される。
次に、第２の実施の形態について説明する。
図１４は第２の実施の形態に係る光モジュールの一例を示す図である。図１４（Ａ）には、光モジュールの要部平面模式図を示し、図１４（Ｂ）には、図１４（Ａ）のＬ１４−Ｌ１４断面模式図を示している。
図１４（Ａ）及び図１４（Ｂ）に示す光モジュール２は、基板８０、シリコンフォトニクスチップ２０、半導体レーザ３０及び制御チップ４０を含む。
光モジュール２の基板８０には、所定パターン形状の導体層１１と貫通孔８１とが設けられた基板１０（基材）、及びその貫通孔８１の一方の開口端を閉塞する底面板８２（閉塞部材）が含まれる。底面板８２には、例えば、金属等の材料が用いられる。基板８０では、貫通孔８１及び底面板８２により、シリコンフォトニクスチップ２０が収容される凹部８３が形成される。
光モジュール２では、貫通孔８１及び底面板８２で形成される凹部８３にシリコンフォトニクスチップ２０が収容され、基板８０上とシリコンフォトニクスチップ２０上とに跨って制御チップ４０が設けられる。制御チップ４０は、半田バンプ等の端子接合部４１ａによって基板８０の導体層１１と電気的に接続され、半田バンプ等の端子接合部４１ｂによってシリコンフォトニクスチップ２０の導体層２１ｂと電気的に接続される。半導体レーザ３０は、シリコンフォトニクスチップ２０上に設けられ、導体層２１ｂと電気的に接続され、光導波路２２と光学的に接続される。
光モジュール２は、貫通孔８１及び底面板８２で形成される凹部８３を備えた基板８０と、その凹部８３に収容されたシリコンフォトニクスチップ２０とが制御チップ４０でブリッジされたブリッジ構造を有する。上記第１の実施の形態で述べたのと同様に、光モジュール２においても、このような制御チップ４０のブリッジ構造により、配線長の短縮、それによる高速動作、ワイヤボンディングを不要とすることによる小型化及び低コスト化が図られる。
光モジュール２の基板８０とその凹部８３に収容されるシリコンフォトニクスチップ２０との間には、上記第１の実施の形態（その第１〜第５の構成例）で述べたような各種接合材を設けることができる。
図１５は第２の実施の形態に係る光モジュールの構成例を示す図である。図１５には、光モジュールの要部断面模式図を示している。
図１５に示す光モジュール２ａは、基板８０とその凹部８３に収容されるシリコンフォトニクスチップ２０との間に、接合材９０が設けられた構成を有する。接合材９０は、貫通孔８１の側壁８１ａとシリコンフォトニクスチップ２０との間、及び底面板８２とシリコンフォトニクスチップ２０との間に、設けられる。
図１５に示すような光モジュール２ａでは、制御チップ４０のブリッジ構造による配線長の短縮、それによる高速動作、小型化及び低コスト化が図られる。更に、この光モジュール２ａでは、接合材９０による高強度化、それによる端子接合部４１ｂ及び端子接合部４１ａの破断の抑制が図られる。
ここで、接合材９０には、熱硬化性樹脂、熱可塑性樹脂、光硬化性樹脂等の各種樹脂材料を用いることができる。
また、接合材９０として、樹脂と、その樹脂よりも熱伝導率の高い材料が用いられたフィラーとを含むものを用いてもよい。このようなフィラーを含む接合材９０を用いると、半導体レーザ３０及び制御チップ４０で発生してシリコンフォトニクスチップ２０に伝達された熱を、底面板８２へ効率的に伝達することができる。更に、その底面板８２に、比較的熱伝導性の高い金属等の材料を用いると、底面板８２が基板８０の凹部８３からその外面に通じる熱伝導パスとして機能し、光モジュール２ａ外への放熱効率を高めることができる。樹脂とそれよりも熱伝導率の高いフィラーとを含む接合材９０を用いることで、半導体レーザ３０及び制御チップ４０の放熱性を向上させ、過熱による性能低下、破損を抑えることが可能になる。
接合材９０として、樹脂とフィラーとを含むものを用いると、接合材９０の硬化収縮、それに起因した応力による端子接合部４１ｂ及び端子接合部４１ａの破断を抑えることが可能になる。更に、フィラーの量を増大させると、接合材９０の硬化収縮を効果的に抑えることが可能になるほか、そのフィラーが熱伝導性を有するものであれば、接合材９０の熱伝導効率を高め、半導体レーザ３０及び制御チップ４０の放熱性を高めることが可能になる。
また、シリコンフォトニクスチップ２０の側面及び下面、並びに基板８０の貫通孔８１の側壁８１ａに、溶融された半田が濡れる金属等の熱伝導層を設け、接合材９０に半田を用い、金属等の底面板８２を熱伝導パスとして機能させる。このようにして光モジュール２ａ外への放熱効率を高め、半導体レーザ３０及び制御チップ４０の放熱性を高めることもできる。
続いて、光モジュール２ａを例に、その形成方法について説明する。
図１６は第２の実施の形態に係る光モジュールの形成方法の一例を示す図である。図１６（Ａ）〜図１６（Ｃ）にはそれぞれ、光モジュール形成の各工程の要部断面模式図を示している。
光モジュール２ａの形成では、例えば、まず、上記図１１（Ａ）及び図１１（Ｂ）に示したような、半導体レーザ３０及び制御チップ４０が実装されたシリコンフォトニクスチップ２０が準備される。即ち、半導体レーザ３０が、光導波路２２と光軸が合わせられて半田等で導体層２１ｂに接合され、制御チップ４０が、一部の端子接合部４１ｂで導体層２１ｂに接合される（図１１（Ａ））。接合された制御チップ４０とシリコンフォトニクスチップ２０との間に、アンダーフィル材６１ｂとなる流動性を持った樹脂が供給され、硬化される（図１１（Ｂ））。
そして、図１６（Ａ）に示すように、シリコンフォトニクスチップ２０に端子接合部４１ｂで接合された制御チップ４０が、導体層１１及び凹部８３が設けられた基板８０上に実装される。シリコンフォトニクスチップ２０は、基板８０の凹部８３に収容され、制御チップ４０は、端子接合部４１ａで基板８０の導体層１１に接合される。
図１６（Ｂ）に示すように、端子接合部４１ａで接合された制御チップ４０と基板８０との間に、アンダーフィル材６１ａが設けられる。例えば、端子接合部４１ａで接合された制御チップ４０と基板８０との間に、アンダーフィル材６１ａとなる流動性を持った樹脂が供給され、硬化される。
図１６（Ｃ）に示すように、制御チップ４０でブリッジされた基板８０とシリコンフォトニクスチップ２０との間に、上記のような各種接合材９０となる流動性を持った材料が供給され、硬化される。
図１１（Ａ）及び図１１（Ｂ）並びに図１６（Ａ）〜図１６（Ｃ）に示すような工程により、光モジュール２ａを得ることができる。
尚、ここではアンダーフィル材６１ａ及びアンダーフィル材６１ｂを別々の工程で設ける例を示した。このほか、アンダーフィル材６１ａ及びアンダーフィル材６１ｂを設けずに端子接合部４１ｂ及び端子接合部４１ａで接合した制御チップ４０と、シリコンフォトニクスチップ２０及び基板８０との間に、同種の樹脂を同時に供給し、硬化してもよい。これにより、一体化されたアンダーフィル材６１ａ及びアンダーフィル材６１ｂによって、制御チップ４０と基板８０及びシリコンフォトニクスチップ２０とが接合され、工程の削減及び接合強度の向上が図られる。
また、図１２（Ａ）及び図１２（Ｂ）の例に従い、端子接合部４１ｂ及び端子接合部４１ａで接合された制御チップ４０と、基板８０及びシリコンフォトニクスチップ２０との間、並びに基板８０とシリコンフォトニクスチップ２０との間に、同種の樹脂を同時に供給し、硬化してもよい。これにより、一体化された接合材９０、アンダーフィル材６１ａ及びアンダーフィル材６１ｂによって、基板８０、シリコンフォトニクスチップ２０及び制御チップ４０が接合され、工程の削減及び接合強度の向上が図られる。
また、基板８０は、次のようにして形成することができる。
図１７は第２の実施の形態に係る基板の形成方法の説明図である。図１７（Ａ）〜図１７（Ｃ）にはそれぞれ、基板形成工程の要部断面模式図を示している。
例えば、まず、図１７（Ａ）に示すような、各々所定パターン形状の導体層１３が設けられた絶縁層１４群（コア層及びビルドアップ層）を積層した、ビルドアップ基板１５が形成される。
形成されたビルドアップ基板１５の一部（図１７（Ａ）に点線枠で図示）が、ドリル加工やレーザ加工によって貫通するように除去されることで、図１７（Ｂ）に示すような、貫通孔８１が形成された基板１０が形成される。
そして、図１７（Ｃ）に示すように、貫通孔８１が形成された基板１０の、その貫通孔８１の一方の開口端が、底面板８２で閉塞される。これにより、貫通孔８１及び底面板８２で形成される凹部８３を有する基板８０が形成される。
尚、貫通孔８１の側壁８１ａに金属等の熱伝導層を設ける（接合材９０に半田を用いる）場合は、ビルドアップ基板１５に対するドリル加工やレーザ加工による貫通孔８１の形成後、その側壁８１ａにメッキ法やスパッタ法等を用いて熱伝導層を形成すればよい。
基板８０は、ビルドアップ基板１５に対する貫通孔８１の形成と底面板８２による閉塞によって凹部８３を形成することができる。そのため、比較的簡便に、凹部８３を有する基板８０を得ることができる。
次に、第３の実施の形態について説明する。
上記第１及び第２の実施の形態で述べたような構成を有する光モジュール１，１ａ，１ｂ，１ｃ，１ｄ，１ｅ，２，２ａ等は、各種電子機器に搭載することができる。例えば、コンピュータ（パーソナルコンピュータ、スーパーコンピュータ、サーバ等）、スマートフォン、携帯電話、タブレット端末、センサ、カメラ、オーディオ機器、測定装置、検査装置、製造装置といった、各種電子機器に用いることができる。
図１８は第３の実施の形態に係る電子機器の説明図である。図１８には、電子機器の一例を模式的に図示している。
図１８に示すように、例えば図６（Ａ）及び図６（Ｂ）に示したような光モジュール１ａが各種電子機器３に搭載（内蔵）される。
光モジュール１ａでは、制御チップ４０が、基板１０とその凹部１２に収容されるシリコンフォトニクスチップ２０とに跨って形成される。これにより、制御チップ４０をシリコンフォトニクスチップ２０上に設けて基板１０とシリコンフォトニクスチップ２０とをワイヤボンディングする場合に比べて、基板１０と制御チップ４０との間の配線長が短縮され、光モジュール１ａの高速動作が実現される。更に、ワイヤボンディングを不要とすることで、シリコンフォトニクスチップ２０の小型化、低コスト化が可能になり、光モジュール１ａの小型化、低コスト化が実現される。
また、基板１０とシリコンフォトニクスチップ２０との間を接合材６０で接合することで、制御チップ４０の端子接合部４１ａ及び端子接合部４１ｂに発生する応力、そのような応力に起因した端子接合部４１ａ及び端子接合部４１ｂの破断が抑えられる。これにより、光モジュール１ａの高強度化、性能及び信頼性の向上が図られる。
このような光モジュール１ａが搭載された、性能及び信頼性に優れる電子機器３が実現される。
ここでは、光モジュール１ａを例にしたが、上記第１及び第２の実施の形態で述べた他の光モジュール１，１ｂ，１ｃ，１ｄ，１ｅ，２，２ａ等を、同様に各種電子機器に搭載することができる。
尚、以上の説明では、シリコンフォトニクスチップ２０上に設ける光素子として、１個の半導体レーザ３０を例示したが、シリコンフォトニクスチップ２０上には、ＰＤ（Photo Diode）やＬＥＤ（Light Emitting Diode）等の各種受光素子、発光素子、受光発光素子を、１個又は２個以上設けることができる。
また、シリコンフォトニクスチップ２０には、１本の光導波路２２に限らず、複数本の光導波路２２が設けられてもよい。また、シリコンフォトニクスチップ２０には、直線状の光導波路２２に限らず、湾曲した又は湾曲した部分を有する光導波路２２が設けられてもよい。更にまた、シリコンフォトニクスチップ２０には、光導波路２２を伝送される光を変調する変調器が設けられてもよい。
また、基板１０の凹部１２及び基板８０の凹部８３は、シリコンフォトニクスチップ２０が収容可能なサイズで、制御チップ４０によるブリッジ構造が実現可能であれば、平面矩形状に限らず、各種平面形状とすることができる。
１，１ａ，１ｂ，１ｃ，１ｄ，１ｅ，２，２ａ，１００ 光モジュール
３ 電子機器
１０，８０，１１０ 基板
１１，１３，２１ｂ，１１１，１２１ａ，１２１ｂ 導体層
１２，８３ 凹部
１２ａ，８１ａ 側壁
１２ｂ 底面
１４ 絶縁層
１５，１５ａ，１５ｂ ビルドアップ基板
２０，１２０ シリコンフォトニクスチップ
２０ａ 側面
２０ｂ 下面
２２，１２２ 光導波路
３０，１３０ 半導体レーザ
４０，１４０ 制御チップ
４１ａ，４１ｂ，１４１ 端子接合部
６０，６０ｂ，６０ｄ，６０ｅ，９０ 接合材
６１ａ，６１ｂ アンダーフィル材
６２，６４ フィラー
６３，６５ 樹脂
７０ｃ，７０ｄ 熱伝導パス
７１，７３，７４，７５ 熱伝導層
７２ 熱伝導ビア
８１ 貫通孔
８２ 底面板
１２１ａａ ボンディングパッド
１５０ ワイヤ

Claims (7)

  1. 凹部及び第１導体層を有する第１基板と、
    前記凹部内に収容され、光導波路及び第２導体層を有する第２基板と、
    前記第１基板上と前記第２基板上とに跨って設けられ、前記第１導体層及び前記第２導体層と接続された半導体素子と、
    前記凹部の側壁及び底面と前記第２基板との間に設けられ、前記第１基板と前記第２基板とを接合する第１接合材と
    を含み、
    前記第１基板は、前記第１導体層を有する基材と、前記基材を貫通する貫通孔と、前記貫通孔の一方の開口端を閉塞する閉塞部材とを含み、
    前記貫通孔と前記閉塞部材とによって前記凹部が形成されることを特徴とする光モジュール。
  2. 前記第１接合材は、樹脂を含むことを特徴とする請求項１に記載の光モジュール。
  3. 前記第１接合材は、前記樹脂に含有されたフィラーを含むことを特徴とする請求項２に記載の光モジュール。
  4. 前記フィラーは、前記樹脂よりも高い熱伝導率を有することを特徴とする請求項３に記載の光モジュール。
  5. 前記半導体素子と前記第１基板との間に設けられた第２接合材と、前記半導体素子と前記第２基板との間に設けられた第３接合材とを更に含み、
    前記第１接合材、前記第２接合材及び前記第３接合材が接合されていることを特徴とする請求項１乃至４のいずれかに記載の光モジュール。
  6. 前記第２接合材と前記第３接合材は、同一の材料であることを特徴とする請求項５に記載の光モジュール。
  7. 凹部及び第１導体層を有する第１基板の、前記凹部内に、光導波路及び第２導体層を有する第２基板を収容する工程と、
    前記第１基板上と前記第２基板上とに跨って設けられる半導体素子を、前記第１導体層及び前記第２導体層と接続する工程と、
    前記凹部の側壁及び底面と前記第２基板との間に第１接合材を設け、前記第１基板と前記第２基板とを接合する工程と
    を含み、
    前記第１基板は、前記第１導体層を有する基材と、前記基材を貫通する貫通孔と、前記貫通孔の一方の開口端を閉塞する閉塞部材とを含み、
    前記貫通孔と前記閉塞部材とによって前記凹部が形成されることを特徴とする光モジュールの製造方法。
JP2016233738A 2016-12-01 2016-12-01 光モジュール及び光モジュールの製造方法 Active JP6849907B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016233738A JP6849907B2 (ja) 2016-12-01 2016-12-01 光モジュール及び光モジュールの製造方法
US15/785,466 US10261249B2 (en) 2016-12-01 2017-10-17 Optical module and method of manufacturing optical module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016233738A JP6849907B2 (ja) 2016-12-01 2016-12-01 光モジュール及び光モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2018093007A JP2018093007A (ja) 2018-06-14
JP6849907B2 true JP6849907B2 (ja) 2021-03-31

Family

ID=62243871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016233738A Active JP6849907B2 (ja) 2016-12-01 2016-12-01 光モジュール及び光モジュールの製造方法

Country Status (2)

Country Link
US (1) US10261249B2 (ja)
JP (1) JP6849907B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109752804B (zh) * 2017-11-06 2020-11-10 松下知识产权经营株式会社 光模块构造体
US11043478B2 (en) * 2018-04-24 2021-06-22 Cisco Technology, Inc. Integrated circuit bridge for photonics and electrical chip integration
WO2019240538A1 (ko) * 2018-06-15 2019-12-19 엘지이노텍 주식회사 인쇄회로기판 및 이를 포함하는 카메라 장치
CN110865441B (zh) * 2018-08-27 2021-11-19 苏州旭创科技有限公司 一种光模块
JP7074012B2 (ja) * 2018-10-12 2022-05-24 日本電信電話株式会社 光モジュール
WO2020088011A1 (zh) * 2018-11-02 2020-05-07 青岛海信宽带多媒体技术有限公司 光接收次模块及光模块
US11340400B2 (en) * 2019-03-06 2022-05-24 Massachusetts Institute Of Technology Hybrid integration for photonic integrated circuits
CN113853753A (zh) 2019-03-06 2021-12-28 轻物质公司 光子通信平台
US11181689B2 (en) * 2019-09-23 2021-11-23 Cisco Technology, Inc. Low temperature solder in a photonic device
WO2021139200A1 (zh) * 2020-01-08 2021-07-15 青岛海信宽带多媒体技术有限公司 一种光模块
US11947164B2 (en) * 2020-02-03 2024-04-02 Lightmatter, Inc. Photonic wafer communication systems and related packages
KR20220156545A (ko) * 2020-03-19 2022-11-25 닛토덴코 가부시키가이샤 광전기 전송 복합 모듈
CN113766731A (zh) * 2020-06-02 2021-12-07 苏州旭创科技有限公司 一种电路板组件的组装方法
US11789221B2 (en) * 2021-10-05 2023-10-17 Aeva, Inc. Techniques for device cooling in an optical sub-assembly
US11953724B2 (en) 2021-10-13 2024-04-09 Lightmatter, Inc. Multi-tenant isolation on a multi-reticle photonic communication platform
US11906802B2 (en) 2022-05-10 2024-02-20 Avago Technologies International Sales Pte. Limited Photonics integration in semiconductor packages

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0810739B2 (ja) * 1993-02-08 1996-01-31 日本電気株式会社 ハイブリッドｉｃ
JP3648277B2 (ja) * 1995-01-12 2005-05-18 株式会社東芝 半導体装置
JP3040979B1 (ja) * 1998-12-02 2000-05-15 日本特殊陶業株式会社 配線基板及び補強板
JP2000352643A (ja) 1999-06-11 2000-12-19 Nec Corp 光送受信モジュール
JP3371954B2 (ja) * 1999-06-24 2003-01-27 日本電気株式会社 光・電気混載モジュール
JP2001015557A (ja) * 1999-07-02 2001-01-19 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2003092377A (ja) * 2001-07-09 2003-03-28 Fujitsu Ltd 半導体装置
TW582100B (en) * 2002-05-30 2004-04-01 Fujitsu Ltd Semiconductor device having a heat spreader exposed from a seal resin
US6659512B1 (en) * 2002-07-18 2003-12-09 Hewlett-Packard Development Company, L.P. Integrated circuit package employing flip-chip technology and method of assembly
JP2008274083A (ja) * 2007-04-27 2008-11-13 Shin Etsu Chem Co Ltd 液状エポキシ樹脂組成物及び半導体装置
WO2011099384A1 (ja) * 2010-02-09 2011-08-18 日亜化学工業株式会社 発光装置および発光装置の製造方法
JP5654317B2 (ja) * 2010-10-29 2015-01-14 パナソニックＩｐマネジメント株式会社 光モジュール
WO2012137760A1 (ja) * 2011-04-04 2012-10-11 ローム株式会社 半導体装置および半導体装置の製造方法
US9671572B2 (en) * 2014-09-22 2017-06-06 Oracle International Corporation Integrated chip package with optical interface

Also Published As

Publication number Publication date
US20180156972A1 (en) 2018-06-07
JP2018093007A (ja) 2018-06-14
US10261249B2 (en) 2019-04-16

Similar Documents

Publication Publication Date Title
JP6849907B2 (ja) 光モジュール及び光モジュールの製造方法
CN103107272B (zh) 基板、发光装置、以及基板的制造方法
JP5063430B2 (ja) 光伝送機構を備えたモジュール基板およびその製造方法
JP5384819B2 (ja) 光電気混載パッケージ、光電気混載モジュール
US10168499B2 (en) Electronic module
JP2009080451A (ja) フレキシブル光電気配線及びその製造方法
US11837566B2 (en) Electronic device package and method for manufacturing the same
JP6733534B2 (ja) 半導体装置およびその製造方法
US10103510B2 (en) Optical module and method of manufacturing optical module
US10305008B2 (en) Semiconductor module and method for manufacturing the same
JP4764669B2 (ja) 光パッケージ、光素子付き光パッケージ及び光導波路モジュール
US9941230B2 (en) Electrical connecting structure between a substrate and a semiconductor chip
US20190067260A1 (en) Semiconductor device and method for manufacturing the same
JP4895957B2 (ja) 光電気混載パッケージ、光電気混載モジュール
JP2001007352A (ja) 光・電気混載モジュール
JP6985599B2 (ja) 電子装置及び電子装置の製造方法
KR20120062434A (ko) 반도체 패키지 및 그 제조방법
US20110156241A1 (en) Package substrate and method of fabricating the same
KR102669579B1 (ko) 인쇄회로기판 및 이를 포함하는 패키지 기판
KR102377811B1 (ko) 전자 소자 모듈 및 그 제조 방법
CN112234052B (zh) 电子构装结构及其制法
JP2005116625A (ja) 電子回路基板、電子部品の実装方法、電子部品モジュール及び電子機器
CN107978584B (zh) 芯片封装结构及其制造方法
JP2009098223A (ja) 光ビア付き異方導電性接着シート、光電気混載パッケージ及びその製造方法
US10109580B2 (en) Wiring board and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190807

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190815

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201020

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210215

R150 Certificate of patent or registration of utility model

Ref document number: 6849907

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150