JPH0810739B2 - ハイブリッドｉｃ - Google Patents
ハイブリッドｉｃInfo
- Publication number
- JPH0810739B2 JPH0810739B2 JP1979393A JP1979393A JPH0810739B2 JP H0810739 B2 JPH0810739 B2 JP H0810739B2 JP 1979393 A JP1979393 A JP 1979393A JP 1979393 A JP1979393 A JP 1979393A JP H0810739 B2 JPH0810739 B2 JP H0810739B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- hybrid
- recess
- semiconductor chip
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は超高周波帯用ハイブリッ
ドＩＣに関する。
ドＩＣに関する。
【０００２】
【従来の技術】この種のハイブリッドＩＣは、所望の回
路パターンのメタライズ層を表面に形成したセラミック
製の回路基板と、その表面の所定の位置に配置され前記
メタライズ層とボンディングワイヤによりそれぞれ接続
された複数の電極をもつ半導体チップとを備えるマイク
に波帯、ミリ波帯においては、これらボンディングワイ
ヤ自体のインダクタンスがＩＣの動作特性を劣化させる
ので、これらワイヤをできるだけ短くする必要がある。
そのために、従来この種の表面に所望のパターンの導体
膜２をそれぞれ形成したハイブリッドＩＣは図３（ａ）
にその平面図、図３（ｂ）にその縦断面図をそれぞれ示
すように、厚さの比較的大きい一対の回路基板１０Ａお
よび１０Ｂと、これら基板間に配置され、これら回路基
板よりも厚さの小さいチップキャリア６とを金属ケース
１１に取り付け、そのチップキャリア６の表面に半導体
チップ３を配置し、このチップ３の複数の電極と導体膜
との間をボンディングワイヤ４により接続して構成され
る。すなわち複数のボンディングワイヤ４を最短にする
ようにチップキャリアの厚みを選んで半導体チップ３の
表面と膜回路基板２との高さを合わせている。一方チッ
プキャリア６は半導体チップ３で発生した熱を金属ケー
ス１１に伝える放熱手段を構成する。この構成による
と、半導体チップの搭載を受ける回路基板が結果的に３
つの個片となり、組立工程がそれだけ複雑になる。この
種のハイブリッドＩＣのもう一つの従来例は特開昭６４
−２８８３１号公報に示されている。その従来例の縦断
面図を示す図４を参照すると、このＩＣは回路基板１２
に凹部１４を設け、この凹部１４に放熱用の銅プレート
１３と、その表面に固定された半導体チップ３とを配置
した構成を備える。この従来例は比較的厚い回路基板を
要する。すなわち、回路基板１２の厚さＬを銅プレート
１３の厚さと半導体チップ３の厚さの和Ｍより十分に大
きくしなければ、この構成は実現できない。したがって
ＩＣの小型化およびコスト低減はそれだけ制約される。
一方上記厚さの和Ｍを小さい値に抑えるために銅プレー
ト１３を薄くすると放熱効果を確保するためにその幅Ｗ
を大きくする必要がある。したがってワイヤ４の短縮化
は困難になる。
路パターンのメタライズ層を表面に形成したセラミック
製の回路基板と、その表面の所定の位置に配置され前記
メタライズ層とボンディングワイヤによりそれぞれ接続
された複数の電極をもつ半導体チップとを備えるマイク
に波帯、ミリ波帯においては、これらボンディングワイ
ヤ自体のインダクタンスがＩＣの動作特性を劣化させる
ので、これらワイヤをできるだけ短くする必要がある。
そのために、従来この種の表面に所望のパターンの導体
膜２をそれぞれ形成したハイブリッドＩＣは図３（ａ）
にその平面図、図３（ｂ）にその縦断面図をそれぞれ示
すように、厚さの比較的大きい一対の回路基板１０Ａお
よび１０Ｂと、これら基板間に配置され、これら回路基
板よりも厚さの小さいチップキャリア６とを金属ケース
１１に取り付け、そのチップキャリア６の表面に半導体
チップ３を配置し、このチップ３の複数の電極と導体膜
との間をボンディングワイヤ４により接続して構成され
る。すなわち複数のボンディングワイヤ４を最短にする
ようにチップキャリアの厚みを選んで半導体チップ３の
表面と膜回路基板２との高さを合わせている。一方チッ
プキャリア６は半導体チップ３で発生した熱を金属ケー
ス１１に伝える放熱手段を構成する。この構成による
と、半導体チップの搭載を受ける回路基板が結果的に３
つの個片となり、組立工程がそれだけ複雑になる。この
種のハイブリッドＩＣのもう一つの従来例は特開昭６４
−２８８３１号公報に示されている。その従来例の縦断
面図を示す図４を参照すると、このＩＣは回路基板１２
に凹部１４を設け、この凹部１４に放熱用の銅プレート
１３と、その表面に固定された半導体チップ３とを配置
した構成を備える。この従来例は比較的厚い回路基板を
要する。すなわち、回路基板１２の厚さＬを銅プレート
１３の厚さと半導体チップ３の厚さの和Ｍより十分に大
きくしなければ、この構成は実現できない。したがって
ＩＣの小型化およびコスト低減はそれだけ制約される。
一方上記厚さの和Ｍを小さい値に抑えるために銅プレー
ト１３を薄くすると放熱効果を確保するためにその幅Ｗ
を大きくする必要がある。したがってワイヤ４の短縮化
は困難になる。
【０００３】
【発明が解決しようとする課題】上述のとおり第１の従
来例は、組立工程の複雑化を免れず、また第２の従来例
は小型化に不適であるばかりでなくボンディングワイヤ
の短縮化を達成できない。したがって本発明の目的は製
造工程の単純化および小型化に適し、しかも半導体チッ
プ、回路基板間のボンディングワイヤの短縮を達成でき
る超高周波帯用ハイブリッドＩＣを提供することであ
る。
来例は、組立工程の複雑化を免れず、また第２の従来例
は小型化に不適であるばかりでなくボンディングワイヤ
の短縮化を達成できない。したがって本発明の目的は製
造工程の単純化および小型化に適し、しかも半導体チッ
プ、回路基板間のボンディングワイヤの短縮を達成でき
る超高周波帯用ハイブリッドＩＣを提供することであ
る。
【０００４】
【課題を解決するための手段】本発明のハイブリッドＩ
Ｃは所要の回路形状に形成された金属膜を表面に備え金
属ケース部材に取り付けられた回路基板と、複数の電極
パッドを表面に備えた前記回路基板に搭載された半導体
チップと、前記金属膜と前記電極パッドとの間をそれぞ
れ接続するボンディングワイヤとを備えたハイブリッド
ＩＣにおいて、前記回路基板がその表面の所定の位置に
前記半導体チップの厚さとほぼ同じ深さの凹部を有する
ことと、前記凹部の底面であって前記半導体チップの搭
載を受ける部分から前記回路基板の金属ケースに接する
面まで伸びるとともに内部に熱伝導体を含む少なくとも
１個のスルーホールを形成したことを特徴とする。
Ｃは所要の回路形状に形成された金属膜を表面に備え金
属ケース部材に取り付けられた回路基板と、複数の電極
パッドを表面に備えた前記回路基板に搭載された半導体
チップと、前記金属膜と前記電極パッドとの間をそれぞ
れ接続するボンディングワイヤとを備えたハイブリッド
ＩＣにおいて、前記回路基板がその表面の所定の位置に
前記半導体チップの厚さとほぼ同じ深さの凹部を有する
ことと、前記凹部の底面であって前記半導体チップの搭
載を受ける部分から前記回路基板の金属ケースに接する
面まで伸びるとともに内部に熱伝導体を含む少なくとも
１個のスルーホールを形成したことを特徴とする。
【０００５】
【実施例】図１および図２は、本発明の第１の実施例の
平面図、および縦断面図を示す。図１および図２を参照
すると、この実施例は表面に所望の回路パターンの金属
膜２を形成したセラミック製の回路基板１と、この基板
１の凹部５に配置された半導体チップ３とを備え、この
チップ３の複数の電極パッドと金属膜２との間を複数の
ボンディングワイヤ４でそれぞれ接続して構成される。
凹部５の底部で半導体チップ３真下の位置において、回
路基板１には複数個のスルーホール７から形成され、そ
の少なくとも内面には金属膜が形成され、半導体チップ
３から金属ケース１１への熱伝導路を形成する。熱伝導
を高めるためにこれらスルーホールを鑞材８などを充た
すこともできる。基板１の厚さは１ｍｍ程度であり、半
導体３の厚さは１５０〜２００μｍ程度であるので凹部
５の形成は容易である。すなわち、複数のボンディング
ワイヤの長さを半導体チップ３の表面と回路基板１と同
一の平面に合わせる凹部５の深さを選ぶことは容易であ
る。この深さの選択および回路基板１に対するチップ３
の向きの選択によって、複数のボンディングワイヤの長
さを最小にでき、チップ３の動作に対するワイヤ４の悪
影響を最小に抑えることができる。さらに凹部５に形成
されたスルーホール７の内部の金属は半導体チップ３の
発生する熱を効率よく金属ケース１１に伝達するのでチ
ップ３は高出力動作が可能である。
平面図、および縦断面図を示す。図１および図２を参照
すると、この実施例は表面に所望の回路パターンの金属
膜２を形成したセラミック製の回路基板１と、この基板
１の凹部５に配置された半導体チップ３とを備え、この
チップ３の複数の電極パッドと金属膜２との間を複数の
ボンディングワイヤ４でそれぞれ接続して構成される。
凹部５の底部で半導体チップ３真下の位置において、回
路基板１には複数個のスルーホール７から形成され、そ
の少なくとも内面には金属膜が形成され、半導体チップ
３から金属ケース１１への熱伝導路を形成する。熱伝導
を高めるためにこれらスルーホールを鑞材８などを充た
すこともできる。基板１の厚さは１ｍｍ程度であり、半
導体３の厚さは１５０〜２００μｍ程度であるので凹部
５の形成は容易である。すなわち、複数のボンディング
ワイヤの長さを半導体チップ３の表面と回路基板１と同
一の平面に合わせる凹部５の深さを選ぶことは容易であ
る。この深さの選択および回路基板１に対するチップ３
の向きの選択によって、複数のボンディングワイヤの長
さを最小にでき、チップ３の動作に対するワイヤ４の悪
影響を最小に抑えることができる。さらに凹部５に形成
されたスルーホール７の内部の金属は半導体チップ３の
発生する熱を効率よく金属ケース１１に伝達するのでチ
ップ３は高出力動作が可能である。
【０００６】この実施例において、凹部７は深さ方向に
面積を大きくした縦断面図が台形の凹部にすることもで
きる。チップ３を凹部７の底部に鑞付けする際に余分の
鑞材８が凹部７の底から基板１の表面方向にせり出して
金属膜２の短絡路を形成する傾向をこの縦断面台形の凹
部は防止できる。超高周波帯における動作特性を確保す
るために凹部５の側面と半導体チップ３との間の空隙は
ごく狭くしてあるので、縦断面台形の凹部による鑞材８
の溢出の防止は重要である。
面積を大きくした縦断面図が台形の凹部にすることもで
きる。チップ３を凹部７の底部に鑞付けする際に余分の
鑞材８が凹部７の底から基板１の表面方向にせり出して
金属膜２の短絡路を形成する傾向をこの縦断面台形の凹
部は防止できる。超高周波帯における動作特性を確保す
るために凹部５の側面と半導体チップ３との間の空隙は
ごく狭くしてあるので、縦断面台形の凹部による鑞材８
の溢出の防止は重要である。
【０００７】
【発明の効果】上述のとおり、本発明によるハイブリッ
ドＩＣは回路基板に設けた凹部によりボンディングワイ
ヤの短縮化を可能にするとともに、凹部の底面に設けた
スルーホール内の鑞材が形成する熱伝導路により半導体
チップから金属ケースへの熱放散を確保した半導体チッ
プの高電力動作を可能にする。また、凹部を縦断面台形
の凹部にすることにより、半導体チップの基盤表面への
取付けに伴う鑞材の溢出を防止することができる。
ドＩＣは回路基板に設けた凹部によりボンディングワイ
ヤの短縮化を可能にするとともに、凹部の底面に設けた
スルーホール内の鑞材が形成する熱伝導路により半導体
チップから金属ケースへの熱放散を確保した半導体チッ
プの高電力動作を可能にする。また、凹部を縦断面台形
の凹部にすることにより、半導体チップの基盤表面への
取付けに伴う鑞材の溢出を防止することができる。
【図１】本発明の一実施例の平面図である。
【図２】図１の実施例の縦断面図である。
【図３】従来例の平面図（ａ），縦断面図（ｂ）であ
る。
る。
【図４】別の従来例の縦断面図である。
１ 回路基板 ２ 導体膜 ３ 半導体チップ ４ ボンディングワイヤ ５ 凹部 ６ チップキャリア ７ スルーホール ８ 鑞材
Claims (4)
- 【請求項１】 所要の回路形状に形成された金属膜を表
面に備え金属ケース部材に取り付けられた回路基板と、
複数の電極パッドを表面に備えた前記回路基板に搭載さ
れた半導体チップと、前記金属膜と前記電極パッドとの
間をそれぞれ接続するボンディングワイヤとを備えたハ
イブリッドＩＣにおいて、前記回路基板がその表面の所
定の位置に前記半導体チップの厚さとほぼ同じ深さの凹
部を有することと、前記凹部の底面であって前記半導体
チップの搭載を受ける部分から前記回路基板の金属ケー
スに接する面まで伸びるとともに内部に熱伝導体を含む
少なくとも１個のスルーホールを形成したことを特徴と
するハイブリッドＩＣ。 - 【請求項２】 前記スルーホールの全長にわたって鑞材
で充たされていることを特徴する請求項１記載のハイブ
リッドＩＣ。 - 【請求項３】 前記スルーホールが複数個形成されてい
る請求項１記載のハイブリッドＩＣ。 - 【請求項４】 前記凹部がその底面に向かって漸増する
横断面面積を有ししたがって台形状の縦断面を有する凹
部であることを特徴とする請求項１記載のハイブリッド
ＩＣ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979393A JPH0810739B2 (ja) | 1993-02-08 | 1993-02-08 | ハイブリッドｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979393A JPH0810739B2 (ja) | 1993-02-08 | 1993-02-08 | ハイブリッドｉｃ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06232287A JPH06232287A (ja) | 1994-08-19 |
| JPH0810739B2 true JPH0810739B2 (ja) | 1996-01-31 |
Family
ID=12009227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1979393A Expired - Fee Related JPH0810739B2 (ja) | 1993-02-08 | 1993-02-08 | ハイブリッドｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0810739B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3056960B2 (ja) * | 1993-12-27 | 2000-06-26 | 株式会社東芝 | 半導体装置及びｂｇａパッケージ |
| JPH0922964A (ja) * | 1995-07-05 | 1997-01-21 | Mitsubishi Electric Corp | マイクロ波回路基板 |
| JP3242817B2 (ja) * | 1995-07-13 | 2001-12-25 | 三菱電機株式会社 | マイクロ波回路装置 |
| JP3555304B2 (ja) * | 1995-07-18 | 2004-08-18 | 三菱電機株式会社 | 電子装置 |
| JP3578366B2 (ja) * | 1995-10-17 | 2004-10-20 | 株式会社ルネサステクノロジ | 混成集積回路装置 |
| KR19990072029A (ko) * | 1996-10-10 | 1999-09-27 | 윤종용 | 마이크로웨이브 하이브리드 집적회로 |
| JP2950290B2 (ja) * | 1997-06-27 | 1999-09-20 | 日本電気株式会社 | 高周波集積回路装置およびその製造方法 |
| JP4060445B2 (ja) * | 1998-06-18 | 2008-03-12 | 三菱電機株式会社 | アレーアンテナ給電装置 |
| KR100533276B1 (ko) * | 1999-02-26 | 2005-12-05 | 엘지전자 주식회사 | 방열부재를 구비한 인쇄회로기판 및 그 제조방법 |
| JP3537350B2 (ja) * | 1999-04-28 | 2004-06-14 | 三菱電機株式会社 | マイクロ波回路パッケージおよびその製造方法 |
| TW427555U (en) * | 1999-10-06 | 2001-03-21 | Shen Ming Tung | Semiconductor device |
| JP3438715B2 (ja) * | 2000-11-07 | 2003-08-18 | 三菱電機株式会社 | マイクロ波回路基板 |
| KR100391093B1 (ko) * | 2001-01-04 | 2003-07-12 | 삼성전자주식회사 | 히트 싱크가 부착된 볼 그리드 어레이 패키지 |
| JP3850275B2 (ja) * | 2001-11-29 | 2006-11-29 | 京セラ株式会社 | 電子部品装置 |
| KR101544488B1 (ko) * | 2013-12-18 | 2015-08-17 | 한국원자력연구원 | 반도체 센서를 표면 실장하는 실장 기판 및 그 실장 방법 |
| JP6849907B2 (ja) * | 2016-12-01 | 2021-03-31 | 富士通株式会社 | 光モジュール及び光モジュールの製造方法 |
-
1993
- 1993-02-08 JP JP1979393A patent/JPH0810739B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06232287A (ja) | 1994-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100367936B1 (ko) | 적층체를구비한고주파집적회로장치 | |
| KR100298162B1 (ko) | 수지봉지형반도체장치 | |
| JPH0810739B2 (ja) | ハイブリッドｉｃ | |
| US6046495A (en) | Semiconductor device having a tab tape and a ground layer | |
| JP2000068403A (ja) | 半導体装置およびその基板接続構造 | |
| JP2001085569A (ja) | 高周波回路装置 | |
| US6922119B2 (en) | Surface acoustic wave filter adapted to restrain undue temperature rise | |
| JP4295519B2 (ja) | 発光素子収納用パッケージおよび発光装置 | |
| US7586194B2 (en) | Semiconductor device having exposed heat dissipating metal plate | |
| JP2728322B2 (ja) | 半導体装置 | |
| JP7098820B2 (ja) | 無線通信モジュール | |
| JP2526515B2 (ja) | 半導体装置 | |
| JPH09330994A (ja) | 半導体装置 | |
| JPH08148647A (ja) | 半導体装置 | |
| US5161000A (en) | High-frequency thick-film semiconductor circuit | |
| JPH05315467A (ja) | 混成集積回路装置 | |
| JP2000133765A (ja) | 高周波集積回路装置 | |
| JP2001257415A (ja) | 光半導体装置 | |
| JP2002164482A (ja) | 半導体装置 | |
| JP3127895B2 (ja) | マイクロ波半導体素子用キャリア、該キャリアに搭載される整合回路基板およびマイクロ波半導体装置 | |
| JPH05121589A (ja) | 厚膜混成集積回路 | |
| JP2685941B2 (ja) | マイクロ波半導体素子用キャリアプレート | |
| JP2527507B2 (ja) | リ―ドフレ―ムおよびこれを用いた半導体装置 | |
| JP2600898B2 (ja) | 薄型パッケージ装置 | |
| JP2000138340A (ja) | ハイブリッドモジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960716 |
|
| LAPS | Cancellation because of no payment of annual fees |