JPH05121589A - 厚膜混成集積回路 - Google Patents
厚膜混成集積回路Info
- Publication number
- JPH05121589A JPH05121589A JP3306531A JP30653191A JPH05121589A JP H05121589 A JPH05121589 A JP H05121589A JP 3306531 A JP3306531 A JP 3306531A JP 30653191 A JP30653191 A JP 30653191A JP H05121589 A JPH05121589 A JP H05121589A
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- conductor film
- integrated circuit
- hybrid integrated
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Abstract
(57)【要約】
【目的】 半導体素子の発熱が効率よく放熱でき、しか
も半導体素子と導体膜とのボンディング精度と高周波特
性が向上した厚膜混成集積回路を得る。 【構成】 絶縁基板１に凹部１ａを形成し、更に、該絶
縁基板１の表面から該凹部１ａの底面に向けて出力用導
体膜３を延設し、この凹部の底面に形成された出力用導
体膜上３ａに半導体素子５を上面に搭載した放熱プレー
ト６をろう付けし、半導体素子５と絶縁基板１上の入力
用，接地用導体膜２，３とをワイヤ７ａ、７ｂによりボ
ンディングする。
も半導体素子と導体膜とのボンディング精度と高周波特
性が向上した厚膜混成集積回路を得る。 【構成】 絶縁基板１に凹部１ａを形成し、更に、該絶
縁基板１の表面から該凹部１ａの底面に向けて出力用導
体膜３を延設し、この凹部の底面に形成された出力用導
体膜上３ａに半導体素子５を上面に搭載した放熱プレー
ト６をろう付けし、半導体素子５と絶縁基板１上の入力
用，接地用導体膜２，３とをワイヤ７ａ、７ｂによりボ
ンディングする。
Description
【０００１】
【産業上の利用分野】この発明は厚膜混成集積回路に関
し、特に、放熱効果と高周波特性の改善に関するもので
ある。
し、特に、放熱効果と高周波特性の改善に関するもので
ある。
【０００２】
【従来の技術】図６は、従来の厚膜混成集積回路を示す
斜視図であり、図７は図６中のVII −VII 線における断
面を示す図であり、図において、１はアルミナ基板等か
らなる絶縁基板であり、該アルミナ基板等からなる絶縁
基板１の表裏の両面にはメタライズされた導体膜からな
る接地用導体膜２，出力用導体膜３，入力用導体膜４が
それぞれ形成され、該出力用導体膜３の上面には、後述
する半導体素子５の発熱に対して放熱作用の得られる放
熱プレート６がろう付けされ、この放熱プレート６上に
高周波大電力増幅を行うためのＮＰＮ型バイポーラトラ
ンジスタ等の半導体素子５がろう付けされている。ま
た、該半導体素子５に備えられた入力用ボンディングパ
ッド５ａと接地用ボンディングパッド５ｂはそれぞれ金
線等からなるワイヤ７ａ，７ｂにより上記入力用導体膜
４と接地用導体膜２に接続され、接地用導体膜２はスル
ーホール８を通して絶縁基板１の表裏に接続されてい
る。更に、該絶縁基板１の表面には図示しないバイアス
回路，整合回路等が形成され、該絶縁基板１の裏面には
放熱効果を高めるための放熱フィン９がろう付けされて
いる。
斜視図であり、図７は図６中のVII −VII 線における断
面を示す図であり、図において、１はアルミナ基板等か
らなる絶縁基板であり、該アルミナ基板等からなる絶縁
基板１の表裏の両面にはメタライズされた導体膜からな
る接地用導体膜２，出力用導体膜３，入力用導体膜４が
それぞれ形成され、該出力用導体膜３の上面には、後述
する半導体素子５の発熱に対して放熱作用の得られる放
熱プレート６がろう付けされ、この放熱プレート６上に
高周波大電力増幅を行うためのＮＰＮ型バイポーラトラ
ンジスタ等の半導体素子５がろう付けされている。ま
た、該半導体素子５に備えられた入力用ボンディングパ
ッド５ａと接地用ボンディングパッド５ｂはそれぞれ金
線等からなるワイヤ７ａ，７ｂにより上記入力用導体膜
４と接地用導体膜２に接続され、接地用導体膜２はスル
ーホール８を通して絶縁基板１の表裏に接続されてい
る。更に、該絶縁基板１の表面には図示しないバイアス
回路，整合回路等が形成され、該絶縁基板１の裏面には
放熱効果を高めるための放熱フィン９がろう付けされて
いる。
【０００３】尚、上記のように構成された厚膜混成集積
回路では、半導体素子５で発生する熱は、主に放熱プレ
ート６から絶縁基板１，放熱フィン９を通して外部筺体
から放熱されるようになっている。
回路では、半導体素子５で発生する熱は、主に放熱プレ
ート６から絶縁基板１，放熱フィン９を通して外部筺体
から放熱されるようになっている。
【０００４】また、上記のようなハイブリッド型の集積
回路は、近年、無線通信装置の電力増幅部はして多く用
いられ、これらはより小型化する傾向にある。
回路は、近年、無線通信装置の電力増幅部はして多く用
いられ、これらはより小型化する傾向にある。
【０００５】
【発明が解決しようとする課題】従来の厚膜混成集積回
路は以上のように構成されており、放熱プレート６上に
配設された半導体素子５の入力用ボンディングパッド５
ａ及び接地用ボンディングパッド５ｂと入力用導体膜４
及び接地用導体膜２との間のワイヤボンディング位置が
上下に大きく離れるため、ボンディング精度が低下し、
更に、ワイヤ長が長くなることから高周波特性が低下す
るというような問題点があった。
路は以上のように構成されており、放熱プレート６上に
配設された半導体素子５の入力用ボンディングパッド５
ａ及び接地用ボンディングパッド５ｂと入力用導体膜４
及び接地用導体膜２との間のワイヤボンディング位置が
上下に大きく離れるため、ボンディング精度が低下し、
更に、ワイヤ長が長くなることから高周波特性が低下す
るというような問題点があった。
【０００６】また、半導体素子５を安定に動作させるた
めには、半導体素子５の発熱を放熱プレート６によって
効率よく放熱しなければならず、放熱プレート６を大き
くする必要があり、その結果、絶縁基板１も自ずと大き
くなって、装置が大型化するというような問題点があっ
た。
めには、半導体素子５の発熱を放熱プレート６によって
効率よく放熱しなければならず、放熱プレート６を大き
くする必要があり、その結果、絶縁基板１も自ずと大き
くなって、装置が大型化するというような問題点があっ
た。
【０００７】この発明は上記のような問題点を解消する
ためになされたもので、回路自体が小型になるととも
に、半導体素子の発熱を効率よく放熱でき、しかも、ワ
イヤのボンディング精度の向上と高周波特性の向上が図
られた厚膜混成集積回路を得ることを目的とする。
ためになされたもので、回路自体が小型になるととも
に、半導体素子の発熱を効率よく放熱でき、しかも、ワ
イヤのボンディング精度の向上と高周波特性の向上が図
られた厚膜混成集積回路を得ることを目的とする。
【０００８】
【課題を解決するための手段】この発明にかかる厚膜混
成集積回路は、絶縁基板に対して放熱プレートが埋め込
まれる凹部を形成し、この凹部に上面に半導体素子が搭
載された放熱プレートを配設したものである。
成集積回路は、絶縁基板に対して放熱プレートが埋め込
まれる凹部を形成し、この凹部に上面に半導体素子が搭
載された放熱プレートを配設したものである。
【０００９】
【作用】この発明における厚膜混成集積回路において
は、絶縁基板の凹部に上面に半導体素子が搭載された放
熱プレートを配設するため、放熱プレートの下の熱電導
率の低い絶縁基板の厚さが薄くなって放熱効果が高めら
れ、更に、上記半導体素子と絶縁基板上の導体膜とのボ
ンディング位置が同一水平面上に近づき、ボンディング
精度が向上するとともに、ボンディングワイヤのワイヤ
長を短くすることができる。
は、絶縁基板の凹部に上面に半導体素子が搭載された放
熱プレートを配設するため、放熱プレートの下の熱電導
率の低い絶縁基板の厚さが薄くなって放熱効果が高めら
れ、更に、上記半導体素子と絶縁基板上の導体膜とのボ
ンディング位置が同一水平面上に近づき、ボンディング
精度が向上するとともに、ボンディングワイヤのワイヤ
長を短くすることができる。
【００１０】
【実施例】以下、この発明の一実施例を図について説明
する。図２は、この発明の一実施例による厚膜混成集積
回路の断面を示す図、図１は図２の厚膜混成集積回路に
おける絶縁基板を示す斜視図であり、図において、図
６，７と同一符号は同一または相当する部分を示し、１
ａは絶縁基板１に設けられた凹部、３ａは凹部１ａの底
面に形成された出力用導体膜であり、３ｂは凹部１ａの
側面に形成された出力用導体膜である。
する。図２は、この発明の一実施例による厚膜混成集積
回路の断面を示す図、図１は図２の厚膜混成集積回路に
おける絶縁基板を示す斜視図であり、図において、図
６，７と同一符号は同一または相当する部分を示し、１
ａは絶縁基板１に設けられた凹部、３ａは凹部１ａの底
面に形成された出力用導体膜であり、３ｂは凹部１ａの
側面に形成された出力用導体膜である。
【００１１】そして、本実施例の厚膜混成集積回路は、
絶縁基板１の凹部１ａの底面に形成された出力用導体膜
３ａの上部に放熱プレート６がろう付けされ、この放熱
プレート６上に半導体素子５がろう付けされており、半
導体素子５に備えられた図示しないボンデイングパッド
は、入力用導体膜４，接地用導体膜２とのほぼ同一水平
面に位置する状態で、これら入力用導体膜４，接地用導
体膜２とワイヤ７ａ，７ｂにて互いにボンディングされ
ている。
絶縁基板１の凹部１ａの底面に形成された出力用導体膜
３ａの上部に放熱プレート６がろう付けされ、この放熱
プレート６上に半導体素子５がろう付けされており、半
導体素子５に備えられた図示しないボンデイングパッド
は、入力用導体膜４，接地用導体膜２とのほぼ同一水平
面に位置する状態で、これら入力用導体膜４，接地用導
体膜２とワイヤ７ａ，７ｂにて互いにボンディングされ
ている。
【００１２】このような本実施例の厚膜混成集積回路で
は、絶縁基板１の凹部１ａの底面上に出力用導体膜３ａ
を介して放熱プレート６が形成されているため、該放熱
プレート６上の半導体素子５で発生し、放熱プレート６
を通して伝導される熱は、絶縁基板１の凹部１ａの下の
薄い基板部を通って効率よく放熱フィン９に伝わり、放
熱効果が向上する。また、この放熱効果の向上により放
熱プレート６が小型化でき、絶縁基板自体も小型化でき
るとともに、従来の同一面積の放熱プレート６上により
大きな発熱を有する半導体素子を搭載することができ
る。一方、半導体素子５に備えられたボンディングパッ
ドは、入力用導体膜４及び接地用導体膜２と同一平面上
でワイヤ７ａ，７ｂにてワイヤボンディングされるた
め、ボンディング精度が向上してボンディング部の強度
が増加し、信頼性の向上につながるとともに、ワイヤ長
が短くなるため、高周波動作において問題となるインダ
クタンス成分が減少し、高周波特性が向上する。
は、絶縁基板１の凹部１ａの底面上に出力用導体膜３ａ
を介して放熱プレート６が形成されているため、該放熱
プレート６上の半導体素子５で発生し、放熱プレート６
を通して伝導される熱は、絶縁基板１の凹部１ａの下の
薄い基板部を通って効率よく放熱フィン９に伝わり、放
熱効果が向上する。また、この放熱効果の向上により放
熱プレート６が小型化でき、絶縁基板自体も小型化でき
るとともに、従来の同一面積の放熱プレート６上により
大きな発熱を有する半導体素子を搭載することができ
る。一方、半導体素子５に備えられたボンディングパッ
ドは、入力用導体膜４及び接地用導体膜２と同一平面上
でワイヤ７ａ，７ｂにてワイヤボンディングされるた
め、ボンディング精度が向上してボンディング部の強度
が増加し、信頼性の向上につながるとともに、ワイヤ長
が短くなるため、高周波動作において問題となるインダ
クタンス成分が減少し、高周波特性が向上する。
【００１３】図３は、この発明の第２の実施例による厚
膜混成集積回路の断面を示す図であり、図において、図
２と同一符号は同一または相当する部分を示し、１ｂは
上部絶縁基板、１ｃは下部絶縁基板である。
膜混成集積回路の断面を示す図であり、図において、図
２と同一符号は同一または相当する部分を示し、１ｂは
上部絶縁基板、１ｃは下部絶縁基板である。
【００１４】本実施例の厚膜混成集積回路では、絶縁基
板を上部絶縁基板１ｂと下部絶縁基板１ｃとからなるラ
ミネート構造にし構成したもので、上記実施例と同様の
効果を奏する。
板を上部絶縁基板１ｂと下部絶縁基板１ｃとからなるラ
ミネート構造にし構成したもので、上記実施例と同様の
効果を奏する。
【００１５】図４は、この発明の第３の実施例による厚
膜混成集積回路の断面を示す図であり、図において、図
３と同一符号は同一または相当する部分を示し、１０は
スルーホール、３ｃはスルーホール１０部に形成された
出力用導体膜である。
膜混成集積回路の断面を示す図であり、図において、図
３と同一符号は同一または相当する部分を示し、１０は
スルーホール、３ｃはスルーホール１０部に形成された
出力用導体膜である。
【００１６】本実施例の厚膜混成集積回路では、絶縁基
板を上部絶縁基板１ｂと下部絶縁基板１ｃとからなるラ
ミネート構造にて構成し、該記上部絶縁基板１ｂに設け
たスルーホール１０を通して凹部１ａの底面に出力用導
体膜３ａを形成したもので、上記実施例と同様の効果を
奏する。
板を上部絶縁基板１ｂと下部絶縁基板１ｃとからなるラ
ミネート構造にて構成し、該記上部絶縁基板１ｂに設け
たスルーホール１０を通して凹部１ａの底面に出力用導
体膜３ａを形成したもので、上記実施例と同様の効果を
奏する。
【００１７】図５は、この発明の第４の実施例による厚
膜混成集積回路の断面を示す図であり、図において、図
２と同一符号は同一または相当する部分を示し、１１は
ワイヤである。
膜混成集積回路の断面を示す図であり、図において、図
２と同一符号は同一または相当する部分を示し、１１は
ワイヤである。
【００１８】本実施例の厚膜混成集積回路では、絶縁基
板１上の出力用導体膜３と凹部１ａの底面に出力用導体
膜３ａとをワイヤ１１により接続してもので、上記実施
例と同様の効果を奏する。
板１上の出力用導体膜３と凹部１ａの底面に出力用導体
膜３ａとをワイヤ１１により接続してもので、上記実施
例と同様の効果を奏する。
【００１９】
【発明の効果】以上のように、この発明によれば、絶縁
基板に対して放熱プレートが埋め込まれる凹部を形成
し、この凹部に上面に半導体素子が搭載された放熱プレ
ートを配設したので、放熱プレート下の絶縁基板が薄く
なって放熱効果が向上し、放熱プレート及び絶縁基板を
小型化でき、しかも、半導体素子と絶縁基板上の導体膜
とが同一平面に近い状態でワイヤボンディングできるこ
とから、ボンディング強度の増大とワイヤ長の短縮を図
ることができ、その結果、小型で放熱効果が高く、しか
も、高周波特性に優れた信頼性の高い厚膜混成集積回路
を得ることができる効果がある。
基板に対して放熱プレートが埋め込まれる凹部を形成
し、この凹部に上面に半導体素子が搭載された放熱プレ
ートを配設したので、放熱プレート下の絶縁基板が薄く
なって放熱効果が向上し、放熱プレート及び絶縁基板を
小型化でき、しかも、半導体素子と絶縁基板上の導体膜
とが同一平面に近い状態でワイヤボンディングできるこ
とから、ボンディング強度の増大とワイヤ長の短縮を図
ることができ、その結果、小型で放熱効果が高く、しか
も、高周波特性に優れた信頼性の高い厚膜混成集積回路
を得ることができる効果がある。
【図１】この発明の一実施例による厚膜混成集積回路に
おける絶縁基板を示す斜視図。
おける絶縁基板を示す斜視図。
【図２】この発明の一実施例による厚膜混成集積回路の
断面図。
断面図。
【図３】この発明の他の実施例による厚膜混成集積回路
の断面図。
の断面図。
【図４】この発明の他の実施例による厚膜混成集積回路
の断面図。
の断面図。
【図５】この発明の他の実施例による厚膜混成集積回路
の断面図。
の断面図。
【図６】従来の厚膜混成集積回路の斜視図。
【図７】図６中のVII −VII 線における断面図。
１ 絶縁基板 １ａ 凹部 １ｂ 上部絶縁基板 １ｃ 下部絶縁基板 ２ 接地用導体膜 ３ 出力用導体膜 ３ａ 凹部１ａの底面に形成された出力用導体膜 ３ｂ 凹部１ａの側面に形成された出力用導体膜 ３ｃ スルーホール部に形成された出力用導体膜 ４ 入力用導体膜 ５ 半導体素子 ６ 放熱プレート ７ａ ワイヤ ７ｂ ワイヤ １０ スルーホール １１ ワイヤ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｐ 5/08 Ｌ 8941−5Ｊ Ｈ０５Ｋ 7/20 Ｂ 8509−4Ｅ
Claims (1)
- 【請求項１】 絶縁基板の第１の主面上に入力用導体
膜，接地用導体膜及び出力用導体膜を形成し、半導体素
子をその上面に搭載した放熱プレートを上記出力用導体
膜上の一部に配設してなる厚膜混成集積回路において、 上記絶縁基板の第１の主面に対して凹部を設け、上記第
１の主面と該凹部の底面とが繋がるように上記出力用導
体膜を敷設し、上記放熱プレートを該凹部に埋め込むよ
うに配設したことを特徴とする厚膜混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3306531A JPH05121589A (ja) | 1991-10-25 | 1991-10-25 | 厚膜混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3306531A JPH05121589A (ja) | 1991-10-25 | 1991-10-25 | 厚膜混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05121589A true JPH05121589A (ja) | 1993-05-18 |
Family
ID=17958152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3306531A Pending JPH05121589A (ja) | 1991-10-25 | 1991-10-25 | 厚膜混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05121589A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06204276A (ja) * | 1992-08-31 | 1994-07-22 | Hewlett Packard Co <Hp> | 集積回路実装システム |
| JP2006013202A (ja) * | 2004-06-28 | 2006-01-12 | Mitsubishi Electric Corp | 光モジュール |
| KR100708051B1 (ko) * | 2001-07-28 | 2007-04-16 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
| JP2009076750A (ja) * | 2007-09-21 | 2009-04-09 | Daikin Ind Ltd | モジュール |
| JP2012178468A (ja) * | 2011-02-25 | 2012-09-13 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
1991
- 1991-10-25 JP JP3306531A patent/JPH05121589A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06204276A (ja) * | 1992-08-31 | 1994-07-22 | Hewlett Packard Co <Hp> | 集積回路実装システム |
| KR100708051B1 (ko) * | 2001-07-28 | 2007-04-16 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
| JP2006013202A (ja) * | 2004-06-28 | 2006-01-12 | Mitsubishi Electric Corp | 光モジュール |
| JP2009076750A (ja) * | 2007-09-21 | 2009-04-09 | Daikin Ind Ltd | モジュール |
| JP2012178468A (ja) * | 2011-02-25 | 2012-09-13 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US8866312B2 (en) | 2011-02-25 | 2014-10-21 | Fujitsu Limited | Semiconductor apparatus, method for manufacturing the same and electric device |
| US9177938B2 (en) | 2011-02-25 | 2015-11-03 | Fujitsu Limited | Method for manufacturing semiconductor apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6335669B1 (en) | RF circuit module | |
| JPH0810739B2 (ja) | ハイブリッドｉｃ | |
| JPH09116091A (ja) | 混成集積回路装置 | |
| JP4284744B2 (ja) | 高周波集積回路装置 | |
| JPH05121589A (ja) | 厚膜混成集積回路 | |
| JPH06104350A (ja) | 多層配線基板 | |
| JP3492594B2 (ja) | 半導体モジュール | |
| JPH0563454A (ja) | 半導体装置 | |
| JP3253154B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| JPH0595212A (ja) | 高周波半導体混成集積回路装置 | |
| US5161000A (en) | High-frequency thick-film semiconductor circuit | |
| JP2856192B2 (ja) | 半導体装置 | |
| JP3438715B2 (ja) | マイクロ波回路基板 | |
| JP2736161B2 (ja) | 半導体装置 | |
| JP2812107B2 (ja) | 半導体装置 | |
| JP2000133765A (ja) | 高周波集積回路装置 | |
| US11532534B2 (en) | Semiconductor module | |
| JP4360577B2 (ja) | 半導体装置 | |
| JPH08274512A (ja) | マイクロ波半導体集積回路装置 | |
| JP2550922B2 (ja) | マルチチップモジュールの実装構造 | |
| JPH0613487A (ja) | マルチチップモジュール | |
| JPH0755003Y2 (ja) | 半導体素子用セラミックパッケージ | |
| JP2962575B2 (ja) | 半導体装置 | |
| JPH04320041A (ja) | 厚膜混成集積回路 | |
| JP2583507B2 (ja) | 半導体実装回路装置 |