JP2550922B2 - マルチチップモジュールの実装構造 - Google Patents
マルチチップモジュールの実装構造Info
- Publication number
- JP2550922B2 JP2550922B2 JP21376094A JP21376094A JP2550922B2 JP 2550922 B2 JP2550922 B2 JP 2550922B2 JP 21376094 A JP21376094 A JP 21376094A JP 21376094 A JP21376094 A JP 21376094A JP 2550922 B2 JP2550922 B2 JP 2550922B2
- Authority
- JP
- Japan
- Prior art keywords
- mounting structure
- chip module
- board
- integrated circuit
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Structure Of Printed Boards (AREA)
- Combinations Of Printed Boards (AREA)
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は配線基板に集積回路が実
装されるマルチチップモジュールの実装構造に関し、特
に、小型化に適し、放熱に優れた構造を有するマルチチ
ップモジュールの実装構造に関する。
装されるマルチチップモジュールの実装構造に関し、特
に、小型化に適し、放熱に優れた構造を有するマルチチ
ップモジュールの実装構造に関する。
【０００２】
【従来の技術】従来、この種のマルチチップモジュール
の実装構造は、例えばＮＥＣ技報第４６巻第６号７４ペ
ージに記載のように、基板を介してＬＳＩチップを冷却
する実装構造が用いられている。
の実装構造は、例えばＮＥＣ技報第４６巻第６号７４ペ
ージに記載のように、基板を介してＬＳＩチップを冷却
する実装構造が用いられている。
【０００３】図５は、上述の従来のマルチチップモジュ
ールの実装構造の一例を示す断面図である。多層セラミ
ック基板３２の表面にはＬＳＩチップ３１が、対向する
裏面にはヒートシンク３６が、それぞれ良熱伝導性の接
着剤により取り付けられている。通常、ＬＳＩチップは
多大な発熱を伴うので、放熱のためにヒートシンク３６
が設けられている。ＬＳＩチップ３１からの発熱は、Ｌ
ＳＩチップの裏面から多層セラミック基板を介して、多
層セラミック基板の裏面に取り付けられたヒートシンク
へ放熱される。
ールの実装構造の一例を示す断面図である。多層セラミ
ック基板３２の表面にはＬＳＩチップ３１が、対向する
裏面にはヒートシンク３６が、それぞれ良熱伝導性の接
着剤により取り付けられている。通常、ＬＳＩチップは
多大な発熱を伴うので、放熱のためにヒートシンク３６
が設けられている。ＬＳＩチップ３１からの発熱は、Ｌ
ＳＩチップの裏面から多層セラミック基板を介して、多
層セラミック基板の裏面に取り付けられたヒートシンク
へ放熱される。
【０００４】また、ＬＳＩチップ３１は、表面にある電
極３５と多層セラミック基板３２の表面に設けられたボ
ンディングパッド群３４にワイヤーボンディングするこ
とで、多層セラミック基板３２に電気的に接続されてい
る。
極３５と多層セラミック基板３２の表面に設けられたボ
ンディングパッド群３４にワイヤーボンディングするこ
とで、多層セラミック基板３２に電気的に接続されてい
る。
【０００５】
【発明が解決しようとする課題】従来のマルチチップモ
ジュールの実装構造の放熱では、配線基板材料の熱伝導
率（単位Ｗ／ｍ・Ｋ）が、ガラスエポキシの場合１．
７、アルミナの場合２１と、ＬＳＩチップの熱伝導率
（例えば、シリコンは８４）やヒートシンク（例えば、
アルミニウムは２０５）の熱伝導率と比較して低く、配
線基板全体には熱が広がりにくい。そのため、発熱源と
なるＬＳＩチップ近傍での温度上昇が見込まれ、空気中
への放熱は、ＬＳＩチップの直下にのみ取り付けられた
ヒートシンクでしか効率的に行うことができず、マルチ
チップモジュール全体の放熱効率は悪くなるという問題
がある。
ジュールの実装構造の放熱では、配線基板材料の熱伝導
率（単位Ｗ／ｍ・Ｋ）が、ガラスエポキシの場合１．
７、アルミナの場合２１と、ＬＳＩチップの熱伝導率
（例えば、シリコンは８４）やヒートシンク（例えば、
アルミニウムは２０５）の熱伝導率と比較して低く、配
線基板全体には熱が広がりにくい。そのため、発熱源と
なるＬＳＩチップ近傍での温度上昇が見込まれ、空気中
への放熱は、ＬＳＩチップの直下にのみ取り付けられた
ヒートシンクでしか効率的に行うことができず、マルチ
チップモジュール全体の放熱効率は悪くなるという問題
がある。
【０００６】また、従来のマルチチップモジュールの実
装構造において、ＬＳＩチップを接地する必要がある場
合、配線基板内の配線を介してＬＳＩチップを接地する
ことになる。しかしながら、この配線部分がもつ寄生イ
ンダクタンスや寄生抵抗のため、信号の特性が劣化しや
すい。また、この接地配線により他の信号配線の配置が
制限されるという欠点もある。
装構造において、ＬＳＩチップを接地する必要がある場
合、配線基板内の配線を介してＬＳＩチップを接地する
ことになる。しかしながら、この配線部分がもつ寄生イ
ンダクタンスや寄生抵抗のため、信号の特性が劣化しや
すい。また、この接地配線により他の信号配線の配置が
制限されるという欠点もある。
【０００７】さらに、特に配線基板にセラミック系の材
料を用いる場合、セラミックの抗折強度が低いため機械
的な衝撃に弱いという欠点がある。
料を用いる場合、セラミックの抗折強度が低いため機械
的な衝撃に弱いという欠点がある。
【０００８】本発明は、上述の従来のマルチチップモジ
ュールの実装構造がもつ欠点に鑑みて、小型で放熱性に
優れ、しかも特性劣化を招来することもなく、対衝撃性
にも優れたマルチチップモジュールの実装構造を提供す
ることにある。
ュールの実装構造がもつ欠点に鑑みて、小型で放熱性に
優れ、しかも特性劣化を招来することもなく、対衝撃性
にも優れたマルチチップモジュールの実装構造を提供す
ることにある。
【０００９】
【課題を解決するための手段】上述した問題点を除去す
るために、本発明によるマルチチップモジュールの実装
構造では、配線基板に集積回路基板が電気的に接続され
て実装されるマルチチップモジュールの実装構造におい
て、配線基板は上面に配線基板用ボンディングパッドが
形成された凸部を表面に備え、配線基板の表面に前記凸
部勘合する穴を有する接合基板を接合し、接合基板の配
線基板が接合する面と反対の面に集積回路基板が接合さ
れていることを特徴としている。
るために、本発明によるマルチチップモジュールの実装
構造では、配線基板に集積回路基板が電気的に接続され
て実装されるマルチチップモジュールの実装構造におい
て、配線基板は上面に配線基板用ボンディングパッドが
形成された凸部を表面に備え、配線基板の表面に前記凸
部勘合する穴を有する接合基板を接合し、接合基板の配
線基板が接合する面と反対の面に集積回路基板が接合さ
れていることを特徴としている。
【００１０】そして、集積回路基板は集積回路基板用ボ
ンディングパットを有し、配線基板用ボンディングパッ
トと、集積回路用ボンディングパットがワイヤにより電
気的に接続されていることを特徴としている。
ンディングパットを有し、配線基板用ボンディングパッ
トと、集積回路用ボンディングパットがワイヤにより電
気的に接続されていることを特徴としている。
【００１１】また、接合基板は、導電性材料あるいは金
属からなることを特徴としている。
属からなることを特徴としている。
【００１２】さらに、集積回路基板は、接合基板に形成
された接地端子により接地されるようにしている。
された接地端子により接地されるようにしている。
【００１３】また、接合基板は、配線基板の側面を覆う
こと、集積回路と接合しない領域の少なくとも一部にヒ
ートシンクが形成されていることを特徴としている。
こと、集積回路と接合しない領域の少なくとも一部にヒ
ートシンクが形成されていることを特徴としている。
【００１４】
【実施例】次に、本発明について図面を参照して詳細に
説明する。
説明する。
【００１５】図１は、本発明のマルチチップモジュール
の実装構造の一実施例を示す断面図である。また、図２
は、図１に示す実装構造の斜視図である。
の実装構造の一実施例を示す断面図である。また、図２
は、図１に示す実装構造の斜視図である。
【００１６】図１において、多層セラミック基板４上に
は、金属板２が図２が示す方法で重ね合わされており、
金属板２上にはＬＳＩチップ１が搭載されている。金属
板２には穴３が形成されており、穴３内には、ＬＳＩチ
ップ１との接合を行うボンディングパッド群５が凸部に
形成された多層セラミック基板４の凸部分が勘合されて
いる。なお、本実施例では、金属板としてダイキャスト
加工に適したアルミニウム板を用いたが、銅板や鉄板等
でもよい。
は、金属板２が図２が示す方法で重ね合わされており、
金属板２上にはＬＳＩチップ１が搭載されている。金属
板２には穴３が形成されており、穴３内には、ＬＳＩチ
ップ１との接合を行うボンディングパッド群５が凸部に
形成された多層セラミック基板４の凸部分が勘合されて
いる。なお、本実施例では、金属板としてダイキャスト
加工に適したアルミニウム板を用いたが、銅板や鉄板等
でもよい。
【００１７】ＬＳＩチップ１は、ワイヤー６を多層セラ
ミック基板４の凸部分に形成されたボンディングパッド
群５とＬＳＩチップ１上の電極７にワイヤーボンディン
グすることで、多層セラミック基板４と電気的に接続す
ることができる。
ミック基板４の凸部分に形成されたボンディングパッド
群５とＬＳＩチップ１上の電極７にワイヤーボンディン
グすることで、多層セラミック基板４と電気的に接続す
ることができる。
【００１８】ＬＳＩチップ１で発生した熱は多層セラミ
ック基板４を介さず、金属板２全体に容易に広がるた
め、金属板２全体より空気中に効率よく逃がすことがで
きる。
ック基板４を介さず、金属板２全体に容易に広がるた
め、金属板２全体より空気中に効率よく逃がすことがで
きる。
【００１９】図３は、本発明の第２の実施例を示す断面
図である。図３からわかるように、本発明の第２の実施
例は、図１に示した第１の実施例とは金属板２上にヒー
トシンク１８が直結されている点で異なる。このため、
金属板１２全体に広がった熱は、第１の実施例よりもさ
らに効率よく逃がすことができる。
図である。図３からわかるように、本発明の第２の実施
例は、図１に示した第１の実施例とは金属板２上にヒー
トシンク１８が直結されている点で異なる。このため、
金属板１２全体に広がった熱は、第１の実施例よりもさ
らに効率よく逃がすことができる。
【００２０】図４は、本発明の第３の実施例を示す断面
図である。図４を参照すると、本発明の第３の実施例
は、図１に示した第１の実施例における金属板２が、多
層セラミック基板２４の側面を包み込む形となってお
り、さらに、金属板２２の側面の下部には、接地端子２
８が取り付けられている点で異なる。このため、多層セ
ラミック基板２４は外部からの機械的な衝撃に強くな
り、一方、接地端子２８を接地することによって、ＬＳ
Ｉチップ２１の接地強化を容易に行うことができる。
図である。図４を参照すると、本発明の第３の実施例
は、図１に示した第１の実施例における金属板２が、多
層セラミック基板２４の側面を包み込む形となってお
り、さらに、金属板２２の側面の下部には、接地端子２
８が取り付けられている点で異なる。このため、多層セ
ラミック基板２４は外部からの機械的な衝撃に強くな
り、一方、接地端子２８を接地することによって、ＬＳ
Ｉチップ２１の接地強化を容易に行うことができる。
【００２１】なお、上述した各実施例ではいずれも配線
基板とＬＳＩチップの間に介在させる基板には金属板が
用いられているが、接地を要しない場合であれば、単に
放熱性が高ければ金属に限らず他の材料の基板を用いる
ことができる。また、接地する場合でも、金属以外の導
電性基板をもちいてもよいことは言うまでもない。
基板とＬＳＩチップの間に介在させる基板には金属板が
用いられているが、接地を要しない場合であれば、単に
放熱性が高ければ金属に限らず他の材料の基板を用いる
ことができる。また、接地する場合でも、金属以外の導
電性基板をもちいてもよいことは言うまでもない。
【００２２】
【発明の効果】以上説明したように、本発明によるマル
チチップモジュールの実装構造は、ＬＳＩチップと配線
基板の間に熱伝導性の高い金属板を配置することによ
り、金属板表面全体からの放熱を期待できるため、放熱
効果が向上するという効果を得ることができる。また、
金属板で配線基板の側面を覆うことで、機械的強度を向
上させることができる。さらに、金属板を接地すること
で、ＬＳＩチップの接地強化を図ることができる。
チチップモジュールの実装構造は、ＬＳＩチップと配線
基板の間に熱伝導性の高い金属板を配置することによ
り、金属板表面全体からの放熱を期待できるため、放熱
効果が向上するという効果を得ることができる。また、
金属板で配線基板の側面を覆うことで、機械的強度を向
上させることができる。さらに、金属板を接地すること
で、ＬＳＩチップの接地強化を図ることができる。
【図１】本発明のマルチチップモジュールの実装構造の
一実施例を示す断面図である。
一実施例を示す断面図である。
【図２】本発明のマルチチップモジュールの実装構造の
一実施例を示す斜視図である。
一実施例を示す斜視図である。
【図３】本発明のマルチチップモジュールの実装構造の
第２の実施例を示す断面図である。
第２の実施例を示す断面図である。
【図４】本発明のマルチチップモジュールの実装構造の
第３の実施例を示す断面図である。
第３の実施例を示す断面図である。
【図５】従来例を示す断面図である。
１ ＬＳＩチップ ２ 金属板 ３ キャビティ ４ 多層セラミック基板 ５ ボンディングパッド群 ６ ワイヤー ７ 電極 １１ ＬＳＩチップ １２ 金属板 １３ 穴 １４ 多層セラミック基板 １５ ボンディングパッド群 １６ ワイヤー １７ 電極 １８ ヒートシンク ２１ ＬＳＩチップ ２２ 金属板 ２３ 穴 ２４ 多層セラミック基板 ２５ ボンディングパッド群 ２６ ワイヤー ２７ 電極 ２８ 接地端子 ３１ ＬＳＩチップ ３２ 多層セラミック基板 ３３ ワイヤー ３４ ボンディングパッド群 ３５ 電極 ３６ ヒートシンク
Claims (7)
- 【請求項１】 配線基板に集積回路基板が電気的に接続
されて実装されるマルチチップモジュールの実装構造に
おいて、 前記配線基板は、上面に配線基板用ボンディングパッド
が形成された凸部を表面に備え、 前記配線基板の表面に、前記凸部勘合する穴を有する接
合基板が接合され、 前記接合基板の前記配線基板が接合する面と反対の面に
前記集積回路基板が接合されていることを特徴とするマ
ルチチップモジュールの実装構造。 - 【請求項２】 前記集積回路基板は集積回路基板用ボン
ディングパットを有し、 前記配線基板用ボンディングパットと、前記集積回路用
ボンディングパットがワイヤにより電気的に接続されて
いることを特徴とする「請求項１」記載のマルチチップ
モジュールの実装構造。 - 【請求項３】 前記接合基板は、導電性材料からなるこ
とを特徴とする「請求項２」記載のマルチチップモジュ
ールの実装構造。 - 【請求項４】 前記接合基板は、金属からなることを特
徴とする「請求項２」記載のマルチチップモジュールの
実装構造。 - 【請求項５】 前記集積回路基板は、前記接合基板に形
成された接地端子により接地されることを特徴とする
「請求項３」記載のマルチチップモジュールの実装構
造。 - 【請求項６】 前記接合基板は、前記配線基板の側面を
覆うことを特徴とする「請求項２」記載のマルチチップ
モジュールの実装構造。 - 【請求項７】 前記接合基板は、前記集積回路と接合し
ない領域の少なくとも一部にヒートシンクが形成されて
いることを特徴とする「請求項２」記載のマルチチップ
モジュールの実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21376094A JP2550922B2 (ja) | 1994-09-07 | 1994-09-07 | マルチチップモジュールの実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21376094A JP2550922B2 (ja) | 1994-09-07 | 1994-09-07 | マルチチップモジュールの実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0878806A JPH0878806A (ja) | 1996-03-22 |
| JP2550922B2 true JP2550922B2 (ja) | 1996-11-06 |
Family
ID=16644579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21376094A Expired - Lifetime JP2550922B2 (ja) | 1994-09-07 | 1994-09-07 | マルチチップモジュールの実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2550922B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN211743190U (zh) * | 2020-03-12 | 2020-10-23 | 邓炜鸿 | 一种厚膜冷热集成电路 |
-
1994
- 1994-09-07 JP JP21376094A patent/JP2550922B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0878806A (ja) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3429921B2 (ja) | 半導体装置 | |
| US5929514A (en) | Thermally enhanced lead-under-paddle I.C. leadframe | |
| JP2636777B2 (ja) | マイクロプロセッサ用半導体モジュール | |
| EP0863549A2 (en) | Semiconductor device comprising a wiring substrate | |
| JPH09260550A (ja) | 半導体装置 | |
| JP3650689B2 (ja) | 半導体装置 | |
| JP2550922B2 (ja) | マルチチップモジュールの実装構造 | |
| JP3931696B2 (ja) | 電子装置 | |
| JPH08264688A (ja) | 半導体用セラミックパッケージ | |
| JPH0922970A (ja) | 電子部品 | |
| JPH05121589A (ja) | 厚膜混成集積回路 | |
| JPH03238852A (ja) | モールド型半導体集積回路 | |
| JP2003133514A (ja) | パワーモジュール | |
| JPH08186199A (ja) | 樹脂封止型半導体装置 | |
| JP4013780B2 (ja) | 半導体装置の実装構造 | |
| JP2646994B2 (ja) | ヒートシンク付ピングリッドアレイ | |
| JP2531125B2 (ja) | Ｉｃチップキャリアモジュ―ル | |
| WO2023199808A1 (ja) | 半導体装置 | |
| JP2919313B2 (ja) | プリント配線基板及びその実装方法 | |
| JP2800605B2 (ja) | 半導体装置 | |
| JP2583507B2 (ja) | 半導体実装回路装置 | |
| KR100861509B1 (ko) | 전기적 및 열적으로 향상된 반도체 패키지 | |
| JPH0729940A (ja) | 半導体装置 | |
| JPH0831986A (ja) | 放熱板付半導体装置 | |
| JPH07221211A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960625 |