KR100861509B1 - 전기적 및 열적으로 향상된 반도체 패키지 - Google Patents

전기적 및 열적으로 향상된 반도체 패키지 Download PDF

Info

Publication number
KR100861509B1
KR100861509B1 KR1020020032335A KR20020032335A KR100861509B1 KR 100861509 B1 KR100861509 B1 KR 100861509B1 KR 1020020032335 A KR1020020032335 A KR 1020020032335A KR 20020032335 A KR20020032335 A KR 20020032335A KR 100861509 B1 KR100861509 B1 KR 100861509B1
Authority
KR
South Korea
Prior art keywords
circuit
connection terminal
semiconductor package
metal plate
circuit connection
Prior art date
Application number
KR1020020032335A
Other languages
English (en)
Other versions
KR20030095436A (ko
Inventor
김창규
이승섭
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020020032335A priority Critical patent/KR100861509B1/ko
Publication of KR20030095436A publication Critical patent/KR20030095436A/ko
Application granted granted Critical
Publication of KR100861509B1 publication Critical patent/KR100861509B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

본 발명은 반도체 패키지에 관한 것으로서, 신호전달과정에서의 노이즈를 감소시키고 반도체칩으로부터 방열을 향상시키는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 하나 이상의 제 1 비접지회로연결단자 및 하나 이상의 제 1 접지회로연결단자가 중앙하부에 배치된 반도체칩;
상기 반도체칩의 하면에 접착되고, 중앙부에는 연결공이 형성되어 그 주변에 하나 이상의 제 2 접지회로연결단자가 배치된 금속판;
상기 금속판의 하면에 접하는 절연층;
상기 절연층의 하면과 접하고, 중앙부에는 개구가 형성되어 그 주변에 하나 이상의 제 2 비접지회로연결단자가 배치되며, 제 2 비접지회로연결단자와 이격해서 전기적으로 연결되는 하나 이상의 제 3 비접지회로연결단자가 형성된 회로층;
상기 제 1 비접지회로연결단자와 상기 제 2 비접지회로연결단자를 연결하는 제 1 본딩와이어; 및
상기 제 1 접지회로연결단자와 상기 제 2 접지회로연결단자를 연결하는 제 2 본딩와이어; 를 포함하는 반도체 패키지로서,
상기 금속판은 상기 반도체 패키지가 장착되는 회로기판의 접지회로연결단자와 전기적으로 연결된 반도체 패키지가 제공된다.

Description

전기적 및 열적으로 향상된 반도체 패키지{Semiconductor package having electrically and thermally improved characteristics}
도 1 은 종래의 반도체 패키지의 하면을 도시한 사시도이다.
도 2 는 도 1 의 Ⅱ-Ⅱ선을 따라 취한 단면도로서, 반도체 패키지가 회로기판에 장착된 것을 도시한다.
도 3 은 본 발명에 따른 반도체 패키지의 하면을 도시한 사시도이다.
도 4 는 본 발명에 따른 반도체 패키지의 하면 중앙부를 도시한 부분도이다.
도 5 는 도 3 의 Ⅴ-Ⅴ선을 따라 취한 단면도로서, 반도체 패키지가 회로기판에 장착된 것을 도시한다.
* 주요 도면부호의 설명 *
10: 반도체칩 11: 제 1 비접지회로연결단자
12: 제 1 접지회로연결단자 20: 접착층
51: 제 2 비접지회로연결단자 52: 제 3 비접지회로연결단자
81: 제 1 본딩와이어 82: 제 2 본딩와이어
100: 금속판 101: 주변부
102: 제 2 접지회로연결단자 105: 연결공
본 발명은 반도체 패키지에 관한 것으로서, 구체적으로는 회로연결단자가 중앙에 형성된 반도체칩을 포함하는 반도체 패키지에 관한 것이다.
도 1 및 도 2 에 도시된 바와 같은 종래의 반도체 패키지는: 하나 이상의 제 1 회로연결단자(11)가 중앙하부에 배치된 반도체칩(10); 상기 반도체칩(10)의 하면과 접착층(20)에 의하여 접착되고, 중앙부에는 개구(55)가 형성된 절연성 기판(40); 상기 절연성 기판(40)의 하면과 접하고, 중앙부에는 개구가 형성되어 그 주변에 하나 이상의 제 2 회로연결단자(51)가 배치되며, 제 2 회로연결단자(51)와 이격해서 전기적으로 연결되는 하나 이상의 제 3 회로연결단자(52)가 형성된 회로층(50); 및 상기 제 1 회로연결단자(11)와 상기 제 2 회로연결단자(51)를 연결하는 본딩와이어(81)를 포함한다. 상기 제 3 회로연결단자(52)는 솔더볼(solder ball; 70)에 의하여 회로기판(200)에 형성된 회로층(210)의 연결단자(211)에 연결된다. 상기 반도체 패키지는 상기 본딩와이어(81)를 보호하기 위하여 그 하면 중앙부가 인캡슐런트(80)에 의하여 충전되며, 상기 반도체칩(10)의 측면과 상기 절연성 기판(40)의 상면이 형성하는 모서리도 인캡슐런트 밴드(30)에 의하여 충전되는 것이 일반적이다.
상기의 반도체 패키지에서는 반도체칩이 포함하는 접지회로연결단자가 신호회로연결단자와 마찬가지로 취급되어, 제 1 회로연결단자들(11) 중의 적어도 하나는 접지회로연결단자이고, 이 접지회로연결단자는 연결공(55)을 통과하는 본딩와이 어(81), 회로층(50)의 제 2 회로연결단자(51) 및 제3회로연결단자(52), 그리고 솔더볼(70)을 거쳐서 회로기판의 연결단자(211)에 연결되는 것이다.
이와 같은 종래의 반도체 패키지에서는, 접지회로가 회로층(50)에서 신호회로와 함께 형성됨으로 인하여 노이즈가 발생하고, 상기 절연성 기판(40)의 열전도성이 낮기 때문에 주로 반도체칩의 상면으로만 방열되고 따라서 반도체칩의 방열이 원활하지 못하다는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하여, 신호전달과정에서의 노이즈를 감소시키고 반도체칩으로부터 방열을 향상시키는 것을 목적으로 한다.
본 발명은, 반도체칩과 회로층 사이에 금속판을 개재함으로써 이 금속판을 접지단자를 연결하는 매개로 사용하고, 또한 이를 통하여 방열을 촉진함으로써 상기의 목적을 달성하는 바, 본 발명은,
하나 이상의 제 1 비접지회로연결단자 및 하나 이상의 제 1 접지회로연결단자가 중앙하부에 배치된 반도체칩;
상기 반도체칩의 하면에 접착되고, 중앙부에는 연결공이 형성되어 그 주변에 하나 이상의 제 2 접지회로연결단자가 배치된 금속판;
상기 금속판의 하면에 접하는 절연층;
상기 절연층의 하면과 접하고, 중앙부에는 개구가 형성되어 그 주변에 하나 이상의 제 2 비접지회로연결단자가 배치되며, 제 2 비접지회로연결단자와 이격해서 전기적으로 연결되는 하나 이상의 제 3 비접지회로연결단자가 형성된 회로층;
상기 제 1 비접지회로연결단자와 상기 제 2 비접지회로연결단자를 연결하는 제 1 본딩와이어; 및
상기 제 1 접지회로연결단자와 상기 제 2 접지회로연결단자를 연결하는 제 2 본딩와이어; 를 포함하는 반도체 패키지로서,
상기 금속판은 상기 반도체 패키지가 장착되는 회로기판의 접지회로연결단자와 전기적으로 연결되는 반도체패키지를 제공한다.
상기 금속판의 주변부의 적어도 일 측면은 "ㄱ"자 또는 "ㄷ"자 형상으로 형성되는 것이 바람직하며, 상기 금속판의 주변부의 하단부는 상기 반도체 패키지가 장착되는 회로기판에 의해 지지되는 것이 바람직하다.
이하에서는 도 3 내지 도 5 를 참고하여 본 발명의 실시예를 상세하게 설명한다.
반도체 패키지의 구조에 대하여 설명한다. 반도체칩(10)의 바로 아래에는 접착층(20)이 형성되며 이에 의하여 반도체칩(10)과 금속판(100)이 접착되는데, 이 금속판(100)은 전도성 및 전열성이 좋은 금속(예를 들어, 구리, 구리합금, 42합금(42 alloy), 알루미늄 등)으로 형성된 것이다. 상기 금속판(100)의 중앙부에는 연결공(105)이 형성되고, 금속판(100)의 하면 중 연결공(105)이 형성된 주위에는 하나 이상의 제 2 접지회로연결단자(102)가 형성되며, 이 제 2 접지회로연결단자(102)는 제 2 본딩와이어(82)에 의하여 상기 제 1 접지회로연결단자(12)와 전기적으로 연결되고, 금속판(100)의 주변부(101)는 회로기판의 접지회로연결단자(212) 와 전기적으로 연결된다.
도 3 및 도 5 에는 상기 주변부(101)가 "ㄱ"자로 형성되고 땜납(103)에 의하여 회로기판의 접지회로연결단자(212)와 연결된 것을 도시하였으나, 주변부(101)의 모양은 이에 한정되는 것이 아니며, 상기 주변부(101)를 꺾은 모양으로 형성하지 않고 "ㄷ"자형상으로 형성할 수도 있다. 한편, 상기 금속판(100)은 반도체칩(10) 보다 다소 넓게 하고, 금속판(100)의 상부주위에는 인캡슐런트 밴드(encapsulant band; 30)를 형성함으로써, 반도체칩(10)을 구조적으로 안정시키는 것이 바람직하다.
상기 제 1 본딩와이어(81)와 제 2 본딩와이어(82)는 전도성이 좋은 금속, 예를 들어 금과 같은 금속으로 형성되는 것이 바람직하며, 이 본딩와이어들(81,82)이 전기적으로 연결되는 제 2 비접지회로연결단자(51) 및 제 2 접지회로연결단자(102) 등은 그 표면을 레이저로 가공하고 산화막을 제거하는 것이 상기 본딩와이어들(81,82)과의 전기적 연결을 위하여 바람직하다. 상기 본딩와이어들(81,82) 각각의 연결이 이루어진 후에는, 상기 연결공(105)에 절연성의 인캡슐런트(encapsulant; 80)를 충전하여 본딩와이어들(81,82)의 위치를 고정하는 것이 바람직하다.
상기 금속판(100)의 아래에는, 제 2 비접지회로연결단자(51) 각각을 제 3 비접지회로연결단자(52)와 연결하는 회로가 형성된 회로층(50)이 형성되므로, 상기 금속판(100)과의 절연을 위하여 그 사이에 절연층(110)이 형성되는데, 이 절연층은 비티 프리프렉(BT prepreg)등의 재료로 형성하는 것이 바람직하다.
상기 회로층(110)은 구리막을 열압착한 후에 에칭 등의 방법을 이용하여 회로패턴을 형성하며, 솔더볼(70)과 전기적으로 연결되는 제 3 비접지회로연결단자(52) 위에는 니켈, 금 등의 금속으로 도금하여 도전성을 좋게 하고, 회로층(50)위의 제 3 비접지회로연결단자(52)가 형성되지 않은 곳에는 PSR층(photo solder resist layer; 60)을 형성하여 회로를 보호하고 솔더볼(70)의 형상을 둥글게 하는 것이 바람직하다. 상기 솔더볼(70)은 상기 회로기판(200)의 회로층(210)과 반도체 패키지의 회로연결단자들을 전기적으로 연결하는 부재들 중의 하나로서 예시된 것이며, 본 발명이 이에 의하여 한정되는 것은 아니다.
상기 금속판(100)은 반도체칩(10)으로부터 전달받은 열을 그 하면 및 측면으로 방열할 수 있으므로 금속판(100)을 개재하는 것만으로도 방열성능이 좋지만, 그 측면으로의 방열을 향상시키기 위하여 그 주변부(101)를 반도체 패키지의 외부로 노출시키는 것이 바람직하며, 이를 더 향상시키기 위하여는 그 주변부(101)를 "ㄱ"자 또는 "ㄷ" 로 형성하여 대기와의 접촉면적을 넓히는 것이 바람직하다. 이 경우에는 상기 주변부(101)의 하단부를 회로기판(200)의 접지회로 연결단자(212)에 땜납(103) 등에 의하여 연결하는 것이 바람직하며, 반도체 패키지가 이런 구성을 갖는 경우에는 그 주변부(101)가 반도체 패키지를 회로기판에 지지하는 지지대로서 기능할 수도 있다.
반도체칩(10)의 내부회로로부터 회로기판까지의 전기적 연결관계를 설명한다. 반도체칩(10)의 내부회로와 연결되는 회로연결단자들(11, 12)은 외부의 회로와 연결되기 위하여 칩의 중앙하부에 형성된 것으로서, 그 내부회로는 편의상 크게 비 접지회로와 접지회로로 구분되며, 비접지회로는 제 1 비접지회로연결단자(11)에 전기적으로 연결되어 있으며, 접지회로는 제 1 접지회로 연결단자(12)에 전기적으로 연결되어 있다. 또한, 상기 제 1 비접지회로연결단자(11)각각은 연결공(105)을 통과하는 제 1 본딩와이어(81), 제 2 비접지회로 연결단자(51), 제 3 비접지회로 연결단자(52), 및 솔더볼(70)를 거쳐서 회로기판의 비접지회로연결단자(211) 각각에 전기적으로 연결되고, 상기 제 1 접지회로연결단자(12)는 제 2 본딩와이어(82), 제 2 접지회로연결단자(102), 및 금속판(100)을 거쳐서 회로기판의 접지회로연결단자(212)에 전기적으로 연결된다. 도 4 는 상기 제 1 본딩와이어(81)와 제 2 본딩와이어(82)를 입체적으로 도시하기 위하여 제공되었으며, 명료성을 위하여 제 1 본딩와이어(81)의 일부가 도시되지 않았다.
본 발명에 의하여, 반도체 패키지에 있어서 신호전달과정에서 발생하는 노이즈가 감소되고 반도체칩으로부터의 방열특성이 향상된다.

Claims (4)

  1. 하나 이상의 제 1 비접지회로연결단자 및 하나 이상의 제 1 접지회로연결단자가 중앙하부에 배치된 반도체칩;
    상기 반도체칩의 하면에 접착되고, 중앙부에는 연결공이 형성되어 그 주변에 하나 이상의 제 2 접지회로연결단자가 배치된 금속판;
    상기 금속판의 하면에 접하는 절연층;
    상기 절연층의 하면과 접하고, 중앙부에는 개구가 형성되어 그 주변에 하나 이상의 제 2 비접지회로연결단자가 배치되며, 제 2 비접지회로연결단자와 이격해서 전기적으로 연결되는 하나 이상의 제 3 비접지회로연결단자가 형성된 회로층;
    상기 제 1 비접지회로연결단자와 상기 제 2 비접지회로연결단자를 연결하는 제 1 본딩와이어; 및
    상기 제 1 접지회로연결단자와 상기 제 2 접지회로연결단자를 연결하는 제 2 본딩와이어; 를 포함하는 반도체 패키지로서,
    상기 금속판은 상기 반도체 패키지가 장착되는 회로기판의 접지회로연결단자와 전기적으로 연결된 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 금속판의 주변부의 적어도 일 측면은 "ㄱ"자 형상으로 형성된 것을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 금속판의 주변부의 적어도 일 측면은 "ㄷ"자 형상으로 형성된 것을 특징으로 하는 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 금속판의 주변부의 하단부는 상기 반도체 패키지가 장착되는 회로기판 에 의해 지지되는 것을 특징으로 하는 반도체 패키지.
KR1020020032335A 2002-06-10 2002-06-10 전기적 및 열적으로 향상된 반도체 패키지 KR100861509B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020032335A KR100861509B1 (ko) 2002-06-10 2002-06-10 전기적 및 열적으로 향상된 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020032335A KR100861509B1 (ko) 2002-06-10 2002-06-10 전기적 및 열적으로 향상된 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20030095436A KR20030095436A (ko) 2003-12-24
KR100861509B1 true KR100861509B1 (ko) 2008-10-02

Family

ID=32386466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020032335A KR100861509B1 (ko) 2002-06-10 2002-06-10 전기적 및 열적으로 향상된 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100861509B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587081B1 (ko) * 2004-06-30 2006-06-08 주식회사 하이닉스반도체 개선된 열방출 특성을 갖는 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990001899A (ko) * 1997-06-18 1999-01-15 윤종용 중앙부가 관통된 플렉서블 회로기판을 사용한 반도체 칩 패키지
JP2002093950A (ja) * 2000-09-20 2002-03-29 Mitsui Mining & Smelting Co Ltd 電子部品の実装方法および電子部品実装体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990001899A (ko) * 1997-06-18 1999-01-15 윤종용 중앙부가 관통된 플렉서블 회로기판을 사용한 반도체 칩 패키지
JP2002093950A (ja) * 2000-09-20 2002-03-29 Mitsui Mining & Smelting Co Ltd 電子部品の実装方法および電子部品実装体

Also Published As

Publication number Publication date
KR20030095436A (ko) 2003-12-24

Similar Documents

Publication Publication Date Title
US5293301A (en) Semiconductor device and lead frame used therein
US6215180B1 (en) Dual-sided heat dissipating structure for integrated circuit package
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
US6657296B2 (en) Semicondctor package
US6933612B2 (en) Semiconductor device with improved heatsink structure
JP2671922B2 (ja) 半導体パッケージ
US6566164B1 (en) Exposed copper strap in a semiconductor package
EP0863549B1 (en) Semiconductor device comprising a wiring substrate
JPH04256342A (ja) 半導体パッケージ
JPH09326450A (ja) 半導体装置およびその製造方法
KR100861509B1 (ko) 전기적 및 열적으로 향상된 반도체 패키지
JP3492594B2 (ja) 半導体モジュール
JPH0661408A (ja) 表面実装型半導体装置
JP4934915B2 (ja) 半導体装置
JP2690248B2 (ja) 表面実装型半導体装置
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH0897336A (ja) 半導体装置
JP2501950B2 (ja) 半導体装置
JP3714808B2 (ja) 半導体装置
JPS645893Y2 (ko)
JP3177934B2 (ja) マルチチップ半導体装置
JP2504262Y2 (ja) 半導体モジュ―ル
KR100337460B1 (ko) 반도체 장치
JP3205272B2 (ja) 半導体装置
JP2004003024A5 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120905

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee