JPH0661408A - 表面実装型半導体装置 - Google Patents
表面実装型半導体装置Info
- Publication number
- JPH0661408A JPH0661408A JP4235261A JP23526192A JPH0661408A JP H0661408 A JPH0661408 A JP H0661408A JP 4235261 A JP4235261 A JP 4235261A JP 23526192 A JP23526192 A JP 23526192A JP H0661408 A JPH0661408 A JP H0661408A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- cup
- semiconductor device
- shaped die
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 パーケージの熱抵抗を下げることができ、し
かも、外部からの水分の侵入に対してリークパスを長く
した、信頼性の高い表面実装型半導体装置を提供する。 【構成】 半導体素子１がダイボンディングされるカッ
プ状ダイパッド２２の下面２２ａをパッケージ本体２３
の下面に露出させるとともに、屈曲形成されたリード端
子２４の下面をカップ状ダイパッド２２の下面２２ａと
略同一面内に位置させることにより、半導体素子１で発
生した熱を効率よくプリント配線基板６へ逃がす。ま
た、半導体素子１をカップ状ダイパッド２２の側壁２２
ｂで囲むことにより、カップ状ダイパッド２２の下面２
２ａとパッケージ本体２３の界面から侵入した水分の経
路（リークパス）Ｌを長くして、耐湿性を向上させる。
かも、外部からの水分の侵入に対してリークパスを長く
した、信頼性の高い表面実装型半導体装置を提供する。 【構成】 半導体素子１がダイボンディングされるカッ
プ状ダイパッド２２の下面２２ａをパッケージ本体２３
の下面に露出させるとともに、屈曲形成されたリード端
子２４の下面をカップ状ダイパッド２２の下面２２ａと
略同一面内に位置させることにより、半導体素子１で発
生した熱を効率よくプリント配線基板６へ逃がす。ま
た、半導体素子１をカップ状ダイパッド２２の側壁２２
ｂで囲むことにより、カップ状ダイパッド２２の下面２
２ａとパッケージ本体２３の界面から侵入した水分の経
路（リークパス）Ｌを長くして、耐湿性を向上させる。
Description
【０００１】
【産業上の利用分野】本発明は、プリント配線基板等へ
の表面実装に用いられる半導体装置に係り、特に、モー
タドライバー、音声増幅用パワーＩＣ、高速動作論理素
子等のように比較的発熱量の大きな半導体素子を封止す
るのに適したパッケージ構造に関する。
の表面実装に用いられる半導体装置に係り、特に、モー
タドライバー、音声増幅用パワーＩＣ、高速動作論理素
子等のように比較的発熱量の大きな半導体素子を封止す
るのに適したパッケージ構造に関する。
【０００２】
【従来の技術】従来のこの種の表面実装型半導体装置の
構造を、図７および図８を参照して説明する。図７は従
来装置の内部構造を示した斜視図、図８は図７のＡ−Ａ
矢視断面図である。
構造を、図７および図８を参照して説明する。図７は従
来装置の内部構造を示した斜視図、図８は図７のＡ−Ａ
矢視断面図である。
【０００３】半導体素子１は、幅広帯状のダイパッド２
の中央部分にダイボンディングされている。ダイパッド
２の両端部は、エポキシ樹脂等で形成されたパッケージ
本体３の両側面からそれぞれ外部へ導出され、略『Ｌ』
の字形状に折り曲げられている。以下では、ダイパッド
２の両端部を放熱フィン２ａと呼ぶ。ダイパッド２の中
央部近くには、複数本のリード端子４の一端が配置され
ており、各々のリード端子４と半導体素子１の各電極パ
ッドとが、金属細線５でワイヤーボンディングされてい
る。各リード端子４の他端は、ダイパッド２と同様に、
パッケージ本体３の両側面からそれぞれ外部へ導出さ
れ、略『Ｌ』の字形状に折り曲げられている。
の中央部分にダイボンディングされている。ダイパッド
２の両端部は、エポキシ樹脂等で形成されたパッケージ
本体３の両側面からそれぞれ外部へ導出され、略『Ｌ』
の字形状に折り曲げられている。以下では、ダイパッド
２の両端部を放熱フィン２ａと呼ぶ。ダイパッド２の中
央部近くには、複数本のリード端子４の一端が配置され
ており、各々のリード端子４と半導体素子１の各電極パ
ッドとが、金属細線５でワイヤーボンディングされてい
る。各リード端子４の他端は、ダイパッド２と同様に、
パッケージ本体３の両側面からそれぞれ外部へ導出さ
れ、略『Ｌ』の字形状に折り曲げられている。
【０００４】図８に示すように、上述した半導体装置を
プリント配線基板６に実装するにあたり、リード端子４
の折り曲げ端部とともに、放熱フィン２ａをそれぞれ所
定のプリント配線に半田付け接続することにより、回路
動作中に半導体素子１で発生した熱を放熱フィン２ａを
介してプリント配線基板６へ逃がし、半導体素子１が必
要以上に温度上昇しないようにしている。
プリント配線基板６に実装するにあたり、リード端子４
の折り曲げ端部とともに、放熱フィン２ａをそれぞれ所
定のプリント配線に半田付け接続することにより、回路
動作中に半導体素子１で発生した熱を放熱フィン２ａを
介してプリント配線基板６へ逃がし、半導体素子１が必
要以上に温度上昇しないようにしている。
【０００５】しかし、図７，図８に示した半導体装置の
場合、半導体素子１がダイボンディングされているダイ
パッド２の中央部から放熱フィン２ａまでの距離が相当
あるので、熱抵抗を充分小さくすることが困難であり、
いわゆるパッケージパワーを余り大きくすることができ
ないという問題点がある。
場合、半導体素子１がダイボンディングされているダイ
パッド２の中央部から放熱フィン２ａまでの距離が相当
あるので、熱抵抗を充分小さくすることが困難であり、
いわゆるパッケージパワーを余り大きくすることができ
ないという問題点がある。
【０００６】そこで、より大きなパッケージパワーを得
るために、図９および図１０に示すような半導体装置も
提案されている。この半導体装置は、ダイパッド１２お
よびリード端子１４の下面が、パッケージ本体１３の下
面から露出した状態で、各々パッケージ本体１３の両側
面から水平に導出されている。このような半導体装置
は、図１０に示すように、プリント配線基板６に実装す
ると、半導体素子１で発生した熱の多くは、ダイパッド
２の中央部から直接、その下部のプリント配線基板６へ
逃げるので、熱抵抗を充分小さくすることができ、した
がって、大きなパッケージパワーを得ることができると
いう利点がある。
るために、図９および図１０に示すような半導体装置も
提案されている。この半導体装置は、ダイパッド１２お
よびリード端子１４の下面が、パッケージ本体１３の下
面から露出した状態で、各々パッケージ本体１３の両側
面から水平に導出されている。このような半導体装置
は、図１０に示すように、プリント配線基板６に実装す
ると、半導体素子１で発生した熱の多くは、ダイパッド
２の中央部から直接、その下部のプリント配線基板６へ
逃げるので、熱抵抗を充分小さくすることができ、した
がって、大きなパッケージパワーを得ることができると
いう利点がある。
【０００７】
【発明が解決しようとする課題】しかしながら、図９，
図１０に示した半導体装置によれば、次のような別異の
問題が生じる。すなわち、ダイパッド１２とリード端子
１４は、それぞれの上面（片側）でのみパッケージ本体
１３に接触して保持されている関係上、小さな外部応力
が加わっただけでも、ダイパッド１２やリード端子１４
がパッケージ本体１３から剥離するという問題点があ
る。
図１０に示した半導体装置によれば、次のような別異の
問題が生じる。すなわち、ダイパッド１２とリード端子
１４は、それぞれの上面（片側）でのみパッケージ本体
１３に接触して保持されている関係上、小さな外部応力
が加わっただけでも、ダイパッド１２やリード端子１４
がパッケージ本体１３から剥離するという問題点があ
る。
【０００８】また、半導体素子１がダイボンディングさ
れるダイパッド１２の中央部は平坦であり、しかも、そ
の下面がパッケージ本体１３から露出しているので、パ
ッケージ本体１３とダイパッド１２の界面部分から半導
体素子１に至るまでの距離（リークパス）が短い。その
ため、ダイパッド１２の中央部側縁とパッケージ本体１
３との界面から侵入した水分が容易に半導体素子１に達
するので、信頼性（特に、耐湿性）に劣るという問題点
もある。
れるダイパッド１２の中央部は平坦であり、しかも、そ
の下面がパッケージ本体１３から露出しているので、パ
ッケージ本体１３とダイパッド１２の界面部分から半導
体素子１に至るまでの距離（リークパス）が短い。その
ため、ダイパッド１２の中央部側縁とパッケージ本体１
３との界面から侵入した水分が容易に半導体素子１に達
するので、信頼性（特に、耐湿性）に劣るという問題点
もある。
【０００９】本発明は、このような事情に鑑みてなされ
たものであって、パッケージの熱抵抗を下げることがで
き、しかも、外部からの水分の侵入に対してリークパス
を長くした、信頼性の高い表面実装型半導体装置を提供
することを目的している。
たものであって、パッケージの熱抵抗を下げることがで
き、しかも、外部からの水分の侵入に対してリークパス
を長くした、信頼性の高い表面実装型半導体装置を提供
することを目的している。
【００１０】
【課題を解決するための手段】本発明は、このような目
的を達成するために、次のような構成をとる。請求項１
に記載の発明は、パッケージ本体の側面から導出された
各リード端子が略『Ｌ』の字形状に屈曲形成された表面
実装型半導体装置において、半導体素子がダイボンディ
ングされるダイパッドがカップ状を呈し、前記カップ状
ダイパッドの下面が前記パッケージ本体の下面から露出
しており、かつ、前記屈曲形成された各リード端子の下
面が、前記パッケージ本体の下面から露出したカップ状
ダイパッドの下面と略同一面内に位置している。
的を達成するために、次のような構成をとる。請求項１
に記載の発明は、パッケージ本体の側面から導出された
各リード端子が略『Ｌ』の字形状に屈曲形成された表面
実装型半導体装置において、半導体素子がダイボンディ
ングされるダイパッドがカップ状を呈し、前記カップ状
ダイパッドの下面が前記パッケージ本体の下面から露出
しており、かつ、前記屈曲形成された各リード端子の下
面が、前記パッケージ本体の下面から露出したカップ状
ダイパッドの下面と略同一面内に位置している。
【００１１】請求項２に記載の発明は、請求項１に記載
の表面実装型半導体装置において、前記カップ状ダイパ
ッドが、絶縁性接着剤を介して、パッケージ本体内の各
リード端子の先端部下面に固着・支持されているもので
ある。
の表面実装型半導体装置において、前記カップ状ダイパ
ッドが、絶縁性接着剤を介して、パッケージ本体内の各
リード端子の先端部下面に固着・支持されているもので
ある。
【００１２】
【作用】本発明の作用は次のとおりである。すなわち、
請求項１に記載の発明によれば、パッケージ本体の下面
から露出したカップ状ダイパッドの下面と、屈曲形成さ
れたリード端子の下面とが略同一面内に位置しているの
で、この半導体装置をプリント配線基板に実装すると、
ダイパッドの下面とプリント配線基板とが接触する。そ
のため、回路動作中に半導体素子で発生した熱は、半導
体素子の直下のダイパッド底部からプリント配線基板に
効率よく放熱される。また、半導体素子は、カップ状ダ
イパッドの側壁に囲われているので、ダイパッド下面か
ら半導体素子に至るリークパスが長くなり、水分の侵入
が抑えられる。
請求項１に記載の発明によれば、パッケージ本体の下面
から露出したカップ状ダイパッドの下面と、屈曲形成さ
れたリード端子の下面とが略同一面内に位置しているの
で、この半導体装置をプリント配線基板に実装すると、
ダイパッドの下面とプリント配線基板とが接触する。そ
のため、回路動作中に半導体素子で発生した熱は、半導
体素子の直下のダイパッド底部からプリント配線基板に
効率よく放熱される。また、半導体素子は、カップ状ダ
イパッドの側壁に囲われているので、ダイパッド下面か
ら半導体素子に至るリークパスが長くなり、水分の侵入
が抑えられる。
【００１３】また、請求項２に記載の発明によれば、カ
ップ状ダイパッドがリード端子によって支持されている
ので、前記ダイパッドを支持するための特別のサポート
部材が不要になり、このようなサポート部材を介した水
分の侵入経路が無くなる。
ップ状ダイパッドがリード端子によって支持されている
ので、前記ダイパッドを支持するための特別のサポート
部材が不要になり、このようなサポート部材を介した水
分の侵入経路が無くなる。
【００１４】
【実施例】以下、図面を参照して本発明の一実施例を説
明する。 ＜第１実施例＞図１は、本発明に係る表面実装型半導体
装置の第１実施例の内部構造を示した斜視図、図２は図
１のＣ−Ｃ矢視断面図である。
明する。 ＜第１実施例＞図１は、本発明に係る表面実装型半導体
装置の第１実施例の内部構造を示した斜視図、図２は図
１のＣ−Ｃ矢視断面図である。
【００１５】本実施例の特徴は、半導体素子１がカップ
状ダイパッド２２内にダイボンディングされおり、カッ
プ状ダイパッド２２の下面２２ａがパッケージ本体２３
の下面から露出していることにある。また、パッケージ
本体２３の両側面から導出され、略『Ｌ』の字形状に屈
曲形成された各リード端子２４の下面が、カップ状ダイ
パッド２２の下面２２ａと略同一面内に位置している。
ここで、『略同一面内』とは、各リード端子２４の下面
が、カップ状ダイパッド２２の下面２２ａと同じ高さで
ある場合を含む他、各リード端子２４の下面がカップ状
ダイパッド２２の下面２２ａに対して０．２ｍｍ程度を
限度として、若干下方に位置している場合をも含む。な
お、半導体素子１の電極パッドと各リード端子２４とが
金属細線５でそれぞれワイヤーボンディングされている
のは従来装置と同様である。
状ダイパッド２２内にダイボンディングされおり、カッ
プ状ダイパッド２２の下面２２ａがパッケージ本体２３
の下面から露出していることにある。また、パッケージ
本体２３の両側面から導出され、略『Ｌ』の字形状に屈
曲形成された各リード端子２４の下面が、カップ状ダイ
パッド２２の下面２２ａと略同一面内に位置している。
ここで、『略同一面内』とは、各リード端子２４の下面
が、カップ状ダイパッド２２の下面２２ａと同じ高さで
ある場合を含む他、各リード端子２４の下面がカップ状
ダイパッド２２の下面２２ａに対して０．２ｍｍ程度を
限度として、若干下方に位置している場合をも含む。な
お、半導体素子１の電極パッドと各リード端子２４とが
金属細線５でそれぞれワイヤーボンディングされている
のは従来装置と同様である。
【００１６】図３は、本実施例の半導体装置に使用され
るリードフレームの一部を示した平面図である。同図に
示すように、カップ状ダイパッド２２は、一対のサポー
ト部材２２ｃを介して、リードフレームのサイドレール
２５ａ，２５ｂに支持されている。カップ状ダイパッド
２２は、リードフレームのパンチング工程において、当
初は平坦なダイパッドをポンチで絞り加工することによ
り容易に作成することができる。リードフレームは、例
えば、Ｆｅ−Ｎｉ合金、Ｃｕ合金などで形成されるが、
熱抵抗を下げる上では、熱伝導性の高いＣｕ合金が好ま
しい。一方、リードフレームとしてＦｅ−Ｎｉ合金を用
いた場合は、半導体素子とリードフレームとの熱膨張係
数の差を小さくすることができるので、熱サイクルに基
づくダイボンディング材料（半田、あるいはＡｕ−Ｓｉ
等）の疲労が軽減される。
るリードフレームの一部を示した平面図である。同図に
示すように、カップ状ダイパッド２２は、一対のサポー
ト部材２２ｃを介して、リードフレームのサイドレール
２５ａ，２５ｂに支持されている。カップ状ダイパッド
２２は、リードフレームのパンチング工程において、当
初は平坦なダイパッドをポンチで絞り加工することによ
り容易に作成することができる。リードフレームは、例
えば、Ｆｅ−Ｎｉ合金、Ｃｕ合金などで形成されるが、
熱抵抗を下げる上では、熱伝導性の高いＣｕ合金が好ま
しい。一方、リードフレームとしてＦｅ−Ｎｉ合金を用
いた場合は、半導体素子とリードフレームとの熱膨張係
数の差を小さくすることができるので、熱サイクルに基
づくダイボンディング材料（半田、あるいはＡｕ−Ｓｉ
等）の疲労が軽減される。
【００１７】図２に戻って、上述したような半導体装置
をプリント配線基板６に実装した場合、リード端子２４
の下面がカップ状ダイパッド２２の下面２２ａと略同一
面内に位置しているので、カップ状ダイパッド２２の下
面２２ａがプリント配線基板６に接触する。したがっ
て、回路動作中に半導体素子１で発生した熱は、半導体
素子１の直下のカップ状ダイパッド２２の底部を介して
プリント配線基板６に逃げる。すなわち、プリント配線
基板６に至るまでの熱伝達経路が極めて短いので、熱抵
抗が小さく、したがって、パッケージパワーを大きくす
ることができる。なお、カップ状ダイパッド２２からプ
リント配線基板６への熱放散を良好にするために、カッ
プ状ダイパッド２２の下部にあたるプリント配線基板６
の表面に適宜な大きさの銅箔層を残し、カップ状ダイパ
ッド２２と前記銅箔層とをハンダペーストや熱伝導性に
優れた接着材等で接続してもよい。
をプリント配線基板６に実装した場合、リード端子２４
の下面がカップ状ダイパッド２２の下面２２ａと略同一
面内に位置しているので、カップ状ダイパッド２２の下
面２２ａがプリント配線基板６に接触する。したがっ
て、回路動作中に半導体素子１で発生した熱は、半導体
素子１の直下のカップ状ダイパッド２２の底部を介して
プリント配線基板６に逃げる。すなわち、プリント配線
基板６に至るまでの熱伝達経路が極めて短いので、熱抵
抗が小さく、したがって、パッケージパワーを大きくす
ることができる。なお、カップ状ダイパッド２２からプ
リント配線基板６への熱放散を良好にするために、カッ
プ状ダイパッド２２の下部にあたるプリント配線基板６
の表面に適宜な大きさの銅箔層を残し、カップ状ダイパ
ッド２２と前記銅箔層とをハンダペーストや熱伝導性に
優れた接着材等で接続してもよい。
【００１８】半導体素子１は、カップ状ダイパッド２２
の側壁２２ｂで、その周囲が囲われているので、カップ
状ダイパッド２２の下面２２ａとパッケージ本体２３の
界面から侵入した水分が半導体素子１に至るまので経路
（リークパス：図２で符号Ｌで示す）を充分確保するこ
とができ、したがって、半導体装置の信頼性（特に、耐
湿性）を向上することができる。なお、カップ状ダイパ
ッド２２の側壁２２ｂ部に、水分の侵入経路に直交する
多数の溝加工を施せば、さらに水分の侵入を抑制するこ
とも可能である。
の側壁２２ｂで、その周囲が囲われているので、カップ
状ダイパッド２２の下面２２ａとパッケージ本体２３の
界面から侵入した水分が半導体素子１に至るまので経路
（リークパス：図２で符号Ｌで示す）を充分確保するこ
とができ、したがって、半導体装置の信頼性（特に、耐
湿性）を向上することができる。なお、カップ状ダイパ
ッド２２の側壁２２ｂ部に、水分の侵入経路に直交する
多数の溝加工を施せば、さらに水分の侵入を抑制するこ
とも可能である。
【００１９】＜第２実施例＞第１実施例では、図３に示
したように、帯状金属板のパンチングによってリード端
子２４等ともに、カップ状ダイパッド２２を形成した
が、カップ状ダイパッドを個別に形成し、これをリード
フレームのサイドレール２５ａ，２５ｂに連結するよう
にしてもよい。このようにすれば、図４に示すように、
カップ状ダイパッド３２の形状を、第１実施例の場合に
比べて、大きくすることができ、それだけ大きな半導体
素子１を封止することができる。
したように、帯状金属板のパンチングによってリード端
子２４等ともに、カップ状ダイパッド２２を形成した
が、カップ状ダイパッドを個別に形成し、これをリード
フレームのサイドレール２５ａ，２５ｂに連結するよう
にしてもよい。このようにすれば、図４に示すように、
カップ状ダイパッド３２の形状を、第１実施例の場合に
比べて、大きくすることができ、それだけ大きな半導体
素子１を封止することができる。
【００２０】＜第３実施例＞また、第１実施例では、カ
ップ状ダイパッド２２がサポート部材２２ｃで支持され
たリードフレームを用いたものを例に採って説明した
が、本発明はこれに限定されない。例えば、図５，図６
（図５のＤ−Ｄ矢視断面図）に示すように、サポート部
材で支持されていないカップ状ダイパッド４２にフラン
ジ４３を設け、このフランジ４３の上面に絶縁性接着剤
４４を介して、各リード端子２４の先端部下面を固着し
て、カップ状ダイパッド４２を支持するようにしてもよ
い。このように構成すれば、サポート部材２２ｃを介し
た水分の侵入経路が無くなるので、半導体装置の耐湿性
を一層向上することができる。
ップ状ダイパッド２２がサポート部材２２ｃで支持され
たリードフレームを用いたものを例に採って説明した
が、本発明はこれに限定されない。例えば、図５，図６
（図５のＤ−Ｄ矢視断面図）に示すように、サポート部
材で支持されていないカップ状ダイパッド４２にフラン
ジ４３を設け、このフランジ４３の上面に絶縁性接着剤
４４を介して、各リード端子２４の先端部下面を固着し
て、カップ状ダイパッド４２を支持するようにしてもよ
い。このように構成すれば、サポート部材２２ｃを介し
た水分の侵入経路が無くなるので、半導体装置の耐湿性
を一層向上することができる。
【００２１】上述した第２実施例や第３実施例のよう
に、カップ状ダイパッドをリード端子部とは個別に形成
した場合、カップ状ダイパッドの板厚をリード部の板厚
よりも薄くすることにより、カップ状ダイパッドの加工
を容易にすることができるとともに、この種の半導体装
置を基板に実装した場合の熱抵抗を低減することができ
る。
に、カップ状ダイパッドをリード端子部とは個別に形成
した場合、カップ状ダイパッドの板厚をリード部の板厚
よりも薄くすることにより、カップ状ダイパッドの加工
を容易にすることができるとともに、この種の半導体装
置を基板に実装した場合の熱抵抗を低減することができ
る。
【００２２】なお、上述した各実施例では、パッケージ
本体２３の対向する両側面からリード端子２４が導出さ
れたフラットパッケージを例に採って説明したが、本発
明はこれに限らず、例えば、パッケージ本体の４つの側
面からリード端子が導出された、いわゆるＱＦＰ（Quad
Flat Package)にも適用することができる。
本体２３の対向する両側面からリード端子２４が導出さ
れたフラットパッケージを例に採って説明したが、本発
明はこれに限らず、例えば、パッケージ本体の４つの側
面からリード端子が導出された、いわゆるＱＦＰ（Quad
Flat Package)にも適用することができる。
【００２３】
【発明の効果】以上の説明から明らかなように、請求項
１に記載の発明によれば、パッケージ本体の下面から露
出したカップ状ダイパッドの下面と、屈曲形成されたリ
ード端子の下面とが略同一面内に位置しているので、こ
の半導体装置をプリント配線基板に実装した場合、ダイ
パッドの下面とプリント配線基板とが接触し、回路動作
中に半導体素子で発生した熱が、半導体素子の直下のダ
イパッド底部からプリント配線基板に効率よく放熱され
るので、パッケージの熱抵抗を下げることができる。
１に記載の発明によれば、パッケージ本体の下面から露
出したカップ状ダイパッドの下面と、屈曲形成されたリ
ード端子の下面とが略同一面内に位置しているので、こ
の半導体装置をプリント配線基板に実装した場合、ダイ
パッドの下面とプリント配線基板とが接触し、回路動作
中に半導体素子で発生した熱が、半導体素子の直下のダ
イパッド底部からプリント配線基板に効率よく放熱され
るので、パッケージの熱抵抗を下げることができる。
【００２４】また、半導体素子は、カップ状ダイパッド
の側壁に囲われているので、ダイパッド下面から半導体
素子に至るリークパスが長くなり、水分の侵入が抑えら
れ、信頼性、特に耐湿性の優れた表面実装型半導体装置
を実現することができる。
の側壁に囲われているので、ダイパッド下面から半導体
素子に至るリークパスが長くなり、水分の侵入が抑えら
れ、信頼性、特に耐湿性の優れた表面実装型半導体装置
を実現することができる。
【００２５】また、請求項２に記載の発明によれば、カ
ップ状ダイパッドがリード端子によって支持されている
ので、前記ダイパッドを支持するための特別のサポート
部材が不要になり、このようなサポート部材を介した水
分の侵入経路が無くなるので、半導体装置の耐湿性を一
層向上することができる。
ップ状ダイパッドがリード端子によって支持されている
ので、前記ダイパッドを支持するための特別のサポート
部材が不要になり、このようなサポート部材を介した水
分の侵入経路が無くなるので、半導体装置の耐湿性を一
層向上することができる。
【図１】本発明に係る表面実装型半導体装置の第１実施
例の内部構造を示した斜視図である。
例の内部構造を示した斜視図である。
【図２】図１のＣ−Ｃ矢視断面図である。
【図３】第１実施例装置に使用されるリードフレームの
一部を示した平面図てある。
一部を示した平面図てある。
【図４】第２実施例装置の内部構造を示した断面図であ
る。
る。
【図５】第３実施例装置の内部構造を示した斜視図であ
る。
る。
【図６】図５のＤ−Ｄ矢視断面図である。
【図７】従来装置の内部構造を示した斜視図である。
【図８】図７のＡ−Ａ矢視断面図である。
【図９】その他の従来装置の内部構造を示した斜視図で
ある。
ある。
【図１０】図９のＢ−Ｂ矢視断面図である。
１…半導体素子 ５…金属細線 ２２，３２，４２…カップ状ダイパッド ２２ａ…カップ状ダイパッドの下面 ２２ｂ…カップ状ダイパッドの側壁 ２３…パッケージ本体 ２４…リード端子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/28 Ｚ 8617−4Ｍ
Claims (2)
- 【請求項１】 パッケージ本体の側面から導出された各
リード端子が略『Ｌ』の字形状に屈曲形成された表面実
装型半導体装置において、 半導体素子がダイボンディングされるダイパッドがカッ
プ状を呈し、前記カップ状ダイパッドの下面が前記パッ
ケージ本体の下面から露出しており、かつ、前記屈曲形
成された各リード端子の下面が、前記パッケージ本体の
下面から露出したカップ状ダイパッドの下面と略同一面
内に位置していることを特徴とする表面実装型半導体装
置。 - 【請求項２】 請求項１に記載の表面実装型半導体装置
において、 前記カップ状ダイパッドは、絶縁性接着剤を介して、パ
ッケージ本体内の各リード端子の先端部下面に固着・支
持されている表面実装型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4235261A JPH0661408A (ja) | 1992-08-10 | 1992-08-10 | 表面実装型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4235261A JPH0661408A (ja) | 1992-08-10 | 1992-08-10 | 表面実装型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0661408A true JPH0661408A (ja) | 1994-03-04 |
Family
ID=16983471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4235261A Pending JPH0661408A (ja) | 1992-08-10 | 1992-08-10 | 表面実装型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0661408A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5592019A (en) * | 1994-04-19 | 1997-01-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and module |
| EP0712160A3 (en) * | 1994-11-14 | 1998-04-01 | Texas Instruments Incorporated | Improvements in or relating to semiconductor devices |
| EP0880177A3 (en) * | 1997-05-20 | 1999-02-03 | Nec Corporation | Semiconductor device having lead terminals bent in J-shape |
| JP2006518112A (ja) * | 2003-02-13 | 2006-08-03 | フリースケール セミコンダクター インコーポレイテッド | 電子部品及びその製造方法 |
| US7821116B2 (en) | 2007-02-05 | 2010-10-26 | Fairchild Semiconductor Corporation | Semiconductor die package including leadframe with die attach pad with folded edge |
| WO2015197386A1 (de) * | 2014-06-25 | 2015-12-30 | Heraeus Deutschland Gmbh | Bandförmiges substrat zur herstellung von chipträgern, elektronisches modul mit einem solchen chipträger, elektronische einrichtung mit einem solchen modul und verfahren zur herstellung eines substrates |
| US20180233438A1 (en) * | 2017-02-14 | 2018-08-16 | Infineon Technologies Ag | Leadframe, semiconductor package including a leadframe and method for forming a semiconductor package |
-
1992
- 1992-08-10 JP JP4235261A patent/JPH0661408A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5592019A (en) * | 1994-04-19 | 1997-01-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and module |
| EP0712160A3 (en) * | 1994-11-14 | 1998-04-01 | Texas Instruments Incorporated | Improvements in or relating to semiconductor devices |
| EP0880177A3 (en) * | 1997-05-20 | 1999-02-03 | Nec Corporation | Semiconductor device having lead terminals bent in J-shape |
| US6104086A (en) * | 1997-05-20 | 2000-08-15 | Nec Corporation | Semiconductor device having lead terminals bent in J-shape |
| JP2006518112A (ja) * | 2003-02-13 | 2006-08-03 | フリースケール セミコンダクター インコーポレイテッド | 電子部品及びその製造方法 |
| US7821116B2 (en) | 2007-02-05 | 2010-10-26 | Fairchild Semiconductor Corporation | Semiconductor die package including leadframe with die attach pad with folded edge |
| WO2015197386A1 (de) * | 2014-06-25 | 2015-12-30 | Heraeus Deutschland Gmbh | Bandförmiges substrat zur herstellung von chipträgern, elektronisches modul mit einem solchen chipträger, elektronische einrichtung mit einem solchen modul und verfahren zur herstellung eines substrates |
| JP2017528004A (ja) * | 2014-06-25 | 2017-09-21 | ヘラエウス ドイチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディトゲゼルシャフト | チップキャリアを製造するためのストリップ構造基板、この種のチップキャリアを有する電子モジュール、この種のモジュールを有する電子装置及び基板を製造するための方法 |
| US9941197B2 (en) | 2014-06-25 | 2018-04-10 | Heraeus Deutschland GmbH & Co. KG | Strip-shaped substrate for producing chip carriers, electronic module with a chip carrier of this type, electronic device with a module of this type, and method for producing a substrate |
| US20180233438A1 (en) * | 2017-02-14 | 2018-08-16 | Infineon Technologies Ag | Leadframe, semiconductor package including a leadframe and method for forming a semiconductor package |
| US10840172B2 (en) * | 2017-02-14 | 2020-11-17 | Infineon Technologies Ag | Leadframe, semiconductor package including a leadframe and method for forming a semiconductor package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5814877A (en) | Single layer leadframe design with groundplane capability | |
| US5293301A (en) | Semiconductor device and lead frame used therein | |
| JP2992814B2 (ja) | 半導体パッケージ | |
| US6215180B1 (en) | Dual-sided heat dissipating structure for integrated circuit package | |
| JP5442368B2 (ja) | 直付リード線を備えるｉｃチップパッケージ | |
| US6566164B1 (en) | Exposed copper strap in a semiconductor package | |
| US6559525B2 (en) | Semiconductor package having heat sink at the outer surface | |
| JP2934357B2 (ja) | 半導体装置 | |
| KR19980032479A (ko) | 표면 설치 to-220 패키지 및 그의 제조 공정 | |
| US7566967B2 (en) | Semiconductor package structure for vertical mount and method | |
| JPH0661408A (ja) | 表面実装型半導体装置 | |
| JPH1174439A (ja) | 樹脂モールドパッケージ | |
| JP2690248B2 (ja) | 表面実装型半導体装置 | |
| EP0436126A2 (en) | Resin-encapsulated semiconductor device | |
| JPH0637217A (ja) | 半導体装置 | |
| KR100212392B1 (ko) | 반도체 패키지 | |
| KR100260996B1 (ko) | 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법 | |
| JPS6329413B2 (ja) | ||
| JPH11354673A (ja) | 半導体装置 | |
| JP4994883B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0521649A (ja) | 半導体装置 | |
| JPH0529539A (ja) | マルチチツプモジユール | |
| JPH04286147A (ja) | 樹脂封止型半導体装置 | |
| KR100861509B1 (ko) | 전기적 및 열적으로 향상된 반도체 패키지 | |
| JPH0982840A (ja) | Ｐｂｇａ半導体装置 |