JP2006518112A - 電子部品及びその製造方法 - Google Patents

電子部品及びその製造方法 Download PDF

Info

Publication number
JP2006518112A
JP2006518112A JP2006503298A JP2006503298A JP2006518112A JP 2006518112 A JP2006518112 A JP 2006518112A JP 2006503298 A JP2006503298 A JP 2006503298A JP 2006503298 A JP2006503298 A JP 2006503298A JP 2006518112 A JP2006518112 A JP 2006518112A
Authority
JP
Japan
Prior art keywords
chip
electronic
chip carrier
electronic component
radiation shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006503298A
Other languages
English (en)
Other versions
JP2006518112A5 (ja
JP4620656B2 (ja
Inventor
ジョンソン、ゲイリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2006518112A publication Critical patent/JP2006518112A/ja
Publication of JP2006518112A5 publication Critical patent/JP2006518112A5/ja
Application granted granted Critical
Publication of JP4620656B2 publication Critical patent/JP4620656B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

電子部品は電子チップ（１１０）及びチップキャリア部（１２０）を含み、チップキャリア部は、複数の側壁（１２１）と一つの底部（１２２）とを有する。電子チップはチップキャリア部の底部の上に搭載され、チップキャリア部は電子チップを電子部品の外部の放射線から遮蔽する。

Description

本発明は概して電子部品に関し、特に電子部品のパッケージングに関する。
ランダムアクセスメモリ（ＲＡＭ）はほとんど全ての電子装置においてデータの格納に使用される。スタティックＲＡＭ（ＳＲＡＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）、ダブルデータレートＳＤＲＡＭ（ＤＤＲＳＤＲＡＭ）、磁気抵抗ＲＡＭ（ＭＲＡＭ）、及び他のメモリを含む種々のタイプのＲＡＭが開発されている。ＭＲＡＭは、ＳＲＡＭの高速性とＤＲＡＭの高密度性とを兼ね備えたものである。この組合せにより、ＭＲＡＭは、より多くのデータを格納し、より高速でアクセスされ、消費電力を他のタイプの電子メモリよりも小さくすることができる。
金属を磁界の中に置いたときに電気抵抗の変化を示す場合、その金属は磁気抵抗体である。ＭＲＡＭは、ＤＲＡＭ及びＳＲＡＭが使用する電荷の代わりに磁荷を使用してデータビットの状態を記憶する。従って、ＭＲＡＭデバイスは、メモリ破壊を防止するために、厳密な電磁遮蔽を行う必要がある。既存のＭＲＡＭデバイスでは、ＭＲＡＭの製造工程中に遮蔽層を堆積させることによって、このようなデバイスの上面及び下面は電磁遮蔽されているが、既存のＭＲＡＭデバイスでは、このようなデバイスの他の４つの側面の周囲は保護されていない。従って、ＭＲＡＭ及び他の電子素子を遮蔽してＭＲＡＭ及び他の電子素子が電磁放射の影響を受けないようにする機能を備える電子部品が必要になる。
本発明の一実施形態では、電子部品は電子チップ及びチップキャリア部を備え、チップキャリア部は側壁及び底部を有する。電子チップはチップキャリア部の底部の上に搭載され、チップキャリア部は電子部品外部の放射線から電子チップを遮蔽する。
本発明については、次の詳細な記述を添付の図を参照しながら一読することにより一層深く理解できるものと考える。
説明を簡単に、かつ明瞭にするために、描写図は構成の概要を示しており、そして公知の特徴及び技術についての記述及び詳細は本発明を不必要に不明瞭にしないために省略する。また、描写図に示される構成要素は必ずしも寸法通りになっていない。例えば、図に示される構成要素の幾つかの寸法は他の構成要素に対して誇張して描いて本発明の実施形態を理解し易くなるようにしている。異なる図における同じ参照番号は同じ構成要素を指す。
明細書および特許請求の範囲において、「第１」、「第２」、「第３」、「第４」などの用語は、同様な構成要素を区別するために使用し、必ずしも特定の連続する、または時系列に従った順番を表すために使用するのではない。ここで、このように使用する用語は適切な条件の下では入れ替え可能であるので、本明細書に記載する本発明の実施形態が、例えば例示の順番以外の順番で、または本明細書に記載する順番以外の順番で動作することができることを理解されたい。また、「備える」、「含む」、「有する」、及びこれらの全ての変形は包括的な意味を持たせているので、一連の構成要素を備えるプロセス、方法、製品、または装置は必ずしもこれらの構成要素に限定されるのではなく、明らかには列挙されていない、またはこのようなプロセス、方法、製品、または装置に固有の他の構成要素を含むことができるものとする。
明細書及び特許請求の範囲において、「左」、「右」、「前」、「後」、「頂部」、「底部」、「上」、「下」などの用語は、表現上の目的で使用し、必ずしも恒久的な相対位置を表わすために使用するのではない。ここで、このように使用する用語は適切な条件の下では入れ替え可能であるので、本明細書に記載する本発明の実施形態が、例えば例示の配置以外の配置で、または本明細書に記載する配置以外の配置で動作することができることを理解されたい。本明細書において使用する「接続される（ｃｏｕｐｌｅｄ）」という用語は、機械的に、または機械的ではない態様で、直接的に、或いは間接的に接続されるとして定義される。
次に、本発明の一実施形態による電子部品の一部の側面図である図１を参照すると、電子部品１００はチップキャリア部１２０、及びチップキャリア部に搭載される電子チップ１１０を含む。チップキャリア部１２０は複数の側壁１２１と、底部１２２とを有する。チップキャリア部１２０は、リードフレーム、セラミックチップキャリア、グリッドアレイパッケージ、または幾つかの他のチップキャリア構造の一部であり得る。電子部品１００は表面実装型部品またはリード型部品などであってよい。
一実施形態では、チップキャリア部１２０の側壁１２１は電子チップ１１０の高さとほぼ等しい高さを有するので、後続の工程において行なわれるワイヤボンディングを容易に実施することができる。しかしながら他の実施形態では、チップキャリア部１２０の側壁１２１は、電子チップ１１０の高さよりも高くすることもできるし、あるいは低くすることもできる。側壁１２１及び底部１２２を組み合わせることにより、水分の侵入経路を既存のチップキャリア構造におけるそれよりも長くすることができる。従って、側壁１２１及び底部１２２は水分がチップキャリア部１２０に侵入するのを少なくとも部分的に防止する。
側壁１２１は単一構造体を備えてもよいし、あるいは側壁１２１は別個の複数の構造体から構成されてもよい。例えば、側壁１２１は４つの側壁からなり、これらの側壁は各々が個々に底部１２２に取り付けられているが、互いに対しては付着されていないので、４つの側壁の間には底部１２２の角に隙間が残る。別の例として、側壁１２１は４つの側壁を備え、これらの側壁の各々が複数の構造体を備え、各構造体の間に隙間ができるようにすることができる。
側壁１２１が底部１２２と連続して、側壁１２１と底部１２２とが単一構造体を形成することができる。同じ、または別の実施形態では、側壁１２１及び底部１２２は各々がほぼ平坦であり、側壁１２１が底部１２２にほぼ直交するようにすることができる。別の実施形態では、側壁１２１及び底部１２２は、これらの部品の間の角度１３０が、約８０〜１１０度の値を有するように角度をなしてもよい。
電子チップ１１０は、チップキャリア部１２０の底部１２２の上に搭載される。電子チップ１１０はＲＡＭやＤＲＡＭなどのようなメモリデバイスであってもよいし、または電子チップ１１０は別のタイプの集積回路（ＩＣ）であってもよい。別の構成として、電子チップ１１０はパワートランジスタのようなディスクリート素子とすることができる。特定の実施形態では、電子チップ１１０はＭＲＡＭデバイスとすることができる。上に記載したように、ＭＲＡＭデバイスは、電界及び磁界を含む外部放射線を受け易いので、外部放射線の影響を受けないようにデバイスを保護してデータ損失を回避する必要がある。チップキャリア部１２０は電子チップ１１０を遮蔽して電子チップが電子部品１００の外部から生じる放射線の影響を受けないようにする。
チップキャリア部１２０は銅のような金属材料及び放射線遮蔽材から構成され得る。放射線遮蔽材は強磁性材料を含み得る。特定の実施形態では、放射線遮蔽材はニッケル鉄を含み、他の特定の実施形態では、放射線遮蔽材はニッケル鉄コバルトまたは鉄コバルトを含む。放射線遮蔽材は、放射線遮蔽層の各部分が同層の他の各部分とほぼ同じ比率の層成分を含む均質な層とすることができる。放射線遮蔽材がニッケル鉄である実施形態では、その比率は、ニッケルが約２０％であり、鉄が約８０％であり得る。ニッケル鉄コバルトの実施形態では、その比率は、ニッケルが約２０％、鉄が約７０％、コバルトが約１０％であり得る。この技術分野の当業者には明らかなように、他の比率も可能である。
一実施形態では、チップキャリア部１２０は層１２５及び層１２６を備え、この場合、層１２５は銅を含み、層１２６は放射線遮蔽材を含む。一例として、層１２６は約３．８マイクロメートル〜約５．１マイクロメートルの厚さを有することができる。層１２６の放射線遮蔽材は、この技術分野では公知の標準のメッキプロセスを使用して付着させることができる。例えば、放射線遮蔽材がニッケル鉄である実施形態では、ニッケル鉄槽を使用して放射線遮蔽材を付着させることができる。異なる実施形態では、チップキャリア部１２０は、放射線遮蔽材を含む単一層から構成することができる。
使用する特定の放射線遮蔽材は幾つかの基準に基づいて選択することができる。放射線遮蔽材を選択するために使用することができる基準としては次のものが挙げられる。すなわち、放射線遮蔽材と、電子チップ１１０をチップキャリア部１２０に接合させるために使用する接着剤との間の接着特性、チップキャリア部１２０の放射線遮蔽材と金属材料との間の接着特性、及びチップキャリア部１２０の放射線遮蔽材及び金属材料の熱膨張係数（ｃｏｅｆｆｉｃｉｅｎｔｓ ｏｆ ｔｈｅｒｍａｌ ｅｘｐａｎｓｉｏｎ：ＣＴＥ）である。チップキャリア部１２０の金属材料のＣＴＥは、せん断、湾曲、及び他の応力に関連する効果を低減するために、チップキャリア部１２０の放射線遮蔽材のＣＴＥにできる限り近くなるように適合させる必要がある。
チップキャリア部１２０は表面１２３及び表面１２３とは反対側の表面１２４を有する。図１に示す実施形態では、電子チップ１１０はチップキャリア部１２０の表面１２３の上に搭載され、チップキャリア部１２０の表面１２４は電子部品１００の外側表面の一部を形成する。表面１２４が電子部品１００の外側表面の一部を形成する実施形態は「露出パッド」実施形態と呼ぶことができる。異なる実施形態では、チップキャリア部１２０の全てが完全に封止材料またはモールドコンパウンドの内部に収容される。
一実施形態では、チップキャリア部１２０の層１２６はチップキャリア部１２０の表面１２３にのみ隣接するように配置され、チップキャリア部１２０の表面１２４には設けられない。別の実施形態では、チップキャリア部１２０の層１２６はチップキャリア部１２０の表面１２４にのみ隣接するように配置され、チップキャリア部１２０の表面１２３には設けられない。図１に示す実施形態では、チップキャリア部１２０の層１２６はチップキャリア部１２０の表面１２３及び表面１２４の両方に隣接して配置されている。層１２６は側壁１２１の高さ全体に渡って延び、さらに側壁１２１の頂部を覆うようにして折り返す。層１２６を側壁１２１の頂部を覆って折り返すようにすることによって、層１２６が側壁１２１の頂部のみに設けられる場合に生じ得る被覆領域と比べると、より完全な被覆領域が提供される。より完全な被覆領域を達成することにより、放射線遮蔽効果を高めることができる。一実施形態では、電子部品１００は更に、電子チップ１１０の上に位置する放射線遮蔽材料層１４０を含む。層１４０は、層１２６に含まれる材料と同一の放射線遮蔽材、または層１２６に含まれる材料とは異なる放射線遮蔽材から構成することができる。
次の２つの図を参照すると、図２は本発明の別の実施形態による電子部品２００の一部の上部断面図であり、そして図３は本発明の一実施形態による、図２の切断線３−３に沿った電子部品２００の一部の側部断面図である。図２及び図３の電子部品２００は、電子チップ１１０、チップキャリア部１２０、及び層１４０を備える。図示の実施形態では、電子部品２００はリード型部品を形成する。別の実施形態では、電子部品２００は別の種類のチップキャリア構造を形成することができる。電子部品２００は更に、リード２１０、ボンディングワイヤ２２０、及びモールドコンパウンド２３０を含む。電子チップ１１０はボンディングワイヤ２２０を介してリード２１０に電気的に接続される。別の実施形態ではこの技術分野では公知のように、電子チップ１１０は他の幾つかの方法によりリード２１０に電気的に接続され得る。モールドコンパウンド２３０は電子チップ１１０及びチップキャリア部１２０を包囲するか、またはほぼ包囲する。一実施形態では、チップキャリア部１２０はモールドコンパウンド２３０によって全体が封止される。
次に、本発明の一実施形態による電子部品を製造する方法を示すフロー図である図４を参照すると、方法４００が記載されている。方法４００の工程４１０では、複数のリードと、放射線遮蔽材を有するチップキャリア部とを設ける。一例として、チップキャリア部は図１，図２，及び図３のチップキャリア部１２０と同様とすることができる。別の例として、リードは図２及び図３のリード２１０と同様とすることができる。更に別の例として、放射線遮蔽材は図１，図２，及び図３の層１２６に含まれる放射線遮蔽材と同様とすることができる。
方法４００の工程４２０では、電子デバイスを基板の内部及び基板の上に設けて電子チップを形成する。一例として、電子チップは図１，２，及び３の電子チップ１１０と同様とすることができる。方法４００の工程４３０では、放射線遮蔽材料層を電子チップの上に形成する。一例として、この層は図１，２，及び３の層１４０と同様とすることができる。一実施形態では、この層は電子チップの形成と同時に形成することができる。異なる実施形態では、この層は電子チップの形成の後に形成することができる。
方法４００の工程４４０では、電子チップをチップキャリア部の上に搭載し、方法４００の工程４５０では、電子チップをリードに電気的に接続する。一例として、図２及び図３のボンディングワイヤ２２０のようなボンディングワイヤは工程４５０の間に形成することができる。方法４００の工程４６０では、モールドコンパウンドを電子チップ及びチップキャリア部の周囲に形成する。一例として、モールドコンパウンドは図２及び図３のモールドコンパウンド２３０と同様とすることができる。
本発明について特定の実施形態を参照しながら記載してきたが、この技術分野の当業者であれば、種々の変更を本発明の技術思想または技術範囲から逸脱しない範囲で加え得ることを理解できるであろう。このような変更の種々の例についてはこれまでの記述の中に示してきた。従って、本発明の実施形態の開示は、本発明の技術範囲の例示であり、本発明を制限するものではない。本発明の技術範囲は、添付の請求項が請求する範囲によってのみ規定されるものとする。例えば、この技術分野の当業者にとっては、本明細書で議論した電子部品を多種多様な実施形態において実現することができ、そしてこれらの実施形態の或る実施形態に関する前述の議論が必ずしも全ての考えられる実施形態を完全に記載しているものではないことが容易に理解できるであろう。
更に、効果、他の利点、及び問題解決法が特定の実施形態に関して記載されてきた。しかしながら、効果、利点、問題解決法、及びこのような効果、利点、または問題解決法をもたらし、またはさらに顕著にさせるいずれかの要素が、またはいずれの要素群も、いずれかの請求項または全ての請求項の必須の、必要な、または基本的な特徴、或いは要素であると考えられるべきではない。
請求項の全ての請求要素が本発明にとって欠くことができないものであると考えられ、そして一つ以上の請求要素を置き換えることにより請求する発明を再構成するのであり、請求する発明を修正するのではない。更に、本明細書に開示する実施形態及び限定事項は、それら実施形態及び／又は限定事項が、（１）明示的に請求項において請求されておらず、かつ（２）均等論に基づいて請求項における表現要素及び／又は限定事項の均等物となる、または均等物となる可能性のある場合に、発明の開放の原則に基づいて公衆に開放されるものではない。
本発明の一実施形態による電子部品の一部の側部断面図。 本発明の別の実施形態による電子部品の一部の上部断面図。 本発明の更に一実施形態による、図２の切断線３−３に沿った図２の電子部品の一部の側部断面図。 本発明の一実施形態による電子部品の製造方法を示すフロー図。

Claims (3)

  1. 電子チップと、
    側壁及び底部を有するチップキャリア部とを備え、
    電子チップはチップキャリア部の底部の上に搭載され、
    チップキャリア部は電子チップを電子部品の外部の放射線から遮蔽する、電子部品。
  2. 電子チップと、
    電子チップ上に位置する強磁性放射線遮蔽層と、
    底部及び側壁を有するチップキャリア部を含むリードフレームとを備え、
    前記側壁及び底部は単一構造体を形成し、
    前記側壁及び底部は、各々、
    銅からなる第１層と、
    強磁性放射線遮蔽層により構成される第２層とを備え、
    電子チップはチップキャリア部の上に搭載される、電子部品。
  3. 電子部品を製造する方法であって、
    側壁及び放射線遮蔽材を有するチップキャリア部を設ける工程と、
    電子チップの上面に隣接した放射線遮蔽層を有する電子チップを設ける工程と、
    電子チップをチップキャリア部の上に、電子チップの上面がチップキャリア部から離反して向くように搭載する工程と、
    モールドコンパウンドを電子チップ及びチップキャリア部の周囲に形成する工程とを備える方法。
JP2006503298A 2003-02-13 2004-02-04 電子部品及びその製造方法 Expired - Lifetime JP4620656B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/367,344 US6967390B2 (en) 2003-02-13 2003-02-13 Electronic component and method of manufacturing same
PCT/US2004/003100 WO2004075254A2 (en) 2003-02-13 2004-02-04 Electronic component and method of manufacturing same

Publications (3)

Publication Number Publication Date
JP2006518112A true JP2006518112A (ja) 2006-08-03
JP2006518112A5 JP2006518112A5 (ja) 2007-03-22
JP4620656B2 JP4620656B2 (ja) 2011-01-26

Family

ID=32849965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006503298A Expired - Lifetime JP4620656B2 (ja) 2003-02-13 2004-02-04 電子部品及びその製造方法

Country Status (6)

Country Link
US (1) US6967390B2 (ja)
JP (1) JP4620656B2 (ja)
KR (1) KR101064531B1 (ja)
CN (1) CN1781189B (ja)
TW (1) TWI351081B (ja)
WO (1) WO2004075254A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202791A (ja) * 2005-01-18 2006-08-03 Hitachi Medical Corp Ｉｃパッケージ及びそれを用いたｘ線ｃｔ装置
JP2013141047A (ja) * 2013-04-24 2013-07-18 Dainippon Printing Co Ltd 半導体装置、半導体装置の製造方法、およびシールド板

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7353460B2 (en) * 2002-08-06 2008-04-01 Robert Tu Consulting Inc. Web site navigation under a hierarchical menu structure
US7329620B1 (en) * 2004-10-08 2008-02-12 National Semiconductor Corporation System and method for providing an integrated circuit having increased radiation hardness and reliability
TWI339432B (en) * 2007-08-13 2011-03-21 Ind Tech Res Inst Magnetic shielding package structure of a magnetic memory device
DE102010039063B4 (de) 2010-08-09 2024-01-18 Robert Bosch Gmbh Sensormodul mit einem elektromagnetisch abgeschirmten elektrischen Bauteil und Verfahren zur Herstellung eines solchen Sensormoduls
TWM409527U (en) * 2011-02-23 2011-08-11 Azurewave Technologies Inc Forming integrated circuit module
US20150001696A1 (en) * 2013-06-28 2015-01-01 Infineon Technologies Ag Semiconductor die carrier structure and method of manufacturing the same
KR102354370B1 (ko) 2015-04-29 2022-01-21 삼성전자주식회사 쉴딩 구조물을 포함하는 자기 저항 칩 패키지
JP2018056356A (ja) 2016-09-29 2018-04-05 株式会社東芝 半導体装置
US20220230901A1 (en) * 2021-01-21 2022-07-21 Micron Technology, Inc. Containers for protecting semiconductor devices and related methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661408A (ja) * 1992-08-10 1994-03-04 Rohm Co Ltd 表面実装型半導体装置
JPH0714944A (ja) * 1993-04-16 1995-01-17 Northern Telecom Ltd 集積回路パッケージおよびその組立構造
JPH11284117A (ja) * 1998-03-27 1999-10-15 Enomoto Co Ltd 半導体装置の製造方法及び半導体リードフレーム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4989098A (ja) * 1972-12-29 1974-08-26
JPS5588356A (en) * 1978-12-27 1980-07-04 Hitachi Ltd Semiconductor device
US4888449A (en) * 1988-01-04 1989-12-19 Olin Corporation Semiconductor package
CA2080177C (en) * 1992-01-02 1997-02-25 Edward Allan Highum Electro-magnetic shield and method for making the same
US5844168A (en) * 1995-08-01 1998-12-01 Minnesota Mining And Manufacturing Company Multi-layer interconnect sutructure for ball grid arrays
US6008996A (en) * 1997-04-07 1999-12-28 Micron Technology, Inc. Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
JP3370636B2 (ja) * 2000-03-03 2003-01-27 三井金属鉱業株式会社 キャリア箔付金属箔及びその製造方法
JP4398056B2 (ja) * 2000-04-04 2010-01-13 Ｎｅｃトーキン株式会社 樹脂モールド体
US6777819B2 (en) * 2000-12-20 2004-08-17 Siliconware Precision Industries Co., Ltd. Semiconductor package with flash-proof device
US6689661B2 (en) * 2001-04-10 2004-02-10 Micron Technology, Inc. Method for forming minimally spaced MRAM structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661408A (ja) * 1992-08-10 1994-03-04 Rohm Co Ltd 表面実装型半導体装置
JPH0714944A (ja) * 1993-04-16 1995-01-17 Northern Telecom Ltd 集積回路パッケージおよびその組立構造
JPH11284117A (ja) * 1998-03-27 1999-10-15 Enomoto Co Ltd 半導体装置の製造方法及び半導体リードフレーム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202791A (ja) * 2005-01-18 2006-08-03 Hitachi Medical Corp Ｉｃパッケージ及びそれを用いたｘ線ｃｔ装置
JP4509806B2 (ja) * 2005-01-18 2010-07-21 株式会社日立メディコ Ｉｃパッケージ及びそれを用いたｘ線ｃｔ装置
JP2013141047A (ja) * 2013-04-24 2013-07-18 Dainippon Printing Co Ltd 半導体装置、半導体装置の製造方法、およびシールド板

Also Published As

Publication number Publication date
US20040159916A1 (en) 2004-08-19
CN1781189A (zh) 2006-05-31
KR20050100684A (ko) 2005-10-19
CN1781189B (zh) 2010-04-28
WO2004075254A3 (en) 2005-12-01
TWI351081B (en) 2011-10-21
JP4620656B2 (ja) 2011-01-26
TW200416973A (en) 2004-09-01
US6967390B2 (en) 2005-11-22
WO2004075254A2 (en) 2004-09-02
KR101064531B1 (ko) 2011-09-14

Similar Documents

Publication Publication Date Title
US10522475B2 (en) Vertical interconnects for self shielded system in package (SiP) modules
US20060289970A1 (en) Magnetic shielding of MRAM chips
US7829980B2 (en) Magnetoresistive device and method of packaging same
US6962833B2 (en) Magnetic shield for integrated circuit packaging
JP4620656B2 (ja) 電子部品及びその製造方法
TW200524127A (en) Method for forming a semiconductor package and structure thereof
CN106856195A (zh) 包括侧屏蔽部件的半导体封装
TWI774013B (zh) 具有磁屏蔽層的裝置及方法
US10643954B2 (en) Multilayer frame packages for integrated circuits having a magnetic shield integrated therein, and methods therefor
CN209169126U (zh) 一种芯片封装结构
WO2011111789A1 (ja) 磁性体装置及びその製造方法
JP2009500830A (ja) 封止された集積回路パッケージにおける歪みを減らす方法
US11088317B2 (en) Structures and methods for shielding magnetically sensitive components
CN108962837B (zh) SoC芯片局域磁屏蔽封装方法以及SoC芯片局域磁屏蔽封装件
CN210429802U (zh) Sip模组和电子设备
TWI575671B (zh) 半導體封裝及其方法
JPH04329662A (ja) 半導体装置とその製造方法及び実装方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101028

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4620656

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term