JP4398056B2 - 樹脂モールド体 - Google Patents

樹脂モールド体 Download PDF

Info

Publication number
JP4398056B2
JP4398056B2 JP2000102378A JP2000102378A JP4398056B2 JP 4398056 B2 JP4398056 B2 JP 4398056B2 JP 2000102378 A JP2000102378 A JP 2000102378A JP 2000102378 A JP2000102378 A JP 2000102378A JP 4398056 B2 JP4398056 B2 JP 4398056B2
Authority
JP
Japan
Prior art keywords
magnetic
mold body
resin mold
film
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000102378A
Other languages
English (en)
Other versions
JP2001284498A (ja
Inventor
栄▲吉▼ ▲吉▼田
裕司 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokin Corp
Original Assignee
NEC Tokin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Tokin Corp filed Critical NEC Tokin Corp
Priority to JP2000102378A priority Critical patent/JP4398056B2/ja
Priority to US09/825,420 priority patent/US6495927B2/en
Priority to KR1020010017663A priority patent/KR20010095273A/ko
Priority to EP01108513A priority patent/EP1143518A1/en
Priority to TW090108094A priority patent/TW504829B/zh
Priority to CN01116567A priority patent/CN1316778A/zh
Priority to NO20011708A priority patent/NO20011708L/no
Publication of JP2001284498A publication Critical patent/JP2001284498A/ja
Application granted granted Critical
Publication of JP4398056B2 publication Critical patent/JP4398056B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Magnetic Films (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、内部に半導体チップのような電子回路部品を含み、外側を樹脂でモールドして成る樹脂モールド体に関する。
【０００２】
【従来の技術】
近年、高速動作する高集積な半導体素子の普及が著しい。その例として，ランダムアクセスメモリ（ＲＡＭ），リードオンリーメモリ（ＲＯＭ），マイクロプロセッサ（ＭＰＵ），中央演算処理装置（ＣＰＵ）又は画像プロセッサ算術論理演算装置（ＩＰＡＬＵ）等の論理回路素子がある。これらの能動素子においては，演算速度や信号処理速度が日進月歩の勢いで高速化されており、高速電子回路を伝播する電気信号は、電圧，電流の急激な変化を伴うために，誘導性の高周波ノイズの主要因となっている。
【０００３】
一方，電子部品や電子機器の軽量化，薄型化，小型化の流れも止まる事を知らぬが如く急速な勢いで進行している。それに伴い，半導体素子の集積度や、プリント配線基板への電子部品実装密度の高密度化が著しい。従って、過密に集積あるいは実装された電子素子や信号線が、互いに極めて接近することになり，前述した信号処理速度の高速化と併わせて、高周波輻射ノイズが誘発され易い状況となっている。
【０００４】
このような電子部品や電子機器の一例として、内部に電子回路部品を含み、外側を樹脂でモールドして成る樹脂モールド体がある。また、電子回路部品としては、例えば、半導体チップがある。尚、本明細書において、「樹脂モールド体」とは樹脂ケースや樹脂筐体をも含む広い意味で使用している。
【０００５】
【発明が解決しようとする課題】
このような樹脂モールド体においては、電源供給ラインからの不要輻射の問題が指摘され、電源ラインにデカップリングコンデンサ等の集中定数部品を挿入する等の対策がなされている。
【０００６】
しかしながら、高速化された電子回路部品を含む樹脂モールド体においては、発生するノイズが高調波成分を含むために、信号の経路が分布定数的な振る舞いをするようになり、従来の集中定数回路を前提にしたノイズ対策が効を発しない状況が生じていた。
【０００７】
したがって、本発明の目的は、このような高速動作する電子回路部品を含む樹脂モールド体に於いて、電子回路部品から発生した不要輻射を有効に削減することが可能な樹脂モールド体を提供することにある。
【０００８】
【課題を解決するための手段】
本発明者らは、以前に高周波での磁気損失の大きな複合磁性体を発明し、これを不要輻射源の近傍に配置する事で、上記した半導体素子や電子回路などから発生する不要輻射を効果的に抑制する方法を見出している。この様な磁気損失を利用した不要輻射減衰の作用機構については、最近の研究から、不要輻射源となっている電子回路に対して等価的な抵抗成分が付与されることによることが分かっている。ここで、等価的な抵抗成分の大きさは、磁性体の磁気損失項μ”の大きさに依存している。より詳しくは、電子回路に等価的に挿入される抵抗成分の大きさは、磁性体の面積が一定の場合にはμ”と磁性体の厚さに略比例する。したがって、より小さなあるいはより薄い磁性体で所望の不要輻射減衰を得るためには、より大きなμ”が必要になってくる。例えば、半導体素子のモールド内部のような微小領域において磁気損失体を用いた不要輻射対策を行う為には、磁気損失項μ”がきわめて大きな値である必要があり、従来の磁気損失材料に比べて格段に大きなμ”を有する磁性体が求められていた。本発明は、かかる現状に鑑みてなされたものである。
【０００９】
また、本発明者らは、スパッタ法あるいは蒸着法による軟磁性体の研究過程において、微小な磁性金属粒子が、セラミックスのような非磁性体中に均質に分散されたグラニュラー磁性体の優れた透磁率特性に着目し、磁性金属粒子とそれを囲う非磁性体の微細構造を研究した結果、グラニュラー磁性体中に占める磁性金属粒子の濃度が特定の範囲にある場合に、高周波領域において優れた磁気損失特性が得られる事を見出した。Ｍ−Ｘ−Ｙ（Ｍは磁性金属元素、ＹはＯあるいはＮ，Ｆのいずれか、ＸはＭ、Ｙ以外の元素）なる組成を有するグラニュラー磁性体については、これまでに多くの研究がなされ、低損失で大きな飽和磁化を有する事が知られている。このＭ−Ｘ−Ｙグラニュラー磁性体において、飽和磁化の大きさは、Ｍ成分の占める体積率に依存するので、大きな飽和磁化を得るためには、Ｍ成分の比率を高くする必要がある。そのため、高周波インダクタ素子あるいはトランス等の磁心として用いるような一般的な用途にはＭ−Ｘ−Ｙグラニュラー磁性体中のＭ成分の割合は、Ｍ成分のみからなるバルク金属磁性体の飽和磁化のおおむね８０％以上の飽和磁化が得られる範囲に限られていた。
【００１０】
本発明者らは、Ｍ−Ｘ−Ｙ（Ｍは磁性金属元素、ＹはＯあるいはＮ，Ｆのいずれか、ＸはＭ、Ｙ以外の元素）なる組成を有するグラニュラー磁性体において、Ｍ成分の占める割合を広い範囲で検討した結果、いずれの組成系でも磁性金属Ｍが特定濃度の範囲にある場合に、高周波領域で大きな磁気損失を示すことを見出し、本発明に至った。
【００１１】
Ｍ成分の比率が、Ｍ成分のみからなるバルク金属磁性体の飽和磁化に対して８０％以上の飽和磁化を示すような最も高い領域は、従来より盛んに研究されている高飽和磁化で低損失なＭ−Ｘ−Ｙグラニュラー磁性体の領域である。この領域にある材料は、実数部透磁率（μ’）と飽和磁化の値が共に大きいため、前述した高周波インダクタのような高周波マイクロ磁気デバイスに用いられるが、電気抵抗を左右するＸ−Ｙ成分の占める割合が少ないので、電気抵抗率が小さい。その為に膜厚が厚くなると高周波領域でのうず電流損失の発生に伴って高周波での透磁率が劣化するので、ノイズ対策に用いるような比較的厚い磁性膜には不向きである。Ｍ成分の比率が、Ｍ成分のみからなるバルク金属磁性体の飽和磁化の８０％以下で６０％以上となる飽和磁化を示す領域は、電気抵抗率がおおむね１００μΩ・ｃｍ以上と比較的大きい為に、材料の厚さが数μｍ程度あってもうず電流による損失が少なく、磁気損失はほとんど自然共鳴による損失となる。その為、磁気損失項μ”の周波数分散巾が狭くなるので、挟帯域な周波数範囲でのノイズ対策（高周波電流抑制）に適している。Ｍ成分の比率が、Ｍ成分のみからなるバルク金属磁性体の飽和磁化の６０％以下で３５％以上の飽和磁化を示す領域は、電気抵抗率がおおむね５００μΩ・ｃｍ以上と更に大きいために、うず電流による損失は極めて小さく、Ｍ成分間の磁気的な相互作用が小さくなることで、スピンの熱擾乱が大きくなり自然共鳴の生じる周波数に揺らぎが生じ、その結果、磁気損失項μ”は広い範囲で大きな値を示すようになる。したがって、この組成領域は広帯域な高周波電流の抑制に適している。
【００１２】
一方、Ｍ成分の比率が本発明の領域よりも更に小さな領域は、Ｍ成分間の磁気的相互作用がほとんど生じなくなるので超常磁性となる。
【００１３】
電子回路の直近に磁気損失材料を配設して高周波電流を抑制する際の材料設計の目安は、磁気損失項μ”と磁気損失材料の厚さδの積μ”・δで与えられ、数１００ＭＨｚの周波数の高周波電流に対して効果的な抑制を得るには、おおむねμ”・δ≧１０００（μｍ）が必要となる。したがって、μ”＝１０００の磁気損失材料では１μｍ以上の厚さが必要になり、うず電流損失の生じ易い低電気抵抗な材料は好ましくなく、電気抵抗率が１００μΩｃｍ以上となるような組成、すなわち本発明の組成系では、Ｍ成分の比率が、Ｍ成分のみからなるバルク金属磁性体の飽和磁化の８０％以下となる飽和磁化を示し、かつ、超常磁性の発現しない領域即ち、Ｍ成分のみからなるバルク金属磁性体の飽和磁化に対して３５％以上の飽和磁化を示す領域が適している。
【００１４】
本発明は、上述したグラニュラー磁性薄膜のような磁気損失膜を応用した発明である。ここで、「グラニュラー磁性薄膜」とは、数十ＭＨｚ〜数ＧＨｚの高周波において非常に大きな磁気的損失を示し、その微細構造が直径数ｎｍから数十ｎｍ程度の微細な粒状を呈している磁性薄膜のことをいい、この技術分野では「微結晶薄膜」とも呼ばれている。
【００１５】
すなわち、本発明によれば、内部に電子回路部品を含み、外側を樹脂でモールドして成る樹脂モールド体に於いて、樹脂モールド体の少なくとも一面を磁気損失膜で覆い、前記グラニュラー磁性薄膜からなる磁気損失膜が、Ｍ−Ｘ−Ｙ（Ｍは磁性金属元素、ＹはＯあるいはＮ，Ｆのいずれか、ＸはＭ、Ｙ以外の元素）なる組成を有し、Ｍ成分の比率が、Ｍ成分のみからなるバルク金属磁性体の飽和磁化に対して６０％以上８０％以下となる飽和磁化を示す領域であることを特徴とする樹脂モールド体が得られる。
【００１６】
上記樹脂モールド体において、電子回路部品は、例えば、半導体チップであって良い。グラニュラー磁性薄膜は、例えば、スパッタ法により形成されたスパッタ膜であっても良いし、蒸着法により形成された蒸着膜であっても良い。
【００１７】
【発明の実施の形態】
以下，本発明の実施の形態について図面を参照して説明する。
【００１８】
図１を参照して、本発明の一実施の形態に係る樹脂モールド体１０について説明する。図示の樹脂モールド体１０は、内部に半導体ベアチップ１１を含み、その外側をエポキシ樹脂１２でモールドしたものである。半導体ベアチップ１１からは複数本のリードフレーム１３がエポキシ樹脂１２を介して外部へ延在している。
【００１９】
このような構造の樹脂モールド体１０において、本発明では、樹脂モールド体１０の全面を磁気損失膜１５で覆っている。
【００２０】
ここで、磁気損失膜１５としては、本発明者らが既に出願済み（平成１２年１月２４日出願の２０００年特願第５２５０７号）のグラニュラー磁性薄膜（以下、「先願」と呼ぶ。）を使用することができる。そのようなグラニュラー磁性薄膜は、先願の明細書中に記載されているように、スパッタ法や反応性スパッタ法或いは蒸着法を用いて製造することができる。換言すれば、グラニュラー磁性薄膜は、スパッタ法や反応性スパッタ法により形成されたスパッタ膜であっても良いし、或いは、蒸着法により形成された蒸着膜であっても良い。尚、グラニュラー磁性薄膜を製造する場合、実際には、上記スパッタ膜や上記蒸着膜を所定温度にて所定時間、真空磁場中で熱処理を施している。
【００２１】
尚、グラニュラー磁性薄膜の詳細な製造方法については、上記先願に詳しく説明してあるので、それを参照されたい。
【００２２】
このようにして形成されるグラニュラー磁性薄膜は、膜厚が薄く（例えば、２．０μｍ以下）ても、数十ＭＨｚ〜数ＧＨｚの高周波において非常に大きな磁気的損失を示すことを、本発明者らは実験で既に確認している。
【００２３】
そして、本発明者らは、準マイクロ波帯に磁気損失項μ”分散を示す本発明に係るグラニュラー磁性薄膜は、厚さが約５００倍の複合磁性体シートと同等の高周波電流抑制効果を示すことを実験で既に確認している。従って、本発明に係るグラニュラー磁性薄膜は、１ＧＨｚに近い高速クロックで動作するような半導体集積素子等のＥＭＩ対策に用いる材料として有望であるといえる。
【００２４】
次に、図２を参照して、磁気損失膜１５としてのグラニュラー磁性薄膜を製造する装置の一例としてスパッタリング製造装置について説明する。このスパッタリング製造装置は、真空容器（チャンバ）１８と、このチャンバ１８に結合されたガス供給装置２２及び真空ポンプ２３とを備える。チャンパ１８内では、シャッタ２１を挟んで基板２３とターゲット２５とが対向した配置されている。ターゲット２５は、組成分Ｘ，Ｙ、或いは組成分Ｘから成るチップ２４を所定の間隔で配置された組成分Ｍから成る。チップ２４及びターゲット２５の支持部側には、ＲＦ電源２６の一端が接続され、ＲＦ電源２６の他端は接地されている。
【００２５】
次に、このような構成のスパッタリング製造装置を用いて製造されるグラニュラー磁性薄膜（試料１）の製造例について説明する。
【００２６】
先ず、ターゲット２５となる直径φ＝１００ｍｍのＦｅ製円板上にチップ２４となる寸法＝縦５ｍｍ×横５ｍｍ×厚さ２ｍｍの総計１２０個のＡｌ2Ｏ3チップを配備した。そして、真空ポンプ２７で真空容器１８内を真空度約１．３３×１０-4Ｐａとなるように保った状態で、ガス供給装置２２により真空容器１８内へＡｒガスを供給することにより、真空容器１８内をＡｒガス雰囲気にする。この状態において、ＲＦ電源２６より高周波の電源を供給する。このような条件下において、スパッタ法により基板２３となるガラス基板上に磁性薄膜を成膜した。その後、更に得られた磁性薄膜を３００℃の温度条件の真空磁場中で２時間熱処理を施すことによって、上述したグラニュラー磁性薄膜による試料１を得た。
【００２７】
このようにして得られた試料１を蛍光Ｘ線分析したところ膜の組成は、Ｆｅ72Ａｌ11Ｏ17の組成を有し、膜厚は２．０μｍ、直流抵抗率は５３０μΩ・ｃｍであった。また、試料１の異方性磁界Ｈkは１８（Ｏｅ）であり、飽和磁化Ｍsは１．６８Ｔ（テスラ）であった。さらに、試料１の複素透磁率特性上で磁気損失項μ”にあっても最大値μ”maxに対して５０％以上となる周波数帯域をその中心周波数で規格化した半幅分相当の半値巾μ”50は１４８％であった。また、試料１の飽和磁化Ｍs（Ｍ−Ｘ−Ｙ）と組成分Ｍのみから成る金属磁性体の飽和磁化Ｍs（Ｍ）との比率{Ｍs（Ｍ−Ｘ−Ｙ）／Ｍs（Ｍ）}×１００％は７２．２％であった。
【００２８】
又、試料１の磁気損失特性を検証するために、周波数ｆに対する透磁率μ特性（μ−ｆ特性）を次のようにして調べた。すなわち、μ−ｆ特性の測定は、短冊状に加工した検出コイルに試料１を挿入して、バイアス磁場を印加しながらインピーダンスを測定することにより行った。この結果に基づいて、磁気損失項μ”の周波数特性（μ”−ｆ特性）を得た。
【００２９】
図３はこの試料１のμ”−ｆ特性を示す図である。図３において、横軸は周波数ｆ（ＭＨｚ）を、縦軸は磁気損失項μ”をそれぞれ表している。図３から、試料１の磁気損失項μ”は、その分散がやや急峻でピーク値が非常に大きくなっており、共鳴周波数も７００ＭＨｚ付近と高くなっていることが判る。
【００３０】
更に、図４に示すような高周波電磁干渉抑制効果測定装置３０を用いて試料１における高周波電磁干渉抑制効果を検証実験した。但し、高周波電磁干渉抑制効果測定装置３０は、線路長が７５ｍｍで特性インピーダンスＺc＝５０Ωのマイクロストリップ線路３１の長手方向の両側にマイクロストリップ線路３１と図示しないネットワークアナライザ（ＨＰ８７５３Ｄ）とを接続するための同軸線路３２を配備した上で、マイクロストリップ線路３１の試料配置部３１ａの真上に磁性体試料３３を配置することにより、２ポート間の伝送特性Ｓ21を測定可能なものである。
【００３１】
この高周波電磁干渉抑制効果測定装置３０の構成のように、伝送路の真近に磁気損失材料を配置した伝送路に等価的な抵抗成分を付与することで高周波電流を抑制する場合において、高周波電流の抑制効果の大きさは磁気損失項μ”の大きさと磁性体の厚さδとの積μ”・δにほぼ比例すると考えられる。
【００３２】
図５は、高周波電流抑制効果測定装置３０により試料磁性体の高周波電流抑制効果を測定した結果を示す周波数ｆ（ＭＨｚ）に対する伝送特性Ｓ21（ｄＢ）を示したものである。
【００３３】
図５から、試料１の伝送特性Ｓ21は、１００ＭＨｚ以上から減少し、２ＧＨｚ近くで−１０ｄＢの極小値を示した後に増加していることが判る。この結果により、伝送特性Ｓ21が磁性体の磁気損失項μ”の分散に依存すると共に、抑制効果の大きさが上述した積μ”・δに依存することが判る。
【００３４】
ところで、このような試料１のような磁性体は、図６に示されるように、寸法がｌであって、透磁率μ、誘電率εの分布定数線路として構成されるものとみなすことができる。この場合、単位長さ（Δｌ）当たりの等価回路定数として、直列接続された形態の単位インダクタンスΔＬ、単位抵抗ΔＲ、並びにこれらと接地線との間に介在される単位静電容量ΔＣ、単位接地コンダクタンスΔＧを有する。これらを伝送特性Ｓ21に基づいて試料寸法に換算した場合、試料１は、等価回路定数としてインダクタンスＬ、抵抗Ｒ、並びに静電容量Ｃ、接地コンダクタンスＧを有する等価回路とみなすことができる。
【００３５】
ここでの高周波電磁干渉の抑制効果での検討のように、磁性体のマイクロストリップ線路３１上に配置した場合、伝送特性Ｓ21の変化は等価回路において主にインダクタンスＬに対して直列に付加される抵抗Ｒの成分によるものであることから、抵抗Ｒの値を求めてその周波数依存性を調べることができる。
【００３６】
図７は、図５に示した伝送特性Ｓ21において、図６に示した等価回路のインダクタンスＬに対して直列に付加される抵抗Ｒの値に基づいて算出した、周波数ｆ（ＭＨｚ）に対する抵抗値Ｒ（Ω）の特性を示したものである。
【００３７】
図７から、抵抗値Ｒは準マイクロ波帯の領域で単調に増加し、３ＧＨｚでは数１０Ωとなり、その周波数依存特性は１ＧＨｚ付近に極大を持った磁気損失項μ”の周波数分散とは異なる傾向になっていることが判る。これは上述した積μ”・δに加えて波長に対する試料寸法の比率が単調増加することを反映している結果と考えられる。
【００３８】
以上の結果から、準マイクロ波帯に磁気損失項μ”分散を示す試料は、厚さが約５００倍の複合磁性体シートと同等の高周波電流抑制効果を示すため、１ＧＨｚにおける高周波電磁干渉抑制対策へ適用することが有効であるといえる。
【００３９】
尚、本発明は上述した実施の形態に限定せず、本発明の要旨を逸脱しない範囲内で、種々の変更・変形が可能なのは勿論である。例えば、本発明の実施の形態では、グラニュラー磁性薄膜の製造方法としてスパッタ法による製造例のみを示したが、真空蒸着法やイオンビーム蒸着法、ガス・デポジション法などの他の製造方法でも良く、本発明に係る磁気損失膜が均一に実現できる方法であれば、製法に限定されない。
【００４０】
また、本発明の実施の形態では、成膜後に真空磁場中での熱処理を施しているが、アズ・デポジションの膜で、本発明の性能が得られる組成あるいは成膜法であれば、実施の形態に記載の成膜後処理に限定されない。
【００４１】
さらに、上述した実施の形態では、半導体ベアチップ１１をエポキシ樹脂１２でモールドした樹脂モールド体１０を例に挙げて説明したが、モールドされるものは半導体ベアチップ（半導体チップ）１２に限定されず、他の電子回路部品でも良いのは勿論である。また、モールドする材料はエポキシ樹脂１２に限定せず、他の種類の樹脂でも良い。さらに、樹脂モールド体としては、樹脂でモールドするものに限定せず、樹脂ケースや樹脂筐体の場合も含む。また、上記の実施の形態では、樹脂モールド体１０の全面を磁気損失膜１５で覆った場合の例についてのみ述べているが、例えば、樹脂モールド体１０の上面のみや下面のみでも良く、少なくとも一面を磁気損失膜１５で覆うようにしたものでも良い。
【００４２】
さらに、上述した実施の形態では、樹脂モールド体１０の表面を磁気損失膜１５で直接覆った場合の例についてのみ説明しているが、例えば、磁気損失膜が表面に形成されている粘着テープを、樹脂モールド体１０の一表面に貼り付けるようにしても良いのは勿論である。
【００４３】
【発明の効果】
上述したように、本発明によれば、樹脂モールド体の少なくとも一面を磁気損失膜で覆っているので、電子回路部品から発生した不要輻射を有効に削減することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態による樹脂モールド体の一例を示す概略断面図である。
【図２】スパッタ法による試料作製装置の概略断面図である。
【図３】磁気損失膜としての試料１に係る磁気損失項μ”の周波数依存性の一例を示す図である。
【図４】磁気損失膜としての試料１からなる高周波電流抑制体の抑制効果を見るための測定系を示す斜視図である。
【図５】磁気損失膜としての試料１の伝送特性（Ｓ21）の周波数特性を示す図である。
【図６】磁気損失膜である磁性体の等価回路を示す図である。
【図７】磁気損失膜としての試料１の伝送特性（Ｓ21）より算出した抵抗値Ｒの周波数特性を示す図である。
【符号の説明】
１０ 樹脂モールド体
１１ 半導体ベアチップ
１２ エポキシ樹脂
１３ リードフレーム
１５ 磁気損失膜（グラニュラー磁性薄膜）

Claims (4)

  1. 内部に電子回路部品を含み、外側を樹脂でモールドして成る樹脂モールド体に於いて、前記樹脂モールド体の少なくとも一面をグラニュラー磁性薄膜からなる磁気損失膜で覆い、前記グラニュラー磁性薄膜からなる磁気損失膜が、Ｍ−Ｘ−Ｙ（Ｍは磁性金属元素、ＹはＯあるいはＮ，Ｆのいずれか、ＸはＭ、Ｙ以外の元素）なる組成を有し、Ｍ成分の比率が、Ｍ成分のみからなるバルク金属磁性体の飽和磁化に対して６０％以上８０％以下となる飽和磁化を示す領域であることを特徴とする樹脂モールド体。
  2. 前記電子回路部品が半導体チップである、請求項１に記載の樹脂モールド体。
  3. 前記グラニュラー磁性薄膜がスパッタ法により形成されたスパッタ膜である、請求項１に記載の樹脂モールド体。
  4. 前記グラニュラー磁性薄膜が蒸着法により形成された蒸着膜である、請求項１に記載の樹脂モールド体。
JP2000102378A 2000-04-04 2000-04-04 樹脂モールド体 Expired - Fee Related JP4398056B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2000102378A JP4398056B2 (ja) 2000-04-04 2000-04-04 樹脂モールド体
KR1020010017663A KR20010095273A (ko) 2000-04-04 2001-04-03 전자회로 소자를 포함하는 수지 몰딩 장치
US09/825,420 US6495927B2 (en) 2000-04-04 2001-04-03 Resin-molded unit including an electronic circuit component
TW090108094A TW504829B (en) 2000-04-04 2001-04-04 Resin-molded unit including an electronic circuit component
EP01108513A EP1143518A1 (en) 2000-04-04 2001-04-04 Resin-molded unit including an electronic circuit component covered by a protective magnetic film
CN01116567A CN1316778A (zh) 2000-04-04 2001-04-04 包括电子电路元件的树脂模制部件
NO20011708A NO20011708L (no) 2000-04-04 2001-04-04 Harpiksstöpt enhet som inneholder en elektronisk kretskomponent

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000102378A JP4398056B2 (ja) 2000-04-04 2000-04-04 樹脂モールド体

Publications (2)

Publication Number Publication Date
JP2001284498A JP2001284498A (ja) 2001-10-12
JP4398056B2 true JP4398056B2 (ja) 2010-01-13

Family

ID=18616274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000102378A Expired - Fee Related JP4398056B2 (ja) 2000-04-04 2000-04-04 樹脂モールド体

Country Status (7)

Country Link
US (1) US6495927B2 (ja)
EP (1) EP1143518A1 (ja)
JP (1) JP4398056B2 (ja)
KR (1) KR20010095273A (ja)
CN (1) CN1316778A (ja)
NO (1) NO20011708L (ja)
TW (1) TW504829B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010095252A (ko) * 2000-04-04 2001-11-03 도낀 가부시끼가이샤 고주파 전류 억제형 전자 부품 및 이를 위한 접합 와이어
US6967390B2 (en) * 2003-02-13 2005-11-22 Freescale Semiconductor, Inc. Electronic component and method of manufacturing same
FR2852190B1 (fr) * 2003-03-03 2005-09-23 Procede de fabrication d'un composant ou d'un module electronique et composant ou module correspondant
US7968978B2 (en) * 2007-06-14 2011-06-28 Raytheon Company Microwave integrated circuit package and method for forming such package
KR100877551B1 (ko) * 2008-05-30 2009-01-07 윤점채 전자파 차폐 기능을 갖는 반도체 패키지, 그 제조방법 및 지그
JP5614286B2 (ja) * 2009-01-28 2014-10-29 日立金属株式会社 半導体装置及び電源回路
US9426914B2 (en) * 2012-05-17 2016-08-23 Intel Corporation Film insert molding for device manufacture
EP3058588A4 (en) * 2013-10-15 2017-05-31 Intel Corporation Magnetic shielded integrated circuit package
US9881877B2 (en) 2016-03-31 2018-01-30 Tdk Corporation Electronic circuit package using composite magnetic sealing material
US10242954B2 (en) * 2016-12-01 2019-03-26 Tdk Corporation Electronic circuit package having high composite shielding effect
US9818518B2 (en) 2016-03-31 2017-11-14 Tdk Corporation Composite magnetic sealing material
US9972579B1 (en) 2016-11-16 2018-05-15 Tdk Corporation Composite magnetic sealing material and electronic circuit package using the same
US10403582B2 (en) 2017-06-23 2019-09-03 Tdk Corporation Electronic circuit package using composite magnetic sealing material

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0323654A (ja) * 1989-06-21 1991-01-31 Mitsubishi Electric Corp 樹脂封止形半導体装置
JP2530051B2 (ja) * 1990-07-24 1996-09-04 株式会社東芝 半導体集積回路装置
US5370766A (en) * 1993-08-16 1994-12-06 California Micro Devices Methods for fabrication of thin film inductors, inductor networks and integration with other passive and active devices
FI117224B (fi) * 1994-01-20 2006-07-31 Nec Tokin Corp Sähkömagneettinen häiriönpoistokappale, ja sitä soveltavat elektroninen laite ja hybridimikropiirielementti
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
DE69727373T2 (de) * 1996-04-24 2004-12-09 Okamura, Susumu Halbleitervorrichtung
JP3608063B2 (ja) * 1996-08-23 2005-01-05 Ｎｅｃトーキン株式会社 Ｅｍｉ対策部品及びそれを備えた能動素子

Also Published As

Publication number Publication date
KR20010095273A (ko) 2001-11-03
JP2001284498A (ja) 2001-10-12
EP1143518A1 (en) 2001-10-10
CN1316778A (zh) 2001-10-10
NO20011708L (no) 2001-10-05
US20010035579A1 (en) 2001-11-01
NO20011708D0 (no) 2001-04-04
US6495927B2 (en) 2002-12-17
TW504829B (en) 2002-10-01

Similar Documents

Publication Publication Date Title
JP4210016B2 (ja) 通信ケーブル
JP4434422B2 (ja) 高周波電流抑制型コネクタ
JP4398056B2 (ja) 樹脂モールド体
KR100908356B1 (ko) 전자기 노이즈 억제체 및 그것을 이용한 전자기 노이즈 억제방법
JP4417521B2 (ja) 配線基板
KR20010095320A (ko) 과립형 자기막을 포함하는 배선기판
JP2001291989A (ja) 金属筐体を備えた電子部品
US6903440B2 (en) Electronic component of a high frequency current suppression type and bonding wire for the same
JP4287020B2 (ja) 高周波電流抑制型放熱板
JP4271825B2 (ja) 半導体ベアチップおよび半導体ウエーハ
KR100749679B1 (ko) 준마이크로파 대역에서 최대의 복합 투자율을 가진자성체와 그 제조방법
JP2002064189A (ja) マグネティック・ランダム・アクセス・メモリ
JP4243000B2 (ja) 電子部品用高周波電流抑制型ボンディングワイヤ及びそれを含む電子部品
JP4398057B2 (ja) 高周波電流抑制型電子部品
JP2001284132A (ja) 磁気コア
JP2001284755A (ja) 配線基板
JP2001284698A (ja) 発光素子
JP2001284947A (ja) 高周波電流抑制体を用いたアンテナ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091022

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees