CN210429802U - Sip模组和电子设备 - Google Patents
Sip模组和电子设备 Download PDFInfo
- Publication number
- CN210429802U CN210429802U CN201921831271.6U CN201921831271U CN210429802U CN 210429802 U CN210429802 U CN 210429802U CN 201921831271 U CN201921831271 U CN 201921831271U CN 210429802 U CN210429802 U CN 210429802U
- Authority
- CN
- China
- Prior art keywords
- semiconductor chip
- sip module
- substrate
- chip
- outer ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本实用新型实施例提供一种SIP模组和电子设备,SIP模组包括基板、第一半导体芯片、第二半导体芯片及电磁屏蔽网。第一半导体芯片为中部镂空的环形芯片,且第一半导体芯片中部镂空区域的尺寸大于第二半导体芯片的尺寸,第一半导体芯片焊接在基板上,第二半导体芯片设置在第一半导体芯片中部镂空区域且焊接在基板上。电磁屏蔽网设置在第二半导体芯片上,且电磁屏蔽网与第一半导体芯片固定。通过设置在第二半导体上方的电磁屏蔽网对第一半导体芯片及第二半导体芯片进行电磁屏蔽,与填充屏蔽胶的方式相比,由于无需通过激光的方式开槽,本实用新型的电磁屏蔽网的结构更加简单,且电磁屏蔽效果更好。同时,也能在一定程度上节省购置激光头的成本。
Description
技术领域
本实用新型涉及半导体领域,具体而言,涉及一种SIP模组和电子设备。
背景技术
SIP(System In a Package,系统级封装)封装是将多种功能芯片,包括处理器、存储器等功能的芯片集成在一个封装内,达到功能整合的目的。
随着科学技术的发展,现在的电子设备的尺寸逐渐减小,这导致采用SIP封装的电路组件与线路的分布密度过高,导致芯片与芯片之间出现电磁干扰现象。
现有技术中,通常是在基板塑封后通过激光在芯片与芯片之间的塑封体上开设一个凹槽,并在凹槽内填充屏蔽胶的方式解决芯片与芯片之间的电磁干扰问题。但基板在塑封后存在一定的翘曲度,采用激光开槽会造成开槽深度不稳定,若开槽深度小于塑封体厚度,使得屏蔽胶无法将芯片完全隔开,导致电磁屏蔽效果差。
实用新型内容
本实用新型的目的在于提供一种SIP模组和电子设备,采用电磁屏蔽网对不同的芯片进行电磁屏蔽。
本实用新型提供一种技术方案:
第一方面,实施例提供一种SIP模组,所述SIP模组包括基板、第一半导体芯片、第二半导体芯片及电磁屏蔽网;
所述第一半导体芯片为中部镂空的环形芯片,所述第一半导体芯片中部镂空区域的尺寸大于所述第二半导体芯片的尺寸;
所述第一半导体芯片焊接在所述基板上,所述第二半导体芯片设置在所述第一半导体芯片中部镂空区域且焊接在所述基板上;
所述电磁屏蔽网设置在所述第二半导体芯片上,且所述电磁屏蔽网与所述第一半导体芯片固定。
在可选的实施方式中,所述第一半导体芯片为中部镂空的六边形,且所述第一半导体芯片的中部镂空的区域为六边形。
在可选的实施方式中,所述第一半导体芯片包括内环及外环,所述第一半导体芯片的外环的厚度大于所述第一半导体芯片的内环的厚度,所述第一半导体芯片的外环与内环形成台阶;
所述第二半导体芯片的厚度小于所述第一半导体芯片的外环的厚度。
在可选的实施方式中,所述第一半导体芯片通过导线焊接在所述基板上,所述导线的两端分别与所述第一半导体芯片的外环及所述基板焊接;
所述第二半导体芯片倒装焊接在所述基板上。
在可选的实施方式中,所述电磁屏蔽网包括多根导线,所述导线的两端焊接在所述第一半导体芯片的内环且所述多根导线呈网状覆盖于所述第二半导体芯片上方形成电磁屏蔽层。
在可选的实施方式中,所述电磁屏蔽网的高度低于所述第一半导体芯片的外环的高度。
在可选的实施方式中,所述第一半导体芯片及所述第二半导体芯片上还覆盖有树脂材料,用于固定所述第一半导体芯片或所述第二芯片的各个引脚上设置的导线。
在可选的实施方式中,所述树脂材料上还设置有用于屏蔽电磁信号的金属膜。
在可选的实施方式中,所述第一半导体芯片及所述第二半导体芯片与所述基板之间还设置有用于导电的银浆层。
第二方面,实施例提供一种电子设备,所述电子设备包括外壳及前述实施方式所述的SIP模组,所述SIP模组设置在所述外壳的内部。
本实用新型的有益效果:
本实用新型实施例提供一种SIP模组和电子设备,SIP模组包括基板、第一半导体芯片、第二半导体芯片及电磁屏蔽网。第一半导体芯片为中部镂空的环形芯片,且第一半导体芯片中部镂空区域的尺寸大于第二半导体芯片的尺寸,第一半导体芯片焊接在基板上,第二半导体芯片设置在第一半导体芯片中部镂空区域且焊接在基板上。电磁屏蔽网设置在第二半导体芯片上,且电磁屏蔽网与第一半导体芯片固定。通过设置在第二半导体上方的电磁屏蔽网对第一半导体芯片及第二半导体芯片进行电磁屏蔽,与填充屏蔽胶的方式相比,由于无需通过激光的方式开槽,本实用新型的电磁屏蔽网的结构更加简单,且电磁屏蔽效果更好。同时,也能在一定程度上节省购置激光头的成本。
附图说明
为了更清楚地说明本实用新型实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本实用新型的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为现有技术的SIP模组的主视图;
图2为本实用新型实施例提供的SIP模组的俯视图;
图3为本实用新型实施例提供的SIP模组的剖面图之一;
图4为本实用新型实施例提供的SIP模组的剖面图之二。
图标:10-SIP模组;11-第一半导体芯片;12-第二半导体芯片;13-基板;14-凹槽;15-塑封体;16-电磁屏蔽网;17-树脂材料;18-金属薄膜;19-银浆层;111-外环;112-内环;161-导线。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本实用新型一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围,而是仅仅表示本实用新型的选定实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
在本实用新型的描述中,需要理解的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该实用新型产品使用时惯常摆放的方位或位置关系,或者是本领域技术人员惯常理解的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的设备或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。
此外,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
在本实用新型的描述中,还需要说明的是,除非另有明确的规定和限定,术语“设置”、“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本实用新型中的具体含义。
请参照图1,图1为现有技术的SIP模组10的主视图。在现有技术中,第一半导体芯片11及第二半导体芯片12并列焊接在基板13上,第一半导体芯片11及第二半导体芯片12上覆盖有一层塑封体15。
现有技术一般是在第一半导体芯片11及第二半导体芯片12之间通过激光的方式开设有一凹槽14,并在凹槽14内填充屏蔽胶,从而实现第一半导体芯片11以第二半导体芯片12的电磁屏蔽。
发明人在研究中发现,基板13在使用塑封体15塑封后存在一定的翘曲度,采用激光开槽的方式会造成开槽深度不稳定,即可能出现凹槽14的深度小于塑封体15的厚度。这将导致填充的屏蔽胶无法将第一半导体芯片11与第二半导体芯片12完全隔开,最终导致电磁屏蔽效果差。
为了解决上述问题,发明人提出本实用新型中涉及的一种SIP模组和电子设备。下面对本实用新型进行详细说明。
请参照图2,图2为本实用新型实施例提供的SIP模组10的俯视图。在本实施例中,SIP模组10包括基板13、第一半导体芯片11、第二半导体芯片12及电磁屏蔽网16。
第一半导体芯片11为中部镂空的环形芯片,且第一半导体芯片11中部镂空区域的尺寸大于第二半导体芯片12的尺寸。
值得说明的是,图2中所示的正六边形的第一半导体芯片11仅为本实用新型实施例提供的第一半导体芯片11的一种实施方式,不构成对第一半导体芯片11的形状的限定,在其他实施方式中,第一半导体芯片11还可以为其他形状。
第一半导体芯片11焊接在基板13上,第二半导体芯片12设置在第一半导体芯片11中部镂空区域且焊接在基板13上。
电磁屏蔽网16设置在第二半导体芯片12上,且电磁屏蔽网16与第一半导体芯片11固定。
在本实施例中,通过电磁屏蔽网16对第一半导体芯片11与第二半导体芯片12进行电磁屏蔽,替代现有技术中的开槽后填充屏蔽胶的方式,避免了由于开设的凹槽14的深度不足导致的电磁屏蔽效果较差的问题。同时,采用本实用新型的方式进行电磁屏蔽,与现有技术的开槽填充屏蔽胶的方式相比更加简单,也能够在一定程度上节省购买及维护激光设备的成本。
本实用新型将第二半导体芯片12放置在第一半导体芯片11的内部,与并列在基板13的方式相比,在一定程度上能够减小SIP模组10的尺寸。
可选地,在本实施例的一种实施方式中,第一半导体芯片11为中部镂空的六边形,且第一半导体芯片11的中部镂空的区域为六边形。
现有技术中,芯片通常为四边形结构,随着产品性能的提高,需要芯片具有更多的引脚。若芯片依旧采用四边形结构,则可能导致芯片数量或尺寸的增加,带来成本上的增加。而六边形的结构的第一半导体芯片11具有更长的周长,与四边形结构的芯片相比,可设置更多的引脚端,大幅度提高了SIP模组10的产品性能。
请参照图3,图3为本实用新型实施例提供的SIP模组10的剖面图之一。在本实施例中,第一半导体芯片11包括内环112及外环111,第一半导体芯片11的外环111的厚度大于第一半导体芯片11的内环112的厚度,第一半导体芯片11的外环111与内环112形成用于固定电磁屏蔽网16的台阶。
第二半导体芯片12的厚度小于第一半导体芯片11的外环111的厚度,且第二半导体芯片12的厚度与第一半导体芯片11的内环112的厚度大致相同。
结合参照图1及图3,在本实施例中,电磁屏蔽网16包括多根导线161,导线161的两端焊接在第一半导体芯片11的内环112上,且多根导线161呈网状覆盖在第二半导体芯片12的上方形成电磁屏蔽网16。电磁屏蔽网16能够过滤第二半导体芯片12的噪声及电磁波,从而避免第一半导体芯片11与第二半导体芯片12之间产生电磁干扰现象。
可选地,在本实施例中,电磁屏蔽网16的高度低于第一半导体芯片11的外环111的高度。
请参照图4,图4为本实用新型实施例提供的SIP模组10的剖面图之二。在本实施例中,第一半导体芯片11通过导线161焊接在基板13上,导线161的两端分别焊接在第一半导体芯片11的外环111上以及基板13上。
第二半导体芯片12采用倒装贴片技术焊接在基板13上。倒装贴片通常应用在时脉较高的CPU(Central Processing Unit,中央处理器)或高频电路上,以获得更好的效能,与传统速度较慢的引线键合技术相比,倒装贴片技术通常应用在高脚数、小型化、多功能、高速度的IC(Integrated Circuit,集成电路)产品中。
继续参照图4,可选地,在本实施例中,第一半导体芯片11及第二半导体芯片12上还覆盖有树脂材料17,用于固定第一半导体芯片11上焊接的导线161,避免由于触碰造成导线161脱落。
可选地,在本实施例中,树脂材料17上还设置有用于屏蔽电磁信号的金属薄膜18。金属薄膜18通过喷射的方式覆盖在树脂材料17上,用于屏蔽该金属薄膜18内部的第一半导体芯片11、第二半导体芯片12与其他金属薄膜18内的第一半导体芯片11、第二半导体芯片12之间的干扰电磁波。
可选地,在本实施例中,第一半导体芯片11及第二半导体芯片12与基板13之间还设置有用于导电的银浆层19。
本实用新型实施例还提供了一种电子设备,该电子设备包括外壳及设置在外壳内部的SIP模组10,通过SIP模组10实现该电子设备的不同功能,例如通话或上网。
综上所述,本实用新型实施例提供一种SIP模组和电子设备,SIP模组包括基板、第一半导体芯片、第二半导体芯片及电磁屏蔽网。第一半导体芯片为中部镂空的环形芯片,且第一半导体芯片中部镂空区域的尺寸大于第二半导体芯片的尺寸,第一半导体芯片焊接在基板上,第二半导体芯片设置在第一半导体芯片中部镂空区域且焊接在基板上。电磁屏蔽网设置在第二半导体芯片上,且电磁屏蔽网与第一半导体芯片固定。通过设置在第二半导体上方的电磁屏蔽网对第一半导体芯片及第二半导体芯片进行电磁屏蔽,与填充屏蔽胶的方式相比,由于无需通过激光的方式开槽,本实用新型的电磁屏蔽网的结构更加简单,且电磁屏蔽效果更好。同时,也能在一定程度上节省购置激光头的成本。
同时,六边形的芯片相对于传统的四边形芯片,具有更多的引脚端,可以大幅提高SIP模组产品性能。
以上所述仅为本实用新型的优选实施例而已,并不用于限制本实用新型,对于本领域的技术人员来说,本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。
Claims (10)
1.一种SIP模组,其特征在于,所述SIP模组包括基板、第一半导体芯片、第二半导体芯片及电磁屏蔽网;
所述第一半导体芯片为中部镂空的环形芯片,所述第一半导体芯片中部镂空区域的尺寸大于所述第二半导体芯片的尺寸;
所述第一半导体芯片焊接在所述基板上,所述第二半导体芯片设置在所述第一半导体芯片中部镂空区域且焊接在所述基板上;
所述电磁屏蔽网设置在所述第二半导体芯片上,且所述电磁屏蔽网与所述第一半导体芯片固定。
2.根据权利要求1所述的SIP模组,其特征在于,所述第一半导体芯片为中部镂空的六边形,且所述第一半导体芯片的中部镂空的区域为六边形。
3.根据权利要求2所述的SIP模组,其特征在于,所述第一半导体芯片包括内环及外环,所述第一半导体芯片的外环的厚度大于所述第一半导体芯片的内环的厚度,所述第一半导体芯片的外环与内环形成台阶;
所述第二半导体芯片的厚度小于所述第一半导体芯片的外环的厚度。
4.根据权利要求3所述的SIP模组,其特征在于,所述第一半导体芯片通过导线焊接在所述基板上,所述导线的两端分别与所述第一半导体芯片的外环及所述基板焊接;
所述第二半导体芯片倒装焊接在所述基板上。
5.根据权利要求4所述的SIP模组,其特征在于,所述电磁屏蔽网包括多根导线,所述导线的两端焊接在所述第一半导体芯片的内环且所述多根导线呈网状覆盖于所述第二半导体芯片上方形成电磁屏蔽层。
6.根据权利要求5所述的SIP模组,其特征在于,所述电磁屏蔽网的高度低于所述第一半导体芯片的外环的高度。
7.根据权利要求1-6任意一项所述的SIP模组,其特征在于,所述第一半导体芯片及所述第二半导体芯片上还覆盖有树脂材料,用于固定所述第一半导体芯片上焊接的导线。
8.根据权利要求7所述的SIP模组,其特征在于,所述树脂材料上还设置有用于屏蔽电磁信号的金属膜。
9.根据权利要求8所述的SIP模组,其特征在于,所述第一半导体芯片及所述第二半导体芯片与所述基板之间还设置有用于导电的银浆层。
10.一种电子设备,其特征在于,所述电子设备包括外壳及权利要求1-9任意一项所述的SIP模组,所述SIP模组设置在所述外壳的内部。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921831271.6U CN210429802U (zh) | 2019-10-29 | 2019-10-29 | Sip模组和电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921831271.6U CN210429802U (zh) | 2019-10-29 | 2019-10-29 | Sip模组和电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210429802U true CN210429802U (zh) | 2020-04-28 |
Family
ID=70368938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201921831271.6U Active CN210429802U (zh) | 2019-10-29 | 2019-10-29 | Sip模组和电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210429802U (zh) |
-
2019
- 2019-10-29 CN CN201921831271.6U patent/CN210429802U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6326244B1 (en) | Method of making a cavity ball grid array apparatus | |
US20180197824A1 (en) | Anti-emi shielding package and method of making same | |
US20140291821A1 (en) | Semiconductor package having grounding member and method of manufacturing the same | |
TWI438885B (zh) | 半導體封裝件及其製法 | |
US9153543B1 (en) | Shielding technique for semiconductor package including metal lid and metalized contact area | |
TWI453836B (zh) | 半導體封裝件及其製法 | |
US20090065911A1 (en) | Semiconductor package and manufacturing method thereof | |
US8134242B2 (en) | Integrated circuit package system with concave terminal | |
CN112234048B (zh) | 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法 | |
KR20160001117A (ko) | 반도체 패키지 | |
CN210489609U (zh) | 集成电路封装体 | |
US7701046B2 (en) | Stacked type chip package structure | |
KR20010056618A (ko) | 반도체패키지 | |
CN210429802U (zh) | Sip模组和电子设备 | |
US20090184404A1 (en) | Electromagnetic shilding structure and manufacture method for multi-chip package module | |
TWI525782B (zh) | 半導體封裝件及其製法 | |
JP2001035957A (ja) | 電子部品収納用パッケージならびに半導体装置およびパッケージ製造方法 | |
CN109561644A (zh) | 电路板组件的制备方法、电路板组件及移动终端 | |
US9704812B1 (en) | Double-sided electronic package | |
CN213026119U (zh) | 多emi屏蔽层的倒装芯片封装结构 | |
CN205845930U (zh) | 一种芯片封装结构及终端设备 | |
CN108063130B (zh) | 具有引脚侧壁爬锡功能的电磁屏蔽封装结构及其制造工艺 | |
KR20170065863A (ko) | 전자기 간섭 차폐부를 가지는 반도체 패키지 및 제조 방법 | |
CN101308804A (zh) | 射频模块的封装结构及其制造方法 | |
CN216389325U (zh) | 基板及封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |