JP2001035957A - 電子部品収納用パッケージならびに半導体装置およびパッケージ製造方法 - Google Patents
電子部品収納用パッケージならびに半導体装置およびパッケージ製造方法Info
- Publication number
- JP2001035957A JP2001035957A JP11204930A JP20493099A JP2001035957A JP 2001035957 A JP2001035957 A JP 2001035957A JP 11204930 A JP11204930 A JP 11204930A JP 20493099 A JP20493099 A JP 20493099A JP 2001035957 A JP2001035957 A JP 2001035957A
- Authority
- JP
- Japan
- Prior art keywords
- build
- conductive adhesive
- ground
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 本発明は、信号線の特性インピーダンスのば
らつき、信号線間の電気的結合、クロストークノイズ、
グラウンドバウンスの抑制を図る電子部品収納用パッケ
ージならびに半導体装置およびパッケージ製造方法を得
る。 【解決手段】 ビルドアップ基板２を用いたケース型Ｂ
ＧＡにおいて、ビルドアップ基板２とスティフナー３を
導電性の接着材を用いた導電性接着層２７で接着し、当
該スティフナー３および当該ビルドアップ基板２を用い
てグラウンドプレーン１２を構成する。
らつき、信号線間の電気的結合、クロストークノイズ、
グラウンドバウンスの抑制を図る電子部品収納用パッケ
ージならびに半導体装置およびパッケージ製造方法を得
る。 【解決手段】 ビルドアップ基板２を用いたケース型Ｂ
ＧＡにおいて、ビルドアップ基板２とスティフナー３を
導電性の接着材を用いた導電性接着層２７で接着し、当
該スティフナー３および当該ビルドアップ基板２を用い
てグラウンドプレーン１２を構成する。
Description
【０００１】
【発明の属する技術分野】この発明は、電子部品を収容
するための電子部品収納用パッケージ技術に係り、特に
信号線の特性インピーダンスのばらつき、信号線間の電
気的結合、クロストークノイズ、グラウンドバウンスの
抑制を図る電子部品収納用パッケージならびに半導体装
置およびパッケージ製造方法に関するものである。
するための電子部品収納用パッケージ技術に係り、特に
信号線の特性インピーダンスのばらつき、信号線間の電
気的結合、クロストークノイズ、グラウンドバウンスの
抑制を図る電子部品収納用パッケージならびに半導体装
置およびパッケージ製造方法に関するものである。
【０００２】
【従来の技術】図４は従来の半導体装置の一例を示す半
導体装置の断面図、図５は図４の半導体装置の平面図で
ある。図４において、１は半導体チップ、２はビルドア
ップ基板、３はスティフナー、４は第１接着剤、５は第
２接着剤、６はヒートスプレッダ、７は半田ボール、８
はバンプ、９はアンダーフィル樹脂、１０は熱伝達性樹
脂を示している。図４，５を参照すると、従来の半導体
装置は、図４に示すように、有機材から構成されたビル
ドアップ基板２にバンプ８を介して半導体チップ１を搭
載した後にアンダーフィル樹脂９で半導体チップ１の底
部周辺をビルドアップ基板２の中央部（図５参照）に固
定し、金属製のスティフナー３、ヒートスプレッダ６、
および第１接着剤４と第２接着剤５で半導体チップ１を
封止し、バンプ８に半田ボール７を取り付けたボールグ
リッドアレイ構造（ケース型ＢＧＡ）を有している。
導体装置の断面図、図５は図４の半導体装置の平面図で
ある。図４において、１は半導体チップ、２はビルドア
ップ基板、３はスティフナー、４は第１接着剤、５は第
２接着剤、６はヒートスプレッダ、７は半田ボール、８
はバンプ、９はアンダーフィル樹脂、１０は熱伝達性樹
脂を示している。図４，５を参照すると、従来の半導体
装置は、図４に示すように、有機材から構成されたビル
ドアップ基板２にバンプ８を介して半導体チップ１を搭
載した後にアンダーフィル樹脂９で半導体チップ１の底
部周辺をビルドアップ基板２の中央部（図５参照）に固
定し、金属製のスティフナー３、ヒートスプレッダ６、
および第１接着剤４と第２接着剤５で半導体チップ１を
封止し、バンプ８に半田ボール７を取り付けたボールグ
リッドアレイ構造（ケース型ＢＧＡ）を有している。
【０００３】図６は図４の半導体装置の断面拡大図、図
７は図４の半導体装置のパターン図である。図６におい
て、１１は信号線、１２はグラウンドプレーン、１３は
コアスルーホール、１４はビルドアップビア、１５はコ
ア絶縁層、１６は第１コア配線層、１７は第２コア配線
層、１８は第１ビルドアップ絶縁層、１９は第２ビルド
アップ絶縁層、２０は第１ビルドアップ配線層、２１は
第２ビルドアップ配線層、２２は第１ソルダーレジス
ト、２３は第２ソルダーレジスト、２４は第１接着剤
厚、２５は第１ソルダーレジスト厚、２６は第１ビルド
アップ絶縁層厚を示している。図６，７を参照すると、
ビルドアップ基板２は、コア絶縁層１５などのコア絶縁
基材、コアスルーホール１３、第１コア配線層１６およ
び第２コア配線層１７などのコア導体層（図７参照）、
第１ビルドアップ絶縁層１８（第１ビルドアップ絶縁層
厚２６）および第２ビルドアップ絶縁層１９などのビル
ドアップ絶縁層、ビルドアップビア１４、第１ビルドア
ップ配線層２０、第２ビルドアップ配線層２１およびビ
ルドアップビア１４などが高密度に形成されたビルドア
ップ導体導体層（図７参照）、第１ソルダーレジスト２
２（第１ソルダーレジスト厚２５）および第２ソルダー
レジスト２３などのソルダーレジスト、ソルダーレジス
ト開口からなる。第１ソルダーレジスト２２とスティフ
ナーとは第１接着剤４（第１接着剤厚２４）で接着さ
れ、コア導体層には主にグラウンドプレーン１２が形成
され、ビルドアップ導体層には主に信号線１１のパター
ンが形成されている。
７は図４の半導体装置のパターン図である。図６におい
て、１１は信号線、１２はグラウンドプレーン、１３は
コアスルーホール、１４はビルドアップビア、１５はコ
ア絶縁層、１６は第１コア配線層、１７は第２コア配線
層、１８は第１ビルドアップ絶縁層、１９は第２ビルド
アップ絶縁層、２０は第１ビルドアップ配線層、２１は
第２ビルドアップ配線層、２２は第１ソルダーレジス
ト、２３は第２ソルダーレジスト、２４は第１接着剤
厚、２５は第１ソルダーレジスト厚、２６は第１ビルド
アップ絶縁層厚を示している。図６，７を参照すると、
ビルドアップ基板２は、コア絶縁層１５などのコア絶縁
基材、コアスルーホール１３、第１コア配線層１６およ
び第２コア配線層１７などのコア導体層（図７参照）、
第１ビルドアップ絶縁層１８（第１ビルドアップ絶縁層
厚２６）および第２ビルドアップ絶縁層１９などのビル
ドアップ絶縁層、ビルドアップビア１４、第１ビルドア
ップ配線層２０、第２ビルドアップ配線層２１およびビ
ルドアップビア１４などが高密度に形成されたビルドア
ップ導体導体層（図７参照）、第１ソルダーレジスト２
２（第１ソルダーレジスト厚２５）および第２ソルダー
レジスト２３などのソルダーレジスト、ソルダーレジス
ト開口からなる。第１ソルダーレジスト２２とスティフ
ナーとは第１接着剤４（第１接着剤厚２４）で接着さ
れ、コア導体層には主にグラウンドプレーン１２が形成
され、ビルドアップ導体層には主に信号線１１のパター
ンが形成されている。
【０００４】
【発明が解決しようとする課題】しかしながら、４層構
造のビルドアップ基板２を用いた従来のケース型ＢＧＡ
では、コア層のスルーホール（コアスルーホール１３）
によりグラウンドプレーン１２が大きく抜けたパターン
となり、電気特性として以下に掲げる問題点があった。
まず第１の問題点は、配線の位置がグラウンドプレーン
１２上にある場合と配線の位置がコア層のスルーホール
（コアスルーホール１３）上にある場合で、配線の特性
インピーダンスのばらつきが大きくなることである。ま
た第２の問題点は、特に配線の位置がコア層のスルーホ
ール（コアスルーホール１３）上にある場合では、クロ
ストークノイズが大きくなることである。そして第３の
問題点は、グラウンドプレーン１２のパターンの抜けが
大きいため、グラウンドプレーン１２のインダクタンス
が大きくなり、その結果、グラウンドバウンスが大きく
なることである。
造のビルドアップ基板２を用いた従来のケース型ＢＧＡ
では、コア層のスルーホール（コアスルーホール１３）
によりグラウンドプレーン１２が大きく抜けたパターン
となり、電気特性として以下に掲げる問題点があった。
まず第１の問題点は、配線の位置がグラウンドプレーン
１２上にある場合と配線の位置がコア層のスルーホール
（コアスルーホール１３）上にある場合で、配線の特性
インピーダンスのばらつきが大きくなることである。ま
た第２の問題点は、特に配線の位置がコア層のスルーホ
ール（コアスルーホール１３）上にある場合では、クロ
ストークノイズが大きくなることである。そして第３の
問題点は、グラウンドプレーン１２のパターンの抜けが
大きいため、グラウンドプレーン１２のインダクタンス
が大きくなり、その結果、グラウンドバウンスが大きく
なることである。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、信号線の特性インピーダンスの
ばらつき、信号線間の電気的結合、クロストークノイ
ズ、グラウンドバウンスの抑制を図る電子部品収納用パ
ッケージならびに半導体装置およびパッケージ製造方法
を得ることを目的とする。
ためになされたもので、信号線の特性インピーダンスの
ばらつき、信号線間の電気的結合、クロストークノイ
ズ、グラウンドバウンスの抑制を図る電子部品収納用パ
ッケージならびに半導体装置およびパッケージ製造方法
を得ることを目的とする。
【０００６】
【課題を解決するための手段】この発明の請求項１記載
の発明にかかる電子部品収納用パッケージは、信号線の
特性インピーダンスのばらつき、信号線間の電気的結
合、クロストークノイズ、グラウンドバウンスの抑制を
図る電子部品収納用パッケージであって、電源および／
またはグラウンド層がコア基板に形成され信号線がビル
ドアップ配線層に形成されるビルドアップ基板とスティ
フナーを導電性の接着材を用いた導電性接着層で接着す
るとともに、当該スティフナーおよび当該ビルドアップ
基板を用いてグラウンドプレーンを形成した構造を有す
るものである。
の発明にかかる電子部品収納用パッケージは、信号線の
特性インピーダンスのばらつき、信号線間の電気的結
合、クロストークノイズ、グラウンドバウンスの抑制を
図る電子部品収納用パッケージであって、電源および／
またはグラウンド層がコア基板に形成され信号線がビル
ドアップ配線層に形成されるビルドアップ基板とスティ
フナーを導電性の接着材を用いた導電性接着層で接着す
るとともに、当該スティフナーおよび当該ビルドアップ
基板を用いてグラウンドプレーンを形成した構造を有す
るものである。
【０００７】請求項２記載の発明にかかる電子部品収納
用パッケージは、上記請求項１記載の発明において、前
記導電性接着層を接地電位に固定するように構成されて
いるものである。
用パッケージは、上記請求項１記載の発明において、前
記導電性接着層を接地電位に固定するように構成されて
いるものである。
【０００８】請求項３記載の発明にかかる電子部品収納
用パッケージは、上記請求項１に記載の発明において、
前記グラウンドプレーンに接続したパッドを前記ビルド
アップ基板の表面に設けるとともに、当該パッドを前記
導電性接着層と導通させた構造を有するものである。
用パッケージは、上記請求項１に記載の発明において、
前記グラウンドプレーンに接続したパッドを前記ビルド
アップ基板の表面に設けるとともに、当該パッドを前記
導電性接着層と導通させた構造を有するものである。
【０００９】請求項４記載の発明にかかる電子部品収納
用パッケージは、上記請求項１乃至３のいずれか一項に
記載の発明において、前記ビルドアップ配線層に複数の
グラウンド接続パッドを設け、導電性の接着材を主成分
とする前記導電性接着層を複数のグラウンド接続パッド
に接続する構造を有するものである。
用パッケージは、上記請求項１乃至３のいずれか一項に
記載の発明において、前記ビルドアップ配線層に複数の
グラウンド接続パッドを設け、導電性の接着材を主成分
とする前記導電性接着層を複数のグラウンド接続パッド
に接続する構造を有するものである。
【００１０】請求項５記載の発明にかかる半導体装置
は、信号線の特性インピーダンスのばらつき、信号線間
の電気的結合、クロストークノイズ、グラウンドバウン
スの抑制を図る半導体装置であって、電源および／また
はグラウンド層がコア基板に形成され信号線がビルドア
ップ層に形成されるビルドアップ基板とスティフナーを
導電性の接着材を用いた導電性接着層で接着するととも
に、当該スティフナーおよび当該ビルドアップ基板を用
いてグラウンドプレーンを形成し、前記ビルドアップ基
板にバンプを介して半導体チップを搭載した後にアンダ
ーフィル樹脂で当該半導体チップの底部周辺を前記ビル
ドアップ基板の中央部に固定し、前記スティフナーおよ
び前記導電性接着層で前記半導体チップを封止し、前記
バンプに半田ボールを取り付けたボールグリッドアレイ
構造を有するものである。
は、信号線の特性インピーダンスのばらつき、信号線間
の電気的結合、クロストークノイズ、グラウンドバウン
スの抑制を図る半導体装置であって、電源および／また
はグラウンド層がコア基板に形成され信号線がビルドア
ップ層に形成されるビルドアップ基板とスティフナーを
導電性の接着材を用いた導電性接着層で接着するととも
に、当該スティフナーおよび当該ビルドアップ基板を用
いてグラウンドプレーンを形成し、前記ビルドアップ基
板にバンプを介して半導体チップを搭載した後にアンダ
ーフィル樹脂で当該半導体チップの底部周辺を前記ビル
ドアップ基板の中央部に固定し、前記スティフナーおよ
び前記導電性接着層で前記半導体チップを封止し、前記
バンプに半田ボールを取り付けたボールグリッドアレイ
構造を有するものである。
【００１１】請求項６記載の発明にかかる半導体装置
は、上記請求項５に記載の発明において、前記ボールグ
リッドアレイ構造における前記導電性接着層を接地電位
に固定するように構成されているものである。
は、上記請求項５に記載の発明において、前記ボールグ
リッドアレイ構造における前記導電性接着層を接地電位
に固定するように構成されているものである。
【００１２】請求項７記載の発明にかかる半導体装置
は、上記請求項５に記載の発明において、前記ボールグ
リッドアレイ構造における前記グラウンドプレーンに接
続したパッドを前記ビルドアップ基板の表面に設けると
ともに、当該パッドを前記導電性接着層と導通させた構
造を有するものである。
は、上記請求項５に記載の発明において、前記ボールグ
リッドアレイ構造における前記グラウンドプレーンに接
続したパッドを前記ビルドアップ基板の表面に設けると
ともに、当該パッドを前記導電性接着層と導通させた構
造を有するものである。
【００１３】請求項８記載の発明にかかる半導体装置
は、上記請求項５乃至７のいずれか一項に記載の発明に
おいて、前記ボールグリッドアレイ構造における前記ビ
ルドアップ配線層に複数のグラウンド接続パッドを設
け、導電性の接着材を主成分とする前記導電性接着層を
複数のグラウンド接続パッドに接続する構造を有するも
のである。
は、上記請求項５乃至７のいずれか一項に記載の発明に
おいて、前記ボールグリッドアレイ構造における前記ビ
ルドアップ配線層に複数のグラウンド接続パッドを設
け、導電性の接着材を主成分とする前記導電性接着層を
複数のグラウンド接続パッドに接続する構造を有するも
のである。
【００１４】請求項９記載の発明にかかるパッケージ製
造方法は、信号線の特性インピーダンスのばらつき、信
号線間の電気的結合、クロストークノイズ、グラウンド
バウンスの抑制を図るパッケージ製造方法であって、電
源および／またはグラウンド層がコア基板に形成され信
号線がビルドアップ配線層に形成されるビルドアップ基
板とスティフナーを導電性の接着材を用いた導電性接着
層で接着する工程と、当該スティフナーおよび当該ビル
ドアップ基板を用いてグラウンドプレーンを形成する工
程を有するものである。
造方法は、信号線の特性インピーダンスのばらつき、信
号線間の電気的結合、クロストークノイズ、グラウンド
バウンスの抑制を図るパッケージ製造方法であって、電
源および／またはグラウンド層がコア基板に形成され信
号線がビルドアップ配線層に形成されるビルドアップ基
板とスティフナーを導電性の接着材を用いた導電性接着
層で接着する工程と、当該スティフナーおよび当該ビル
ドアップ基板を用いてグラウンドプレーンを形成する工
程を有するものである。
【００１５】請求項１０記載の発明にかかるパッケージ
製造方法は、上記請求項９記載の発明において、前記導
電性接着層を接地電位に固定する工程を有するものであ
る。
製造方法は、上記請求項９記載の発明において、前記導
電性接着層を接地電位に固定する工程を有するものであ
る。
【００１６】請求項１１記載の発明にかかるパッケージ
製造方法は、上記請求項９に記載の発明において、前記
グラウンドプレーンに接続したパッドを前記ビルドアッ
プ基板の表面に設けるとともに、当該パッドを前記導電
性接着層と導通させる工程を有するものである。
製造方法は、上記請求項９に記載の発明において、前記
グラウンドプレーンに接続したパッドを前記ビルドアッ
プ基板の表面に設けるとともに、当該パッドを前記導電
性接着層と導通させる工程を有するものである。
【００１７】請求項１２記載の発明にかかるパッケージ
製造方法は、上記請求項９乃至１１のいずれか一項に記
載の発明において、前記ビルドアップ配線層に複数のグ
ラウンド接続パッドを設け、導電性の接着材を主成分と
する前記導電性接着層を複数のグラウンド接続パッドに
接続する工程を有するものである。
製造方法は、上記請求項９乃至１１のいずれか一項に記
載の発明において、前記ビルドアップ配線層に複数のグ
ラウンド接続パッドを設け、導電性の接着材を主成分と
する前記導電性接着層を複数のグラウンド接続パッドに
接続する工程を有するものである。
【００１８】請求項１３記載の発明にかかるパッケージ
製造方法は、信号線の特性インピーダンスのばらつき、
信号線間の電気的結合、クロストークノイズ、グラウン
ドバウンスの抑制を図るパッケージ製造方法であって、
電源および／またはグラウンド層がコア基板に形成され
信号線がビルドアップ層に形成されるビルドアップ基板
とスティフナーを導電性の接着材を用いた導電性接着層
で接着する工程と、当該スティフナーおよび当該ビルド
アップ基板を用いてグラウンドプレーンを形成する工程
と、前記ビルドアップ基板にバンプを介して半導体チッ
プを搭載した後にアンダーフィル樹脂で当該半導体チッ
プの底部周辺を前記ビルドアップ基板の中央部に固定す
る工程と、前記スティフナーおよび前記導電性接着層で
前記半導体チップを封止する工程と、前記バンプに半田
ボールを取り付けてボールグリッドアレイ構造を形成す
る工程を有するものである。
製造方法は、信号線の特性インピーダンスのばらつき、
信号線間の電気的結合、クロストークノイズ、グラウン
ドバウンスの抑制を図るパッケージ製造方法であって、
電源および／またはグラウンド層がコア基板に形成され
信号線がビルドアップ層に形成されるビルドアップ基板
とスティフナーを導電性の接着材を用いた導電性接着層
で接着する工程と、当該スティフナーおよび当該ビルド
アップ基板を用いてグラウンドプレーンを形成する工程
と、前記ビルドアップ基板にバンプを介して半導体チッ
プを搭載した後にアンダーフィル樹脂で当該半導体チッ
プの底部周辺を前記ビルドアップ基板の中央部に固定す
る工程と、前記スティフナーおよび前記導電性接着層で
前記半導体チップを封止する工程と、前記バンプに半田
ボールを取り付けてボールグリッドアレイ構造を形成す
る工程を有するものである。
【００１９】
【発明の実施の形態】実施の形態１．以下、この発明の
実施の形態１を図面に基づいて詳細に説明する。図１
は、本発明の実施の形態１に係る半導体装置の断面図で
ある。図１において、２はビルドアップ基板、３はステ
ィフナー、５は第２接着剤、６はヒートスプレッダ、７
は半田ボール、１１は信号線、１２はグラウンドプレー
ン、１３はコアスルーホール、１４はビルドアップビ
ア、１５はコア絶縁層、１６は第１コア配線層、１７は
第２コア配線層、１８は第１ビルドアップ絶縁層、１９
は第２ビルドアップ絶縁層、２０は第１ビルドアップ配
線層、２１は第２ビルドアップ配線層、２２は第１ソル
ダーレジスト、２３は第２ソルダーレジスト、２５は第
１ソルダーレジスト厚、２６は第１ビルドアップ絶縁層
厚、２７は導電性接着層を示している。図１，４，５を
参照すると、従来の半導体装置は、図１に示すように、
有機材から構成されたビルドアップ基板２にバンプ８
（図４参照）を介して半導体チップ１（図４参照）を搭
載した後にアンダーフィル樹脂９で半導体チップ１（図
４参照）の底部周辺をビルドアップ基板２の中央部（図
５参照）に固定し、金属製のスティフナー３、ヒートス
プレッダ６、および第１接着剤４，第２接着剤５で半導
体チップ１（図４参照）を封止し、バンプ８（図４参
照）に半田ボール７を取り付けたボールグリッドアレイ
構造（ケース型ＢＧＡ）を有している。
実施の形態１を図面に基づいて詳細に説明する。図１
は、本発明の実施の形態１に係る半導体装置の断面図で
ある。図１において、２はビルドアップ基板、３はステ
ィフナー、５は第２接着剤、６はヒートスプレッダ、７
は半田ボール、１１は信号線、１２はグラウンドプレー
ン、１３はコアスルーホール、１４はビルドアップビ
ア、１５はコア絶縁層、１６は第１コア配線層、１７は
第２コア配線層、１８は第１ビルドアップ絶縁層、１９
は第２ビルドアップ絶縁層、２０は第１ビルドアップ配
線層、２１は第２ビルドアップ配線層、２２は第１ソル
ダーレジスト、２３は第２ソルダーレジスト、２５は第
１ソルダーレジスト厚、２６は第１ビルドアップ絶縁層
厚、２７は導電性接着層を示している。図１，４，５を
参照すると、従来の半導体装置は、図１に示すように、
有機材から構成されたビルドアップ基板２にバンプ８
（図４参照）を介して半導体チップ１（図４参照）を搭
載した後にアンダーフィル樹脂９で半導体チップ１（図
４参照）の底部周辺をビルドアップ基板２の中央部（図
５参照）に固定し、金属製のスティフナー３、ヒートス
プレッダ６、および第１接着剤４，第２接着剤５で半導
体チップ１（図４参照）を封止し、バンプ８（図４参
照）に半田ボール７を取り付けたボールグリッドアレイ
構造（ケース型ＢＧＡ）を有している。
【００２０】ビルドアップ基板２は、コア絶縁層１５な
どのコア絶縁基材、コアスルーホール１３、第１コア配
線層１６および第２コア配線層１７などのコア導体層、
第１ビルドアップ絶縁層１８（第１ビルドアップ絶縁層
厚２６）および第２ビルドアップ絶縁層１９などのビル
ドアップ絶縁層、ビルドアップビア１４、第１ビルドア
ップ配線層２０、第２ビルドアップ配線層２１およびビ
ルドアップビア１４などが高密度に形成されたビルドア
ップ導体導体層、第１ソルダーレジスト２２（第１ソル
ダーレジスト厚２５）および第２ソルダーレジスト２３
などのソルダーレジスト、ソルダーレジスト開口からな
る。第１ソルダーレジスト２２とスティフナー３とは第
１接着剤４，第２接着剤５で接着され、コア導体層には
主にグラウンドプレーン１２が形成され、ビルドアップ
導体層には主に信号線１１のパターンが形成されてい
る。
どのコア絶縁基材、コアスルーホール１３、第１コア配
線層１６および第２コア配線層１７などのコア導体層、
第１ビルドアップ絶縁層１８（第１ビルドアップ絶縁層
厚２６）および第２ビルドアップ絶縁層１９などのビル
ドアップ絶縁層、ビルドアップビア１４、第１ビルドア
ップ配線層２０、第２ビルドアップ配線層２１およびビ
ルドアップビア１４などが高密度に形成されたビルドア
ップ導体導体層、第１ソルダーレジスト２２（第１ソル
ダーレジスト厚２５）および第２ソルダーレジスト２３
などのソルダーレジスト、ソルダーレジスト開口からな
る。第１ソルダーレジスト２２とスティフナー３とは第
１接着剤４，第２接着剤５で接着され、コア導体層には
主にグラウンドプレーン１２が形成され、ビルドアップ
導体層には主に信号線１１のパターンが形成されてい
る。
【００２１】本実施の形態では、第１接着剤４に代え
て、信号線１１に対するグラウンドとして導電性の接着
材を主成分とする導電性接着層２７を用いている点に特
徴を有している。一方、従来技術では、信号線１１とス
ティフナー３の距離、すなわち第１ソルダーレジスト２
２と第１接着剤４の厚み（第１接着剤厚２４）は、信号
線１１とグラウンドプレーン１２の距離、すなわち第１
ビルドアップ絶縁層１８の厚みより大きいので、スティ
フナー３を信号線１１に対するグラウンドとすることが
できなかった。
て、信号線１１に対するグラウンドとして導電性の接着
材を主成分とする導電性接着層２７を用いている点に特
徴を有している。一方、従来技術では、信号線１１とス
ティフナー３の距離、すなわち第１ソルダーレジスト２
２と第１接着剤４の厚み（第１接着剤厚２４）は、信号
線１１とグラウンドプレーン１２の距離、すなわち第１
ビルドアップ絶縁層１８の厚みより大きいので、スティ
フナー３を信号線１１に対するグラウンドとすることが
できなかった。
【００２２】本実施の形態では、第１ソルダーレジスト
２２の厚み（第１ソルダーレジスト厚２５）が第１ビル
ドアップ絶縁層１８の厚み（第１ビルドアップ絶縁層厚
２６）より薄くなるため、信号線１１に対するグラウン
ドは、不均一な第１コア配線層１６を用いたグラウンド
パターンに比べて、均一な導電性の接着材を主成分とす
る導電性接着層２７の方が支配的になる。導電性の接着
材を主成分とする導電性接着層２７はフローティング状
態であるが、渦電流によりグラウンドの効果が生じるた
め、信号線１１の特性インピーダンスのばらつきを小さ
くコントロールすることができるようになるといった効
果を奏する。また、第１ビルドアップ絶縁層１８の信号
線１１は高密度なためクロストークノイズが大きくなる
傾向にあるが、信号線１１にグラウンドが近接すること
により、信号線１１間の電気的結合を減らし、クロスト
ークノイズを小さく抑えることができるようになるとい
った効果を奏する。
２２の厚み（第１ソルダーレジスト厚２５）が第１ビル
ドアップ絶縁層１８の厚み（第１ビルドアップ絶縁層厚
２６）より薄くなるため、信号線１１に対するグラウン
ドは、不均一な第１コア配線層１６を用いたグラウンド
パターンに比べて、均一な導電性の接着材を主成分とす
る導電性接着層２７の方が支配的になる。導電性の接着
材を主成分とする導電性接着層２７はフローティング状
態であるが、渦電流によりグラウンドの効果が生じるた
め、信号線１１の特性インピーダンスのばらつきを小さ
くコントロールすることができるようになるといった効
果を奏する。また、第１ビルドアップ絶縁層１８の信号
線１１は高密度なためクロストークノイズが大きくなる
傾向にあるが、信号線１１にグラウンドが近接すること
により、信号線１１間の電気的結合を減らし、クロスト
ークノイズを小さく抑えることができるようになるとい
った効果を奏する。
【００２３】実施の形態２．以下、この発明の実施の形
態２を図面に基づいて詳細に説明する。図２は、本発明
の実施の形態２に係る半導体装置の断面図、図３は図２
の半導体装置の平面図である。なお、上記実施の形態１
において既に記述したものと同一の部分については、同
一符号を付し、重複した説明は省略する。図２におい
て、２８はグラウンド接続パッドを示している。図２，
３を参照すると、本実施の形態は、第１ソルダーレジス
ト２２および第１ビルドアップ配線層２０に図３に示す
ような複数のグラウンド接続パッド２８を設け、実施の
形態１で説明した導電性の接着材を主成分とする導電性
接着層２７を複数のグラウンド接続パッド２８に接続す
る構造を有する点に特徴を有している。
態２を図面に基づいて詳細に説明する。図２は、本発明
の実施の形態２に係る半導体装置の断面図、図３は図２
の半導体装置の平面図である。なお、上記実施の形態１
において既に記述したものと同一の部分については、同
一符号を付し、重複した説明は省略する。図２におい
て、２８はグラウンド接続パッドを示している。図２，
３を参照すると、本実施の形態は、第１ソルダーレジス
ト２２および第１ビルドアップ配線層２０に図３に示す
ような複数のグラウンド接続パッド２８を設け、実施の
形態１で説明した導電性の接着材を主成分とする導電性
接着層２７を複数のグラウンド接続パッド２８に接続す
る構造を有する点に特徴を有している。
【００２４】実施の形態１において説明したように導電
性の接着材を主成分とする導電性接着層２７のグラウン
ドとしての効果は渦電流が生じることに主因する。そこ
で、本実施の形態では、導電性の接着材を主成分とする
導電性接着層２７を複数のグラウンド接続パッド２８に
接続することにより、導電性の接着材を主成分とする導
電性接着層２７に電流の帰還経路を設けることができ、
その結果、信号線１１の特性インピーダンスのばらつき
を実施の形態１に比較してさらに小さくコントロールす
ることができるようになり、信号線１１間の電気的結合
を実施の形態１に比較してさらに減らすことができるよ
うになり、クロストークノイズを実施の形態１に比較し
てさらに小さく抑えることができるようになるといった
効果を奏する。さらに加えて、グラウンドの電流経路が
増えるため、グラウンドのインダクタンスを小さくでき
る結果、グラウンドバウンスを小さく抑えることができ
るようになるといった効果を奏する。
性の接着材を主成分とする導電性接着層２７のグラウン
ドとしての効果は渦電流が生じることに主因する。そこ
で、本実施の形態では、導電性の接着材を主成分とする
導電性接着層２７を複数のグラウンド接続パッド２８に
接続することにより、導電性の接着材を主成分とする導
電性接着層２７に電流の帰還経路を設けることができ、
その結果、信号線１１の特性インピーダンスのばらつき
を実施の形態１に比較してさらに小さくコントロールす
ることができるようになり、信号線１１間の電気的結合
を実施の形態１に比較してさらに減らすことができるよ
うになり、クロストークノイズを実施の形態１に比較し
てさらに小さく抑えることができるようになるといった
効果を奏する。さらに加えて、グラウンドの電流経路が
増えるため、グラウンドのインダクタンスを小さくでき
る結果、グラウンドバウンスを小さく抑えることができ
るようになるといった効果を奏する。
【００２５】最後に、本実施の形態と前述の従来技術と
を対比してその技術的差違について説明する。まず、本
発明は、ビルドアップ基板２を用いたケース型ＢＧＡに
おいて、ビルドアップ基板２とスティフナー３を導電性
の接着材を用いた導電性接着層２７で接着し、当該ステ
ィフナー３および当該ビルドアップ基板２を用いてグラ
ウンドプレーン１２を構成し、および前記グラウンドプ
レーン１２に接続したパッドを前記ビルドアップ基板２
の表面に設け、当該パッドを前記導電性接着層２７と導
通させた構造を有する点に特徴を有している。
を対比してその技術的差違について説明する。まず、本
発明は、ビルドアップ基板２を用いたケース型ＢＧＡに
おいて、ビルドアップ基板２とスティフナー３を導電性
の接着材を用いた導電性接着層２７で接着し、当該ステ
ィフナー３および当該ビルドアップ基板２を用いてグラ
ウンドプレーン１２を構成し、および前記グラウンドプ
レーン１２に接続したパッドを前記ビルドアップ基板２
の表面に設け、当該パッドを前記導電性接着層２７と導
通させた構造を有する点に特徴を有している。
【００２６】一方、先行技術としては、例えば、特開平
９−２８９２６１号公報（第１先行技術）に記載のもの
がある。すなわち、特開平９−２８９２６１号公報に記
載の第１先行技術は、絶縁基板および金属製蓋体と導電
性封止部材との間の剥離の発生を防ぐことを目的とする
ものであって、接地導体パターンおよび接地導体パター
ンから導出する接続導体を有し、かつ電子部品が樹脂接
着剤を介して取着される絶縁基体と、金属製蓋体と、絶
縁基体に金属製蓋体を、絶縁基体に設けた接続導体と金
属製蓋体とを電気的に接続させた状態で接合させる導電
性封止部材とから成る電子部品収納用パッケージであっ
て、導電性封止部材がエポキシ樹脂を５０重量％以上含
有する樹脂接着材に、導電粉末と、軟質粒子および／ま
たはアクリル系ゴムをそれぞれ、エポキシ樹脂の全量に
対し、外添加で５乃至５０重量％、５乃至５０重量％含
有させて形成され、導電性封止部材に含有される導電粉
末が銀、ニッケル、銅、アルミニウム、カーボンの少な
くとも１種から成り、平均粒径が０．１μｍ乃至１０μ
ｍであり、また、導電性封止部材に含有される軟質粒子
またはアクリル系ゴムがウレタン、シリコーン、アクリ
ル、天然ゴム、ブチルアクリレート、架橋ポリメチルメ
タアクリレート、エチルアクリレート、ウレタンアクリ
レートの少なくとも１種から成り、平均粒径が０．１μ
ｍ乃至１０μｍである電子部品収納用パッケージであ
る。このような電子部品収納用パッケージでは、絶縁基
体と金属製蓋体とで内部に弾性表面波素子を収容するた
めの容器を構成している。また絶縁基体の上面にはその
略全域にわたった接地導体パターンが形成されており、
さらに接地導体パターンから絶縁基体の上面にかけて導
出する接続導体が形成されている。接地導体パターンは
後述する金属製蓋体とで間に弾性表面波素子を挟み、弾
性表面波素子に外部から電磁気が作用しようとするのを
有効に阻止して弾性表面波素子を常に所定の特性を発揮
し、また接続導体は接地導体パターンを金属製蓋体に電
気的に接続する。また金属製蓋体は接地導体パターンと
ともに弾性表面波素子に外部より電磁気が作用しようと
するのを有効に阻止し、銅、アルミニウム、鉄−ニッケ
ル、鉄−コバルトーニッケル等の金属材料で形成されて
いる。また金属製蓋体は導電性封止部材を介して絶縁基
体の上面に接合されており、導電性封止部材は金属製蓋
体を絶縁基体に接合させ容器を封止するとともに絶縁基
体に設けた接続導体と金属製蓋体とを電気的に接続し、
エポキシ樹脂を５０重量％以上含有する樹脂接着材に、
導電粉末と、軟質粒子および／またはアクリル系ゴムを
それぞれ、エポキシ樹脂の全量に対し、外添加で５乃至
５０重量％、５乃至５０重量％含有させて形成されてい
る。しかしながら、特開平９−２８９２６１号公報に記
載の第１先行技術に開示されているパッケージの材料
（セラミック）、金属製蓋体の接地構造、接続導体の接
地構造の点で、本発明は、特開平９−２８９２６１号公
報に記載の第１先行技術とは構成および効果を異にする
と思考される。
９−２８９２６１号公報（第１先行技術）に記載のもの
がある。すなわち、特開平９−２８９２６１号公報に記
載の第１先行技術は、絶縁基板および金属製蓋体と導電
性封止部材との間の剥離の発生を防ぐことを目的とする
ものであって、接地導体パターンおよび接地導体パター
ンから導出する接続導体を有し、かつ電子部品が樹脂接
着剤を介して取着される絶縁基体と、金属製蓋体と、絶
縁基体に金属製蓋体を、絶縁基体に設けた接続導体と金
属製蓋体とを電気的に接続させた状態で接合させる導電
性封止部材とから成る電子部品収納用パッケージであっ
て、導電性封止部材がエポキシ樹脂を５０重量％以上含
有する樹脂接着材に、導電粉末と、軟質粒子および／ま
たはアクリル系ゴムをそれぞれ、エポキシ樹脂の全量に
対し、外添加で５乃至５０重量％、５乃至５０重量％含
有させて形成され、導電性封止部材に含有される導電粉
末が銀、ニッケル、銅、アルミニウム、カーボンの少な
くとも１種から成り、平均粒径が０．１μｍ乃至１０μ
ｍであり、また、導電性封止部材に含有される軟質粒子
またはアクリル系ゴムがウレタン、シリコーン、アクリ
ル、天然ゴム、ブチルアクリレート、架橋ポリメチルメ
タアクリレート、エチルアクリレート、ウレタンアクリ
レートの少なくとも１種から成り、平均粒径が０．１μ
ｍ乃至１０μｍである電子部品収納用パッケージであ
る。このような電子部品収納用パッケージでは、絶縁基
体と金属製蓋体とで内部に弾性表面波素子を収容するた
めの容器を構成している。また絶縁基体の上面にはその
略全域にわたった接地導体パターンが形成されており、
さらに接地導体パターンから絶縁基体の上面にかけて導
出する接続導体が形成されている。接地導体パターンは
後述する金属製蓋体とで間に弾性表面波素子を挟み、弾
性表面波素子に外部から電磁気が作用しようとするのを
有効に阻止して弾性表面波素子を常に所定の特性を発揮
し、また接続導体は接地導体パターンを金属製蓋体に電
気的に接続する。また金属製蓋体は接地導体パターンと
ともに弾性表面波素子に外部より電磁気が作用しようと
するのを有効に阻止し、銅、アルミニウム、鉄−ニッケ
ル、鉄−コバルトーニッケル等の金属材料で形成されて
いる。また金属製蓋体は導電性封止部材を介して絶縁基
体の上面に接合されており、導電性封止部材は金属製蓋
体を絶縁基体に接合させ容器を封止するとともに絶縁基
体に設けた接続導体と金属製蓋体とを電気的に接続し、
エポキシ樹脂を５０重量％以上含有する樹脂接着材に、
導電粉末と、軟質粒子および／またはアクリル系ゴムを
それぞれ、エポキシ樹脂の全量に対し、外添加で５乃至
５０重量％、５乃至５０重量％含有させて形成されてい
る。しかしながら、特開平９−２８９２６１号公報に記
載の第１先行技術に開示されているパッケージの材料
（セラミック）、金属製蓋体の接地構造、接続導体の接
地構造の点で、本発明は、特開平９−２８９２６１号公
報に記載の第１先行技術とは構成および効果を異にする
と思考される。
【００２７】また他の先行技術としては、例えば、特開
平５−１４４９５３号公報（第２先行技術）に記載のも
のがある。すなわち、特開平５−１４４９５３号公報に
記載のもの第２先行技術は、ノイズに対するシールド効
果が大きく、内部に収容する電子部品を正常、かつ安定
に作動させることができる電子部品収納用パッケージを
提供することを目的とするものであって、信号線、グラ
ウンド線を有し、かつ電子部品を搭載するための搭載部
を有する基体上に、搭載部に搭載される電子部品を内部
に収容するように凹部を有する椀状の蓋体を金属製封止
材を介して取着する電子部品収納用パッケージであっ
て、基体の信号線をグラウンド線で挟むとともに椀状蓋
体の凹部内壁に金属層を被着させ、かつ基体のグラウン
ド線と蓋体の金属層とを金属製封止材で電気的に接続さ
せた電子部品収納用パッケージである。このような電子
部品収納用パッケージでは、蓋体はその凹部の内壁に、
タングステン、モリブデン等の高融点金属から成る金属
層が形成されており、金属層は半田等の金属製封止材を
介し基体のグラウンド線と電気的に接続されている。こ
の場合、内部に収容される半導体素子は基体に設けたグ
ラウンド層とグラウンド層と電気的に接続する蓋体の金
属層とで完全に囲まれてシールドされ、外部ノイズが蓋
体を介して入り込む、あるいは内部に収容した半導体素
子等から発生するノイズが蓋体を介して外部に漏れるこ
とは殆ど無くなり、半導体素子収納用パッケージ内に収
容される半導体素子をノイズに関し外部と完全に遮断さ
せることが可能となり、また、基体の搭載部に半導体素
子を取着搭載した後、半導体素子の各電極を基体に形成
した信号線およびシールド線にボンディングワイヤを介
して接続し、最後に基体の上面に蓋体を、蓋体の凹部内
壁に被着させた金属層が基体に形成したシールド線に電
気的に接続するように半田等の金属製封止材を介して接
合させ、基体と蓋体から成る容器内部に半導体素子を気
密に封止することによって最終製品としての半導体装置
となることが開示されている。しかしながら、特開平５
−１４４９５３号公報に記載の第２先行技術に開示され
ている蓋体の接地構造、および蓋体がその凹部の内壁
に、タングステン、モリブデン等の高融点金属から成る
金属層が形成されており金属層は半田等の金属製封止材
を介し基体のグラウンド線と電気的に接続されている点
で、本発明は、特開平５−１４４９５３号公報に記載の
第２先行技術とは構成および効果を異にすると思考され
る。
平５−１４４９５３号公報（第２先行技術）に記載のも
のがある。すなわち、特開平５−１４４９５３号公報に
記載のもの第２先行技術は、ノイズに対するシールド効
果が大きく、内部に収容する電子部品を正常、かつ安定
に作動させることができる電子部品収納用パッケージを
提供することを目的とするものであって、信号線、グラ
ウンド線を有し、かつ電子部品を搭載するための搭載部
を有する基体上に、搭載部に搭載される電子部品を内部
に収容するように凹部を有する椀状の蓋体を金属製封止
材を介して取着する電子部品収納用パッケージであっ
て、基体の信号線をグラウンド線で挟むとともに椀状蓋
体の凹部内壁に金属層を被着させ、かつ基体のグラウン
ド線と蓋体の金属層とを金属製封止材で電気的に接続さ
せた電子部品収納用パッケージである。このような電子
部品収納用パッケージでは、蓋体はその凹部の内壁に、
タングステン、モリブデン等の高融点金属から成る金属
層が形成されており、金属層は半田等の金属製封止材を
介し基体のグラウンド線と電気的に接続されている。こ
の場合、内部に収容される半導体素子は基体に設けたグ
ラウンド層とグラウンド層と電気的に接続する蓋体の金
属層とで完全に囲まれてシールドされ、外部ノイズが蓋
体を介して入り込む、あるいは内部に収容した半導体素
子等から発生するノイズが蓋体を介して外部に漏れるこ
とは殆ど無くなり、半導体素子収納用パッケージ内に収
容される半導体素子をノイズに関し外部と完全に遮断さ
せることが可能となり、また、基体の搭載部に半導体素
子を取着搭載した後、半導体素子の各電極を基体に形成
した信号線およびシールド線にボンディングワイヤを介
して接続し、最後に基体の上面に蓋体を、蓋体の凹部内
壁に被着させた金属層が基体に形成したシールド線に電
気的に接続するように半田等の金属製封止材を介して接
合させ、基体と蓋体から成る容器内部に半導体素子を気
密に封止することによって最終製品としての半導体装置
となることが開示されている。しかしながら、特開平５
−１４４９５３号公報に記載の第２先行技術に開示され
ている蓋体の接地構造、および蓋体がその凹部の内壁
に、タングステン、モリブデン等の高融点金属から成る
金属層が形成されており金属層は半田等の金属製封止材
を介し基体のグラウンド線と電気的に接続されている点
で、本発明は、特開平５−１４４９５３号公報に記載の
第２先行技術とは構成および効果を異にすると思考され
る。
【００２８】また他の先行技術としては、例えば、特開
平１０−２５６４２０号公報（第３先行技術）に記載の
ものがある。すなわち、特開平１０−２５６４２０号公
報に記載の第３先行技術は、テープを利用して形成され
る半導体パッケージおよび半導体装置において、グラウ
ンド、パワー等のプレーン、あるいはその他の回路部品
を好適に組み込むことを目的とするものであって、半導
体チップが搭載される半導体チップ搭載部を備え、表面
に半導体チップと電気的に接続される配線パターンが設
けられた可撓性を有するテープと、テープの半導体チッ
プ搭載部を取り囲むように枠状に形成され、配線パター
ンと電気的に接続される回路配線パターンが設けられ、
テープに固定されてその剛性を高める枠状回路基板とを
備えた半導体装置用パッケージである。このような半導
体装置用パッケージは、枠状回路基板に回路配線パター
ンを有するため、配線の自由度を高めることができるこ
と、また、回路配線パターンが、プレーン状に形成され
たグラウンド用配線およびパワー用配線にすることで半
導体装置の電気的特性を向上できること、また、枠状回
路基板上を利用しデカップリングコンデンサ等の受動部
品を好適に搭載することができること、また、枠状回路
基板は４層の回路基板によって形成されることにより、
配線の自由度を向上できることが開示されている。さら
に、テープと枠状回路基板との接続（固定）方法は、例
えば、はんだ付けによって配線パターンと回路配線パタ
ーンとの電気的な接続を行い、必要の応じて隙間を接着
剤によって埋めればよい。他の接続方法としては、導電
性ペースト、例えば、銀エポキシペーストを利用しても
よいこと、放熱板が半導体チップの背面を覆うように枠
状回路基板によって支持されて搭載されていることが開
示されている。しかしながら、特開平１０−２５６４２
０号公報に記載の第３先行技術に開示されている配線パ
ターン（テープの半導体チップ搭載部を取り囲むように
枠状に形成され配線パターンと電気的に接続される回路
配線パターン）の構造、テープに固定されてその剛性を
高める枠状回路基板と回路配線パターンとの接続構造の
点で、本発明は、特開平１０−２５６４２０号公報に記
載の第３先行技術とは構成および効果を異にすると思考
される。
平１０−２５６４２０号公報（第３先行技術）に記載の
ものがある。すなわち、特開平１０−２５６４２０号公
報に記載の第３先行技術は、テープを利用して形成され
る半導体パッケージおよび半導体装置において、グラウ
ンド、パワー等のプレーン、あるいはその他の回路部品
を好適に組み込むことを目的とするものであって、半導
体チップが搭載される半導体チップ搭載部を備え、表面
に半導体チップと電気的に接続される配線パターンが設
けられた可撓性を有するテープと、テープの半導体チッ
プ搭載部を取り囲むように枠状に形成され、配線パター
ンと電気的に接続される回路配線パターンが設けられ、
テープに固定されてその剛性を高める枠状回路基板とを
備えた半導体装置用パッケージである。このような半導
体装置用パッケージは、枠状回路基板に回路配線パター
ンを有するため、配線の自由度を高めることができるこ
と、また、回路配線パターンが、プレーン状に形成され
たグラウンド用配線およびパワー用配線にすることで半
導体装置の電気的特性を向上できること、また、枠状回
路基板上を利用しデカップリングコンデンサ等の受動部
品を好適に搭載することができること、また、枠状回路
基板は４層の回路基板によって形成されることにより、
配線の自由度を向上できることが開示されている。さら
に、テープと枠状回路基板との接続（固定）方法は、例
えば、はんだ付けによって配線パターンと回路配線パタ
ーンとの電気的な接続を行い、必要の応じて隙間を接着
剤によって埋めればよい。他の接続方法としては、導電
性ペースト、例えば、銀エポキシペーストを利用しても
よいこと、放熱板が半導体チップの背面を覆うように枠
状回路基板によって支持されて搭載されていることが開
示されている。しかしながら、特開平１０−２５６４２
０号公報に記載の第３先行技術に開示されている配線パ
ターン（テープの半導体チップ搭載部を取り囲むように
枠状に形成され配線パターンと電気的に接続される回路
配線パターン）の構造、テープに固定されてその剛性を
高める枠状回路基板と回路配線パターンとの接続構造の
点で、本発明は、特開平１０−２５６４２０号公報に記
載の第３先行技術とは構成および効果を異にすると思考
される。
【００２９】また他の先行技術としては、例えば、特開
平９−５５４４７号公報（第４先行技術）に記載のもの
がある。すなわち、特開平９−５５４４７号公報に記載
の第４先行技術は、より薄型化、小型化ができ、高周波
デバイスに適するギャングボンディング接続のＢＧＡ型
半導体装置を低コストで得ることを目的とするものであ
って、片面に回路パターンを形成し、他面側に接着剤を
介して補強支持材が接着された樹脂性テープと、樹脂性
テープに形成された回路パターンのリード先端部とギャ
ングボンドで接続した半導体チップと、回路パターンに
接続した半田ボールとを有する半導体装置において、補
強支持材と半田ボールの中の所定の半田ボールを、樹脂
性テープと接着剤層に設けた貫通孔を介して導通し補強
支持材にグラウンドプレーンの機能も備えた半導体装置
である。このような半導体装置では、回路パターンを設
けた樹脂製テープの補強支持材は、例えば金属薄板であ
り、接着剤を介して回路パターンの上面側に設けられ、
樹脂製テープを補強し、曲がり、捻じれ、反り等の変形
が生じないものであり、半田ボールの中の任意の半田ボ
ールを、樹脂製テープおよび接着剤層に形成した貫通孔
を通して補強支持材と導通させ、補強支持材をグラウン
ドプレーンとしても機能させている。しかしながら、特
開平９−５５４４７号公報に記載の第４先行技術に開示
されている、樹脂製テープと補強支持材を用いた構造、
補強支持材と半田ボールの中の所定の半田ボールを、樹
脂性テープと接着剤層に設けた貫通孔を介して導通する
構造の点で、本発明は、特開平９−５５４４７号公報に
記載の第４先行技術とは構成および効果を異にすると思
考される。
平９−５５４４７号公報（第４先行技術）に記載のもの
がある。すなわち、特開平９−５５４４７号公報に記載
の第４先行技術は、より薄型化、小型化ができ、高周波
デバイスに適するギャングボンディング接続のＢＧＡ型
半導体装置を低コストで得ることを目的とするものであ
って、片面に回路パターンを形成し、他面側に接着剤を
介して補強支持材が接着された樹脂性テープと、樹脂性
テープに形成された回路パターンのリード先端部とギャ
ングボンドで接続した半導体チップと、回路パターンに
接続した半田ボールとを有する半導体装置において、補
強支持材と半田ボールの中の所定の半田ボールを、樹脂
性テープと接着剤層に設けた貫通孔を介して導通し補強
支持材にグラウンドプレーンの機能も備えた半導体装置
である。このような半導体装置では、回路パターンを設
けた樹脂製テープの補強支持材は、例えば金属薄板であ
り、接着剤を介して回路パターンの上面側に設けられ、
樹脂製テープを補強し、曲がり、捻じれ、反り等の変形
が生じないものであり、半田ボールの中の任意の半田ボ
ールを、樹脂製テープおよび接着剤層に形成した貫通孔
を通して補強支持材と導通させ、補強支持材をグラウン
ドプレーンとしても機能させている。しかしながら、特
開平９−５５４４７号公報に記載の第４先行技術に開示
されている、樹脂製テープと補強支持材を用いた構造、
補強支持材と半田ボールの中の所定の半田ボールを、樹
脂性テープと接着剤層に設けた貫通孔を介して導通する
構造の点で、本発明は、特開平９−５５４４７号公報に
記載の第４先行技術とは構成および効果を異にすると思
考される。
【００３０】なお、本発明が上記各実施の形態に限定さ
れず、本発明の技術思想の範囲内において、各実施の形
態は適宜変更され得ることは明らかである。また上記構
成部材の数、位置、形状等は上記実施の形態に限定され
ず、本発明を実施する上で好適な数、位置、形状等にす
ることができる。また、各図において、同一構成要素に
は同一符号を付している。
れず、本発明の技術思想の範囲内において、各実施の形
態は適宜変更され得ることは明らかである。また上記構
成部材の数、位置、形状等は上記実施の形態に限定され
ず、本発明を実施する上で好適な数、位置、形状等にす
ることができる。また、各図において、同一構成要素に
は同一符号を付している。
【００３１】
【発明の効果】本発明は以上のように構成されているの
で、以下に掲げる効果を奏する。まず第１の効果は、信
号線の特性インピーダンスのばらつきを小さくコントロ
ールできるようになることである。その理由は、第１ソ
ルダーレジストの厚み（第１ソルダーレジスト厚）が第
１ビルドアップ絶縁層の厚み（第１ビルドアップ絶縁層
厚）より薄くなるため、信号線に対するグラウンドは、
不均一な第１コア配線層を用いたグラウンドパターンに
比べて、均一な導電性の接着材（導電性接着層）の方が
支配的になり、導電性の接着材（導電性接着層）はフロ
ーティング状態であるが、渦電流によりグラウンドの効
果が生じるからである。また第２の効果は、信号線間の
電気的結合を減らし、クロストークノイズを小さく抑え
ることができるようになることである。その理由は、第
１ビルドアップ絶縁層の信号線は高密度なためクロスト
ークノイズが大きくなる傾向にあるが、信号線にグラウ
ンドを近接して配置するからである。
で、以下に掲げる効果を奏する。まず第１の効果は、信
号線の特性インピーダンスのばらつきを小さくコントロ
ールできるようになることである。その理由は、第１ソ
ルダーレジストの厚み（第１ソルダーレジスト厚）が第
１ビルドアップ絶縁層の厚み（第１ビルドアップ絶縁層
厚）より薄くなるため、信号線に対するグラウンドは、
不均一な第１コア配線層を用いたグラウンドパターンに
比べて、均一な導電性の接着材（導電性接着層）の方が
支配的になり、導電性の接着材（導電性接着層）はフロ
ーティング状態であるが、渦電流によりグラウンドの効
果が生じるからである。また第２の効果は、信号線間の
電気的結合を減らし、クロストークノイズを小さく抑え
ることができるようになることである。その理由は、第
１ビルドアップ絶縁層の信号線は高密度なためクロスト
ークノイズが大きくなる傾向にあるが、信号線にグラウ
ンドを近接して配置するからである。
【００３２】そして第３の効果は、グラウンドバウンス
を小さく抑えることができるようになることである。そ
の理由は、グラウンドの電流経路が増えるため、グラウ
ンドのインダクタンスを小さくできるからである。
を小さく抑えることができるようになることである。そ
の理由は、グラウンドの電流経路が増えるため、グラウ
ンドのインダクタンスを小さくできるからである。
【図１】 本発明の実施の形態１に係る半導体装置の断
面図。
面図。
【図２】 本発明の実施の形態２に係る半導体装置の断
面図。
面図。
【図３】 図２の半導体装置の平面図。
【図４】 従来の半導体装置の一例を示す半導体装置の
断面図。
断面図。
【図５】 図４の半導体装置の平面図。
【図６】 図４の半導体装置の断面拡大図。
【図７】 図４の半導体装置のパターン図。
１ 半導体チップ、 ２ ビルドアップ基板、 ３ ス
ティフナー、 ４ 第１接着剤、 ５ 第２接着剤、
６ ヒートスプレッダ、 ７ 半田ボール、８ バン
プ、 ９ アンダーフィル樹脂、 １０ 熱伝達性樹
脂、 １１ 信号線、 １２ グラウンドプレーン、
１３ コアスルーホール、 １４ ビルドアップビア、
１５ コア絶縁層、 １６ 第１コア配線層、 １７
第２コア配線層、 １８ 第１ビルドアップ絶縁層、
１９ 第２ビルドアップ絶縁層、２０ 第１ビルドア
ップ配線層、 ２１ 第２ビルドアップ配線層、 ２２
第１ソルダーレジスト、 ２３ 第２ソルダーレジス
ト、 ２４ 第１接着剤厚、 ２５ 第１ソルダーレジ
スト厚、 ２６ 第１ビルドアップ絶縁層厚、 ２７
導電性接着層、 ２８ グラウンド接続パッド。
ティフナー、 ４ 第１接着剤、 ５ 第２接着剤、
６ ヒートスプレッダ、 ７ 半田ボール、８ バン
プ、 ９ アンダーフィル樹脂、 １０ 熱伝達性樹
脂、 １１ 信号線、 １２ グラウンドプレーン、
１３ コアスルーホール、 １４ ビルドアップビア、
１５ コア絶縁層、 １６ 第１コア配線層、 １７
第２コア配線層、 １８ 第１ビルドアップ絶縁層、
１９ 第２ビルドアップ絶縁層、２０ 第１ビルドア
ップ配線層、 ２１ 第２ビルドアップ配線層、 ２２
第１ソルダーレジスト、 ２３ 第２ソルダーレジス
ト、 ２４ 第１接着剤厚、 ２５ 第１ソルダーレジ
スト厚、 ２６ 第１ビルドアップ絶縁層厚、 ２７
導電性接着層、 ２８ グラウンド接続パッド。
Claims (13)
- 【請求項１】 信号線の特性インピーダンスのばらつ
き、信号線間の電気的結合、クロストークノイズ、グラ
ウンドバウンスの抑制を図る電子部品収納用パッケージ
であって、 電源および／またはグラウンド層がコア基板に形成され
信号線がビルドアップ配線層に形成されるビルドアップ
基板とスティフナーを導電性の接着材を用いた導電性接
着層で接着するとともに、当該スティフナーおよび当該
ビルドアップ基板を用いてグラウンドプレーンを形成し
た構造を有するすることを特徴とする電子部品収納用パ
ッケージ。 - 【請求項２】 前記導電性接着層を接地電位に固定する
ように構成されていることを特徴とする請求項１に記載
の電子部品収納用パッケージ。 - 【請求項３】 前記グラウンドプレーンに接続したパッ
ドを前記ビルドアップ基板の表面に設けるとともに、当
該パッドを前記導電性接着層と導通させた構造を有する
ことを特徴とする請求項１に記載の電子部品収納用パッ
ケージ。 - 【請求項４】 前記ビルドアップ配線層に複数のグラウ
ンド接続パッドを設け、導電性の接着材を主成分とする
前記導電性接着層を複数のグラウンド接続パッドに接続
する構造を有することを特徴とする請求項１乃至３のい
ずれか一項に記載の電子部品収納用パッケージ。 - 【請求項５】 信号線の特性インピーダンスのばらつ
き、信号線間の電気的結合、クロストークノイズ、グラ
ウンドバウンスの抑制を図る半導体装置であって、 電源および／またはグラウンド層がコア基板に形成され
信号線がビルドアップ層に形成されるビルドアップ基板
とスティフナーを導電性の接着材を用いた導電性接着層
で接着するとともに、当該スティフナーおよび当該ビル
ドアップ基板を用いてグラウンドプレーンを形成し、前
記ビルドアップ基板にバンプを介して半導体チップを搭
載した後にアンダーフィル樹脂で当該半導体チップの底
部周辺を前記ビルドアップ基板の中央部に固定し、前記
スティフナーおよび前記導電性接着層で前記半導体チッ
プを封止し、前記バンプに半田ボールを取り付けたボー
ルグリッドアレイ構造を有することを特徴とする半導体
装置。 - 【請求項６】 前記ボールグリッドアレイ構造における
前記導電性接着層を接地電位に固定するように構成され
ていることを特徴とする請求項５に記載の半導体装置。 - 【請求項７】 前記ボールグリッドアレイ構造における
前記グラウンドプレーンに接続したパッドを前記ビルド
アップ基板の表面に設けるとともに、当該パッドを前記
導電性接着層と導通させた構造を有することを特徴とす
る請求項５に記載の半導体装置。 - 【請求項８】 前記ボールグリッドアレイ構造における
前記ビルドアップ配線層に複数のグラウンド接続パッド
を設け、導電性の接着材を主成分とする前記導電性接着
層を複数のグラウンド接続パッドに接続する構造を有す
ることを特徴とする請求項５乃至７のいずれか一項に記
載の半導体装置。 - 【請求項９】 信号線の特性インピーダンスのばらつ
き、信号線間の電気的結合、クロストークノイズ、グラ
ウンドバウンスの抑制を図るパッケージ製造方法であっ
て、 電源および／またはグラウンド層がコア基板に形成され
信号線がビルドアップ配線層に形成されるビルドアップ
基板とスティフナーを導電性の接着材を用いた導電性接
着層で接着する工程と、当該スティフナーおよび当該ビ
ルドアップ基板を用いてグラウンドプレーンを形成する
工程を有することを特徴とするパッケージ製造方法。 - 【請求項１０】 前記導電性接着層を接地電位に固定す
る工程を有することを特徴とする請求項９に記載のパッ
ケージ製造方法。 - 【請求項１１】 前記グラウンドプレーンに接続したパ
ッドを前記ビルドアップ基板の表面に設けるとともに、
当該パッドを前記導電性接着層と導通させる工程を有す
ることを特徴とする請求項９に記載のパッケージ製造方
法。 - 【請求項１２】 前記ビルドアップ配線層に複数のグラ
ウンド接続パッドを設け、導電性の接着材を主成分とす
る前記導電性接着層を複数のグラウンド接続パッドに接
続する工程を有することを特徴とする請求項９乃至１１
のいずれか一項に記載のパッケージ製造方法。 - 【請求項１３】 信号線の特性インピーダンスのばらつ
き、信号線間の電気的結合、クロストークノイズ、グラ
ウンドバウンスの抑制を図るパッケージ製造方法であっ
て、 電源および／またはグラウンド層がコア基板に形成され
信号線がビルドアップ層に形成されるビルドアップ基板
とスティフナーを導電性の接着材を用いた導電性接着層
で接着する工程と、当該スティフナーおよび当該ビルド
アップ基板を用いてグラウンドプレーンを形成する工程
と、前記ビルドアップ基板にバンプを介して半導体チッ
プを搭載した後にアンダーフィル樹脂で当該半導体チッ
プの底部周辺を前記ビルドアップ基板の中央部に固定す
る工程と、前記スティフナーおよび前記導電性接着層で
前記半導体チップを封止する工程と、前記バンプに半田
ボールを取り付けてボールグリッドアレイ構造を形成す
る工程を有することを特徴とするパッケージ製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11204930A JP2001035957A (ja) | 1999-07-19 | 1999-07-19 | 電子部品収納用パッケージならびに半導体装置およびパッケージ製造方法 |
| US09/484,024 US6355978B1 (en) | 1999-07-19 | 2000-01-18 | Package for accommodating electronic parts, semiconductor device and method for manufacturing package |
| US10/086,875 US20020081770A1 (en) | 1999-07-19 | 2002-03-04 | Package for accommodating electronic parts, semiconductor device and method for manufacturing package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11204930A JP2001035957A (ja) | 1999-07-19 | 1999-07-19 | 電子部品収納用パッケージならびに半導体装置およびパッケージ製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001035957A true JP2001035957A (ja) | 2001-02-09 |
Family
ID=16498718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11204930A Withdrawn JP2001035957A (ja) | 1999-07-19 | 1999-07-19 | 電子部品収納用パッケージならびに半導体装置およびパッケージ製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6355978B1 (ja) |
| JP (1) | JP2001035957A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005223050A (ja) * | 2004-02-04 | 2005-08-18 | Toppan Printing Co Ltd | 半導体パッケージ |
| KR100608364B1 (ko) * | 2004-04-29 | 2006-08-08 | 주식회사 하이닉스반도체 | 반도체 칩 패키지 |
| US8692133B2 (en) | 2009-03-19 | 2014-04-08 | Samsung Electronics Co., Ltd. | Semiconductor package |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6667548B2 (en) * | 2001-04-06 | 2003-12-23 | Intel Corporation | Diamond heat spreading and cooling technique for integrated circuits |
| US6740959B2 (en) * | 2001-08-01 | 2004-05-25 | International Business Machines Corporation | EMI shielding for semiconductor chip carriers |
| US7038319B2 (en) * | 2003-08-20 | 2006-05-02 | International Business Machines Corporation | Apparatus and method to reduce signal cross-talk |
| JP4860994B2 (ja) * | 2005-12-06 | 2012-01-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR101481571B1 (ko) * | 2007-08-21 | 2015-01-14 | 삼성전자주식회사 | 반도체 패키지 장치 및 그의 제작방법 |
| US20120188721A1 (en) * | 2011-01-21 | 2012-07-26 | Nxp B.V. | Non-metal stiffener ring for fcbga |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2851732B2 (ja) | 1991-11-18 | 1999-01-27 | 京セラ株式会社 | 電子部品収納用パッケージ |
| JP2948039B2 (ja) * | 1992-12-28 | 1999-09-13 | 株式会社日立製作所 | 回路基板 |
| US5508556A (en) * | 1994-09-02 | 1996-04-16 | Motorola, Inc. | Leaded semiconductor device having accessible power supply pad terminals |
| JPH0955447A (ja) | 1995-08-11 | 1997-02-25 | Mitsui High Tec Inc | 半導体装置 |
| JPH09289261A (ja) | 1996-04-22 | 1997-11-04 | Kyocera Corp | 電子部品収納用パッケージ |
| US5831333A (en) * | 1996-05-14 | 1998-11-03 | Sun Microsystems, Inc. | Integrated junction temperature sensor/package design and method of implementing same |
| JPH10256420A (ja) | 1997-03-07 | 1998-09-25 | Shinko Electric Ind Co Ltd | 半導体装置用パッケージ及び半導体装置 |
| US6294407B1 (en) * | 1998-05-06 | 2001-09-25 | Virtual Integration, Inc. | Microelectronic packages including thin film decal and dielectric adhesive layer having conductive vias therein, and methods of fabricating the same |
| JP2000133745A (ja) * | 1998-10-27 | 2000-05-12 | Matsushita Electric Works Ltd | 半導体装置 |
-
1999
- 1999-07-19 JP JP11204930A patent/JP2001035957A/ja not_active Withdrawn
-
2000
- 2000-01-18 US US09/484,024 patent/US6355978B1/en not_active Expired - Fee Related
-
2002
- 2002-03-04 US US10/086,875 patent/US20020081770A1/en not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005223050A (ja) * | 2004-02-04 | 2005-08-18 | Toppan Printing Co Ltd | 半導体パッケージ |
| JP4639600B2 (ja) * | 2004-02-04 | 2011-02-23 | 凸版印刷株式会社 | 半導体パッケージ |
| KR100608364B1 (ko) * | 2004-04-29 | 2006-08-08 | 주식회사 하이닉스반도체 | 반도체 칩 패키지 |
| US8692133B2 (en) | 2009-03-19 | 2014-04-08 | Samsung Electronics Co., Ltd. | Semiconductor package |
Also Published As
| Publication number | Publication date |
|---|---|
| US6355978B1 (en) | 2002-03-12 |
| US20020081770A1 (en) | 2002-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6326244B1 (en) | Method of making a cavity ball grid array apparatus | |
| JP3209320B2 (ja) | マルチチップモジュールパッケージ | |
| JP3858854B2 (ja) | 積層型半導体装置 | |
| US5739588A (en) | Semiconductor device | |
| US6184580B1 (en) | Ball grid array package with conductive leads | |
| US6528876B2 (en) | Semiconductor package having heat sink attached to substrate | |
| JP4437919B2 (ja) | 電子部品パッケージ用ｅｍｉ遮蔽 | |
| US7268426B2 (en) | High-frequency chip packages | |
| TW510034B (en) | Ball grid array semiconductor package | |
| TWI452665B (zh) | 具防靜電破壞及防電磁波干擾之封裝件及其製法 | |
| JP5389971B2 (ja) | 挿入層上に配置されたコンデンサーを有するｉｃパッケージ | |
| KR20140057979A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
| KR20140057982A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
| US20060091517A1 (en) | Stacked semiconductor multi-chip package | |
| EP1076361B1 (en) | Chip assembly module of bump connection type using a multi-layer printed circuit substrate | |
| JP2001035957A (ja) | 電子部品収納用パッケージならびに半導体装置およびパッケージ製造方法 | |
| US20040070948A1 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
| US6828687B2 (en) | Cavity down ball grid array package structure and carrier thereof | |
| JP3912445B2 (ja) | 半導体装置 | |
| KR100533761B1 (ko) | 반도체패키지 | |
| KR20090039407A (ko) | 반도체 패키지 및 그 제조방법 | |
| KR20090114493A (ko) | 반도체 패키지 및 그 제조 방법 | |
| JP2006073677A (ja) | 半導体素子のシールド構造及びシールド方法 | |
| JPH10256420A (ja) | 半導体装置用パッケージ及び半導体装置 | |
| KR20000074351A (ko) | 반도체패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061003 |