JP4639600B2

JP4639600B2 - 半導体パッケージ

Info

Publication number: JP4639600B2
Application number: JP2004027934A
Authority: JP
Inventors: 良一飯野
Original assignee: Toppan Inc
Current assignee: Toppan Inc
Priority date: 2004-02-04
Filing date: 2004-02-04
Publication date: 2011-02-23
Anticipated expiration: 2024-02-04
Also published as: JP2005223050A

Description

本発明は、駆動周波数が高速な半導体チップを搭載することが可能な、高周波伝送特性とＥＭＩ特性に優れた半導体パッケージに関するものである。

従来、半導体パッケージでは、半導体チップを実装する電気配線板が、Ｔ−ＢＧＡのように薄いフレキシブル基板の場合、基板の反り防止の目的で、金属製で導体からなるスティフナーが、電気配線板のチップ実装面の上部に設置されている。スティフナーは、フレキシブル基板の場合には、ワイヤーボンディングやフリップチップといったチップ実装方式によらずに使われている。スティフナーの剛性でフレキシブル基板の曲がりや捩れが抑制され、チップ実装やＰＣＢへの実装が可能となっている。

また、半導体チップは、高速化に伴いその発熱密度が急峻に増加している。そのため、半導体チップから効率的に熱を逃がして冷却するために、スティフナーの上部に金属製のヒートスプレッダを載せる場合がある。ヒートスプレッダは、熱伝導性の良好な銅とその合金を用いることが多く、すなわち、これも導体である場合が多い。

ヒートスプレッダは通常のリジッド基板を用いた半導体パッケージでも放熱目的で使用される。リジッド基板の場合には、スティフナーは不要だが、ヒートスプレッダが半導体チップに蓋を被せるような形状となる。そのため、リジッド基板のヒートスプレッダは、フレキシブル基板の場合のスティフナーとヒートスプレッダを合わせた形状を一体で形成したものとなる。

このような半導体パッケージの構造では、そのままではスティフナーとヒートスプレッダは、電気的に浮いた状態となる。半導体パッケージの駆動周波数が低い場合には、この浮いた状態は特に問題を引き起こさない。しかし、駆動周波数における波長が、スティフナーとヒートスプレッダ寸法の１０倍以下になってくると、共振現象が起きて、伝送特性やＥＭＩ特性が低下する。そこで、一般的には、スティフナーとヒートスプレッダは、電気的に電気配線板のグランドもしくは電源に接続されている。

しかしながら、このような構成では、単にスティフナーとヒートスプレッダをグランドか電源に接続しているだけなので、その接続ピッチよりも短い共振長をもつ共振現象を抑制することができない。この短い共振長をもつ共振現象を抑えるためには、多数点でスティフナーとヒートスプレッダを、電気配線板のグランドか電源に接続しなければならない。

ところが、スティフナーとヒートスプレッダに接続のための開口を多く設ける必要が生じたり、電気配線板のチップ実装面の配線パターンに制約が生じるため、実際上は多数点で接続することは困難である。このようなことから、スティフナーとヒートスプレッダを単に電気配線板のグランドか電源に接続するだけでは、高周波伝送特性やＥＭＩ特性の良好な半導体パッケージを実現できないといった大きな問題点がある。
特開２０００−３１５７０２

本発明は、上記問題を解決するためになされたものであり、共振による信号劣化が少な
く、良好な高周波伝送特性とＥＭＩ特性を有する半導体パッケージを提供することを課題とする。

本発明の第一の発明は、誘電体層と導体層を交互に積層してなる電気配線板の最上導体層上に、該最上導体層と電気的に接続された半導体デバイスと、電気配線板を構成する誘電体層とは異なる誘電体層を介して導体からなるスティフナーを設けた半導体パッケージにおいて、該スティフナーは、前記最上導体層の電源もしくはグランドの導体パターン（電源プレーンもしくはグランドプレーン）に、電気抵抗体によって接続されており、前記電気抵抗体の抵抗値は、前記スティフナーと前記電源もしくはグランドの導体パターン（電源プレーンもしくはグランドプレーン）とで仮想的に形成される伝送線路の特性インピーダンス値であることを特徴とする半導体パッケージである。

また、本発明は、上記発明による半導体パッケージにおいて、前記スティフナーの上部には、導体からなるヒートスプレッダが形成されていることを特徴とする半導体パッケージである。

また、本発明の第二の発明は、誘電体層と導体層を交互に積層してなる電気配線板の最上導体層上に、該最上導体層と電気的に接続された半導体デバイスと、導電性接着剤を介して導体からなるヒートスプレッダを設けた半導体パッケージにおいて、該ヒートスプレッダは、前記最上導体層の電源もしくはグランドの導体パターン（電源プレーンもしくはグランドプレーン）に、電気抵抗体によって接続されており、前記電気抵抗体の抵抗値は、前記ヒートスプレッダと前記電源もしくはグランドの導体パターン（電源プレーンもしくはグランドプレーン）とで仮想的に形成される伝送線路の特性インピーダンス値であることを特徴とする半導体パッケージである。

また、本発明の第三の発明は、前記電気抵抗体は、複数個形成されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体パッケージである。

以上説明したように本発明に係る半導体パッケージは、スティフナー及び／またはヒートスプレッダを抵抗体を介して電気配線板のグランドもしくは電源に接続しているので、高周波信号による共振エネルギーを抵抗体によって消費することができる。
その結果として、共振現象を抑制することができ、高周波信号の伝送特性が良好で、ＥＭＩ特性に優れた半導体パッケージの構造となる。特に、スティフナー及び／またはヒートスプレッダを仮想の信号線とし、電気配線板の電源もしくはグランドの導体パターンを仮想のグランドプレーンとし構成される伝送線路の特性インピーダンス近辺の抵抗値を有する抵抗体で接続した場合には、共振抑制効果がもっとも大きくなる。

以下に、本発明を図に示す実施形態に基づいて詳細に説明する。

図１及び図２は、本発明に係る半導体パッケージの第１の実施形態を示しており、図１が断面図、図２が平面図である。
図１に示すように、電気配線板の最上導体層は、フリップチップパッド３とグランドの導体パターン（グランドプレーン）４で構成されている。半導体チップ１は、フリップチップバンプ２を介して電気配線板の最上導体層のフリップチップパッド３に電気的に接続されている。

電気配線板は、半導体チップ１の実装された上面側から、フリップチップパッド３とグランドの導体パターン（グランドプレーン）４で構成される最上導体層、誘電体層５、信号線層（導体層）６、誘電体層７、電源層（導体層）８、誘電体層９、最下導体層としてＢＧＡパッド１０が順次積層されたものである。導体層が４層ある構成となっている。
ＢＧＡパッド１０にはハンダボール１１が付けられている。この電気配線板の上面と下面には、誘電体であるソルダーレジスト層１２、１３が形成されている。ソルダーレジスト層１２の上部には、図２のような枠状の接着剤層１４、導体からなるスティフナー１５が順次積層されている。スティフナー１５とグランドの導体パターン（グランドプレーン）４は、抵抗体１６によって電気的に接続されている。

このように構成された半導体パッケージのグランドプレーン４とスティフナー１５の共振特性について述べる。

共振特性を測定した半導体パッケージの仕様を列記する。パッケージサイズは４０ｍｍ□、接着剤層１４とスティフナー１５は、４０ｍｍ□で中心に２０ｍｍ□の開口がある。各部の厚みは、誘電体層５、７、９は２０μｍ、ソルダーレジスト層は導体上で２０μｍ、接着剤層は８０μｍ、スティフナー１５は４００μｍである。電気物性は、誘電体層５、７、９は比誘電率３．４、誘電正接０．００５、ソルダーレジスト層１２と接着剤層１４は比誘電率４．３、誘電正接０．０３である。

前記電気配線板を構成する誘電体層とは異なる誘電体層とは、第１の実施形態においては、図１に示すように、ソルダーレジスト層１２と接着剤層１４で構成される誘電体層である。

１ポートから高周波信号を与えてＳ１１の特性をみると、図２のグラフのようになる。このとき抵抗体１６の抵抗値は１３Ωとした。この抵抗値は、スティフナー１５を幅１０ｍｍの信号線、グランドプレーン４を理想的なグランドプレーンとして構成される仮想の伝送線路の特性インピーダンスに相当する。

リファレンスとして、従来の単にスティフナー１５とグランドプレーン４を導体で短絡した場合を示した。

図５のグラフから明らかなように、この半導体パッケージでは、３．２ＧＨｚ付近と７ＧＨｚ付近で大きな共振を起こしており、共振によってエネルギーが空中に放出されていることがわかる。すなわち、放射ノイズが出ている。この共振周波数はスティフナー１５の形状と、スティフナー１５とグランドプレーン４を接続するピッチに応じて変化する。単にスティフナー１５とグランドプレーン４を短絡した場合よりも、抵抗体１６で接続した場合の方が、大幅に共振で放出されるエネルギーが減少している。

これは、抵抗体１６で共振エネルギーが消費されているためである。このように、共振現象の抑制効果は、抵抗体１６で接続した方が遥かに大きい。この共振抑制効果によって、グランド電位の変動が少なくなるので、高周波伝送特性は良好となり、更に放射ノイズが低減するので、ＥＭＩ測特性も良好となる。

次に、抵抗体１６の抵抗値を変更して、共振の変化をみた。抵抗値は、２、１３、２５
、５０、１００Ωと変化させた。図６〜図８のグラフがそのＳ１１特性である。このグラフを見ると、明らかに抵抗値に最適値があることがわかる。スティフナー１５が枠状であるために、厳密な特性インピーダンスを定義することはできないが、１３Ωと２５Ωの特性が良好なことから、スィフナー１５を信号線とし、グランドの導体パターン４をグランドプレーンとして構成される仮想の伝送線路の特性インピーダンス近辺に最適値があることがわかる。

図３は、本発明に係る半導体パッケージの第２の実施形態を示しており、スティフナー１５は、抵抗体１６を介して電源層８に接続されている。その他は、ほぼ第１の実施形態と同様な構造をとっているので説明を省略する。
第１の実施形態ではグランドの導体パターン（グランドプレーン）４に接続されていて、グランド電位の変動を抑制させたが、この構成では電源層８に接続しているので、電源ノイズの低減に効果を表す。共振特性は、図５とほぼ同様となるので割愛する。この構成においても、抵抗体１６に最適値が存在することは、第１の実施形態とまったく同様である。

図４は、本発明に係る半導体パッケージの第３の実施形態を示しており、スティフナー１５の上部にヒートスプレッダ１７が、導電性接着剤１８を介して取り付けられている。その他は、ほぼ第１の実施形態と同様な構造をとっているので説明を省略する。

このような構成では、ヒートスプレッダ１７は、中央部に開口を持たないので、より共振周波数が増加して、より低周波側から共振現象が生じるようになる。
このときの共振特性を図９に示す。１ポートより高周波信号を与えて、Ｓ１１特性をみたものである。リファレンスで短絡した場合の特性もプロットしてある。共振は、明らかに第１の実施形態よりも低周波から始まっており、共振周波数も多く存在する。１０Ωの抵抗体で接続した場合には、共振の強度が低下し、特に低周波側の共振にその効果が顕著である。このようにヒートスプレッダ１７の付いたパッケージでも効果を表す。

また、第４の実施形態として、通常のリジッド基板を使った半導体パッケージでは、スティフナーは存在しないが、高消費電力の半導体パッケージではヒートスプレッダが存在するので、その場合にもヒートスプレッダを電気配線板のグランドもしくは電源に抵抗体で接続すれば、同様な効果が現われる。

本発明に係る半導体パッケージの第１の実施形態を示す断面図である。本発明に係る半導体パッケージの第１の実施形態を示す平面図である。本発明に係る半導体パッケージの第２の実施形態を示した断面図である。本発明に係る半導体パッケージの第３の実施形態を示した断面図である。本発明の第１の実施形態の伝送特性を示したグラフである。本発明の第１の実施形態の伝送特性を示したグラフである。本発明の第１の実施形態の伝送特性を示したグラフである。本発明の第１の実施形態の伝送特性を示したグラフである。本発明の第３の実施形態の伝送特性を示したグラフ図である。

符号の説明

１・・・・半導体チップ
２・・・・フリップチップバンプ
３・・・・フリップチップパッド
４・・・・グランドの導体パターン（グランドプレーン）
５、７、９・・・・誘電体層
６・・・・信号線層（導体層）
８・・・・電源層（導体層）
１０・・・・ＢＧＡパッド
１１・・・・ハンダボール
１２、１３・・・・ソルダーレジスト層
１４・・・・接着剤層
１５・・・・スティフナー
１６・・・・抵抗体
１７・・・・ヒートスプレッダ
１８・・・・導電性接着剤

Claims

誘電体層と導体層を交互に積層してなる電気配線板の最上導体層上に、該最上導体層と電気的に接続された半導体デバイスと、電気配線板を構成する誘電体層とは異なる誘電体層を介して導体からなるスティフナーを設けた半導体パッケージにおいて、該スティフナーは、前記最上導体層の電源もしくはグランドの導体パターン（電源プレーンもしくはグランドプレーン）に、電気抵抗体によって接続されており、前記電気抵抗体の抵抗値は、前記スティフナーと前記電源もしくはグランドの導体パターン（電源プレーンもしくはグランドプレーン）とで仮想的に形成される伝送線路の特性インピーダンス値であることを特徴とする半導体パッケージ。
前記スティフナーの上部には、導体からなるヒートスプレッダが形成されていることを特徴とする請求項１に記載の半導体パッケージ。
誘電体層と導体層を交互に積層してなる電気配線板の最上導体層上に、該最上導体層と電気的に接続された半導体デバイスと、導電性接着剤を介して導体からなるヒートスプレッダを設けた半導体パッケージにおいて、該ヒートスプレッダは、前記最上導体層の電源もしくはグランドの導体パターン（電源プレーンもしくはグランドプレーン）に、電気抵抗体によって接続されており、前記電気抵抗体の抵抗値は、前記ヒートスプレッダと前記電源もしくはグランドの導体パターン（電源プレーンもしくはグランドプレーン）とで仮想的に形成される伝送線路の特性インピーダンス値であることを特徴とする半導体パッケージ。
前記電気抵抗体は、複数個形成されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体パッケージ。