JP4830539B2 - 多層プリント回路基板 - Google Patents

Description

本発明は、多層プリント回路基板に関し、特に電磁放射を抑制するための多層プリント回路基板に関する。

近年の技術の発展に伴い、多層プリント回路基板において、実装されるＩＣやＬＳＩのクロック周波数がより高速になり、また高密度化が進むにつれて基板の表面や内層に配線が縦横無尽に引き回されている。それに伴って、電源層とグラウンド層に高周波ノイズが流れ込み、さらにそれらの層をまたぐ（跨ぐ）ビアからノイズが励起されることになる。一般的に、ＥＭＩ放射の大きさを決定する要因としては、「発生源×伝達経路×アンテナ要素」として表現できる。実装された基板の電源供給系におけるＥＭＩ放射に関しては、ＬＳＩやＩＣの電源スイッチングノイズや電源層−グラウンド層間をまたぐ信号貫通ビアで励起されるノイズが発生源となり、配線や電源層−グラウンド層間を通して伝播し、電源層−グラウンド層間の共振が引き起こされ、基板がアンテナとなってＥＭＩ放射するということになる。

このような電源供給系からのＥＭＩ放射に関するプリント基板におけるＥＭＩ対策として、基板の端部に電極付磁性体を配置し、その電極付磁性体を基板の電源層とグラウンド層に接続する方法（例えば、下記特許文献１を参照）や、プリント基板の端部に誘電体と抵抗体を積層した材料を配置する方法（例えば、下記特許文献２を参照）や、同じくプリント基板の端部に高誘電率と高誘電正接材料を配置する方法（例えば、下記特許文献３を参照）等が従来から知られていた。これは、前記のアンテナ要素における放射効率を低下する手法といえる。

また、よりノイズ源に近い領域での電源供給系からのＥＭＩ放射を抑制する手法としては、電源層−グラウンド層間の誘電体（絶縁体）として、貫通ビアの周りにそのビアと接触する構成で、その他の領域の材料より高誘電率材料を配置する方法（例えば、下記特許文献４を参照）や、電源層に接続する電源ビアの周囲の電源層−グラウンド層間に、そのビアと接触させた構成で高誘電率材料を配置する方法（例えば、下記特許文献５を参照）等がある。これらの手法は、ビアを含めた領域の電源層−グラウンド層間のインピーダンスを低くし、電源層−グラウンド層間に発生するノイズ電圧を低下するというもので、ノイズ源そのもの、あるいは伝播経路に関するＥＭＩ対策技術ということになる。

これらのほかに、基板上に高誘電率材料を配置し、コンデンサとして動作させる先行技術が開示されている（例えば、特許文献６及び特許文献７を参照）。
特開平９−２４６７７６号公報 特開平１０−１９０２３７号公報 特開２００５−１２９６１８号公報 特開平１１−２０４９４５号公報 特開２００４−８７５８９号公報 特開昭５８−１５８９９６号公報 特開平４−７９３５４号公報

しかしながら、特許文献１の要点は、特許文献１中の図１及び図２に示すように、基板の端面に電極付磁性体を配置し、その電極付磁性体に基板の電源とグラウンド層とを接続し、基板内部の電源層−グラウンド層間の共振により基板内部から漏れ出てくる電磁波を磁性体で吸収するものである。しかし、これは後述する特許文献２にも記載されているが、プリント基板の端部においては磁界はそれほど強くなく、電界が強いという特徴があることから、基板端部に磁性体を配置しても共振による放射ノイズを低減する効果はそれほど大きく期待できない。また、この手法はアンテナ要素に係るものであり、基板全体に広がったノイズを対象にしているので対策技術としての効率はそれほど高くないと考えられる。

また、特許文献２の要点は、特許文献２中の図２及び図４に示すように、プリント基板端部の電源層−グラウンド層間に誘電体と抵抗体を積層した材料を配置し、プリント基板の端部で大きくなる電界を電気的損失材料で抑えようとするものである。抵抗体を電源とグラウンドとに同時に直接接続しないよう誘電体と抵抗体を積層構造に配置しているために、電気的損失効果はそれほど大きくない。また、基板の内側の領域においての複数存在する電源供給系に対するノイズ源による配線や他のＬＳＩ、ＩＣや部品等への影響は変わらない。更に、この場合も電源層−グラウンド層間に広がってしまったノイズを抑えなければならないため、抑制効率はそれほど高くならない。

更に、特許文献３の要点は、特許文献３中の図１に示すように、プリント基板端部の電源層−グラウンド層間に高誘電率かつ高誘電正接の材料を配置し、基板の内側での信号伝播損失の抑制とともに、基板端部での高誘電率化によるコンデンサ容量増加による放射ノイズの抑制を行なうものであるが、これについては基板端からの放射ノイズは抑えられるが、共振による電源層−グラウンド層間のノイズが蓄積され、信号ラインへの影響を抑制することはできず、かえって電源供給系からのノイズによる配線への影響が大きくなる。この場合についても、特許文献２と同様に、電源層−グラウンド層間に広がってしまったノイズを抑えなければならないため、抑制効率はそれほど高くならない。

更にまた、特許文献４の要点は、特許文献４中の図１に示すように、多層配線基板において、配線の途中にある電源層−グラウンド層間を貫通するビア（スルーホール）に対して、そのビア周辺の電源層−グラウンド層間の絶縁体として高誘電率材料を配置し、貫通ビアの近傍に大きな容量のコンデンサを配置させたと同じ効果になることによって放射ノイズを抑制するものであるが、通常の材料よりも高誘電率材料にすれば、その部分のインピーダンスが低くはなるものの、ビアに流れる電流に対応するリターン電流は完全には補償できないことや、信号配線の貫通ビアの周りに高誘電率及び高誘電損失材料（高誘電率材料では相対的に高誘電損失になりやすい）を配置することにより、信号伝播損失が大きくなる。

更にまた、特許文献５の要点は、特許文献５中の図１に示すように特許文献４と基本的には同じ思想のものであり、対象が電源配線と電源層との接続のためのビアとなっているものであって、電源層に接続されるビアの周囲の電源層−グラウンド層間に高誘電率材料を配置して、ビアの周りのインピーダンスを低くして、デカップリングコンデンサの代替にするというものである。近年の高速なＬＳＩにおいては、Ｉ／Ｏドライバを高速でスイッチングするためには、電源供給系に高速に電荷の供給が必須である。ＬＳＩの電源層−グラウンド層間のデカップリングコンデンサがその役目を担っているが、十分とは言えず、基板の電源供給系にもその役目が配分されることになる。その目的のためには、極力電源ラインのロスを小さく、高速応答できることが必要である。よって、電源やグラウンドの配線系においても、上記で記述した特許文献４の電源およびグラウンドビアにおける高周波損失に関する問題点がこの場合についても存在することになる。さらに、この場合には、電源ビアの周りに比較的大きな高誘電率材料領域を設ける必要があるが、高密度実装等において、その領域には信号のロス低下要因となるために信号配線の貫通ビアが設けられないという大きな制約条件が課せられる。

更にまた、特許文献６の要点は、基板全体あるいは帯状（長手方向が同じ材料）に高誘電率材料を設け、貫通ビアの周囲だけを低誘電率の絶縁体（空気を含む）にし、高誘電率材料部をコンデンサとして使用している。基板の電源層とグラウンド層間の大部分が高誘電率材料となっている。そのために、電源層−グラウンド層間の共振周波数は低下し、より低い周波数領域で共振現象が生じることになり、放射はそれほど低減できない。ちなみに、ＥＭＩ放射の規制では、２３０ＭＨｚ以下では放射レベルがそれ以上の周波数に比べて７ｄＢ低くしなければならないため、その点でも高誘電率材料は好ましくない。

更にまた、特許文献７の要点は、半導体パッケージ（プリント基板）端子ピンの近傍に貫通穴を設け、その穴に高誘電率材料を埋め込む技術であるが、基本的な構成としては、特許文献７中の第３図の表面から貫通した接続ピンの近傍に高誘電率材料を貫通穴に埋め込んだものである。特許文献７中の第４図で多層基板構造が開示されているが、高誘電体を形成する領域は基板断面を貫通しており、層間に高誘電体を入れていない。特許文献７では、高誘電率領域は基板の外側にあればよく、形状や配置は特に問題ではない。即ち、高誘電率領域をコンデンサとして使用しているに過ぎない。

本発明の目的は、信号伝播損失を抑制するとともに、電源供給系の共振へのノイズを低減することによって電磁放射を抑制可能な多層プリント回路基板を提供することにある。

本発明者は、一般的な多層プリント回路基板に形成される信号配線に存在する電源層−グラウンド層間をまたぐ貫通ビアが、電源層−グラウンド層間共振を引き起こす源の１つであること、また、多層プリント回路基板に実装されるＩＣやＬＳＩにおいて、そのスイッチングによって生じる高周波ノイズが、ＩＣやＬＳＩの電源−グラウンド配線を通して電源層−グラウンド層に流れ込み、多層プリント回路基板の電源層−グラウンド層間共振を引き起こす源の１つでもあること、等の知見に基づいて、第１から第４の多層プリント回路基板に係る本発明に到達した。

本発明に係る第１の多層プリント回路基板は、少なくとも一対の電源層とグラウンド層とを有すると共に、信号配線が前記電源層と前記グラウンド層との間をまたぐ貫通ビアを有する多層プリント回路基板であって、前記電源層と前記グラウンド層との間の層では、高誘電率を有する材料を、所定の距離だけ当該貫通ビアから離れた位置に当該貫通ビアを囲んで配置していることを特徴とする。

この発明によれば、信号配線に存在する電源層−グラウンド層間をまたぐ貫通ビアに対し、高誘電率を有する材料を、所定の距離だけその貫通ビアから離してその貫通ビアを囲んで配置したので、電源層−グラウンド層間に流れる高周波ノイズを、高誘電率を有する材料で貫通ビアを囲んだ領域内に閉じ込めることができる。その結果、信号配線の伝送特性に影響を及ぼすことなく、電源層−グラウンド層間共振の元となるノイズを抑制でき、しかもよりノイズ源に近い領域での対策ができるので、ＥＭＩ放射をより効率良く抑制することができる。

本発明に係る第２の多層プリント回路基板は、少なくとも一対の電源層とグラウンド層とを有すると共に、ペア配線となる差動信号配線が隣接する２つの信号用貫通ビアを構成し、且つ当該２つの信号用貫通ビアは前記電源層と前記グラウンド層との間をまたぐ構成を有する多層プリント回路基板であって、前記電源層と前記グラウンド層との間の層では、高誘電率を有する材料を、所定の距離だけ当該２つの信号用貫通ビアから離れた位置に当該２つの信号用貫通ビアを囲んで配置していることを特徴とする。

この発明によれば、信号配線に存在する電源層−グラウンド層間をまたぐ２つの信号用貫通ビアに対し、高誘電率を有する材料を、所定の距離だけ２つの信号用貫通ビアから離してその貫通ビアを囲んで配置したので、電源層−グラウンド層間に流れる高周波ノイズを、高誘電率を有する材料で２つの信号用貫通ビアを囲んだ領域内に閉じ込めることができる。その結果、信号配線の伝送特性に影響を及ぼすことなく、電源層−グラウンド層間共振の元となるノイズを抑制でき、しかもよりノイズ源に近い領域での対策ができるので、ＥＭＩ放射をより効率良く抑制することができる。

本発明に係る第３の多層プリント回路基板は、少なくとも一対の電源層とグラウンド層とを有する多層プリント回路基板の表層にＩＣ及びＬＳＩのうち少なくともいずれか一方を含む電子部品が実装され、当該電子部品の電源に接続する配線は電源層に接続される電源ビアを有し、当該電子部品のグラウンドピンに接続する配線はグラウンド層に接続されるグラウンドビアを有する多層プリント回路基板であって、前記電子部品に接続される一対の前記電源ビア及び前記グラウンドビアを含む領域の、前記電源層と前記グラウンド層との間の層では、高誘電率を有する材料を、所定の距離だけ当該電源ビアと当該グラウンドビアのいずれからも離れた位置に当該電源ビアと当該グラウンドビアとを囲んで配置していることを特徴とする。

ＩＣやＬＳＩのスイッチングノイズは電源層−グラウンド層間に流れ込む高周波のノイズであるが、そうしたノイズの伝達経路である一対の電源ビアとグラウンドビアを含む領域に対し、高誘電率を有する材料を、所定の距離だけ電源ビアとグラウンドビアのいずれからも離れた位置に電源ビアとグラウンドビアとを囲んで配置したので、そうした高周波ノイズを、高誘電率を有する材料で一対の電源ビアとグラウンドビアを含む領域内に閉じ込めることができる。その結果、信号配線の伝送特性に影響を及ぼすことなく、電源層−グラウンド層間共振の元となるノイズを抑制でき、しかもよりノイズ源に近い領域での対策ができるので、ＥＭＩ放射をより効率良く抑制することができる。さらに、ＬＳＩやＩＣの電源−グラウンドに係るリターン電流を保障しやすくなるので、結果的にＬＳＩやＩＣからのノイズが基板全体に広がることを抑制できる。

本発明に係る第４の多層プリント回路基板は、少なくとも一対の電源層とグラウンド層とを有する多層プリント回路基板の表層にＩＣ及びＬＳＩのうち少なくともいずれか一方を含む電子部品が実装され、当該電子部品の複数の電源に接続する配線は電源層に接続される複数の電源ビアを有し、当該電子部品の複数のグラウンドピンに接続する配線はグラウンド層に接続される複数のグラウンドビアを有する多層プリント回路基板であって、前記電子部品に接続される前記複数の電源ビア及び前記複数のグラウンドビアを含む領域の、前記電源層と前記グラウンド層との間の層では、高誘電率を有する材料を、所定の距離だけ当該複数の電源ビアと当該複数のグラウンドビアのいずれからも離れた位置に当該複数の電源ビアと当該複数のグラウンドビアとを囲んで配置していることを特徴とする。

この発明によれば、上記第３の多層プリント回路基板と同様、ＩＣやＬＳＩのスイッチングノイズは電源層−グラウンド層間に流れ込む高周波ノイズの伝達経路である複数の電源ビアと複数のグラウンドビアを含む領域に対し、高誘電率を有する材料を、所定の距離だけ複数の電源ビアと複数のグラウンドビアのいずれからも離れた位置にそれらを囲んで配置したので、そうした高周波ノイズを、高誘電率を有する材料で複数の電源ビアとグラウンドビアを含む領域内に閉じ込めることができる。その結果、信号配線の伝送特性に影響を及ぼすことなく、電源層−グラウンド層間共振の元となるノイズを抑制でき、しかもよりノイズ源に近い領域での対策ができるので、ＥＭＩ放射をより効率良く抑制することができる。さらに、ＬＳＩやＩＣの電源−グラウンドに係るリターン電流を保障しやすくなるので、結果的にＬＳＩやＩＣからのノイズが基板全体に広がることを抑制できる。

上記本発明に係る第１から第４の多層プリント回路基板においては、高誘電率を有する材料が高誘電損失を有する材料であることが好ましい。この発明によれば、高周波ノイズを吸収することができるので、電源層−グラウンド層間共振の元となるノイズをより効率良く抑制することができる。

上記本発明に係る第１から第４の多層プリント回路基板においては、前記所定の距離が、前記貫通ビアを伝播する信号の品質が劣化しないよう予め定めた距離であることが好ましい。

また、本発明の多層プリント回路基板は、（１）上記第１の多層プリント回路基板を構成する高誘電率を有する材料の配置構造と、上記第３の多層プリント回路基板を構成する高誘電率を有する材料の配置構造とを同時に備えること、（２）上記第１の多層プリント回路基板を構成する高誘電率を有する材料の配置構造と、上記第４の多層プリント回路基板を構成する高誘電率を有する材料の配置構造とを同時に備えること、（３）上記第２の多層プリント回路基板を構成する高誘電率を有する材料の配置構造と、上記第３の多層プリント回路基板を構成する高誘電率を有する材料の配置構造とを同時に備えること、（４）上記第２の多層プリント回路基板を構成する高誘電率を有する材料の配置構造と、上記第４の多層プリント回路基板を構成する高誘電率を有する材料の配置構造とを同時に備えること、のいずれかの構成を含んでいてもよい。

この発明によれば、第１及び第２の多層プリント回路基板を構成する貫通ビアに関する手法と、第３及び第４の多層プリント回路基板を構成する電源ビアとグラウンドビアに関する手法とを組み合わせたので、電源層−グラウンド層間の共振の元となるノイズをより低減することができ、ＥＭＩ放射をさらに抑制できる。こうした本発明は、ＩＣやＬＳＩの電源−グラウンド間からのスイッチングノイズの広がりや信号配線の貫通ビアによる電源層−グラウンド層間共振のノイズを、それぞれ個々に抑えることができるので、部品や配線へのノイズの影響を極めて小さくすることができるとともに、ＥＭＩ放射への主要因への対策が可能になる。

また、この発明によれば、高誘電率を有する材料領域（高誘電率材料領域）を比較的自由に設定できるので、電源ビアとグラウンドビアとで構成される対を複数個含む高誘電率材料領域を、高密度な配線部分（貫通ビアが存在する領域）を避けるようにして構成して、ＥＭＩ抑制対策を行うこともできる。

また、上記本発明の多層プリント回路基板は、多層マルチチップモジュールの構成部材、又は、ＬＳＩ若しくはＩＣを実装する多層構造からなるパッケージの構成部材として用いられてもよい。

以上のように、本発明の多層プリント回路基板によれば、信号配線の貫通ビアで励起される電源−グラウンド共振ノイズや、電源層−グラウンド層間に流れ込むＩＣやＬＳＩの電源−グラウンドスイッチングノイズを閉じ込めて、ノイズの広がりを抑制することができ、さらに、本発明を構成する高誘電率を有する材料が高誘電損失特性を併せ持つことによって、共振ノイズを吸収させることができ、その結果、ＥＭＩ放射の抑制を実現できる。また、高誘電率を有する材料を配置する位置は、貫通ビアを伝播する信号の品質が劣化しないよう予め定めた距離だけ離しているので、信号品質への影響を少なくできる多層プリント回路基板を提供することができる。

また、本発明によれば、電源層−グラウンド層間共振の発生源により近い領域でのノイズを個々に抑制できるので、より効率的な低減効果が得られるとともに、プリント基板全体の電源層−グラウンド層に影響される部品や配線への高周波ノイズの影響も低減が可能な多層プリント回路基板を提供することができる。

次に、本発明の実施の形態について図面を参照して詳細に説明する。

（第１実施形態）
図１は、本発明の第１実施形態に係る多層プリント回路基板の一例を示す平面図（ａ）及び断面図（ｂ）であり、図２は、図１中のＡ領域を拡大した平面図（ａ）及び断面図（ｂ）である。第１実施形態の多層プリント回路基板１１は、図１及び図２に示すように、一対の電源層１２とグラウンド層１３とを有すると共に、信号配線１４が電源層１２とグラウンド層１３との間をまたぐ貫通ビア１５を有している。そして、電源層１２とグラウンド層１３との間の層では、高誘電率を有する材料（以下、高誘電率材料１５という。）を、所定の距離だけその貫通ビア１４から離れた位置に貫通ビア１４を囲んで配置している。

本発明の多層プリント回路基板１１は、貫通ビア１４の周りに形成される電源層１２−グラウンド層１３間の絶縁体として、貫通ビア１４に接触する部分には低誘電率かつ低誘電ロスの絶縁材料（以下、絶縁材料１８という。）を配置し、その外側には高誘電率材料１５を配置し、さらにその外側には貫通ビア１４と接触している絶縁材料１８と同じ又は同程度の低誘電率かつ低誘電ロスを有する絶縁材料１８を配置する。この構成において、貫通ビア１４に接触している部分には、比較的低誘電率で低誘電ロスを有する絶縁材料１８（通常用いられる基板の絶縁材料又は誘電率材料で良い）が存在するので、通常用いられる基板と比較して、貫通ビア１４を伝播する信号品質にはほとんど影響しない。

一般的な多層プリント回路基板において、表面層の配線１と裏面層の配線２は、その途中に存在する電源層１２−グラウンド層１３をまたぐ貫通ビア１４で接続されて信号配線を構成する。従来においては、このような貫通ビア１４に流れる信号によって電源層１２−グラウンド層１３間にノイズが誘起し、層間共振を引き起こして、ＥＭＩ放射が生じるが、本発明では、貫通ビア１４から所定の距離を隔てた位置に高誘電率材料１５が配置されているので、個々の貫通ビア１４から電源層１２−グラウンド層１３間に励起されるノイズについて、その広がりを閉じ込めることができる。

高誘電率材料１５は、高周波で誘電率が大きくなるほど望ましい。さらに本発明においては、高誘電率材料１５が高誘電損失（低周波では誘電損失が小さく、高周波では誘電損失が大きいこと）を有する材料であることが好ましく、そのノイズを吸収することができるため、結果的にＥＭＩをより効果的に抑制することができる。具体的な高誘電率材料１５としては、例えば比誘電率が２０．６で、誘電損失（１ＭＨｚのｔａｎδ値）が０．０１２のプリント基板材料（日東電工社製）等の市販の材料を用いることもできるし、酸化チタンやチタン酸バリウムの磁器材やそれらの材料粉末を、有機材料（エポキシ樹脂やポリイミド樹脂等）と混合した複合材料を用いることができる。

ここで、「所定の距離」とは、貫通ビア１４を伝播する信号の品質が劣化しないよう予め定めた距離であり、通常、ビア径の５〜１０倍の距離であり、具体的には、０．５〜１ｍｍ程度である。貫通ビア１４から所定の距離に配置される高誘電率材料１５の配置領域は、例えば図１（ａ）及び図２（ａ）の平面図に示すような矩形形状であってもよいし、円形形状（図示しない）であってもよい。また、高誘電率材料１５の高さＨは、図１（ｂ）及び図２（ｂ）の断面図に示すように、電源層１２とグラウンド層１３との間の絶縁体の厚さと同じであることが好ましいが、その厚さ未満であってもノイズの広がりを抑えたりノイズを吸収したりすることができる。また、高誘電率材料１５の幅Ｗは特に限定されないが、１〜１０ｍｍ程度であることが好ましい。

なお、この第１実施形態の多層プリント回路基板１１は、説明を簡単にするために、一対の電源層１２とグラウンド層１３とを有すると共に、その電源層１２とグラウンド層１３をそれぞれ挟む合計３層の絶縁体を有し、さらに表面と裏面に配線１，２を有する、全体で７層構造のものを示しているが、電源層１２とグラウンド層１３とが二対以上であってもよく、全体の層数が８層以上からなるものであってもよい。また、信号配線は、表面層の配線１と、裏面層の配線２と、両配線１，２をつなぎ且つ途中に存在する電源層１２−グラウンド層１３をまたぐ貫通ビア１４とで構成されている。また、図１（ｂ）及び図２（ｂ）中の符号１６は、クリアランスホールを表している。

図３は、本発明の多層プリント回路基板の製造工程の一例を示す図であり、詳しくは、図１の多層プリント回路基板の製造工程の一例（図には本質的な一部のみを示した）を示した図である。まず、図３（ａ）に示すように、板状の絶縁材料１８の一方の面には貫通ビア１４の形成位置にビア用パッド２４が形成され、他方の面にはクリアランスホール１６の形成位置をあけた金属膜２５が形成されてなる絶縁体２１，２２を２枚準備し、さらに電源層−グラウンド層間の層間絶縁層となる板状の絶縁体２３を準備する。そして、絶縁体２３の上下から、金属膜２５が形成された側の面を絶縁体２３側にして配置する（図３（ａ）を参照）。

図３（ａ）において、２枚の絶縁体２１，２２は、両面に金属膜が形成された絶縁基板を用意し、その絶縁基板の一方の面には、エッチング等によって貫通ビア１４を形成する位置にビア用パッド２４を形成し、また、その絶縁基板の他方の面には、エッチング等によってクリアランスホール１６を形成する位置の金属膜を除去することによって形成される。一方、内層となる絶縁体２３は、貫通ビア１４が形成される位置を中心とし且つその貫通ビア１４の径よりも大きな領域には低誘電率且つ低誘電ロスの絶縁材料１８を有し、さらにその外側には高誘電率材料１５を所定の厚さＷで帯状に有し、さらにその外側には前記絶縁材料１８と同じ又は同程度の絶縁材料１８を有している。

準備した絶縁体２１，２２は、通常の多層プリント回路基板の製造工程と同じように、絶縁体２３の上下から、金属膜２５が形成された側の面を絶縁体２３側にして対向させ、さらにビア用パッド２４及びクリアランスホール１６形成用の金属膜開口部を貫通ビア１４が設けられる位置に位置合わせする。そして、各絶縁体２１，２２，２３を積層してプレスすることにより、図３（ｂ）に示す積層体が得られる。その後、ビア用パッド２４の位置にドリル等で穴を開けた後、メッキ工程を通して貫通ビア１４を形成し、図３（ｃ）に示す多層プリント回路基板１１を製造する。

なお、図１〜図３による説明では、貫通ビア１４が１個のみの場合を示しているが、複数の貫通ビア１４に対して、また、複数の電源層１２やグラウンド層１３への接続用ビアに対しても、図３と同様な製造工程で多層プリント回路基板を製作することができる。

次に、本発明の多層プリント回路基板の効果を検証するために、ＦＤＴＤ法（Finite Difference Time Domain method）を用いて３次元電磁界解析を行なった。解析に用いた基板のモデルは、１００ｍｍ角の基板で、信号層−グラウンド層−電源層−信号層の４層構成とした。グラウンド層−電源層間の絶縁体（誘電体）の厚さを１ｍｍとし、上下の信号層−グラウンド層間の絶縁体の厚さ及び電源層−信号層間の絶縁体の厚さをそれぞれ０．３ｍｍとした。基板の１つの頂点から縦横２５ｍｍの位置のグラウンド層−電源層間にノイズ源を配置し、そのノイズ源を取り囲むように、一例としてノイズ源からの距離が縦横各１０ｍｍの位置に、幅２ｍｍの領域に高誘電率材料（あるいは高誘電率且つ高誘電損失材料）を配置し、ノイズ源に１Ｗの信号を入力したときの３ｍ位置でのＥＭＩ放射の最大値を計算した。高誘電率材料の領域以外はすべて、一般的なガラスエポキシ基板であるＦＲ４基板を用いた。このＦＲ４基板は、比誘電率が４．３、誘電正接（ｔａｎδ）が０．０２（１ＧＨｚ）の材料定数値を有するものとした。

図４は、ノイズ源から縦横１０ｍｍの位置に、幅２ｍｍの高誘電率材料を配置したとき、その領域の高誘電率材料の比誘電率を変化させたときの、３ｍ地点での最大放射電界強度の相対値を示している。なお、相対値の基準は、ＦＲ４基板の比誘電率である。図４より、その領域の高誘電率材料の比誘電率を大きくすることによって、放射強度が抑制できることが確認できる。このことより、高誘電率材料の比誘電率はできるだけ大きいほうが望ましい。

一方、図５は、ノイズ源から縦横１０ｍｍの位置に配置する高誘電率材料の幅を変えたときの、３ｍ地点での最大放射電界強度の相対値を示している。このときの高誘電率材料は、比誘電率が３０で、ｔａｎδが０．０２（１ＧＨｚ）である。図５より、高誘電率材料の厚さが大きいほど、放射強度も低減できることがわかる。この結果より、高誘電率材料の厚さはできる限り大きいほうが望ましい。

さらに、図６は、ノイズ源から幅４ｍｍの高誘電率材料（比誘電率３０、ｔａｎδ＝０．０２（１ＧＨｚ））の領域までの距離を変化させたときの、３ｍ地点での最大放射電界強度の相対値を示している。図６の結果により、ノイズ源からの距離に対しては、放射強度はほとんど変化せず、ある程度、ノイズ源から離れた位置に高誘電率材料領域を設けても、同様の効果が得られることがわかる。ただし、高誘電率材料をノイズ源からあまり離れたところに設けると、基板全体にノイズが広がってしまう可能性が高くなる。

次に、高誘電率材料の高周波での損失に寄与する誘電正接（ｔａｎδ）値を変化させて、放射強度を計算した。そのときの比誘電率は３０で、ノイズ源から高誘電率材料領域までの距離が１０ｍｍであった。その結果、ｔａｎδ＝０．０２の場合に比べて、ｔａｎδ＝０．１の場合は放射強度を約５ｄＢ程度抑制できることがわかった。また、ノイズ源から高誘電率材料領域の外側の位置への伝播係数は、誘電率が大きくかつ誘電損失（誘電ロス）が大きいほうが小さくなることも確認できた。なお、この低減量はノイズ源のインピーダンスと伝播先のインピーダンス等に影響する。

さらに、グラウンド層と電源層との間の厚さを小さくしても、同程度の放射強度に対する抑制効果があった。また、今回のような高誘電率材料領域の形状が平面視で四角形のものに対し、ノイズ源からの距離が同じになる円形の場合についても同様の放射抑制効果が得られた。従って、本発明の高誘電率材料領域の形状は特に問わなくても良いものと考えている。なお、ノイズ源を含めた領域全体を高誘電率材料にする特許文献４や特許文献５のような構造について同様に計算したところ、今回の構造による放射抑制効果とほぼ同じ程度であるという結果が得られた。従って、今回の発明では、信号配線への影響なく、電源層−グラウンド層間共振による放射を抑制することができる。以上は電源層−グラウンド層間にノイズ源を配置したモデルでの計算結果であったが、信号配線の途中に電源層−グラウンド層間をまたぐ貫通ビアが存在するモデルを用いた解析でも同様の結果が得られることを確認した。

また、信号配線の貫通ビアに関して、その信号透過特性の解析も行なってみた。このとき、基板の中間層（電源層−グラウンド層間）の厚さを１．０ｍｍとし、信号のインピーダンスを５０Ωとして行った。解析の結果、本発明の構成である貫通ビアに接触している領域の材料を、低誘電率材料であるＦＲ４材料としたものと、高誘電率材料（比誘電率３０、ｔａｎδ＝０．１、特許文献４と特許文献５に相当する。）としたものとを比較し、その信号透過に関する強度を比較したところ、本発明の構成の場合の方（貫通ビアに接触している領域の材料を低誘電率材料とする）が、６倍以上透過特性が良いことが確認できた。

（第２実施形態）
上記第１実施形態はシングル配線の貫通ビアにおける構成であったが、図７は、本発明の第２実施形態に係る多層プリント回路基板の一例を示す平面図（ａ）及び断面図（ｂ）である。第２実施形態の多層プリント回路基板３１は、差動配線の２本の配線にそれぞれ貫通ビアが設けられるケースであり、図７に示すように、少なくとも一対の電源層１２とグラウンド層１３とを有すると共に、ペア配線となる差動信号配線１４が隣接する２つの信号用貫通ビア３４を構成し、且つその２つの信号用貫通ビア３４は電源層１２とグラウンド層１３との間をまたぐ構成で形成されている。そして、電源層１２とグラウンド層１３との間の層では、高誘電率を有する材料（高誘電率材料１５）を、所定の距離だけその２つの信号用貫通ビア３４から離れた位置にその２つの信号用貫通ビア３４を囲んで配置している。

第２実施形態の多層プリント回路基板３１において、差動配線３２，３３は２つの配線がペアとなっており、それぞれの配線途中に設けられる貫通ビアもペアとして考えなければならない。したがって、差動配線の貫通ビアの場合には、図７に示すように、ペアとなる２つの貫通ビアについて考え、高誘電率材料１５の形成領域を、貫通ビア３４を伝播する信号の品質が劣化しないよう予め定めた距離だけ貫通ビア３４から離して貫通ビア３４を囲んで配置している。即ち、それらの貫通ビア３４に接触している領域には、低誘電率かつ低誘電損失の絶縁材料１８を配置し、その外側にはその絶縁材料１８を取り囲むように高誘電率材料１５の形成領域を設け、さらにその外側には前記絶縁材料１８同じ又は同程度の低誘電率かつ低誘電損失を有する絶縁材料１８を設ける構成である。このような構成によって、２つの貫通ビア３４のペアとしての性能をより高めることができるので、信号品質を低下することなく、電源層−グラウンド層間共振による放射を抑制できる。

なお、第２実施形態の多層プリント回路基板３１は、差動配線と２つの信号用貫通ビア３４を有する点で上記第１実施形態の多層プリント回路基板とは相違するが、それ以外の構成等については第１実施形態の場合と同じであるので、この欄ではその説明は省略する。

（第３実施形態）
図８は、本発明の第３実施形態に係る多層プリント回路基板の一例を示す平面図（ａ）及び断面図（ｂ）である。ところで、通常のプリント基板実装においては、ＬＳＩの電源とグラウンドピンからの配線はデカップリングコンデンサ用パッドを通して、電源層とグラウンド層にビアで接続される。デカップリングコンデンサで取り除けないノイズ成分がそれらのビアを通して、電源層−グラウンド層間に流れ込み、電源層−グラウンド層間共振の源になっている。第３実施形態の多層プリント回路基板４１は、図８に示すように、その電源とグラウンドそれぞれに対する接続ビア（電源ビア４２、グラウンドビア４３）をペアと考え、高誘電率材料１５（好ましくは、高誘電率且つ高誘電損失を有する材料）の形成領域を、その接続ビアを伝播する信号の品質が劣化しないよう予め定めた距離だけその接続ビアから離して接続ビアを囲んで配置したことに特徴がある。

すなわち、第３実施形態の多層プリント回路基板４１は、少なくとも一対の電源層１２とグラウンド層１３とを有する多層プリント回路基板の表層にＩＣ及びＬＳＩのうち少なくともいずれか一方を含む電子部品４５が実装され、その電子部品４５の電源４６に接続する配線４８は電源層１２に接続される電源ビア４２を有し、その電子部品４５のグラウンドピン４７に接続する配線４９はグラウンド層１３に接続されるグラウンドビア４３を有している。そして、電子部品４５に接続される一対の電源ビア４２及びグラウンドビア４３を含む領域の、電源層１２とグラウンド層１３との間の層では、高誘電率材料１５を、所定の距離だけその電源ビア４２とグラウンドビア４３のいずれからも離れた位置に電源ビア４２とグラウンドビア４３とを囲んで配置していることを特徴とする。

第３実施形態の多層プリント回路基板４１において、電源ビア４２とグラウンドビア４３に直接接触する領域には、一般的なプリント回路基板の誘電材料であるＦＲ４のような低誘電率かつ低誘電損失の絶縁材料１８を配置し、その周りには高誘電率材料１５（好ましくは高誘電率と高誘電損失特性を同時に有する材料）の形成領域を設け、その外側には前記の絶縁材料１８同じ又は同程度の低誘電率かつ低誘電損失を有する絶縁材料１８を設ける構成である。このような構成にすることによって、ＬＳＩ等の電子部品４５の電源−グラウンドからのノイズが基板の電源層−グラウンド層全体に広がることを抑制できるので、プリント回路基板からのＥＭＩ放射を抑制することができる。しかも、その際、電源やグラウンド配線系には影響を与えないという効果がある。

なお、この第３実施形態の多層プリント回路基板４１においても、上記の点で上記第１実施形態の多層プリント回路基板とは相違するが、それ以外の構成等については第１実施形態の場合と同じであるので、この欄ではその説明は省略する。

（第４実施形態）
図９は、本発明の第４実施形態に係る多層プリント回路基板の一例を示す平面図（ａ）及びＡ−Ａ’矢視断面図（ｂ）である。図９に示す第４実施形態の多層プリント回路基板５１は、高速動作であるが電源とグラウンドピンが一対しかないＩＣ（電子部品５４）の場合を示している。図９に示すＩＣの場合には、信号ピンがそれほど多くないので、デカップリングコンデンサ用のパッドに接続される電源ビア５２とグラウンドビア５３は一対程度であり、その一対の各ビア５２，５３に直接接触する領域には、低誘電率材料を設け、その外側には高誘電率材料（好ましくは、高誘電率且つ高誘電損失を有する材料）の形成領域を設けている。

すなわち、第４実施形態の多層プリント回路基板５１は、第３実施形態とほぼ同様の構成であり、少なくとも一対の電源層１２とグラウンド層１３とを有する多層プリント回路基板の表層にＩＣ及びＬＳＩのうち少なくともいずれか一方を含む電子部品５４が実装され、その電子部品５４の電源４６に接続する配線４８にはデカップリングコンデンサ４４が接続され、そのデカップリングコンデンサ４４に一対の電源ビア５２とグラウンドビア５３が接続された構成を有している。そして、その一対の電源ビア５２とグラウンドビア５３を含む領域の、電源層１２とグラウンド層１３との間の層では、高誘電率材料１５を、所定の距離だけその電源ビア５２とグラウンドビア５３のいずれからも離れた位置に電源ビア５２とグラウンドビア５３とを囲んで配置していることを特徴とする。

第４実施形態の多層プリント回路基板５１において、電源ビア５２とグラウンドビア５３に直接接触する領域には、一般的なプリント回路基板の誘電材料であるＦＲ４のような低誘電率かつ低誘電損失の絶縁材料１８を配置し、その周りには高誘電率材料１５（好ましくは高誘電率と高誘電損失特性を同時に有する材料）の形成領域を設け、その外側には前記の絶縁材料１８同じ又は同程度の低誘電率かつ低誘電損失を有する絶縁材料１８を設ける構成である。このような構成にすることによって、ＩＣ等の電子部品５４からのノイズが基板の電源層−グラウンド層全体に広がることを抑制できるので、プリント回路基板からのＥＭＩ放射を抑制することができる。しかも、その際、電源やグラウンド配線系には影響を与えないという効果がある。これは本質的には、第３の実施形態と同じ効果が得られることになる。

なお、この第４実施形態の多層プリント回路基板５１においても、上記の点で上記第１実施形態の多層プリント回路基板とは相違するが、それ以外の構成等については第１実施形態の場合と同じであるので、この欄ではその説明は省略する。

（第５実施形態）
図１０は、本発明の第５実施形態に係る多層プリント回路基板の一例を示す平面図（ａ）及び断面図（ｂ）である。第３実施形態や第４実施形態では、電源ビアとグラウンドビアを対とする位置の周囲に高誘電率材料を配置しているが、より高密度実装される場合においては、電源ビアやグランドビアの近傍に、信号ビア設置等のために高誘電率材料を配置することができない場合が考えられる。この第５実施形態の多層プリント回路基板６１は、前記のような高密度実装の場合において、ＬＳＩ等の電子部品４５の周囲に配置される複数のデカップリングコンデンサ４４に接続される複数の電源ビア４２とグラウンドビア４３を所定の距離を隔ててすべて取り囲むように高誘電率材料１５（好ましくは、高誘電率かつ高誘電損失を有する材料）を配置し、その内部と外側は低誘電率かつ低誘電損失を有する絶縁材料１８となるような構成を有している。この第５実施形態の多層プリント回路基板６１は、ＬＳＩ等の電子部品４５の電源４６−グラウンド４７から各配線４８，４９を経て基板の電源層１２−グラウンド層１３へ流れ込む電流を閉じ込める効果を有する。

なお、この第５実施形態の多層プリント回路基板６１においても、上記の点で上記第１〜第４実施形態の多層プリント回路基板とは相違するが、それ以外の構成等については他の実施形態の場合と同じであるので、この欄ではその説明は省略する。

（第６実施形態）
図１１は、本発明の第６実施形態に係る多層プリント回路基板の一例を示す平面図（ａ）及び断面図（ｂ）である。第６実施形態の多層プリント回路基板７１は、構成としてはほぼ第５実施形態と同じであるが、実装される電子部品７２であるＬＳＩがＢＧＡパッケージで構成されおり、そのパッケージの裏面において、プリント回路基板とハンダボール７３で接続される。このようなＢＧＡパッケージのＬＳＩの実装においては、ハンダボール７３からの信号パッド、電源やグラウンドパッドと、プリント回路基板側の配線への接続がビアを通して接続されることが多く、電源−グラウンド間のデカップリングコンデンサ４４は基板の裏面に配置される。このようなＢＧＡパッケージ実装の場合には、ＬＳＩからの信号も貫通ビアを通して内層や表面に接続される場合が多くなるため、部分的な高誘電率材料を設けることは難しい。したがって、図１１に示したようなＬＳＩ（電子部品７２）の周辺に高誘電率材料１５を設けることが現実的な実装形態となる。この第６実施形態においても、第５実施形態と同様な効果が見込める。

（その他の構成）
なお、上記各実施形態に記載したＬＳＩやＩＣ等の電子部品の電源−グラウンドビアの周囲に、低誘電率且つ低誘電損失を有する絶縁材料１８を介して高誘電率材料１５を併せて設ければ、ビアを伝播する信号の品質の劣化を防ぐことができるので、より大きなＥＭＩ放射抑制が期待できる。

更に、上記各実施形態の中心となる高誘電率材料１５に関しては、その全体のサイズや注目している放射ピーク周波数に対応する実効波長に比べて十分小さな切れ込み（そこには通常の誘電材料が存在する）が存在してもよい。

また、上記各実施形態の高誘電率材料１５の形成領域の形状として、四角形状について説明しているが、円形の形状であってもよい。

ＬＳＩやＩＣの電源とグラウンド接続ビアや信号配線の貫通ビアに本発明の構成を適用する際においては、多層プリント回路基板に実装および形成されるものについてすべてを対象とするのではなく、より高速動作（信号の立ち上がり立下りが速い場合や、クロック周波数が大きい場合）するＬＳＩ、ＩＣおよび配線について適用するのが望ましい。

また、本発明の多層プリント回路基板は、手段の欄に記載のように、（１）上記第１の多層プリント回路基板を構成する高誘電率を有する材料の配置構造と、上記第３の多層プリント回路基板を構成する高誘電率を有する材料の配置構造とを同時に備えること、（２）上記第１の多層プリント回路基板を構成する高誘電率を有する材料の配置構造と、上記第４の多層プリント回路基板を構成する高誘電率を有する材料の配置構造とを同時に備えること、（３）上記第２の多層プリント回路基板を構成する高誘電率を有する材料の配置構造と、上記第３の多層プリント回路基板を構成する高誘電率を有する材料の配置構造とを同時に備えること、（４）上記第２の多層プリント回路基板を構成する高誘電率を有する材料の配置構造と、上記第４の多層プリント回路基板を構成する高誘電率を有する材料の配置構造とを同時に備えること、のいずれかの構成を含んでいてもよい。

このように、第１及び第２の多層プリント回路基板を構成する貫通ビアに関する手法と、第３及び第４の多層プリント回路基板を構成する電源ビアとグラウンドビアに関する手法とを組み合わせたので、電源層−グラウンド層間の共振の元となるノイズをより低減することができ、ＥＭＩ放射をさらに抑制できる。こうした本発明は、ＩＣやＬＳＩの電源−グラウンド間からのスイッチングノイズの広がりや信号配線の貫通ビアによる電源層−グラウンド層間共振のノイズを、それぞれ個々に抑えることができるので、部品や配線へのノイズの影響を極めて小さくすることができるとともに、ＥＭＩ放射への主要因への対策が可能になる。

以上、多層プリント回路基板について説明したが、本発明の多層プリント回路基板の技術的特徴は、多層ＭＣＭ（マルチチップモジュール）の構成部材、又は、ＬＳＩ若しくはＩＣを実装する多層構造からなるパッケージの構成部材として用いられてもよく、上記の効果を奏することができる。

次に、具体的な実施例を用いて、上述した第５実施形態の製造方法を説明する。

（実施例１）
ＦＲ４の両面金属膜形成基板を２つ用意し、図３（ａ）に示すような形状からなるビア用パッド２４と、クリアランスホール１６となる部分を除いた配線をエッチング工程により形成する。さらに、電源層１２とグラウンド層１３間の誘電体層として、基本となる多少厚めのＦＲ４基板からなる誘電性の絶縁体２３を準備し、貫通ビア１４の位置から５ｍｍ離れた位置に、４ｍｍ程度の高誘電率材料１５を挿入する溝を開け、その溝の位置に高誘電率材料１５を充填し、過熱とプレス加工した後、その成型誘電体の両面を研磨加工し、図３（ａ）に示す中間層を構成する絶縁体２３を作製した。この時、高誘電率材料１５としては、比誘電率が２０．６で、誘電損失（１ＭＨｚのｔａｎδ値）が０．０１２の材料（日東電工社製）を用いた。以上の材料を図３の製造工程にしたがって、１００ｍｍ×１００ｍｍサイズの４層プリント回路基板を製造した。

信号配線に３０ＭＨｚから１ＧＨｚまでの１ｍＷの基準信号をＳＭＡコネクタを通して入力し、終端は５０Ω終端とした。配線幅は特性インピーダンスが５０オームとなるように決定した。電源層１２−グラウンド層１３間の厚さを１ｍｍとした。その結果、高誘電率材料１５を設けない基板の放射強度と、上記の構成で製造した多層プリント回路基板の放射強度とを測定したところ、本発明に係る多層プリント回路基板は相対強度比として約２〜３ｄＢのＥＭＩ放射抑制効果が確認できた。そのときの信号波形を中間層を含めすべての材料としてＦＲ４を用いて製作した基板の場合と比較したところ、変化はほとんど観測できなかった。

（実施例２）
ＦＲ４の両面金属膜形成基板を２つ用意し、図３（ａ）に示すような形状からなるビア用パッド２４と、クリアランスホール１６となる部分を除いた配線をエッチング工程により形成する。さらに、電源層１２とグラウンド層１３間の誘電体層として、基本となる多少厚めのＦＲ４基板からなる誘電性の絶縁体２３を準備し、貫通ビア１４の位置から５ｍｍ離れた位置に、４ｍｍ程度の高誘電率材料１５を挿入する溝を開け、その溝の位置に高誘電率材料１５を充填し、過熱とプレス加工した後、その成型誘電体の両面を研磨加工し、図３（ａ）に示す中間層を構成する絶縁体２３を作製した。この時、高誘電率材料１５としては、エポキシ樹脂とチタン酸バリウム粒子（平均粒径１０μｍ）を容量比５４：４６で配合したものと、シラン系カップリング剤とを加熱混合してなる成型複合体を用いた。その高誘電率材料１５の材料定数を測定したところ、比誘電率が２８で、誘電損失（１ＧＨｚでのｔａｎδ）の値は０．０５であった。この高誘電率材料１５を図３の製造工程にしたがって、１００ｍｍ×１００ｍｍサイズの４層プリント回路基板を製造した。

信号配線に３０ＭＨｚから１ＧＨｚまでの１ｍＷの基準信号をＳＭＡコネクタを通して入力し、終端は５０Ω終端とした。配線幅は特性インピーダンスが５０オームとなるように決定した。電源層１２−グラウンド層１３間の厚さは１ｍｍとした。その結果、高誘電率材料１５を設けない基板の放射強度と、上記の構成で製造した多層プリント回路基板の放射強度とを測定したところ、本発明に係る多層プリント回路基板は相対強度比として約５〜６ｄＢのＥＭＩ放射抑制効果が確認できた。そのときの信号波形を中間層を含めすべての材料としてＦＲ４を用いて製作した基板の場合と比較したところ、変化はほとんど観測できなかった。

本発明の多層プリント回路基板は、電源層−グラウンド層間共振を引き起こす原因となる信号配線に存在する電源層−グラウンド層間をまたぐ貫通ビアを有する多層プリント回路基板に適用できると共に、多層ＭＣＭ（マルチチップモジュール）の構成部材や、ＬＳＩ若しくはＩＣを実装する多層構造からなるパッケージの構成部材として有用である。

本発明の第１実施形態に係る多層プリント回路基板の一例を示す平面図（ａ）及び断面図（ｂ）である。 図１中のＡ領域を拡大した平面図（ａ）及び断面図（ｂ）である。 本発明の多層プリント回路基板の製造工程の一例を示す図である。 高誘電率材料領域における比誘電率値に対する放射最大強度を示す図である。 高誘電率材料領域の幅に対する放射最大強度を示す図である。 ノイズ源から高誘電率材料領域までの距離に対する放射最大強度を示す図である。 本発明の第２実施形態に係る多層プリント回路基板の一例を示す平面図（ａ）及び断面図（ｂ）である。 本発明の第３実施形態に係る多層プリント回路基板の一例を示す平面図（ａ）及び断面図（ｂ）である。 本発明の第４実施形態に係る多層プリント回路基板の一例を示す平面図（ａ）及びＡ−Ａ’矢視断面図（ｂ）である。 本発明の第５実施形態に係る多層プリント回路基板の一例を示す平面図（ａ）及び断面図（ｂ）である。 本発明の第６実施形態に係る多層プリント回路基板の一例を示す平面図（ａ）及び断面図（ｂ）である。

符号の説明

１１，３１，４１，５１，６１，７１ 多層プリント回路基板
１，２ 配線
１２ 電源層
１３ グラウンド層
１４ 貫通ビア
１５ 高誘電率材料
１６ クリアランスホール
１８ 絶縁材料
２１，２２，２３ 絶縁体
２４ ビア用パッド
２５ 金属膜
３２，３３ 差動配線
３４ 差動貫通ビア
４２，５２ 電源ビア
４３，５３ グラウンドビア
４４ デカップリングコンデンサ
４５，５４，７２ 電子部品
４６ 電源
４７ グラウンドピン
４８，４９ 配線
７３ ハンダボール

Claims (10)

1. 少なくとも一対の電源層とグラウンド層とを有すると共に、信号配線が前記電源層と前記グラウンド層との間をまたぐ貫通ビアを有する多層プリント回路基板であって、前記電源層と前記グラウンド層との間の層では、高誘電率を有する材料を、当該貫通ビアから当該貫通ビアのビア径の５〜１０倍の距離だけ離れた位置に当該貫通ビアを囲んで配置していることを特徴とする多層プリント回路基板。
2. 少なくとも一対の電源層とグラウンド層とを有すると共に、ペア配線となる差動信号配線が隣接する２つの信号用貫通ビアを構成し、且つ当該２つの信号用貫通ビアは前記電源層と前記グラウンド層との間をまたぐ構成を有する多層プリント回路基板であって、前記電源層と前記グラウンド層との間の層では、高誘電率を有する材料を、当該２つの信号用貫通ビアから当該２つの信号用貫通ビアのビア径の５〜１０倍の距離だけ離れた位置に当該２つの信号用貫通ビアを囲んで配置していることを特徴とする多層プリント回路基板。
3. 少なくとも一対の電源層とグラウンド層とを有する多層プリント回路基板の表層にＩＣ及びＬＳＩのうち少なくともいずれか一方を含む電子部品が実装され、当該電子部品の電源に接続する配線は電源層に接続される電源ビアを有し、当該電子部品のグラウンドピンに接続する配線はグラウンド層に接続されるグラウンドビアを有する多層プリント回路基板であって、前記電子部品に接続される一対の前記電源ビア及び前記グラウンドビアを含む領域の、前記電源層と前記グラウンド層との間の層では、高誘電率を有する材料を、当該電源ビアと当該グラウンドビアのいずれからも当該電源ビアと当該グラウンドビアのビア径の５〜１０倍の距離だけ離れた位置に当該電源ビアと当該グラウンドビアとを囲んで配置していることを特徴とする多層プリント回路基板。
4. 少なくとも一対の電源層とグラウンド層とを有する多層プリント回路基板の表層にＩＣ及びＬＳＩのうち少なくともいずれか一方を含む電子部品が実装され、当該電子部品の複数の電源に接続する配線は電源層に接続される複数の電源ビアを有し、当該電子部品の複数のグラウンドピンに接続する配線はグラウンド層に接続される複数のグラウンドビアを有する多層プリント回路基板であって、前記電子部品に接続される前記複数の電源ビア及び前記複数のグラウンドビアを含む領域の、前記電源層と前記グラウンド層との間の層では、高誘電率を有する材料を、当該複数の電源ビアと当該複数のグラウンドビアから当該複数の電源ビアと当該複数のグラウンドビアのビア径の５〜１０倍の距離を隔てて当該複数の電源ビアと当該複数のグラウンドビアとを囲んで配置していることを特徴とする多層プリント回路基板。
5. 前記高誘電率を有する材料が、高誘電損失を有する材料であることを特徴とする請求項１乃至請求項４のいずれか一項に記載の多層プリント回路基板。
6. 請求項１に記載の高誘電率を有する材料の配置構造と、請求項３に記載の高誘電率を有する材料の配置構造とを同時に備えることを特徴とする多層プリント回路基板。
7. 請求項１に記載の高誘電率を有する材料の配置構造と、請求項４に記載の高誘電率を有する材料の配置構造とを同時に備えることを特徴とする多層プリント回路基板。
8. 請求項２に記載の高誘電率を有する材料の配置構造と、請求項３に記載の高誘電率を有する材料の配置構造とを同時に備えることを特徴とする多層プリント回路基板。
9. 請求項２に記載の高誘電率を有する材料の配置構造と、請求項４に記載の高誘電率を有する材料の配置構造とを同時に備えることを特徴とする多層プリント回路基板。
10. 請求項１乃至請求項９のいずれか一項に記載の多層プリント回路基板が、多層マルチチップモジュールの構成部材、又は、ＬＳＩ若しくはＩＣを実装する多層構造からなるパッケージの構成部材として用いられていることを特徴とする多層プリント回路基板。
    

Images