JP6146071B2 - プリント基板、プリント基板ユニット、及びプリント基板の製造方法 - Google Patents
プリント基板、プリント基板ユニット、及びプリント基板の製造方法 Download PDFInfo
- Publication number
- JP6146071B2 JP6146071B2 JP2013055734A JP2013055734A JP6146071B2 JP 6146071 B2 JP6146071 B2 JP 6146071B2 JP 2013055734 A JP2013055734 A JP 2013055734A JP 2013055734 A JP2013055734 A JP 2013055734A JP 6146071 B2 JP6146071 B2 JP 6146071B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- circuit board
- printed circuit
- layer
- vias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
おいて、ビアによって上層と下層の配線パターン同士を層間接続する手法が広く用いられている。プリント基板における信号線を層間接続する複数のビアが隣接すると、隣接するビア間のクロストーク(漏話)によるノイズ(クロストークノイズ)が起こる場合がある。
の導体層と前記第2の導体層とを層間接続する複数のビアを形成するビア形成工程と、前記ビア形成工程において、前記貫通孔における内部空間に、当該内部空間の一部を占有する導体部と残部を占有する非導体部とが形成されるように前記複数のビアの各々を形成し、かつ、互いに隣接する任意の一組のビアにおいて、一方のビアにおける前記導体部を他方のビアにおける前記非導体部と向き合うように配置する、プリント基板の製造方法が提供される。
<<プリント基板及びプリント基板ユニット>>
図1は、実施形態に係るプリント基板ユニット1の断面構造を概略的に示す図である。プリント基板ユニット1は、例えばコンピュータ装置等といった電子機器の筐体に収容されている。プリント基板ユニット1は、プリント基板2及び、このプリント基板2上に実装された半導体素子3を備えている。半導体素子3は、例えばLSI(Large Scale Inte
gration)チップである。半導体素子3は、プリント基板2の上面2a上にフェイスダウ
ン(フリップチップ)方式によって搭載及び固定されている。本実施形態において、プリント基板2の上面2aは、半導体素子3の実装面である。また、半導体素子3は、高周波信号を扱う高周波半導体素子であり、例えば2.5GHz以上の動作周波数で信号の伝送を行う伝送方式を採用している。
次に、本実施形態におけるビア4を形成する柱状の電極チップ40について詳細に説明する。図2に実施形態に係る電極チップ40の斜視図を示し、図3に電極チップ40の側面図を示す。電極チップ40は、いわゆるドリル刃の如く螺旋形状を有する導体チップであり、例えば銅(Cu)等によって形成されている。以下、電極チップ40における螺旋軸の延伸方向を「軸方向」として定義する。電極チップ40のうち、ドリル刃でいうところのドリル径(直径)に相当する部分の寸法を「チップ径D」と呼ぶこととする。電極チップ40は、図4に示すような、例えばチップ径Dの40〜50%程度の芯厚tを有する芯材41を捩る(捻る)ことによって螺旋形状に成形したものである。但し、芯材41に
おける芯厚tのチップ径Dに対する比率については上記範囲に限られず、適宜変更することができる事項である。
次に、電極チップ40を用いたプリント基板ユニット1の製造工程について説明する。図5は、プリント基板ユニット1の構造を模式的に示す図である。また、図6〜9は、プリント基板ユニット1の製造工程を説明する図である。
態に係るプリント基板ユニット1のように、プリント基板2及び半導体素子3間の信号を高速伝送する場合、クロストークが起こり易くなることが懸念される。このような条件下では、ビア4間におけるカップリング容量を少なくすることがクロストークノイズの低減に有効である。
V0(t)∝C1/(C1+C2)×V1(t)・・・(1)
ここで、C1は、対象ビアとこの対象ビアに隣接する貫通ビア(以下、「隣接ビア」という)との間のカップリング容量を表す。C2は、クロストークノイズを発生する対象ビアの対地容量を表す。V1は、ノイズ源となる隣接ビアの信号電圧を表す、tは、時間を表す。図11は、クロストーク電圧を説明する概念図である。上記(1)式によれば、クロストークノイズ(クロストーク電圧)を低減するための一つのアプローチとして、対象ビアと隣接ビアとの間のカップリング容量を小さくする方法がある。
C=εr×S/d・・・(2)
ここで、εrは比誘電率を表す。Sは、並行する平板の面積を表す。dは、並行する平板同士の間隔dを表す。
1と、本実施形態に係る一組のビア4の導体対向面積S2とを比較する。図14は、従来例に係るビア4´の導体対向面積S1を説明する図であり、従来のビア4´を四角柱状に簡略化して表している。図15は、本実施形態に係るビア4の導体対向面積S2を説明する図であり、ビア4を四角柱状に簡略化して表している。図中の符号Dは、本実施形態に係るビア4(従来のビア4´)のビア径を表す。符号Pは、隣接する一組のビア4(ビア4´)同士の間隔を表す。また、符号Lはビア4(ビア4´)の深さ(ビア深さ)を表す。
a=芯厚t/sinθ・・・(3)
b=芯厚t/cosθ・・・(4)
S2=a×b/2=芯厚t2/(sinθ×cosθ×2)・・・(5)
V0b(t)∝(C1a×0.16/(C1a×0.16+C2)×V1(t)・・・(6)
合うように配置される。その結果、互いに隣接する任意の一組のビア4において、導体部400同士が対向配置される部分の面積を従来に比べて小さくすることができる。よって、隣接するビア4間におけるカップリング容量を小さくすることができ、その結果、クロストークノイズの電圧レベルを従来に比べて相対的に小さくすることができる。その際、ビア4同士の間隔Pを広げる手法を用いずに、隣接するビア4間におけるクロストークを抑制し、クロストークノイズを低減することができる。そのため、本実施形態に係るビア4を適用したプリント基板2及びプリント基板ユニット1によれば、ビア4同士の間隔が狭くてもクロストークノイズの発生を抑制することが可能となる。
本実施形態に係る電極チップ40、ビア4、プリント基板2、及びプリント基板ユニット1は、種々の変形例を採用することができる。図17は、変形例に係る電極チップ40´を示す図である。図17に示す電極チップ40´は、螺旋形状を有する導電体チップである本体部43、及び、溝部に対応する部分に形成された絶縁体を含む絶縁部44を有する。絶縁部44は、例えば本体部43の周囲に絶縁体の粉を付着させて、焼成したものである。絶縁体としては、例えばアルミナセラミックスにガラス成分を混ぜた絶縁体等が挙げられるが、これに限定されず、種々の材料を用いることができる。また、絶縁部44は、エポキシ樹脂等といった絶縁樹脂を硬化させることで形成してもよい。
て、ビア4に発生するクロストークノイズをより好適に抑制することができる。
2・・・プリント基板
3・・・半導体素子
4・・・ビア
5・・・スルーホール
21・・・パッド
22・・・半田バンプ
24・・・信号線
28・・・絶縁層
40・・・電極チップ
42・・・押付け板部
400・・導体部
401・・非導体部
Claims (7)
- 第1の導体層と、
前記第1の導体層と異なる層に設けた第2の導体層と、
前記第1の導体層と前記第2の導体層との間に配設された絶縁層と、
前記第1の導体層と前記第2の導体層と前記絶縁層とを貫通する複数の貫通孔と、
前記貫通孔の各々に形成されて前記第1の導体層と前記第2の導体層とを層間接続する複数のビアと、
を備え、
前記複数のビアの各々は、前記貫通孔における内部空間の一部を占有する柱状の導体部と、残部を占有する非導体部とを有し、
互いに隣接する任意の一組のビアにおいて、一方のビアにおける前記導体部が他方のビアにおける前記非導体部と向き合うように配置されている、
プリント基板。 - 前記導体部は、螺旋形状を有している、
請求項1に記載のプリント基板。 - 前記導体部は、前記複数のビアの各々において同一方向に巻き回されている、
請求項2に記載のプリント基板。 - 前記ビアにおける前記非導体部は、絶縁体によって形成されている、
請求項1から3の何れか一項に記載のプリント基板。 - 前記第1の導体層と前記第2の導体層とは信号線を含んでいる、
請求項1から4の何れか一項に記載のプリント基板。 - 請求項1から5の何れか一項に記載のプリント基板と、
前記プリント基板の表面に実装された半導体素子と、
を備える、プリント基板ユニット。 - 第1の導体層と、前記第1の導体層と異なる層に設けた第2の導体層と、前記第1の導体層と前記第2の導体層との間に配設された絶縁層と、を備えるプリント基板の製造方法であって、
前記第1の導体層と前記第2の導体層と前記絶縁層とを貫通する貫通孔を複数箇所に形成する工程と、
前記貫通孔の各々に、前記第1の導体層と前記第2の導体層とを層間接続する複数のビアを形成するビア形成工程と、
前記ビア形成工程において、前記貫通孔における内部空間に、当該内部空間の一部を占有する柱状の導体部と残部を占有する非導体部とが形成されるように前記複数のビアの各々を形成し、かつ、互いに隣接する任意の一組のビアにおいて、一方のビアにおける前記導体部を他方のビアにおける前記非導体部と向き合うように配置する、
プリント基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013055734A JP6146071B2 (ja) | 2013-03-18 | 2013-03-18 | プリント基板、プリント基板ユニット、及びプリント基板の製造方法 |
US14/108,535 US9307642B2 (en) | 2013-03-18 | 2013-12-17 | Printed board, printed board unit, and method of manufacturing printed board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013055734A JP6146071B2 (ja) | 2013-03-18 | 2013-03-18 | プリント基板、プリント基板ユニット、及びプリント基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014183132A JP2014183132A (ja) | 2014-09-29 |
JP6146071B2 true JP6146071B2 (ja) | 2017-06-14 |
Family
ID=51526190
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013055734A Expired - Fee Related JP6146071B2 (ja) | 2013-03-18 | 2013-03-18 | プリント基板、プリント基板ユニット、及びプリント基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9307642B2 (ja) |
JP (1) | JP6146071B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017038017A (ja) * | 2015-08-13 | 2017-02-16 | 富士通株式会社 | ノイズ低減基板及び電子機器 |
WO2019054375A1 (ja) * | 2017-09-14 | 2019-03-21 | 株式会社村田製作所 | 樹脂多層基板、及び、電子機器 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04305910A (ja) * | 1991-01-30 | 1992-10-28 | Mitsubishi Electric Corp | コイルを有するプリント基板およびその製造方法 |
JPH0513649A (ja) | 1991-07-03 | 1993-01-22 | Fujitsu Ltd | Pgaパツケージ |
JPH0786751A (ja) * | 1993-09-10 | 1995-03-31 | Cmk Corp | 多層プリント配線板の製造方法 |
JP2877132B2 (ja) * | 1997-03-26 | 1999-03-31 | 日本電気株式会社 | 多層プリント基板とその製造方法 |
JP2000223841A (ja) | 1999-01-27 | 2000-08-11 | Nec Corp | プリント基板用スルーホールおよびその製造方法 |
US6670921B2 (en) * | 2001-07-13 | 2003-12-30 | Hrl Laboratories, Llc | Low-cost HDMI-D packaging technique for integrating an efficient reconfigurable antenna array with RF MEMS switches and a high impedance surface |
US7423608B2 (en) * | 2005-12-20 | 2008-09-09 | Motorola, Inc. | High impedance electromagnetic surface and method |
KR100802358B1 (ko) * | 2006-08-22 | 2008-02-13 | 주식회사 이엠따블유안테나 | 전송선로 |
KR101021548B1 (ko) * | 2009-09-18 | 2011-03-16 | 삼성전기주식회사 | 전자기 밴드갭 구조를 구비하는 인쇄회로기판 |
-
2013
- 2013-03-18 JP JP2013055734A patent/JP6146071B2/ja not_active Expired - Fee Related
- 2013-12-17 US US14/108,535 patent/US9307642B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US9307642B2 (en) | 2016-04-05 |
JP2014183132A (ja) | 2014-09-29 |
US20140268618A1 (en) | 2014-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8735739B2 (en) | Wiring board and method for manufacturing the same | |
EP1761119B1 (en) | Ceramic capacitor | |
JP5056080B2 (ja) | 多層プリント配線板及びその製造方法 | |
TWI615065B (zh) | 柔性線路板及其製作方法 | |
US20050077083A1 (en) | Telescoping blind via in three-layer core | |
KR20150046615A (ko) | 다층 인쇄회로기판 | |
TWI578480B (zh) | 天線基板 | |
KR102134933B1 (ko) | 배선 기판 및 배선 기판의 제조 방법 | |
KR100870380B1 (ko) | 저 인덕턴스 내장 커패시터 층 접속부의 디자인 | |
TW201936022A (zh) | 中介層及包括該中介層的印刷電路板 | |
TWI608770B (zh) | 柔性電路板及其製作方法 | |
JP4830539B2 (ja) | 多層プリント回路基板 | |
JP6146071B2 (ja) | プリント基板、プリント基板ユニット、及びプリント基板の製造方法 | |
KR20190099728A (ko) | 인쇄회로기판 | |
JP2014090147A (ja) | 配線基板およびこれを用いた実装構造体 | |
JP5397007B2 (ja) | プリント配線板および電子部品パッケージ | |
JP4793156B2 (ja) | ビルドアッププリント配線板 | |
JP2005072503A (ja) | 配線基板およびそれを用いた電子装置 | |
JP6957746B2 (ja) | 同軸伝送ライン構造 | |
JP2005019730A (ja) | 配線基板およびそれを用いた電子装置 | |
JP5306551B1 (ja) | 多層回路基板 | |
JP7010727B2 (ja) | 配線基板 | |
JP5739363B2 (ja) | 配線基板 | |
JP2010171348A (ja) | 配線基板及び積層セラミックコンデンサ | |
JP4360617B2 (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170418 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170501 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6146071 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |