JP2017038017A - ノイズ低減基板及び電子機器 - Google Patents

ノイズ低減基板及び電子機器 Download PDF

Info

Publication number
JP2017038017A
JP2017038017A JP2015159759A JP2015159759A JP2017038017A JP 2017038017 A JP2017038017 A JP 2017038017A JP 2015159759 A JP2015159759 A JP 2015159759A JP 2015159759 A JP2015159759 A JP 2015159759A JP 2017038017 A JP2017038017 A JP 2017038017A
Authority
JP
Japan
Prior art keywords
substrate
power supply
noise reduction
component
metal plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015159759A
Other languages
English (en)
Inventor
肇 村上
Hajime Murakami
肇 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2015159759A priority Critical patent/JP2017038017A/ja
Priority to US15/208,944 priority patent/US9918380B2/en
Publication of JP2017038017A publication Critical patent/JP2017038017A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0262—Arrangements for regulating voltages or for using plural voltages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • G06F1/184—Mounting of motherboards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

【課題】半導体装置に供給する電流の流路における電圧降下が小さく、且つ隣接する電流流路間のノイズの影響を防止できるノイズ低減基板及び電子機器を提供する。【解決手段】ノイズ低減基板１０は、第１の基板１５と、第１の基板１５の下方に配置された第２の基板１７と、金属により柱状に形成されて第１の基板１５と第２の基板１７との間を電気的に接続する複数の給電部品１６と、給電部品１６間に配置されたノイズ低減部品２０とを有する。ノイズ低減部品２０は、金属板と、金属板の表面を覆う絶縁体と、第１の基板１５の接地パターンに電気的に接続される第１の端子と、第２の基板１７の接地パターンに電気的に接続される第２の端子とを有する。【選択図】図１

Description

本発明は、ノイズ低減基板及び電子機器に関する。
近年、サーバ等で使用するＣＰＵ（Central Processing Unit）等の半導体装置のより一層の高性能化及び高密度化が促進されている。また、そのような半導体装置を搭載するプリント基板の配線も、微細化及び高密度化が促進されている。
しかし、半導体装置の高性能化にともなって半導体装置の消費電力が増大する傾向にあり、従来のプリント基板の微細な配線を介して半導体装置に電力を供給する方式では、微細な配線での電圧降下が問題になることがある。また、プリント基板の配線の微細化及び高密度化にともなって配線間の間隔が狭くなってきており、隣接する配線を流れる電流によるノイズの影響も無視できなくなってきている。
なお、従来から、プリント基板に接続される電源ライン又は信号ラインに重畳するノイズを低減する方法が各種提案されている（例えば、特許文献１〜４参照）。
特開２０００−３０７２１１号公報 特開平１０−３０８５９１号公報 特開２００１−１２７３８７号公報 特開２０００−５８９９４号公報
開示の技術は、半導体装置に供給する電流の流路における電圧降下が小さく、且つ隣接する電流流路間のノイズの影響を防止できるノイズ低減基板及びそのノイズ低減基板を備えた電子機器を提供することを目的とする。
開示の技術の一観点によれば、第１の基板と、前記第１の基板の下方に配置された第２の基板と、金属により柱状に形成されて前記第１の基板と前記第２の基板との間を電気的に接続する複数の給電部品と、前記給電部品間に配置されたノイズ低減部品とを有し、前記ノイズ低減部品が、金属板と、前記金属板の表面を覆う絶縁体と、前記金属板の前記第１の基板側に設けられて前記第１の基板の接地パターンに電気的に接続される第１の端子と、前記金属板の前記第２の基板側に設けられて前記第２の基板の接地パターンに電気的に接続される第２の端子とを有するノイズ低減基板が提供される。
開示の技術の他の一観点によれば、筐体と、前記筐体内に収納されたノイズ低減基板とを有し、前記ノイズ低減基板が、第１の基板と、前記第１の基板の下方に配置された第２の基板と、金属により柱状に形成されて前記第１の基板と前記第２の基板との間を電気的に接続する複数の給電部品と、前記給電部品間に配置され、金属板と、前記金属板の表面を覆う絶縁体と、前記金属板の前記第１の基板側に設けられて前記第１の基板の接地パターンに電気的に接続される第１の端子と、前記金属板の前記第２の基板側に設けられて前記第２の基板の接地パターンに電気的に接続される第２の端子とを有する電子機器が提供される。
上記一観点に係るノイズ低減基板によれば、第１の基板と第２の基板との間の電流流路における電圧降下が小さく、且つ隣接する電流流路間のノイズの影響を防止できる。
また、上記一観点に係る電子機器によれば、隣接する電流流路間のノイズによる誤動作を回避できる。
図１（ａ）は実施形態に係るノイズ低減基板を示す模式断面図、図１（ｂ）は同じくそのノイズ低減基板の電流流路を示す模式図である。 図２（ａ）はノイズ低減部品の一例を示す透視図、図２（ｂ）は同じくそのノイズ低減部品の金属板を示す斜視図である。 図３は、ノイズ低減部品の使用例を示す平面図である。 図４は、給電部品及びノイズ低減部品とメイン基板及び電源基板との接続方法を示す模式断面図である。 図５（ａ）〜（ｄ）はノイズ低減部品の他の使用例を示す平面図である。 図６は、比較例１に係る半導体装置への給電方法を示す模式図である。 図７は、比較例２に係る半導体装置への給電方法を示す模式図である。 図８は、比較例３に係る半導体装置への給電方法を示す模式図である。 図９は、ノイズ低減基板を有する電子機器の一例を示す斜視図である。
以下、実施形態について、添付の図面を参照して説明する。
図１（ａ）は実施形態に係るノイズ低減基板を示す模式断面図、図１（ｂ）は同じくそのノイズ低減基板の電流流路を示す模式図である。図１（ｂ）中の矢印Ａは往路側の電流流路を示し、矢印Ｂは復路側の電流流路を示している。
図１（ａ）に示すように、本実施形態に係るノイズ低減基板１０は、半導体装置１１と、メイン基板１５と、複数（図１では２個）の電力供給源１８ａ，１８ｂを搭載した電源基板１７とを有する。また、半導体装置１１は、パッケージ基板１１ｂと、パッケージ基板１１ｂに搭載された半導体チップ１１ａと、半導体チップ１１ａを封止する封止材１１ｃとを有する。
なお、メイン基板１４は第１の基板の一例であり、電源基板１７は第２の基板の一例である。また、メイン基板１５及び電源基板１７は、いずれも銅箔をパターニングして形成したパターン配線を有するプリント基板である。
半導体装置１１（パッケージ基板１１ｂ）とメイン基板１５とは、はんだボール（ＢＧＡ：Ball Grid Array）１３により接続されている。また、電源基板１７はメイン基板１５の下側（半導体装置１１とは反対側）に配置されており、銅等の金属により柱状に形成された給電部品１６によりメイン基板１５と電気的に接続されている。
図１（ｂ）に示すように、電力供給源１８ａ，１８ｂから出力された電圧Ｖ１，Ｖ２は、半導体チップ１１ａの直下に配置された給電部品１６からメイン基板１５に供給される。そして、メイン基板１５のスルーホール１５ａ及びはんだボール１３を介してパッケージ基板１１ｂに供給され、更にパッケージ基板１１ｂから半導体チップ１１ａに供給される。
本実施形態では、電源基板１７から半導体チップ１１ａへの往路側（＋側）の電流流路が最短となるように、往路側の電流流路を構成する給電部品１６、スルーホール１５ａ及びはんだボール１３を、ほぼ直線上に配置している。そして、これらの給電部品１６、スルーホール１５ａ及びはんだボール１３を介して半導体チップ１１ａに電力を供給する。
一方、復路側（−側）の電流流路は、パッケージ基板１１ｂのパターン配線を通り、はんだボール１３、メイン基板１５のスルーホール１５ａ、及び給電部品１６を通って電源基板１７に至る。
このように、本実施形態では、メイン基板１５及びパッケージ基板１１ｂの微細な配線（パターン配線）を通ることなく半導体チップ１１ａに電力を供給することで、電流流路における電圧降下を抑制している。
ところで、本実施形態では、電力供給源１８ａから供給される電流が通る給電部品１６と、電力供給源１８ｂから供給される電流が通る給電部品１６とが近接して配置されている。この場合、一方の給電部品１６を流れる電流により発生したノイズが他方の給電部品１６を流れる電流に重畳し、それが原因となって半導体チップ１１ａが誤動作するおそれがある。
そこで、本実施形態では、電力供給源１８ａに接続された給電部品１６と電力供給源１８ｂに接続された給電部品１６との間に、ノイズ低減部品２０を配置している。
図２（ａ）はノイズ低減部品２０の一例を示す透視図、図２（ｂ）は同じくそのノイズ低減部品２０の金属板２１を示す斜視図である。
図２（ａ）に示すように、ノイズ低減部品２０は、銅等の金属よりなる金属板２１と、金属板２１の両面を被覆する絶縁体２２とを有する。図２（ａ），（ｂ）に示すノイズ低減部品２０では金属板２１がＬ字状に屈曲している。金属板２１の厚さは例えば０．５ｍｍであり、絶縁体２２の金属板２１に対する被覆厚は例えば０．５ｍｍである。
金属板２１の高さ方向の一方の側には、メイン基板１５に接続するための平板状の端子２３ａが設けられており、他方の側には電源基板１７に接続するためのピン状の端子２３ｂが設けられている。
図３は、ノイズ低減部品２０の使用例を示す平面図である。
図３に示す使用例ではノイズ低減部品２０を２個使用している。一方のノイズ低減部品２０は、相互に異なる電圧Ｖ１，Ｖ２，Ｖ３が供給される３個の給電部品１６間に配置されている。また、他方のノイズ低減部品２０は、相互に異なる電圧Ｖ３，Ｖ４，Ｖ５が供給される３個の給電部品１６間に配置されている。
それらのノイズ低減部品２０の端子２３ａは、いずれもメイン基板１５の接地（Ｇ）パターンに接続される。
各給電部品１６間の距離（クリアランス）は例えば２ｍｍであり、ノイズ低減部品２０の厚さは１．５ｍｍであるので、給電部品１６間にノイズ低減部品２０を配置することは十分に可能である。また、ノイズ低減部品２０の表面は絶縁体２２で被覆されているので、給電部品１６とノイズ低減部品２０とが接触しても、短絡等の問題が発生することはない。
図４は、給電部品１６及びノイズ低減部品２０とメイン基板１５及び電源基板１７との接続方法を示す模式断面図である。
図４に示すように、メイン基板１５の表面には平面状の端子１５ｂが設けられている。給電部品１６の一方の側の先端面及びノイズ低減部品２０の端子２３ａは、表面実装技術（ＳＭＴ：Surface mount technology）を用いて、メイン基板１５の端子１５ｂに接続される。このノイズ低減部品２０の端子２３ａに接続された端子１５ｂは、例えばスルーホール１５ａを介してメイン基板１５の接地パターン１５ｃに電気的に接続している。
一方、電源基板１７にはスルーホールと端子（ランドパターン）１７ａとが設けられている。給電部品１６の他方の側の先端部及びノイズ低減部品２０の端子２３ｂはスルーホール内に挿入され、はんだ付けにより端子１７ａと接続される。このノイズ低減部品２０の端子２３ａと接続された端子１７ａは、電源基板１７の接地パターン１７ｃを介して各電力供給源の接地側の電極（コモン電極）に電気的に接続している。
すなわち、メイン基板１５の接地パターン１５ｃ及び電源基板１７の接地パターン１７ｃはノイズ低減部品２０を介して相互に電気的に接続され、更に各電源供給源のコモン電極に接続されている。
なお、ノイズ低減部品２０の端子２３ａを、端子２３ｂのようにピン状にすることも考えられる。しかし、その場合はメイン基板１５にスルーホール（貫通穴）を設けることが必要になり、メイン基板１５に半導体装置１１をＢＧＡ接続することが困難になる。そのため、本実施形態では、ノイズ低減部品２０のメイン基板１５側の端子２３ａを、スルーホールが不要な平板状の端子としている。
また、ＳＭＴ（表面実装技術）により給電部品１６及びノイズ低減部品２０をメイン基板２０に接続した後、更にＳＭＴにより給電部品１６及びノイズ低減部品２０を電源基板１７に接続することは困難である。そのため、本実施形態では、電源基板１７にスルーホールを設け、給電部品１６の端部及びノイズ低減部品２０の端子３２ｂをスルーホール内に挿入して、メイン基板１５と反対の側ではんだ付けしている。
図５（ａ）〜（ｄ）はノイズ低減部品の他の使用例を示す平面図（上から見た図）である。
図５（ａ）に示す例では、電圧Ｖ１，Ｖ２が供給される２つの給電部品１６間に平板状のノイズ低減部品２０を配置して、各給電部品１６間のノイズを遮断している。また、図５（ｂ）に示す例では、電圧Ｖ１，Ｖ２，Ｖ３が供給される３つの給電部品１６間にクランク状に屈曲したノイズ低減部品２０を配置して、各給電部品１６間のノイズを遮断している。
更に、図５（ｃ）に示す例では、電圧Ｖ１，Ｖ２，Ｖ３，Ｖ４が供給される４つの給電部品１６のうちの電圧Ｖ２が供給される給電部品１６を囲むπ字状のノイズ低減部品２０を配置して、各給電部品１６間のノイズを遮断している。更にまた、図５（ｄ）では、電圧Ｖ１，Ｖ２，Ｖ３，Ｖ４が供給される４つの給電部品１６間に十字状のノイズ低減部品２０を配置して、各給電部品１６間のノイズを遮断している。
以下、本実施形態のノイズ低減部品を使用した給電方法の効果について説明する。
図６は、比較例１に係る半導体装置への給電方法を示す模式図である。
比較例１では、給電部品１６を使用して電源基板１７からメイン基板１５を介して半導体チップ１１ａに電力を供給している。また、比較例１では、図１（ｂ）に示す実施形態と同様に、矢印Ａで示す往路側の電流流路を構成する給電部品１６、スルーホール１５ａ及びはんだボール１３を、ほぼ直線上に配置している。
但し、比較例１では、図１（ｂ）に示す実施形態とは異なり、給電部品１６間にノイズ低減部品２０を配置していない。
この比較例１において、一方の給電部品１６から他方の給電部品１６に重畳する電源ノイズと、往路側の電流経路における電圧降下とをシミュレーションにより調べた。その結果、電源ノイズは約４０ｍＶであり、電圧降下は約２２ｍＶであった。
図７は、比較例２に係る半導体装置への給電方法を示す模式図である。
比較例２では、電圧Ｖ１が供給される給電部品１６と電圧Ｖ２が供給される給電部品１６とを離して配置し、パッケージ基板１１ｂに設けられたパターン配線（微細な配線）を介して半導体チップ１１ａに電力を供給している。
この比較例２において、一方の給電部品１６から他方の給電部品１６に重畳する電源ノイズと、往路側の電流経路における電圧降下とをシミュレーションにより調べた。その結果、電源ノイズは約５ｍＶと少ないものの、電圧降下は約７１ｍＶであり、比較例１の約３．５倍となった。
図８は、比較例３に係る半導体装置への給電方法を示す模式図である。
比較例３では、図１（ｂ）に示す実施形態と同様に、往路側の電流流路を構成する給電部品１６、スルーホール、１５ａ及び半導体装置１１（半導体チップ１１ａ）を直線上に配置している。また、比較例３では、給電部品１６間に遮蔽板３１を配置している。
遮蔽板３１は、金属板の表面を樹脂で被覆した構造を有する。但し、この遮蔽板３１は、電源基板１７の接地パターンに接続されているものの、メイン基板１５の接地パターンには接続されていない。
この比較例３において、一方の給電部品１６から他方の給電部品１６に重畳する電源ノイズと、往路側の電流経路における電圧降下とをシミュレーションにより調べた。その結果、電流流路における電圧降下は比較例１とほぼ同じであるが、電源ノイズは約９４ｍＶとなり、比較例１の約２倍であった。
一方、図１（ｂ）に示す本実施形態に係る半導体装置への給電方法において、一方の給電部品１６から他方の給電部品１６に重畳する電源ノイズと、往路側の電流経路における電圧降下とをシミュレーションにより調べた。その結果、電流流路における電圧降下は比較例１とほぼ同じであるが、電源ノイズは約２ｍＶとなり、比較例１の１／２０まで低減した。
これらのシミュレーション結果から、本実施形態に係るノイズ低減基板１０及びノイズ低減部品２０の有用性が確認された。
（電子機器）
図９は、実施形態で説明したノイズ低減基板１０（図１（ｂ）参照）を有する電子機器の一例を示す斜視図である。なお、ここでは電子機器がコンピュータの場合について説明しているが、開示の技術をコンピュータ以外の電子機器に適用してもよいことは勿論である。
コンピュータ４０は、半導体装置（ＣＰＵ）１１を搭載したノイズ低減基板１０と、ファン（送風機）４２と、ヒートパイプ４３と、ハードディスクドライブ（記憶装置）４４と、電源部４５とを有している。それらのノイズ低減基板１０、ファン４２、ヒートパイプ４３、ハードディスクドライブ４４及び電源部４５は、筐体４６内に収納されている。
本実施形態に係る電子機器（コンピュータ４０）は、前述した構造の電源ノイズ低減基板１０を搭載しているので、電源ノイズによる誤動作が回避される。
１０…ノイズ低減基板、１１…半導体装置、１１ａ…半導体チップ、１１ｂ…パッケージ基板、１１ｃ…封止材、１３…はんだボール、１５…メイン基板、１５ａ…スルーホール、１５ｂ…端子、１５ｃ…接地パターン、１６…給電部品、１７…電源基板、１７ａ…端子、１７ｃ…接地パターン、１８ａ，１８ｂ…電力供給源、２０…ノイズ低減部品、２１…金属板、２２…絶縁体、２３ａ，２３ｂ…端子、４０…コンピュータ、４２…ファン、４３…ヒートパイプ、４４…ハードディスクドライブ、４５…電源部、４６…筐体。

Claims (7)

  1. 第１の基板と、
    前記第１の基板の下方に配置された第２の基板と、
    金属により柱状に形成されて前記第１の基板と前記第２の基板との間を電気的に接続する複数の給電部品と、
    前記給電部品間に配置されたノイズ低減部品とを有し、
    前記ノイズ低減部品が、
    金属板と、
    前記金属板の表面を覆う絶縁体と、
    前記金属板の前記第１の基板側に設けられて前記第１の基板の接地パターンに電気的に接続される第１の端子と、
    前記金属板の前記第２の基板側に設けられて前記第２の基板の接地パターンに電気的に接続される第２の端子とを有する
    ことを特徴とするノイズ低減基板。
  2. 前記第１の基板には半導体装置が搭載され、前記第２の基板には複数の電力供給源が搭載されていることを特徴とする請求項１に記載のノイズ低減基板。
  3. 前記ノイズ低減部品が、前記複数の電力供給源のうちの一つと電気的に接続した給電部品と、前記複数の電力供給源のうちの他の一つと電気的に接続した給電部品との間に配置されていることを特徴とする請求項２に記載のノイズ低減基板。
  4. 前記第１の基板には一方の面側から他方の面側に貫通して前記給電部品と前記半導体装置とを電気的に接続するスルーホールが設けられており、前記複数の電力供給源のうちの少なくとも一つから出力される電流が、前記第１の基板のパターン配線を通ることなく、前記第２の基板から前記スルーホールを通って前記半導体装置に供給されることを特徴とする請求項３に記載のノイズ低減基板。
  5. 前記ノイズ低減部品の前記第１の端子は平板状であり、前記第２の端子はピン状であって、前記第１の端子は前記第１の基板の表面の平面状の端子に接続され、前記第２の端子は前記第２の基板のスルーホールに挿入されていることを特徴とする請求項１乃至４のいずれか１項に記載のノイズ低減基板。
  6. 前記ノイズ低減部品が、上から見たときにＬ字状、直線状、クランク状、π字状及び十字状のいずれかであることを特徴とする請求項１乃至５のいずれか１項に記載のノイズ低減基板。
  7. 筐体と、
    前記筐体内に収納されたノイズ低減基板とを有し、
    前記ノイズ低減基板が、
    第１の基板と、
    前記第１の基板の下方に配置された第２の基板と、
    金属により柱状に形成されて前記第１の基板と前記第２の基板との間を電気的に接続する複数の給電部品と、
    前記給電部品間に配置され、金属板と、前記金属板の表面を覆う絶縁体と、前記金属板の前記第１の基板側に設けられて前記第１の基板の接地パターンに電気的に接続される第１の端子と、前記金属板の前記第２の基板側に設けられて前記第２の基板の接地パターンに電気的に接続される第２の端子とを有する
    ことを特徴とする電子機器。
JP2015159759A 2015-08-13 2015-08-13 ノイズ低減基板及び電子機器 Pending JP2017038017A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015159759A JP2017038017A (ja) 2015-08-13 2015-08-13 ノイズ低減基板及び電子機器
US15/208,944 US9918380B2 (en) 2015-08-13 2016-07-13 Noise reduction board and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015159759A JP2017038017A (ja) 2015-08-13 2015-08-13 ノイズ低減基板及び電子機器

Publications (1)

Publication Number Publication Date
JP2017038017A true JP2017038017A (ja) 2017-02-16

Family

ID=57995893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015159759A Pending JP2017038017A (ja) 2015-08-13 2015-08-13 ノイズ低減基板及び電子機器

Country Status (2)

Country Link
US (1) US9918380B2 (ja)
JP (1) JP2017038017A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020141061A (ja) * 2019-02-28 2020-09-03 アイシン・エィ・ダブリュ株式会社 半導体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6544981B2 (ja) * 2015-04-20 2019-07-17 ローム株式会社 プリント配線基板
JP6541859B1 (ja) * 2018-11-01 2019-07-10 三菱電機株式会社 電力変換装置
KR20210017635A (ko) * 2019-08-09 2021-02-17 삼성전자주식회사 전원공급 보조장치를 구비한 인쇄회로기판, 및 이를 구비한 전자기기
CN113098234B (zh) 2020-01-08 2022-11-01 台达电子企业管理（上海）有限公司 供电系统
CN113097190A (zh) * 2020-01-08 2021-07-09 台达电子企业管理（上海）有限公司 电源模块及电子装置
US11812545B2 (en) 2020-01-08 2023-11-07 Delta Electronics (Shanghai) Co., Ltd Power supply system and electronic device
CN114885564B (zh) * 2022-05-07 2023-12-05 重庆交通职业学院 一种新能源汽车动力电源检维护装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996022008A1 (fr) * 1995-01-10 1996-07-18 Hitachi, Ltd. Appareil electronique a faible interference electromagnetique, carte de circuit a faible interference electromagnetique et procede de fabrication de la carte de circuit a faible interference
JP2001308537A (ja) * 2000-04-21 2001-11-02 Fuji Photo Film Co Ltd 電池内蔵型基板
JP2002134868A (ja) * 2000-08-25 2002-05-10 Agere Systems Guardian Corp 高速回路基板相互接続
JP2007027304A (ja) * 2005-07-14 2007-02-01 Nichicon Corp 電子回路のシールド構造
KR20090047280A (ko) * 2007-11-07 2009-05-12 (주)케이티에프테크놀로지스 그라운드 벽을 구비하는 인쇄회로기판

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2891299B2 (ja) 1997-05-02 1999-05-17 日本電気株式会社 半導体マイクロ波増幅器
JP3011197B1 (ja) 1998-08-13 2000-02-21 日本電気株式会社 プリント配線板のコネクタ構造
JP2000307211A (ja) 1999-04-19 2000-11-02 Mitsubishi Electric Corp モジュール−基板間接続構造
JP2001127387A (ja) 1999-10-29 2001-05-11 Fuji Xerox Co Ltd プリント配線基板
JP2004119601A (ja) * 2002-09-25 2004-04-15 Fujitsu Ltd 回路基板および電子機器
US7317622B2 (en) * 2002-12-31 2008-01-08 Intel Corporation Method and apparatus for supplying power to a semiconductor device using a capacitor DC shunt
US7209366B2 (en) * 2004-03-19 2007-04-24 Intel Corporation Delivery regions for power, ground and I/O signal paths in an IC package
JP2007096223A (ja) * 2005-09-30 2007-04-12 Fujitsu Ltd 電気部品の電源ピンへのコンデンサ内蔵型給電装置
KR101021548B1 (ko) * 2009-09-18 2011-03-16 삼성전기주식회사 전자기 밴드갭 구조를 구비하는 인쇄회로기판
US8669777B2 (en) * 2010-10-27 2014-03-11 Seagate Technology Llc Assessing connection joint coverage between a device and a printed circuit board
US8952265B2 (en) * 2011-08-22 2015-02-10 Samsung Electro-Mechanics Co., Ltd. Electromagnetic interference noise reduction package board
US20140133105A1 (en) * 2012-11-09 2014-05-15 Nvidia Corporation Method of embedding cpu/gpu/logic chip into a substrate of a package-on-package structure
JP6146071B2 (ja) * 2013-03-18 2017-06-14 富士通株式会社 プリント基板、プリント基板ユニット、及びプリント基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996022008A1 (fr) * 1995-01-10 1996-07-18 Hitachi, Ltd. Appareil electronique a faible interference electromagnetique, carte de circuit a faible interference electromagnetique et procede de fabrication de la carte de circuit a faible interference
JP2001308537A (ja) * 2000-04-21 2001-11-02 Fuji Photo Film Co Ltd 電池内蔵型基板
JP2002134868A (ja) * 2000-08-25 2002-05-10 Agere Systems Guardian Corp 高速回路基板相互接続
JP2007027304A (ja) * 2005-07-14 2007-02-01 Nichicon Corp 電子回路のシールド構造
KR20090047280A (ko) * 2007-11-07 2009-05-12 (주)케이티에프테크놀로지스 그라운드 벽을 구비하는 인쇄회로기판

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020141061A (ja) * 2019-02-28 2020-09-03 アイシン・エィ・ダブリュ株式会社 半導体装置
JP7192573B2 (ja) 2019-02-28 2022-12-20 株式会社アイシン 半導体装置

Also Published As

Publication number Publication date
US9918380B2 (en) 2018-03-13
US20170048963A1 (en) 2017-02-16

Similar Documents

Publication Publication Date Title
JP2017038017A (ja) ノイズ低減基板及び電子機器
US8179693B2 (en) Apparatus for electrically connecting two substrates using a land grid array connector provided with a frame structure having power distribution elements
US10375816B2 (en) Printed-circuit board, printed-wiring board, and electronic apparatus
US20190254157A1 (en) Mounting Assembly With a Heatsink
JP5181415B2 (ja) 電気部品の電源ピンへの給電装置
JPWO2013190604A1 (ja) 配線基板
US7456364B2 (en) Using a thru-hole via to improve circuit density in a PCB
US20070137891A1 (en) Passing multiple conductive traces through a thru-hole via in a pcb
JP2007059803A (ja) プリント基板、電子基板及び電子機器
JP2005142189A (ja) 半導体装置
JP2005012088A (ja) 多層回路基板および電子機器
US11264324B2 (en) Connection of several circuits of an electronic chip
US20080223611A1 (en) Printed wiring board and electric apparatus
JP2014207370A (ja) プリント基板
US20180270952A1 (en) Module, electronic apparatus, and wiring board
US20220007502A1 (en) Electronic Module
JP6443265B2 (ja) 実装基板
JP4083142B2 (ja) 半導体装置
JP2002151634A (ja) 基板放熱装置
US20210105898A1 (en) Electronic Module
JP2010519769A (ja) 高速メモリパッケージ
JP2007194240A (ja) プリント基板および電子機器
CN111213234A (zh) 半导体组装件
JP2007221014A (ja) 多層配線基板構造
JP2011040575A (ja) 電子デバイス及びその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180215

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180220

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190327

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190813