JP5306551B1 - 多層回路基板 - Google Patents

多層回路基板 Download PDF

Info

Publication number
JP5306551B1
JP5306551B1 JP2013023456A JP2013023456A JP5306551B1 JP 5306551 B1 JP5306551 B1 JP 5306551B1 JP 2013023456 A JP2013023456 A JP 2013023456A JP 2013023456 A JP2013023456 A JP 2013023456A JP 5306551 B1 JP5306551 B1 JP 5306551B1
Authority
JP
Japan
Prior art keywords
signal line
layer
circuit board
multilayer circuit
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013023456A
Other languages
English (en)
Other versions
JP2014130985A (ja
Inventor
芳樹 濱田
裕一 杉山
明博 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2013023456A priority Critical patent/JP5306551B1/ja
Application granted granted Critical
Publication of JP5306551B1 publication Critical patent/JP5306551B1/ja
Publication of JP2014130985A publication Critical patent/JP2014130985A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224Patterned shielding planes, ground planes or power planes
    • H05K1/0225Single or multiple openings in a shielding, ground or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09236Parallel layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979Redundant conductors or connections, i.e. more than one current path between two points

Abstract

【課題】薄型化・高密度化に容易に対応可能で且つ高周波回路に適した多層回路基板を提供する。
【解決手段】導体層と絶縁体層とを交互に積層してなる多層回路基板100において、前記導体層は他の何れの導体層よりも厚みが大きく且つ多層回路基板100の内層に位置するコア層110を含み、絶縁体層を挟んで前記コア層110と対向する第1導体層141は高周波信号を伝送する第1信号線211を備え、前記コア層110には前記第1信号線211に対向する位置に第1信号線211に沿って貫通孔115が形成されている。
【選択図】図2

Description

本発明は、導体層と絶縁体層とを交互に積層してなる多層回路基板に関し、特に高周波信号の伝送に好適な構造に関する。
この種の多層回路基板の用途としては携帯電話など種々の電子機器が挙げられるが、近年電子機器の小型化・高機能化の要求に伴い多層回路基板の薄型化・高密度化が求められてきている。このような要望に応えるため、多層回路基板内にキャパシタなど各種電子部品を内蔵した部品内蔵回路基板が登場してきている(特許文献1参照)。特許文献1に記載のものは、電子部品の耐ノイズ性や耐折り曲げ性に観点から、他の導体層よりも厚みが大きい金属板からなる導体層をコア層として多層回路基板の内層に配置している。そして該コア層に形成した貫通孔に電子部品を配置している。またコア層の上面及び下面には導体層及び絶縁体層を形成している。
特開2009−81423号公報
しかし、特許文献1に記載の構造では、近年の多層回路基板に対する薄型化・高密度化という要望に十分に応えることは困難であった。すなわち、多層回路基板を薄型化しようとすると絶縁体層の厚みを薄くする必要があるが、特許文献1に記載の構造において単に絶縁体層を薄くするだけでは高周波信号の伝送線路の特性インピーダンスが変わってしまうという問題がある。この問題は特に絶縁体層を挟んでコア層と対向する導体層に信号線を配置する場合に顕著である。これを解決するためには、多層回路基板の層数を少なくして絶縁体層の厚みを確保することが考えられるが、この方法では回路パターンを形成可能な総面積が小さくなるので高密度化を図ることが困難になる。他の方法としては絶縁体層の誘電率を変えることも考えられるが、高コスト化につながるという問題がある。
本発明は、上記事情に鑑みてなされたものであり、その目的とするところは、薄型化・高密度化に容易に対応可能で且つ高周波回路に適した多層回路基板を提供することにある。
上記目的を達成するために、本願発明は、絶縁体層と導体層とを交互に積層してなる多層回路基板において、前記導体層は、他の何れの導体層よりも厚みが大きく且つ多層回路基板の内層に位置するコア層を含み、絶縁体層を挟んで前記コア層と対向する第1導体層は高周波信号を伝送する第1信号線を備え、絶縁体層を挟んで前記第1導体層と対向する第2導体層は前記第1信号線の一部又は全部に対向する領域に形成されたグランド導体を備え、前記コア層には前記第1信号線に対向する位置に第1信号線に沿って貫通孔が形成されていることを特徴とするものを提案する。
本発明によれば、絶縁体層を挟んで第1信号線と対向するコア層には該第1信号線に沿って貫通孔が形成されているので、第1信号線の特性インピーダンスに対してコア層が与える影響を小さく抑えることができる。したがって、良好な高周波特性を維持しつつ多層回路基板の薄型化・高密度化を図ることができる。また本発明によれば、第2導体層のグランド導体及び該グランド導体と第1信号線の間に介在する絶縁体層の形態により、第1信号線の特性インピーダンスを規定することができる。
本発明の好適な態様の他の一例としては、前記第1導体層は前記第1信号線の両側方であって第1信号線に対して所定の間隔をおいて形成されたグランド導体を備えたことを特徴とするものが挙げられる。本発明によれば、該グランド導体の形態により、第1信号線の特性インピーダンスを規定することができる。
本発明の好適な態様の他の一例としては、前記コア層には前記第1信号線に沿って複数の貫通孔が形成されていることを特徴とするものが挙げられる。本発明によれば、コア層の強度を確保することができる。またこの場合、前記第1導体層とは反対側であって絶縁体層を挟んで前記コア層と対向する第2導体層は高周波信号を伝送する第2信号線を備え、該第2信号線は、第1導体層に投影すると前記第1信号線と交差し、且つ、該交差位置が隣り合う貫通孔の間に位置しているようにすると、第2信号線と第1信号線の交差部にはコア層が介在するので両信号線間の干渉を抑えることができる。
以上説明したように本発明に係る多層回路基板によれば、良好な高周波特性を維持しつつ薄型化・高密度化を図ることができる。
多層回路基板の一部断面図 多層回路基板の要部を説明する各層のパターン図 第2貫通孔と特性インピーダンスとの関係を示すグラフ
本発明の一実施の形態に係る多層回路基板について図面を参照して説明する。本実施の形態では、高周波回路モジュールに用いられる多層回路基板であって電子部品を内蔵した部品内蔵基板について説明する。図1は多層回路基板の一部断面図である。なお本実施の形態では、説明の簡単のため、主として本発明の要旨に係る構成についてのみ説明する。
多層回路基板100は、絶縁体層と導体層とを交互に積層してなる多層基板である。多層回路基板100は、図1に示すように、導電性が良好で且つ比較的厚い金属製の導体層であるコア層110と、該コア層110の一方の主面(上面)に形成された複数(本実施の形態では4つ)の絶縁体層121〜124及び導体層141〜144と、コア層110の他方の主面(下面)に形成された複数(本実施の形態では4つ)の絶縁体層131〜134及び導体層151〜154とを備えている。絶縁体層121〜124,131〜134及び導体層141〜144,151〜154はコア層110の両主面にビルドアップ工法にて形成されたものである。絶縁体層121〜124,131〜134は、エポキシ樹脂やポリイミドやビスマレイミドトリアジン樹脂やこれらにガラス繊維等の補強フィラーを含有させたもの等の合成樹脂(熱硬化性のみならず熱可塑性のものも使用可能)から成り、各絶縁体層121〜124,131〜134の厚さは例えば10〜30μmの範囲内にある。また、各導体層141〜144,151〜154は銅や銅合金等の金属から成り、その厚さは例えば5〜25μmの範囲内にある。各導体層141〜144,151〜154には、後述するようにビア導体が配置される場合があり、ビア導体は銅や銅合金等の金属から成り、その直径は例えば10〜80μmの範囲内にある。なお導体層144及び154は、多層回路基板100の表層に相当する。導体層144は高周波回路モジュールの部品実装面に相当し、高周波回路を伝送する回路パターン,外付け部品を実装するためのランド,検査用のパッド等が形成される。導体層154は高周波回路モジュールを親回路基板に実装する底面に相当し、端子電極やグランド電極等が形成される。
コア層110には電子部品収容用の第1貫通孔111が形成されている。該第1貫通孔111には、例えば高周波回路で用いられる弾性波フィルタや積層セラミックコンデンサなどの電子部品10が配置されている。したがってコア層110は、内蔵する部品の高さよりも厚みが大きく且つ曲げ強度が大きいことが好ましい。またコア層110には、導電性材料からなり、電気的には基準電位(グランド)が与えられる。コア層110は多層回路基板100の導体層の1つである。本実施の形態では、金属板、より詳しくは銅製又は銅合金製の金属板によりコア層110を形成している。コア層110の厚みは、例えば100〜400μmの範囲内にある。第1貫通孔111内であって収容部品との隙間には樹脂などの絶縁体112が充填されている。またコア層110には、導体層141に形成された後述する信号線に対向する位置には該信号線に沿って複数の第2貫通孔115が形成されている。該第2貫通孔115には前記第1貫通孔111と同様に樹脂などの絶縁体112が充填されている。第2貫通孔115の形状や配置等については後述する。
次に、多層回路基板100における信号線の実装構造について説明する。図2は、多層回路基板の要部を説明する各層のパターン図である。図2の(a)〜(d)は順に、導体層151、多層回路基板100のコア層110,導体層141、導体層142を多層回路基板100の部品実装面側(図2の紙面上側)からみた図である。なお前述した図1は、図2(a)におけるA線矢視方向断面図である。
図2(c)に示すように、絶縁体層121を介してコア層110と対向する第1導体層141には、高周波信号の伝送路である第1信号線211が形成されている。本実施の形態では高周波信号を平衡伝送するため、第1導体層141には互いに並走する一対の第1信号線211が形成されている。第1信号線211の幅は、例えば10〜150μmの範囲内にあり、本実施の形態では30μmとした。第1信号線211の端部にはビア接続用のランド211aが形成されている。また第1導体層141には、第1信号線211の両側方(第1信号線211の幅方向)であって該第1信号線211に対して所定の間隔をおいてグランド導体310が形成されている。グランド導体310はビア導体を介してコア層110に接続している。本実施の形態では、後述するように第1信号線211をマイクロストリップラインとして機能させるため、第1信号線211とグランド導体310との距離は、第1信号線211の特性インピーダンスに対して影響を与えない程度に離すことが好ましく、例えば10〜30μmの範囲内にある。本実施の形態では、第1信号線211とグランド導体310との距離を15μmとした。
また図2(b)に示すように、コア層110には前記第1信号線211と対向する位置において該第1信号線211に沿って第2貫通孔115が形成されている。該第2貫通孔115は第1信号線211の延在方向に沿った長孔状に形成されており、その長手方向端部は円弧状に形成されている。本実施の形態では、第2貫通孔115は第1信号線211に沿って複数形成されている。これにより第1信号線211が長い場合であってもコア層110の強度を確保できる。
また図2(d)に示すように、絶縁体層122を介して前記第1導体層141と対向する第2導体層142には、少なくとも前記信号線211と対向する位置においてグランド導体320が形成されている。該グランド導体320は、第1信号線211との関係においてマイクロストリップラインのグランドを構成するものである。グランド導体320はビア導体を介して第1導体層141のグランド導体310と接続している。また第2導体層142には、第1信号線211とビア接続するためのランド221が形成されている。
以上のような構成により、第1信号線211の特性インピーダンスは、コア層110からの影響が極めて小さくなり、第1信号線211の線幅、絶縁体層122の厚み(すなわち第1信号線211とグランド導体320との距離)及び誘電率等により決定することができる。すなわち絶縁体層121の厚みの影響を小さく抑えることができるので、薄型化・高密度化を容易に実現できる。
また上記構成において、第2貫通孔115の幅は、第1信号線211に対する特性インピーダンスへの影響を抑えるに十分な程度確保することが好ましい。より具体的には、第1信号線211の中心線から幅方向の端部までの距離(すなわち第1信号線211の幅の1/2)をD1とし、第1信号線211を投影した際における該第1信号線211の中心線から第2貫通孔115の幅方向の端部までの距離をD2とすると、距離D2を距離D1より大きくすることが好ましい。図3に第2貫通孔115の幅を変化させた場合の第1信号線211の特性インピーダンスのグラフを示す。図3は前記距離D2を変え、有限要素法による3次元電磁界シミュレーションで解析した結果である。なお、本解析で採用した絶縁体の誘電率は、本実施形態で使用しているフィラーが含有されているエポキシ系樹脂の誘電率3.5@1GHzを採用した。なお比較例として、特性インピーダンスという観点からは理想状態であるコア層110がない場合についても解析を行った。図3から明らかなように、距離D2を大きくするほど第1信号線211とコア層110との電界結合が抑えられ、結果的に理想的な特性インピーダンスに近づくことが分かった。そこで図3に示すように、第1信号線211を投影した際における該第1信号線211の中心線から第2貫通孔115の幅方向の端部までの距離D2は、第1信号線211の中心線から幅方向の端部までの距離D1より大きく、好ましくは距離D1に対して1.5倍以上であり、さらに好ましくは距離D1に対して2.25倍以上とすると好適である。
また、複数の第2貫通孔115の個数や第2貫通孔115間の間隔は、コア層110の十分な強度を確保するように設定することが好ましい。したがって、これらの値は、コア層110の材質や厚み、第1信号線211の長さ・その形状(直線・曲線など)、第2貫通孔115の長さ・幅などに基づき決定すればよい。例えば、第2貫通孔115が所定の長さ以下の場合には第2貫通孔115は1つのみとする一方、所定の長さを超える場合には第2貫通孔115を複数に分割して形成するようにすればよい。より具体的な一例として本実施の形態においては、コア層110の厚みを340mmとしたとき、第2貫通孔115が長さ9.5mmを超えるような場合には第2貫通孔115を複数に分割して形成すると好ましい。またこの場合、隣り合う複数の第2貫通孔115の間隔は0.05mm以上とすることが好ましい。
また図2(a)に示すように、絶縁体層131を介してコア層110と対向する第3導体層151には、高周波信号の伝送路である第2信号線231が形成されている。第2信号線231は、多層回路基板100の厚み方向に投影した際に前記第1信号線211と交差するように形成されている。ここで第1信号線211と第2信号線231の交差点は、複数の第2貫通孔115の間に配置されている。これにより第1信号線211と第2信号線231との間にはコア層110が介在するので両信号線間の干渉を極めて小さく抑えることができる。また第3導体層151には、第2信号線213と所定の間隔をおいてグランド導体330が形成されている。グランド導体330はビア導体を介してコア層110と接続している。
以上のように本実施の形態に係る多層回路基板100によれば、コア層110には第1信号線211に対向する位置に第2貫通孔115が形成されているので、第1信号線211の特性インピーダンスに対してコア層110が与える影響を小さく抑えることができる。したがって、良好な高周波特性を維持しつつ多層回路基板100の薄型化・高密度化を図ることができる。
以上、本発明の実施の形態について詳述したが、本発明はこれに限定されるものではない。例えば、上記実施の形態では、一対の第1信号線211により平衡伝送する場合について例示したが、第1信号線211は1本でもよいし3本以上であってもよい。
また、上記実施の形態では、第1信号線211と該第1信号線211に対向する第2導体層142に形成されたグランド導体320によりマイクロストリップラインを構成するようにした。このため、第1信号線211と同層に形成されたグランド導体310は第1信号線211との距離を十分大きくとるようにした。一方本発明は、第1信号線211とグランド導体310によりコプレーナラインを構成するようにしてもよい。この場合、第1信号線211と該第1信号線211と同層に形成されたグランド導体310との距離は所望の特性インピーダンスが得られるように適切に設定すればよい。またこの場合、第1信号線211に対向する第2導体層142に形成されたグランド導体320は、必要に応じて不要としたり、第1信号線211に対向する領域(及びその周辺領域)にパターン抜き部を形成するようにすればよい。
また、上記実施の形態では、コア層110に第1貫通孔111を形成し、該第1貫通孔111にフィルタ等の電子部品を配置するようにしたが、貫通孔ではなく凹部をコア層110に形成し、該凹部に電子部品を配置するようにしてもよい。
なお、上記実施の形態に係る多層回路基板100は、導体層144に形成したランド等に電子部品を実装することにより高周波回路モジュールとして使用されるが、さらに該多層回路基板100の上面の全面又は一部を覆うようにケースを装着したり樹脂等で封止するようにして使用すると好適である。
100…多層回路基板、110…コア層、111,115…貫通孔、121〜124,131〜134…絶縁体層、141〜144,151〜154…導体層、211…第1信号線、213…第2信号線、310,320,330…グランド導体

Claims (7)

  1. 絶縁体層と導体層とを交互に積層してなる多層回路基板において、
    前記導体層は、他の何れの導体層よりも厚みが大きく且つ多層回路基板の内層に位置するコア層を含み、
    絶縁体層を挟んで前記コア層と対向する第1導体層は高周波信号を伝送する第1信号線を備え、
    絶縁体層を挟んで前記第1導体層と対向する第2導体層は前記第1信号線の一部又は全部に対向する領域に形成されたグランド導体を備え、
    前記コア層には前記第1信号線に対向する位置に第1信号線に沿って貫通孔が形成されている
    ことを特徴とする多層回路基板。
  2. 前記第1導体層は前記第1信号線の両側方であって第1信号線に対して所定の間隔をおいて形成されたグランド導体を備えた
    ことを特徴とする請求項記載の多層回路基板。
  3. 前記第1信号線を投影した際に該第1信号線の中心線から前記貫通孔の幅方向端部までの距離は、第1信号線の中心線から該第1信号線の幅方向端部までの距離より大きい
    ことを特徴とする請求項1又は2記載の多層回路基板。
  4. 前記コア層には前記第1信号線に沿って複数の貫通孔が形成されている
    ことを特徴とする請求項1乃至何れか1項記載の多層回路基板。
  5. 前記第1導体層とは反対側であって絶縁体層を挟んで前記コア層と対向する第3導体層は高周波信号を伝送する第2信号線を備え、
    該第2信号線は、第1導体層に投影すると前記第1信号線と交差し、且つ、該交差位置が隣り合う貫通孔の間に位置している
    ことを特徴とする請求項記載の多層回路基板。
  6. 前記第1信号線は互いに並走する一対の信号線からなる
    ことを特徴とする請求項1乃至何れか1項記載の多層回路基板。
  7. 前記請求項1乃至何れか1項記載の多層回路基板に電子部品を実装した
    ことを特徴とする高周波回路モジュール。
JP2013023456A 2012-11-27 2013-02-08 多層回路基板 Expired - Fee Related JP5306551B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013023456A JP5306551B1 (ja) 2012-11-27 2013-02-08 多層回路基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012258295 2012-11-27
JP2012258295 2012-11-27
JP2013023456A JP5306551B1 (ja) 2012-11-27 2013-02-08 多層回路基板

Publications (2)

Publication Number Publication Date
JP5306551B1 true JP5306551B1 (ja) 2013-10-02
JP2014130985A JP2014130985A (ja) 2014-07-10

Family

ID=49529474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013023456A Expired - Fee Related JP5306551B1 (ja) 2012-11-27 2013-02-08 多層回路基板

Country Status (2)

Country Link
US (1) US9560743B2 (ja)
JP (1) JP5306551B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106356351B (zh) * 2015-07-15 2019-02-01 凤凰先驱股份有限公司 基板结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144440A (ja) * 1999-11-16 2001-05-25 Hitachi Ltd 配線基板及びそれを用いた電子機器装置
JP2004072064A (ja) * 2002-06-14 2004-03-04 Nec Compound Semiconductor Devices Ltd 金属ベース配線基板及びその基板を使った高周波装置
JP2006080162A (ja) * 2004-09-07 2006-03-23 Toshiba Corp プリント配線基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
JP3817453B2 (ja) * 2001-09-25 2006-09-06 新光電気工業株式会社 半導体装置
JP3938742B2 (ja) * 2002-11-18 2007-06-27 Necエレクトロニクス株式会社 電子部品装置及びその製造方法
JP3842767B2 (ja) * 2002-11-22 2006-11-08 アルプス電気株式会社 薄膜磁気ヘッド
US8314343B2 (en) 2007-09-05 2012-11-20 Taiyo Yuden Co., Ltd. Multi-layer board incorporating electronic component and method for producing the same
JP4551468B2 (ja) 2007-09-05 2010-09-29 太陽誘電株式会社 電子部品内蔵型多層基板
US8089005B2 (en) * 2008-03-17 2012-01-03 Liquid Design Systems Inc. Wiring structure of a substrate
JP5178899B2 (ja) * 2011-05-27 2013-04-10 太陽誘電株式会社 多層基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144440A (ja) * 1999-11-16 2001-05-25 Hitachi Ltd 配線基板及びそれを用いた電子機器装置
JP2004072064A (ja) * 2002-06-14 2004-03-04 Nec Compound Semiconductor Devices Ltd 金属ベース配線基板及びその基板を使った高周波装置
JP2006080162A (ja) * 2004-09-07 2006-03-23 Toshiba Corp プリント配線基板

Also Published As

Publication number Publication date
US9560743B2 (en) 2017-01-31
US20140144692A1 (en) 2014-05-29
JP2014130985A (ja) 2014-07-10

Similar Documents

Publication Publication Date Title
JP5352019B1 (ja) 多層回路基板及び高周波回路モジュール
JP5310949B2 (ja) 高周波信号線路
JP6156610B2 (ja) 電子機器、およびアンテナ素子
KR101145038B1 (ko) 프린트 배선판
EP2658353A1 (en) Printed wiring board, semiconductor package, and printed circuit board with semiconductor package
JP5750528B1 (ja) 部品内蔵回路基板
JP6125274B2 (ja) 電子回路および電子機器
KR20130024703A (ko) 전자 회로기판
US8227699B2 (en) Printed circuit board
JP2015056719A (ja) 多層配線基板
JP2000151041A (ja) プリント配線板
US8841561B1 (en) High performance PCB
JP2011023547A (ja) 回路基板
JP5306551B1 (ja) 多層回路基板
JP6187011B2 (ja) プリント回路基板
JP5981265B2 (ja) 配線基板
JP2011066223A (ja) 回路基板
JP6870751B2 (ja) インターポーザおよび電子機器
JP6146071B2 (ja) プリント基板、プリント基板ユニット、及びプリント基板の製造方法
US10321556B2 (en) Air dielectric printed circuit board
JP2016115753A (ja) プリント基板及び電子装置
JP2015015447A (ja) 多層印刷回路基板
JP5409171B2 (ja) 配線基板
JP2014038971A (ja) 配線基板
US20120175152A1 (en) High-speed signal transmission board

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130625

R150 Certificate of patent or registration of utility model

Ref document number: 5306551

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees