JP4551468B2 - 電子部品内蔵型多層基板 - Google Patents

電子部品内蔵型多層基板 Download PDF

Info

Publication number
JP4551468B2
JP4551468B2 JP2008214021A JP2008214021A JP4551468B2 JP 4551468 B2 JP4551468 B2 JP 4551468B2 JP 2008214021 A JP2008214021 A JP 2008214021A JP 2008214021 A JP2008214021 A JP 2008214021A JP 4551468 B2 JP4551468 B2 JP 4551468B2
Authority
JP
Japan
Prior art keywords
insulating resin
resin layer
electronic component
layer
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008214021A
Other languages
English (en)
Other versions
JP2009081423A (ja
Inventor
佑介 井上
英児 麦谷
政志 宮崎
達郎 猿渡
裕一 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2008214021A priority Critical patent/JP4551468B2/ja
Priority to US12/200,920 priority patent/US8314343B2/en
Publication of JP2009081423A publication Critical patent/JP2009081423A/ja
Application granted granted Critical
Publication of JP4551468B2 publication Critical patent/JP4551468B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251Disposition
    • H01L2224/2518Disposition being disposed on at least two different sides of the body, e.g. dual array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92142Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、電子部品内蔵型多層基板に関し、特に、電子部品収容部を形成した金属または有機材料のコアを絶縁樹脂層で封止する構造を有する電子部品内蔵型多層基板に関する。
この種の構造を有する電子部品内蔵型多層基板は、携帯機器の多様化により例えば、携帯電話、携帯型電子辞書、個人向け携帯型情報機器(PDAともいう)、デジタルカメラ(DSCともいう)など多種多様の用途向けの機能モジュール、半導体パッケージ、マザーボードとして使用されるようになってきた。具体的には次のような商品がある。(A)部品内蔵型モジュール基板:無線モジュール、電源モジュール、カメラモジュール(B)部品内蔵型半導体パッケージ基板:デカップリング用コンデンサ内蔵基板(C)部品内蔵型の小型・薄型のマザーボード このような電子部品内蔵型多層基板は、電子回路の規模に合わせ種々の方法が採用される。特に、この種の基板は、ビルトアップ工法により必要に応じた階層で設計され、コンデンサ、抵抗、インダクタ等のチップ型受動部品や半導体モジュール等の能動部品などを、内蔵部品と外付け部品とに選択して設計される。電子部品内蔵型多層基板は、高密度かつ高精度の実装を実現する手法として、種々の工法で様々な構成のもが採用されている。最近では、更に薄型化された電子部品内蔵型多層基板が望まれている。
このような要望に応えるための従来技術としては、たとえば、下記の特許文献1および特許文献2に記載されたものが知られている。
特許文献1には従来技術に係る多層基板の構造を示す電子部品内蔵型多層基板が示されている。この多層基板は、コアとなる絶縁性基板上に導体パターンが形成されている。この導体パターン上に能動部品を搭載させる。搭載された能動部品の高さに合わせたダム形成材を貼り合せる。このダム形成材により電子部品を収容するキャビティとする。このキャビティ内部に電子部品を取り囲むように絶縁性樹脂を充填させたものである。更に必要に応じ同様の方法で、電子部品を収容しつつビルトアップしていく構造とその製造方法が提案されている。
一方、特許文献1で提案された電子部品を搭載する多層基板とダム形成材とで構成する構造よりも、更に薄型化の要求が高まっている。そこで、特許文献1においてコアとした絶縁性基板を薄い樹脂層に変えて、電子部品を収納する貫通した孔部が形成された基体をコアとする多層基板が提案されている。このような多層基板が特許文献2に示されているので、詳細に説明をする。
特許文献2に係る多層基板は、貫通する孔部が設けられているコアを有しており、このコアの一方の面に絶縁樹脂層を形成したシートが貼りあわされており、貫通孔の一方の開口がふさがれてキャビティを構成する孔部が形成され、孔部には電子部品が配設され、絶縁樹脂層上に接着材で固着されている。電子部品の周囲は絶縁性樹脂が充填されている。そして、絶縁樹脂層を形成した外層面に、配線パターンを備える配線層が形成されている。
図7および図8は、特許文献2における電子部品内蔵型多層基板の製造工程の一部を示す図である。まず、図7(a)に示すように、貫通孔状の部品収容部100が形成された金属コア101の一方の面側に、銅箔102に貼り合せられた「Bステージ樹脂」と呼ばれる半硬化状態の樹脂シート103を接着する。樹脂シート103は絶縁性の素材からなり、したがって、この樹脂シート103は絶縁樹脂層を形成する。
次に、図7(b)に示すように、部品収容部100の内部に液状接着剤104をディスペンサで適当量供給した後、図7(c)に示すように、部品収容部100の内部に電子部品105、たとえば、受動部品や能動部品などの電子部品を入れ、液状接着剤104を固化させて電子部品105を固定する。次に、図8(a)に示すように、部品収容部100内の電子部品105および固化した液状接着材104を覆うように、銅箔106に貼り合せられた半硬化状態の樹脂シート107を図8(b)に示すように、加熱しながら部品収容部100に充填する。この樹脂シート107は、絶縁樹脂層を形成する。なお、樹脂シート107は電子部品に熱膨張による熱応力が加わらないよう線膨張係数を下げるため、絶縁性の無機材料からなるフィラーが含まれている。
特開2003−031954号公報 特開2005−311249号公報
しかしながら、前記の従来技術にあっては、以下の問題点がある。 第一に、金属コア101や電子部品105と後に形成される配線層との間の絶縁を確保するため、絶縁樹脂層103および絶縁樹脂層107は所定の膜厚が必要であるが、絶縁樹脂層を形成する樹脂シート103や樹脂シート107が半硬化状態であると、その変形により厚みバラツキが生じるという問題がある。このため、絶縁を確保するための膜厚を得ることが困難である。さらに基板の薄型化にも困難をともなう。 第二に、樹脂シート107は線膨張係数を下げるためにフィラーを含有しているが、フィラーの量が多くなると、銅箔106を除去した後に樹脂層107上に形成される配線導体との密着力が低下しないようにフィラー量を多くすることができないという困難さをともなう。 第三に、部品収納部100に液状接着剤104を必要量だけ供給して電子部品105を接着していたため、液状接着剤104の供給量に応じて電子部品105の高さにバラツキが生じる。たとえば供給量が多すぎた場合、余分な液状接着剤104によって電子部品105が持ち上げられてしまい、それだけ電子部品105の高さが高くなってしまうという調整の困難性があり精密な管理を要し、コストアップの一因になっている。 第四に、液状接着剤104を多数の部品収容部100にディスペンサなどで適当量供給する作業は、人為的であれ機械的であれ1対1の制御で供給する必要があり、コストアップの一因になっている。
そこで、本発明の目的は、絶縁樹脂層の厚みバラツキを低減して絶縁性を確保するとともに、部品収容部に充填される絶縁樹脂層の線膨張係数の低減と絶縁樹脂層上に形成される配線導体との密着力を確保できる電子部品内蔵型多層基板を提供することにある。
また、部品収容部ごとに接着剤を供給する作業をなくし、部品収容部に収納した電子部品の接着剤の供給バラツキによる取付け高さの変動を抑えることができる電子部品内蔵型多層基板を提供することにある。
請求項1記載の発明は、金属または有機材料で形成されかつ電子部品を収容可能な複数の孔部が形成されたコアと、該コアの下面に形成された下部絶縁樹脂層と、該コアの上面に形成された上部絶縁樹脂層と、前記下部絶縁樹脂層あるいは上部絶縁樹脂層の外層に選択的に形成された配線層と、前記孔部に収容された電子部品と、を有する電子部品内蔵型多層基板において、前記下部絶縁樹脂層は第1の絶縁樹脂層と第2の絶縁樹脂層とで形成されており、前記コアの下面に前記第2の絶縁樹脂層が接着形成され、該第2の絶縁樹脂層の下面に前記電子部品もしくはコアの導電体と選択的に配設される前記配線層との絶縁を確保する厚みの塑性変形の小さい前記第1の絶縁樹脂層が形成されており、前記電子部品は前記孔部内の前記第2の絶縁樹脂層に該電子部品の下面の少なくとも一部が接着固定されており、前記上部絶縁樹脂層は第3の絶縁樹脂層と第4の絶縁樹脂層とで形成されており、前記第4の絶縁樹脂層は、前記第3の絶縁樹脂層よりもフィラーの含有量が多く、前記コアの孔部内の電子部品を取り囲み、封止するように充填されており、該第4の絶縁樹脂層の上面に前記配線層と前記電子部品との絶縁を確保する厚みの塑性変形の小さい前記第3の絶縁樹脂層が形成されていると共に、前記下部絶縁樹脂層は銅箔の上面に所定厚みで塑性変形の小さい絶縁用の前記第1の絶縁樹脂層が形成され、該第1の絶縁樹脂層の上面に前記第2の絶縁樹脂層として所定の厚みで未硬化もしくは半硬化状態の熱硬化性樹脂が形成された構成のものを使用し、該第2の絶縁樹脂層は、前記電子部品を固定するときに硬化状態となり、且つ、前記上部絶縁樹脂層と前記下部絶縁樹脂層の双方またはいずれか一方の露出面を前記配線層との接着面として使用できるようにするとともに当該接着面と前記配線層との密着性を良好に保つための下地処理を当該接着面に施した構成であることを特徴とする電子部品内蔵型多層基板である。
請求項2記載の発明は、前記コアと前記第1の絶縁樹脂層との間の前記第2の絶縁樹脂層の層厚は10μm以下であることを特徴とする請求項1記載の電子部品内蔵型多層基板である。
請求項3記載の発明は、前記上部絶縁樹脂層は銅箔の上面に一定厚みで塑性変形の小さい絶縁用の第3の絶縁樹脂層が形成され、該第3の絶縁樹脂層の上面に第4の絶縁樹脂層用の一定厚みで未硬化もしくは半硬化状態の熱硬化性樹脂が形成された構成のものを使用し、該第4の絶縁樹脂層は、前記電子部品を固定するときに硬化状態となることを特徴とする請求項1記載の電子部品内蔵型多層基板である。
請求項4記載の発明は、前記第4の絶縁樹脂層の層厚は10μm以下であることを特徴とする請求項3記載の電子部品内蔵型多層基板である。
本発明によれば、絶縁樹脂層の厚みバラツキを低減して絶縁性を確保するとともに、部品収容部に充填される絶縁樹脂層の線膨張係数の低減と絶縁樹脂層上に形成される配線導体との密着力を確保できる電子部品内蔵型多層基板を提供することが可能である。
また、部品収容部ごとに接着剤を供給する作業をなくし、部品収容部に収納した電子部品の接着剤の供給バラツキによる取付け高さの変動を抑えることができる電子部品内蔵型多層基板を提供することが可能である。
以下、本発明の実施形態を、図面を参照しながら説明する。図1は、実施形態に係る電子部品内蔵型多層基板の構造を示す図である。なお、本実施形態においては、有機材料で形成されたコアを用いた電子部品内蔵型多層基板について説明する。図1において、多層基板200は、電子部品が収容可能な孔部202やスルーホール208用の貫通孔203が形成されたコア201を有しており、該コアの一方の面側に下部絶縁樹脂層204が形成され、他方の面側に上部絶縁樹脂層206が形成されている。また、孔部202の内部に受動部品や能動部品等の電子部品205が固定されている。上部絶縁樹脂層206の外層および/または下部絶縁樹脂層204の外層には、単層または多層の配線層が形成されている。また、電子部品205は、ビア207を通じて外部の回路と接続されている。
下部絶縁樹脂層204は、第1の絶縁樹脂層204aと、第2の絶縁樹脂層204bとを積層した構造を有しており、第2の絶縁樹脂層204bがコア201に接触する層となり、第2の絶縁樹脂層204bの外層に第1の絶縁樹脂層204bが形成されている。 上部絶縁樹脂層206は、第3の絶縁樹脂層206aと、第4の絶縁樹脂層206bとを積層した構造を有しており、第4の絶縁樹脂層206bがコア201に接触する層となり、第4の絶縁樹脂層206bの外層に第3の絶縁樹脂層206aが形成されている。
下部絶縁樹脂層204は、電子部品205またはコア201と配線層との間の絶縁機能を担うと共に、電子部品205もしくはコア201との接着機能を担うものである。 すなわち、本実施形態の下部絶縁樹脂層204は、絶縁機能を果たす層として絶縁性を確保するための一定厚を有し且つ塑性変形が小さい第1の絶縁樹脂層204a(熱真空プレスにより厚みが変化がほとんどない層)と、接着機能を果たす層厚10μm以下の層として、熱真空プレス加熱により接着性がでて更に加熱することにより塑性変形の小さい層になる第2の絶縁樹脂層204bとを有している。このように機能の異なる2層構造にすることにより、層間絶縁に必要な適切な層厚をプレス条件に因らず、塑性変形の小さい第1の絶縁樹脂層204aで確保し、未硬化もしくは半硬化性の樹脂層を加熱することにより接着性をもたせることができる第2の絶縁樹脂層204bにて良好な接着を行わせるようにしたものである。なお、第2の絶縁樹脂層204bは、Bステージ状態、すなわち半硬化性状態の樹脂を加熱して電子部品を接着させる際の粘度が1500Pa・sec以下であるものを使用することが望ましい。
また、上部絶縁樹脂層206は、電子部品205またはコア201と、配線層との間の絶縁機能を担うと共に、その一部を孔部202内に充填させて電子部品205を封止する機能を担うものである。孔部202内に充填される部分は、組み立て時の半田付けや外界の温度変化により電子部品205に熱ストレスを与えないようにするために、線膨張係数の低い樹脂材を用いる必要がある。そのため上部絶縁樹脂層206にはフィラーが含有されている。しかしながら、上部絶縁樹脂層206のフィラー含有量が多くなっていくと、上部絶縁樹脂層206の外層上に形成する配線導体との密着性が低下する傾向がある。そのため、上部絶縁樹脂層206を、配線導体との密着性が良好で、塑性変形が少ない第3の絶縁樹脂層206a(熱真空プレスにより厚みが変化がほとんどない層)と、線膨張係数が低い状態にされた第4の絶縁樹脂層206b(線膨張係数を小さくするためのフィラー含有量が多く、かつ熱真空プレスなどの加熱により流動性がでて更に加熱することにより塑性変形が小さくなる層)と、の2層構造にすることにより、上部絶縁樹脂層206の低い線膨張係数と配線導体との良好な密着性とを両立させることができるものである。
ここで、第4の絶縁樹脂層206bのフィラー含有量は、第3の絶縁樹脂層206aのフィラー含有量よりも多くすることが設計バランス上から必要とされる。すなわち、「第3の絶縁樹脂層中のフィラー含有量<第4の絶縁樹脂層中のフィラー含有量」の関係を保つ必要がある。例えば、第4の絶縁樹脂層206bのフィラー含有量は、50wt%以上であり、50〜80wt%の範囲が好ましい。また、第3の絶縁樹脂層206aのフィラー含有量は、50wt%以下が好ましい。これらの量は、樹脂の種類により異なる。フィラーの例としては、たとえば、シリカ、アルミナ、酸化マグネシウム、酸化チタン、タルク等の金属酸化物を使用することができ、また、それ以外でも、水酸化アルミ、水酸化マグネシウム等を使用することができる。さらに、フィラーの形状としては、球状、破砕、板状、ウィスカー状、繊維状などであってもよい。
上述した絶縁樹脂層のそれぞれのベース材料は、エポキシ樹脂、ポリイミド樹脂、シアネート樹脂、熱硬化性ポリオレフィン樹脂、熱硬化性ポリフェニレンエーテル樹脂等の熱硬化性樹脂、もしくは液晶ポリマー、ポリエーテルエーテルケトン、ポリフェニレンスルフィド等の熱可塑性樹脂などを使用することができる。
このように、本実施形態では、絶縁に必要な層厚を得るためのプレス条件や樹脂の粘度物性の影響を受け難く、塑性変形の小さい第1の絶縁樹脂層204aにて絶縁樹脂層厚の適切な確保と、接着層である第2の絶縁樹脂層204bによる良好な接着が共に可能になり、第3の絶縁樹脂層206aにて配線導体との良好な密着性の確保と、第4の絶縁樹脂層206bによる電子部品205へ熱応力が加わらないようにすることが可能になる。 さらに、第1の絶縁樹脂層204aと第2の絶縁樹脂層204bとを備えた前記下部絶縁樹脂層204をコア201に貼り合せる際に、接着層である第2の絶縁樹脂層204bの樹脂をBステージ状態すなわち未硬化もしくは半硬化状態に維持しておくことで、これを電子部品205の固定用樹脂として使用することが可能となり、別途に特許文献1に示されているような液状接着剤の形成が不要となる。したがって、液状樹脂の塗布量の過多が生じないので、電子部品205の高さにバラツキの発生を抑制できる。
ちなみに、第4の絶縁樹脂層206bは、塑性変形の小さい状態で線膨張係数が40ppm/℃以下で、且つ、弾性率が1GPa以上の硬化物性を有しており、しかも、上述したようにフィラーの含有率は、50wt%以上80wt%以下であることが望ましい。さらに、第1の絶縁樹脂層204aと、第3の絶縁樹脂層206aは、いずれも絶縁性の確保ができる層厚の適切な確保という役割については同じであるため、信頼性を確保できる硬化物性を保持していれば、同じ材料でも異なる材料でもどちらの構成でも適用可能である。
さらに、内蔵される電子部品205は特段の制限はなく、能動部品や受動部品いずれであってもよい。あるいは、IC等の集積回路部品であってもよい。また、集積回路部品の場合、端子面を上向きにしたフェイスアップ固定であっても、下向きにしたフェイスダウン固定であっても構わない。
また、コア201の材料制限はなく、金属または有機材料共に使用可能である。ちなみに、Cu等の金属にてコア201を形成すると、消費電力の高いICを使用した時の放熱効果が改善され、また、周波数特性のあるICを使用した時の電磁遮蔽効果いわゆるシールド効果が改善される。また、有機材料にてコア201を形成すると、コア201自体を両面配線板として使用することが可能となり、より高密度な配線を有する電子部品内蔵多層基板を得ることができる。 銅などの金属をコアとした場合、シールド効果を得るための上面および下面に導電体を設ける必要はないが、図1に示す有機材料のような場合は、シールド層、配線層を兼ねるコアの導電体を設ける場合もある。 有機材料の素材は、エポキシ樹脂、ポリイミド樹脂、シアネート樹脂、熱硬化性ポリオレフィン樹脂、熱硬化性ポリフェニレンエーテル樹脂等の熱硬化性樹脂、もしくは液晶ポリマー、ポリエーテルケトン、ポリフェニレンスルフィド等の熱可塑性樹脂などを使用することができる。また、これらの樹脂にガラスクロス、アラミド不織布、もしくはシリカ、アルミナ等の無機充填剤を含んでも構わない。
図2は、電子部品の接続例を示す図である。この図に示すように、下部絶縁樹脂層204、上部絶縁樹脂層206の表面に各々形成された配線層(図示せず)と電子部品205との電気的接続は、典型的にはレーザによる穴あけとめっきにより、ビア207を形成することによって行うことができる。ちなみに、ビア207による接続は、下部絶縁樹脂層204側および上部絶縁樹脂層206側のどちらからでも可能である。ちなみに、(a)は上部絶縁樹脂層206側からの接続の例、(b)は下部絶縁樹脂層204側からの接続の例、(c)は両側からの接続の例である。
次に、本実施例に係る電子部品内蔵型多層基板の製造工程を、図1に示した多層基板200を例にとって説明する。まず、図3(a)に示すように、有機材料のコア201を用意する。次に、図3(b)に示すように、コア201の電子部品を内蔵する箇所およびスルーホールを形成する箇所に例えばエッチング等の手段で穴あけ加工を施し、それぞれの穴開け加工部分を部品収容部となる孔部202および貫通孔203とする。次に、図3(c)および図3(d)に示すように、銅箔の上面に塑性変形の小さい第1の絶縁樹脂層204aと、接着性、封止性が比較的良好である未硬化もしくは半硬化状態の第2の絶縁樹脂層204bとを貼り合わせたフィルム状の下部絶縁樹脂層204を準備する。この後、使われる樹脂の種類により異なるが40〜60℃に加熱しながら未硬化もしくは半硬化状態の第2の絶縁樹脂層204bをゾル化(流動化)させコア201の下面側に接着形成する。ただし、この貼り合せの時点では、第2の絶縁樹脂層204bを完全硬化あるいは塑性変形の小さい状態にさせず、未硬化もしくは半硬化状態を維持させておくため、一旦、室温に戻すことになる。
次に、図3(e)に示すように、電子部品205を孔部202内に実装する。実装は、孔部202内の電子部品205を第2絶縁樹脂層204b上にマウントした状態で、再び、40〜60℃に加熱しながら未硬化もしくは半硬化状態の第2の絶縁樹脂層204bを流動化させ、接着性を得て実装する。この後、使われる樹脂の種類により異なるが150〜180℃に加熱して第2の絶縁樹脂層204bを完全硬化させて電子部品205を固定する。ちなみに、電子部品205の固定時の第2の絶縁樹脂層204bの粘度は1500Pa・sec以下が望ましい。
図3(e)に示すように、電子部品205を孔部202内に実装した状態で、露出表面を粗面化し、樹脂の食い付きがよくなるように次の工程に備える。
次に、図4(a)に示すように、銅箔上に塑性変形の小さい第3の絶縁樹脂層206aと第3の絶縁樹脂層206aよりもフィラー含有量が多い例えば、使われる樹脂の種類により異なるが50〜80wt%のフィラー含有量で、未硬化もしくは半硬化状態の第4の絶縁樹脂層206bを第3の絶縁樹脂層206a上に貼り合わせた上部絶縁樹脂層206をフィルム状に作成し準備する。上部絶縁樹脂層206をコア201の上面側に配置させ、図4(b)に示すように、使われる樹脂の種類により異なるが150〜180℃に加
熱しながら未硬化もしくは半硬化状態の第4の絶縁樹脂層206bを流動化させて、押圧させることにより電子部品205の周囲を取り囲むように孔部202内および貫通孔203内に第4の絶縁樹脂層206bを充填させる。このような加熱する工程は、使われる樹脂の種類により異なるが最初に第4の絶縁樹脂層が接着性をもつ40〜150℃程度で、孔部202やスルーホール208の中に押し込み、150〜180℃に加熱することによって第4の絶縁樹脂層206bを完全硬化させる二段階方法で工程を組むこともある。このように第4の絶縁樹脂層206bを、加熱して流動化させ、継続して加熱することにより完全硬化させる工程は、熱真空プレス工程で行うと作業が単純化できる。つづいて図4(c)に示すように、エッチングによって銅箔を除去する。このようにして、電子部品205を第4の絶縁樹脂層206bによって封止する。
次に、図5(a)に示すように、レーザ加工によって、電子部品205と配線導体とを接続する導体を形成するためのビア207用のビアホールと、上面の配線層と下面の配線層とを接続する導体を形成するためのスルーホール208と、を形成する。次に、前記各ホール形成時にでた樹脂カスをきれいに取り除いた後、下地処理を施した図5(b)に示すように、ビアホール内およびスルーホール208内を含む全面にCuを無電解メッキで析出させシード層とさせた後、電解銅メッキを行うことによりビア207およびスルーホール導体を形成する。同時に、下部絶縁樹脂層204上および上部絶縁樹脂層206上にCu導体層を形成する。次に、図5(c)に示すように、前工程で形成された導体層上にレジストを形成する。このエッチングレジストは、感光した部分が溶解されるポジ型のフォトレジストまたは感光した部分が硬化するネガ型のフォトレジストのいずれを用いてもよい。
次に、図6(a)に示すように、レジストを露光、現像して、エッチングによって除去するCu導体層を露出させる。次に、図6(b)に示すように、露出させたCu導体をエッチングによって除去する。次いで図6(c)に示すように、レジストを除去して、下部絶縁樹脂層204上および上部絶縁樹脂層206上に配線導体が形成された電子部品内蔵配線基板が得られる。
この後、ビルドアップ多層配線基板等の既存の多層プロセスを用いて配線層を形成する。以上のプロセスを経て図1に示す電子部品内蔵型多層基板200が得られる。
なお、本発明の構成は、上述の各記載に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、種々の変更を加えてもよい。例えば、以下のようにしてもよい。(1)本発明の実施形態では配線層を一層形成する製造方法しか説明をしなかったが、下部絶縁層もしくは上部絶縁樹脂層の形成における銅箔上に塑性変形の小さい絶縁樹脂層、更にその上面に加熱することにより接着性が得られ、最終的に塑性変形の小さくなる絶縁樹脂層を形成したフィルムを使用し、配線層が形成されたその外層面に、熱真空プレスなどで積層し、銅箔をエッチングで除去して絶縁層を形成した後、レーザにてビアホールを設け、樹脂カスを除去した後、一連のメッキ工程を経て配線層を形成する。このような工程を繰り返しながら、必要とする層の配線層をビルトアップしていくことができる。(2)本発明の実施形態では、配線層を形成する際に全面に無電解銅メッキ、電解銅メッキを形成した後にエッチングレジストを用いてパターン形成する方法(サブトラクティブ法)を示したが、無電解銅メッキ後にメッキレジストを用いてレジストパターンを形成した上で、電解銅メッキを行い、レジスト剥離、無電解銅メッキ層除去を行うことでパターンを形成する方法(セミアディティブ法)などを用いてもよい。
実施形態に係る電子部品内蔵型多層基板の構造を示す図である。 電子部品の接続例を示す図である。 本実施例に係る電子部品内蔵型多層基板の製造工程を示す図である。 本実施例に係る電子部品内蔵型多層基板の製造工程を示す図である。 本実施例に係る電子部品内蔵型多層基板の製造工程を示す図である。 本実施例に係る電子部品内蔵型多層基板の製造工程を示す図である。 従来技術における電子部品内蔵型多層基板の製造工程を示す図である。 従来技術における電子部品内蔵型多層基板の製造工程を示す図である。
符号の説明
200 多層基板
201 コア
202 孔部
203 貫通孔
204 下部絶縁樹脂層
204a 第1の絶縁樹脂層
204b 第2の絶縁樹脂層
205 電子部品
206 上部絶縁樹脂層
206a 第3の絶縁樹脂層
206b 第4の絶縁樹脂層
207 ビア
208 スルーホール

Claims (4)

  1. 金属または有機材料で形成されかつ電子部品を収容可能な複数の孔部が形成されたコアと、該コアの下面に形成された下部絶縁樹脂層と、該コアの上面に形成された上部絶縁樹脂層と、前記下部絶縁樹脂層あるいは上部絶縁樹脂層の外層に選択的に形成された配線層と、前記孔部に収容された電子部品と、を有する電子部品内蔵型多層基板において、
    前記下部絶縁樹脂層は第1の絶縁樹脂層と第2の絶縁樹脂層とで形成されており、
    前記コアの下面に前記第2の絶縁樹脂層が接着形成され、該第2の絶縁樹脂層の下面に前記電子部品もしくはコアの導電体と選択的に配設される前記配線層との絶縁を確保する厚みの塑性変形の小さい前記第1の絶縁樹脂層が形成されており、
    前記電子部品は前記孔部内の前記第2の絶縁樹脂層に該電子部品の下面の少なくとも一部が接着固定されており、
    前記上部絶縁樹脂層は第3の絶縁樹脂層と第4の絶縁樹脂層とで形成されており、
    前記第4の絶縁樹脂層は、前記第3の絶縁樹脂層よりもフィラーの含有量が多く、前記コアの孔部内の電子部品を取り囲み、封止するように充填されており、
    該第4の絶縁樹脂層の上面に前記配線層と前記電子部品との絶縁を確保する厚みの塑性変形の小さい前記第3の絶縁樹脂層が形成されていると共に、
    前記下部絶縁樹脂層は銅箔の上面に所定厚みで塑性変形の小さい絶縁用の前記第1の絶縁樹脂層が形成され、該第1の絶縁樹脂層の上面に前記第2の絶縁樹脂層として所定の厚みで未硬化もしくは半硬化状態の熱硬化性樹脂が形成された構成のものを使用し、
    該第2の絶縁樹脂層は、前記電子部品を固定するときに硬化状態となり、
    且つ、前記上部絶縁樹脂層と前記下部絶縁樹脂層の双方またはいずれか一方の露出面を前記配線層との接着面として使用できるようにするとともに当該接着面と前記配線層との密着性を良好に保つための下地処理を当該接着面に施した構成であることを特徴とする電子部品内蔵型多層基板。
  2. 前記コアと前記第1の絶縁樹脂層との間の前記第2の絶縁樹脂層の層厚は10μm以下であることを特徴とする請求項1記載の電子部品内蔵型多層基板。
  3. 前記上部絶縁樹脂層は銅箔の上面に一定厚みで塑性変形の小さい絶縁用の第3の絶縁樹脂層が形成され、該第3の絶縁樹脂層の上面に第4の絶縁樹脂層用の一定厚みで未硬化もしくは半硬化状態の熱硬化性樹脂が形成された構成のものを使用し、
    該第4の絶縁樹脂層は、前記電子部品を固定するときに硬化状態となることを特徴とする請求項1記載の電子部品内蔵型多層基板。
  4. 前記第4の絶縁樹脂層の層厚は10μm以下であることを特徴とする請求項3記載の電子部品内蔵型多層基板。
JP2008214021A 2007-09-05 2008-08-22 電子部品内蔵型多層基板 Expired - Fee Related JP4551468B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008214021A JP4551468B2 (ja) 2007-09-05 2008-08-22 電子部品内蔵型多層基板
US12/200,920 US8314343B2 (en) 2007-09-05 2008-08-28 Multi-layer board incorporating electronic component and method for producing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007229920 2007-09-05
JP2008214021A JP4551468B2 (ja) 2007-09-05 2008-08-22 電子部品内蔵型多層基板

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2009211101A Division JP2009302563A (ja) 2007-09-05 2009-09-11 電子部品内蔵型多層基板の製造方法及び電子部品内蔵型多層基板
JP2010114427A Division JP4881460B2 (ja) 2007-09-05 2010-05-18 電子部品内蔵型多層基板

Publications (2)

Publication Number Publication Date
JP2009081423A JP2009081423A (ja) 2009-04-16
JP4551468B2 true JP4551468B2 (ja) 2010-09-29

Family

ID=40655906

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2008214021A Expired - Fee Related JP4551468B2 (ja) 2007-09-05 2008-08-22 電子部品内蔵型多層基板
JP2009211101A Ceased JP2009302563A (ja) 2007-09-05 2009-09-11 電子部品内蔵型多層基板の製造方法及び電子部品内蔵型多層基板
JP2010114427A Expired - Fee Related JP4881460B2 (ja) 2007-09-05 2010-05-18 電子部品内蔵型多層基板

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2009211101A Ceased JP2009302563A (ja) 2007-09-05 2009-09-11 電子部品内蔵型多層基板の製造方法及び電子部品内蔵型多層基板
JP2010114427A Expired - Fee Related JP4881460B2 (ja) 2007-09-05 2010-05-18 電子部品内蔵型多層基板

Country Status (1)

Country Link
JP (3) JP4551468B2 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010018708A1 (ja) * 2008-08-12 2010-02-18 株式会社村田製作所 部品内蔵モジュールの製造方法及び部品内蔵モジュール
US8299366B2 (en) * 2009-05-29 2012-10-30 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2011029623A (ja) * 2009-06-29 2011-02-10 Murata Mfg Co Ltd 部品内蔵基板、その部品内蔵基板を用いたモジュール部品および部品内蔵基板の製造方法
WO2011002031A1 (ja) * 2009-06-30 2011-01-06 三洋電機株式会社 素子搭載用基板および半導体モジュール
JP5441007B2 (ja) * 2010-03-10 2014-03-12 Tdk株式会社 電子部品内蔵基板の製造方法
US20110290540A1 (en) * 2010-05-25 2011-12-01 Samsung Electro-Mechanics Co., Ltd. Embedded printed circuit board and method of manufacturing the same
JP5540960B2 (ja) * 2010-07-15 2014-07-02 日本電気株式会社 機能素子内蔵基板
KR101109356B1 (ko) * 2010-10-20 2012-01-31 삼성전기주식회사 임베디드 인쇄회로기판의 제조방법
JP5309352B2 (ja) * 2011-02-15 2013-10-09 Tdk株式会社 電子部品内蔵モジュール用層間絶縁シート、電子部品内蔵モジュール及び電子部品内蔵モジュールの製造方法
JP5178899B2 (ja) 2011-05-27 2013-04-10 太陽誘電株式会社 多層基板
KR101233445B1 (ko) 2011-09-01 2013-02-14 주식회사 코리아써키트 부품실장형 인쇄회로기판 제조방법
US8891245B2 (en) 2011-09-30 2014-11-18 Ibiden Co., Ltd. Printed wiring board
JP5754333B2 (ja) * 2011-09-30 2015-07-29 イビデン株式会社 多層プリント配線板及び多層プリント配線板の製造方法
JP2013161939A (ja) * 2012-02-03 2013-08-19 Ibiden Co Ltd シート材、シート材の製造方法、インダクタ部品、配線板及び磁性材料
JP6009228B2 (ja) * 2012-05-30 2016-10-19 新光電気工業株式会社 電子部品内蔵基板の製造方法
KR101392730B1 (ko) * 2012-10-31 2014-05-08 대덕전자 주식회사 부품내장형 인쇄회로기판 제조방법
JP5306551B1 (ja) 2012-11-27 2013-10-02 太陽誘電株式会社 多層回路基板
JP5639242B2 (ja) * 2013-04-12 2014-12-10 太陽誘電株式会社 電子部品内蔵基板
TWI634826B (zh) * 2013-06-17 2018-09-01 味之素股份有限公司 Manufacturing method of built-in component wiring board, built-in component insulating substrate, built-in component two-layer wiring substrate, and semiconductor device
JP6171604B2 (ja) * 2013-06-17 2017-08-02 味の素株式会社 部品内蔵回路板の製造方法、および半導体装置
JP6322989B2 (ja) * 2013-12-16 2018-05-16 味の素株式会社 部品内蔵基板の製造方法
JP2014027311A (ja) * 2013-11-05 2014-02-06 Tdk Corp 電子部品内蔵基板の製造方法
US9729215B2 (en) 2014-06-23 2017-08-08 Samsung Electronics Co., Ltd. OFDM signal compression
US9391370B2 (en) * 2014-06-30 2016-07-12 Samsung Electronics Co., Ltd. Antenna feed integrated on multi-layer PCB
JP6410494B2 (ja) * 2014-07-04 2018-10-24 住友ベークライト株式会社 発熱体封止物の製造方法および誘導装置封止物の製造方法
KR102268388B1 (ko) 2014-08-11 2021-06-23 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP6742682B2 (ja) * 2014-09-03 2020-08-19 太陽誘電株式会社 多層配線基板
KR102016487B1 (ko) 2014-10-28 2019-09-02 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2017067764A (ja) 2015-09-29 2017-04-06 ミネベアミツミ株式会社 ひずみゲージ、荷重センサ、及びひずみゲージの製造方法
KR101750836B1 (ko) * 2015-10-14 2017-06-27 대덕전자 주식회사 캐비티 회로기판 제조방법
KR101726568B1 (ko) 2016-02-24 2017-04-27 대덕전자 주식회사 회로기판 제조방법
JP2018157049A (ja) * 2017-03-17 2018-10-04 太陽誘電株式会社 プリント配線板、カメラモジュール及び無線モジュール
JP6343058B2 (ja) * 2017-04-04 2018-06-13 新光電気工業株式会社 配線基板及び配線基板の製造方法
IT201900006736A1 (it) * 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
WO2022044766A1 (ja) * 2020-08-28 2022-03-03 株式会社村田製作所 積層コンデンサ、積層コンデンサ群および積層コンデンサの製造方法
EP4250878A1 (en) * 2022-03-21 2023-09-27 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Direct resin embedding

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118365A (ja) * 1999-09-02 2002-04-19 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2002118368A (ja) * 2000-07-31 2002-04-19 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2002271033A (ja) * 2001-03-13 2002-09-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2005019938A (ja) * 2003-06-03 2005-01-20 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2005191156A (ja) * 2003-12-25 2005-07-14 Mitsubishi Electric Corp 電気部品内蔵配線板およびその製造方法
JP2005311249A (ja) * 2004-04-26 2005-11-04 Taiyo Yuden Co Ltd 部品内蔵型多層基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118365A (ja) * 1999-09-02 2002-04-19 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2002118368A (ja) * 2000-07-31 2002-04-19 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2002271033A (ja) * 2001-03-13 2002-09-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2005019938A (ja) * 2003-06-03 2005-01-20 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2005191156A (ja) * 2003-12-25 2005-07-14 Mitsubishi Electric Corp 電気部品内蔵配線板およびその製造方法
JP2005311249A (ja) * 2004-04-26 2005-11-04 Taiyo Yuden Co Ltd 部品内蔵型多層基板

Also Published As

Publication number Publication date
JP4881460B2 (ja) 2012-02-22
JP2010177713A (ja) 2010-08-12
JP2009081423A (ja) 2009-04-16
JP2009302563A (ja) 2009-12-24

Similar Documents

Publication Publication Date Title
JP4551468B2 (ja) 電子部品内蔵型多層基板
US8314343B2 (en) Multi-layer board incorporating electronic component and method for producing the same
JP4736451B2 (ja) 多層配線基板とその製造方法、および多層配線基板を用いた半導体パッケージと電子機器
JP5140112B2 (ja) 電子部品内蔵型プリント基板およびその製造方法
JP2010114434A (ja) 部品内蔵配線基板及びその製造方法
US20090129037A1 (en) Printed wiring board with built-in semiconductor element, and process for producing the same
JP7074409B2 (ja) 素子内蔵型印刷回路基板
WO2007058096A1 (ja) 実装基板および電子機器
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
JP2016134624A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
JP4503583B2 (ja) キャパシタ用接着シートおよびそれを用いたキャパシタ内蔵型プリント配線板の製造方法
KR101131289B1 (ko) 전자부품 내장형 리지드-플렉시블 기판 및 그 제조방법
US20130139382A1 (en) Printed circuit board having electro component and manufacturing method thereof
JP2004007006A (ja) 多層配線基板
US11963310B2 (en) Component carrier having component covered with ultra-thin transition layer
KR101204083B1 (ko) 전기소자 내장 다층 연성 인쇄회로기판 및 그 제조 방법
KR101109287B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP5192864B2 (ja) 部品内蔵配線基板の製造方法
EP3996474A1 (en) Circuit board, method for manufacturing circuit board, and electronic device
KR20060134512A (ko) 임베디드 인쇄회로기판 제조방법
CN113130438B (zh) 部件承载件及其制造方法
JP2008227290A (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP2874734B2 (ja) 高周波デバイス用多層配線基板
KR20100053761A (ko) 언클래드를 이용한 임베디드 인쇄회로기판의 제조방법 및 이에 의하여 제조된 인쇄회로기판
JP2004187202A (ja) 基板および該基板を用いたカメラモジュール

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090911

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100518

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100623

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100709

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4551468

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees