CN113130438B - 部件承载件及其制造方法 - Google Patents

部件承载件及其制造方法 Download PDF

Info

Publication number
CN113130438B
CN113130438B CN202011405746.2A CN202011405746A CN113130438B CN 113130438 B CN113130438 B CN 113130438B CN 202011405746 A CN202011405746 A CN 202011405746A CN 113130438 B CN113130438 B CN 113130438B
Authority
CN
China
Prior art keywords
component carrier
component
layer structure
stack
cure shrinkage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011405746.2A
Other languages
English (en)
Other versions
CN113130438A (zh
Inventor
米凯尔·图奥米宁
郑惜金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&S China Co Ltd
Original Assignee
AT&S China Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&S China Co Ltd filed Critical AT&S China Co Ltd
Publication of CN113130438A publication Critical patent/CN113130438A/zh
Application granted granted Critical
Publication of CN113130438B publication Critical patent/CN113130438B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/023—Stackable modules

Abstract

本申请提供一种部件承载件(100)，该部件承载件包括：叠置件(102)，所述叠置件包括至少一个导电层结构(104)和/或至少一个电绝缘层结构(106)；其中，所述至少一个电绝缘层结构(106)的至少一部分包含固化收缩值小于2％的材料(108)、或者所述至少一个电绝缘层结构的至少一部分由固化收缩值小于2％的材料组成。此外，本申请还提供一种制造部件承载件的方法。

Description

部件承载件及其制造方法
技术领域
本申请涉及一种部件承载件。此外，公开了一种制造部件承载件的方法。
背景技术
在配备有一个或更多个电子部件的部件承载件的产品功能越来越多、并且这种部件的小型化不断提升、以及待安装在部件承载件(例如印刷电路板)上的部件越来越多的背景下，功能越来越强大的具有多个部件的阵列状部件或封装件被采用，它们具有多个接触部或连接部，在这些接触部之间具有较小的间隔。在运行操作期间，由这些部件和部件承载件本身产生的热量的去除成为越来越严重的问题。同时，部件承载件应是机械上坚固的且电气上可靠的，以便即使在恶劣的条件下也是可操作的。
层压的部件承载件的缺点是它们可能易于翘曲。
发明内容
存在提供一种显示出低翘曲趋势的部件承载件的需要。
根据本申请的示例性实施方式，提供了一种部件承载件，该部件承载件包括叠置件，该叠置件包括至少一个导电层结构和/或至少一个电绝缘层结构，其中所述至少一个电绝缘层结构的至少一部分包含固化收缩值小于2％的材料，或者所述至少一个电绝缘层结构的至少一部分由固化收缩值小于2％的材料组成。
根据本申请的另一示例性实施方式，提供了一种制造部件承载件的方法，其中该方法包括：提供(特别是层压)叠置件，该叠置件包括至少一个导电层结构和/或至少一个电绝缘层结构；提供固化收缩值小于2％的材料的至少一个电绝缘层结构的至少一部分。
在本申请的上下文中，术语“部件承载件”可以特别地表示能够在其上和/或在其中容纳一个或更多个部件以提供机械支撑和/或电连接的任意支撑结构。换而言之，部件承载件可以被构造成用于部件的机械承载件和/或电子承载件。特别地，部件承载件可以是印刷电路板、有机中介层和IC(集成电路)基板中的一者。部件承载件也可以是组合上述类型的部件承载件中的不同部件承载件的混合板。
在本申请的上下文中，术语“叠置件”可以特别地表示平行地安装在彼此顶部之上的多个平面层结构的布置件。
在本申请的上下文中，术语“层结构”可以特别地表示连续层、图案化的层或在共同平面内的多个非连续的岛。
在本申请的上下文中，术语“固化收缩值”可以特别地表示一方面处于未固化状态的(特别是层型的)材料的尺寸(特别是长度)和处于固化状态的材料的尺寸(特别是长度)之间的差与另一方面处于未固化状态的所述尺寸之间的比率。因此，固化收缩值可以特别地表示固化时所述电介质材料的长度减小。该材料可以包括树脂(特别是有机树脂，例如环氧树脂)，该树脂可以最初(即在层压到层叠置件之前)处于未固化状态。这意味着处于未固化状态的材料仍可以通过施加压力和/或热量而被层压。在层压期间，未固化的材料可以变得可流动，可以开始交联或聚合，并且然后可以在固化程序结束时重新固化而处于固化状态。因此，固化可以涉及在所述材料的层压期间的固化。
根据本申请的示例性实施方式，提供了一种部件承载件(例如印刷电路板)，所述部件承载件具有优选地层压(即，通过压力和/或热而连接)的层叠置件，该层叠置件包括具有小于2％的低固化收缩值的电介质材料。因此，所述材料在固化时的相对长度减少可以小于0.02。高度有利地，所述材料通过在叠置件的层压期间通过固化仅以非常适度的方式收缩的行为已被证明显著减小了在面板级上的叠置件的翘曲以及容易制造的部件承载件的翘曲。传统上，翘曲可能导致板状部件承载件的不期望的弯曲，这可能引起次级问题，例如部件承载件结构的组成部分的不正确、分层的趋势以及应力的存在。据信，在层叠置件中包含低固化收缩电介质使层压得到的内部结合力保持较小，这通常可能导致翘曲。抑制或甚至完全消除部件承载件翘曲的趋势可以显著提高部件承载件的可靠性。由于树脂材料在固化期间的收缩涉及应力，该应力被认为是翘曲的重要来源。通过减少收缩并因此减少固化期间的材料迁移和应力产生，还可以减少翘曲。
示例实施方式的详细描述
在下文中，将解释所述方法和部件承载件的其他示例性实施方式。
在一实施方式中，低收缩材料可以是可固化的树脂组合物，可固化的树脂组合物包含选自聚丁二烯多元醇、聚丁二烯多元醇或聚酯多元醇中的至少一种多元醇和至少一种多嵌段异氰酸酯(例如聚丁二烯多嵌段异氰酸酯)。这种树脂材料在固化时表现出低收缩行为。在部件承载件的层压的叠置件中将这种材料实现为层压件可以强烈地抑制诸如印刷电路板之类的多层部件承载件的翘曲。在一实施方式中，低收缩材料可以是可从AjinomotoTM公司购得的GX92TM。
部件承载件可以是具有低翘曲行为的刚性的部件承载件。
在一实施方式中，固化收缩值小于1.5％，特别是小于1％，更特别是小于0.5％，优选小于0.2％。具有如此低的固化收缩值，可获得在翘曲保护方面优异的性能。
在一实施方式中，所述低固化收缩材料的杨氏模量值高于8GPa。该杨氏模量值甚至可以高于12GPa。在本申请的上下文中，术语“杨氏模量”可以特别地表示弹性模量，即固体材料的刚度的量度，并且限定了材料中的应力(每单位面积的力)与应变(比例变形)之间的关系。与较刚性的材料相比，较软的材料的杨氏模量值更小。高度有利地，已证明，具有低收缩行为的所述材料不必一定是低杨氏模量的材料。因此，所述材料不一定是软的，但是可以有助于部件承载件的刚性。此外，由于所述低固化收缩材料的低杨氏模量特性不是必要的，因此与设置低固化收缩电介质有关的努力较小。这允许以简单且有效的方式制造该部件承载件。
在另一实施方式中，所述低固化收缩材料的杨氏模量值低于8GPa，特别是低于3GPa，更特别是低于1GPa。这种材料可以用作机械缓冲结构，即用作机械上相对柔性或弹性的电绝缘结构。这可以使所述材料非常适合于(特别是直接地)围绕部件承载件的嵌入式部件。这样的机械缓冲结构可以具有局部减小的杨氏模量值，并且因此可以例如在弯曲应力的情况下用作机械阻尼或力平衡结构。因此，当将所述材料的低固化收缩特性与其低杨氏模量特性组合时，可以获得优异的结果。
在一实施方式中，所述低固化收缩材料被功能化。例如，功能化可以涉及高导热性的功能、在高频下低损耗的功能、和/或高流动性的功能(即，在固化时可以表现出低粘性流动特性，从而在任何间隙中流动以避免叠置件中不希望的空隙，例如与低流动的预浸料相反)。例如，可以通过将填料颗粒添加到具有低收缩行为的所述材料中来实现这种功能化。因此，低收缩值的电介质可以包含填料颗粒，以便调节部件承载件的物理性质。例如，这样的填料颗粒可以至少部分地平衡叠置件的各种材料(特别是铜和树脂，可选地包括诸如玻璃纤维之类的增强颗粒)的热膨胀系数之间的失配。填料颗粒还可以以另一种方式被供能化，例如用以增加部件承载件的导热性。填料颗粒也可以被选择以便改进部件承载件的高频性能，例如该填料颗粒可以由低dk的材料制成。
在一实施方式中，叠置件的芯包含具有低热膨胀系数(CTE)值的材料，特别是低于15ppm/K。这可以确保在加热的情况下，例如在部件承载件的操作期间，使部件承载件不会产生过多的热应力。
在一实施方式中，所述低固化收缩材料形成叠置件的外层(特别是最外层)。特别地，所述低固化收缩材料可以形成叠置件的两个相反的外层(特别是最外层)。叠置件的一个或两个相反的主表面因此可以由低收缩值的电介质形成。实验表明，特别是叠置件的最外层结构对翘曲行为有强烈的影响，因此，由于低收缩值的电介质使其提供了对翘曲抑制具有特别明显的影响。
在一实施方式中，所述至少一个导电层结构包括至少一个垫，该至少一个垫连接到至少一个经镀覆的过孔，例如用于外部连接该部件承载件的嵌入式电子部件。特别地，垫的直径与经镀覆的过孔的最大直径之间的比率可以小于2，优选地小于1.5。在一优选的实施方式中，所述至少一个导电层结构甚至可能包括无垫或无盘式的经镀覆的过孔，即，过孔不需要用于与部件承载件的导电迹线连接的任何垫或盘。鉴于叠置件的电介质材料的至少一部分的低收缩行为以及由此产生的低翘曲行为，已证明，部件承载件的组成部分的定位精度可以变得很高，以至于用于连接的铜填充的激光钻孔的过孔的平衡公差用的垫可以被成形得非常小，或者甚至可以完全省略。这允许制造高度精确的部件承载件。这尤其对于细线应用是有利的，即对于具有非常小的线间距比(例如低于5μm/5μm)的部件承载件是有利的。
在一实施方式中，部件承载件包括嵌入在叠置件中的部件。在本申请的上下文中，术语“部件”可以特别地表示嵌体型的构件。这样的部件可以布置在叠置件的内部。部件尤其可以具有电子功能并且因此考虑到欧姆损耗可以是热源。例如，这样的部件可以是半导体管芯。将部件(例如半导体管芯)嵌入可能包含铜、有机树脂和可选地玻璃颗粒的部件承载件叠置件中会产生特别明显的翘曲问题。可以认为，这是由于部件和叠置件可能具有非常不同的材料而导致的。因此，在存在嵌入式部件的情况下，在叠置件中提供低固化收缩的电介质可以具有特别明显的优点。
在一实施方式中，所述低固化收缩材料覆盖(特别是直接围绕)部件的至少一部分。当低固化收缩的电介质与嵌入式部件直接物理接触时，尤其是在部件和叠置件之间的关键界面处，可以获得在翘曲保护方面的优异性能。
在一实施方式中，所述低固化收缩材料具有围绕部件的至少一部分的壳体并且具有两个相反的层，所述两个相反的层将所述部件和围绕用的壳体夹在中间、并且侧向地延伸超出该部件的所有侧壁。所述壳体可以部分地或全部地横向地(即，在其侧壁处)和/或竖向地(即，在嵌入式部件的一个或两个水平表面处)围绕该部件。这种直接影响嵌入式部件的壳体可以与围绕该部件和壳体的侧向延伸的外层协同地组合。已证明，该几何结构特别适合于获得强烈的翘曲抑制。
在一实施方式中，所述低固化收缩材料的至少一部分(即，低固化收缩材料的仅一部分或整个低固化收缩材料)相对于所述部件通过另一材料(特别是另一电介质材料)间隔开。因此，也有可能在嵌入式部件和具有低固化收缩值的材料之间布置另一电介质材料。在这样的实施方式中，可以通过相应地选择所述另一电介质材料来具体地调节嵌入式部件的直接环境的物理性质。
在一实施方式中，所述另一材料的杨氏模量值低于8GPa，特别地低于3GPa，更特别地低于1GPa。从描述上来说，当将所述另一材料体现为低杨氏模量的材料时，围绕嵌入式部件的所述另一材料可以用作软的机械缓冲区，从而保护嵌入式部件和周围的叠置件免受过大的应力。这种低杨氏模量材料与上述低固化收缩的电介质的协同组合(特别是当低固化收缩的电介质的杨氏模量值大于8GPa，特别是大于12GPa时)可以允许获得所获得的部件承载件结构的特别高的可靠性。
在一实施方式中，所述另一材料直接围绕所述部件。通过在嵌入式部件和所述另一材料之间建立直接的物理接触，可以使所述另一材料对嵌入式部件的影响特别大。
在一实施方式中，所述另一材料的固化收缩值大于1％，特别是大于2％。有利的是，对具有相对较高的固化收缩值的所述另一材料进行构造就足够了，因为所述材料的低固化收缩值可能足以有效地抑制整个部件承载件的翘曲。同时，可以自由选择所述另一材料的材料特性，以优化部件承载件的整体性能。由于对低固化收缩材料的所述另一材料进行构造是非必要的，因此可以以合理的努力来设置所述另一材料。
例如，所述另一材料的固化收缩值可以大于1％(而对于第一材料，可以使用收缩率低于2％的最大值)。因此，第一材料的收缩率可低于2％，而所述另一材料的收缩率可高于1％。可能的变型：特别地，所述第一材料具有0.5％的收缩值，且所述另一材料具有1.5％的收缩值；或者所述第一材料具有1.1％的收缩值，而所述另一材料具有2.3％的收缩值。
在一实施方式中，低固化收缩材料形成叠置件的两个相反的外层，其中该部件和所述另一材料位于所述两个相反的外层之间。电介质的叠置件材料的外部部分因此可以被构造为用于翘曲抑制，而电介质的叠置件材料的内部部分可以适于保护所包封的部件。
在一实施方式中，所述另一材料具有围绕该部件的至少一部分的壳体并且具有一个层或两个相反的层，所述一个层或所述两个相反的层侧向地延伸超出该部件的所有侧壁。这可以允许特别有利地调节嵌入式部件的环境，同时确保适当的翘曲抑制。
在一实施方式中，嵌入式部件(特别是半导体芯片)的长度与部件承载件(例如印刷电路板)的长度之间的比率为至少30％，特别是至少40％。尤其是在所提到的高的管芯-板比率的情况下，具有嵌入式部件的部件承载件的翘曲的问题特别明显。因此，在这种情况下，提供低固化收缩的电介质材料是最大的优势。
在一实施方式中，所述至少一个电绝缘层结构包括另一材料，所述另一材料具有与所述低固化收缩材料不同的物理性质、并且与所述低固化收缩材料直接物理接触。因此，具有不同性质(例如，在固化收缩值、杨氏模量值、热膨胀系数值、热导率的值、固化期间的流动性等方面具有不同的性质)的不同的电介质材料可以彼此直接连接，例如在层压期间可以被压在一起。
在一实施方式中，所述材料的固化收缩值通过以下方式来测量：在未固化的状态下且以初始长度“A”将所述低固化收缩材料的层连接在基底上；固化所述层；在所述低固化收缩材料的固化状态下，确定经固化的层的长度“a”；并且计算所述固化收缩值：
(A-a)/A。
理所当然，可以以相同的方式确定任何另一材料的固化收缩值。
在一实施方式中，部件承载件包括至少一个电绝缘层结构和至少一个导电层结构的叠置件。例如，部件承载件可以是特别地通过施加机械压力和/或热能而形成的上述(一个或更多个)电绝缘层结构和(一个或更多个)导电层结构的层压件。所提到的叠置件可以提供呈板形的部件承载件，该板形的部件承载件能够为其他部件提供大的安装表面并且仍然非常薄且紧凑。术语“层结构”可以特别地表示连续层、图案化的层或在共同平面内的多个非连续的岛。
在一实施方式中，部件承载件成形为板。这有助于紧凑的设计，其中部件承载件仍然为在其上安装部件提供了大的基底。此外，特别是作为嵌入式的电子部件的示例的裸管芯，得益于其较小的厚度，裸管芯可以被方便地嵌入诸如印刷电路板之类的薄板中。
在一实施方式中，部件承载件被构造为印刷电路板、基板(特别是IC基板)和中介层中的一者。
在本申请的上下文中，术语“印刷电路板”(PCB)可以特别地表示通过将若干导电层结构与若干电绝缘层结构例如通过施加压力和/或通过供应热能而形成的板状的部件承载件。作为PCB技术的优选材料，导电层结构由铜制成，而电绝缘层结构可以包含树脂和/或玻璃纤维、所谓的预浸料或FR4材料。各种导电层结构可以通过如下过程以期望的方式彼此连接：例如通过激光钻孔或机械打孔而形成穿过层压件的通孔，并通过用导电材料(特别是铜)填充所述通孔，从而形成过孔作为通孔连接部。除了可以被嵌入印刷电路板中的一个或更多个部件之外，印刷电路板通常被构造成用于在板状的印刷电路板的一个或两个相反的表面上容纳一个或更多个部件。它们可以通过焊接连接到相应的主表面。PCB的电介质部分可以由具有增强纤维(诸如玻璃纤维)的树脂构成。
在本申请的上下文中，术语“基板”可以特别地表示小的部件承载件。相对于PCB，基板可以是相对较小的部件承载件，其上可以安装一个或更多个部件，并且可以用作一个或更多个芯片与其他PCB之间的连接介质。例如，基板可以具有与待安装在其上的部件(特别是电子部件)基本相同的尺寸(例如，在芯片尺寸封装(CSP)的情况下)。更具体地，基板可以被理解为用于电连接或电网络的承载件以及与印刷电路板(PCB)相当的部件承载件，但是所述基板具有相当地较高密度的侧向和/或竖向设置的连接部。侧向连接部是例如传导路径，而竖向连接部可以是例如钻孔。这些侧向和/或竖向连接部设置在基板内，并且可用于提供(特别是IC芯片的)所容置的部件或未容置的部件(例如裸管芯)与印刷电路板或中间印刷电路板的电连接、热连接和/或机械连接。因此，术语“基板”还可以包括“IC基板”。基板的电介质部分可以由具有增强颗粒(诸如增强球，特别是玻璃球)的树脂构成。
基板或中介层可以包含：至少一层玻璃、硅(Si)或可光成像的有机材料或干蚀刻的有机材料；或者基板或中介层可以由至少一层玻璃、硅(Si)或可光成像的有机材料或干蚀刻的有机材料组成，所述有机材料例如是环氧基积层材料(例如环氧基积层膜)或聚合物复合物，如聚酰亚胺、聚苯并恶唑或苯并环丁烯功能化的聚合物。
在一实施方式中，所述至少一个电绝缘层结构中的至少一个电绝缘层结构包括以下项中的至少一者：树脂(诸如增强树脂或非增强树脂，例如环氧树脂或双马来酰亚胺-三嗪树脂)、氰酸酯树脂、聚亚苯基衍生物、玻璃(特别是玻璃纤维、多层玻璃、类玻璃材料)、预浸料(诸如FR-4或FR-5)、聚酰亚胺、聚酰胺、液晶聚合物(LCP)、环氧基积层膜或环氧基增强膜、聚四氟乙烯(PTFE，特氟隆)、陶瓷和金属氧化物。也可以使用例如由玻璃(多层玻璃)制成的增强材料，诸如网状物、纤维或球。虽然预浸料特别是FR4对于刚性的PCB来说通常是优选的，但也可以使用其他材料，特别是环氧基积层膜或可光成像的电介质材料。对于高频应用，可以在部件承载件中施用诸如聚四氟乙烯、液晶聚合物和/或氰酸酯树脂、低温共烧陶瓷(LTCC)或其他的低DK材料、较低DK材料、超低DK材料之类的高频材料作为电绝缘层结构。
在一实施方式中，所述至少一个导电层结构可以包含铜、铝、镍、银、金、钯和钨中的至少一者。虽然铜通常是优选的，但是其他材料或其涂层形式也是可能的，特别是涂覆有例如石墨烯之类的超导材料。
可选地表面安装在叠置件上和/或嵌入在叠置件中的至少一个部件可以选自：非导电嵌体、导电嵌体(诸如金属嵌体，优选地包括铜或铝)、传热单元(例如热管)、光导元件(例如光波导或光导体连接件)、光学元件(例如透镜)、电子部件或其组合。例如，所述部件可以是有源电子部件、无源电子部件、电子芯片、存储装置(例如DRAM或其他数据存储器)、滤波器、集成电路、信号处理部件、功率管理部件、光电接口元件、发光二极管、光电耦合器、电压转换器(例如DC/DC转换器或AC/DC转换器)、密码部件、发射器和/或接收器、机电换能器、传感器、致动器、微机电系统(MEMS)、微处理器、电容器、电阻器、电感、电池、开关、摄像机、天线、逻辑芯片和能量收集单元。但是，可以在部件承载件中嵌入其他部件。例如，磁性元件可以被用作部件。这种磁性元件可以是永磁元件(诸如铁磁元件、反铁磁元件、多铁性元件或亚铁磁元件，例如铁氧体芯)或者可以是顺磁元件。然而，该部件也可以是例如板中板构型的基板、中介层或另外的部件承载件。部件可以被表面安装在部件承载件上和/或可以被嵌入部件承载件内部。此外，其他部件也可以用作部件。
在一实施方式中，部件承载件是层压型部件承载件。在这样的实施方式中，部件承载件是通过施加压力和/或热量而叠置并连接在一起的多层结构的组合件。
在处理部件承载件的内层结构之后，可以用一个或更多个另外的电绝缘层结构和/或导电层结构对称地或不对称地覆盖(特别是通过层压)经处理的层结构的一个或两个相反的主表面。换句话说，可以继续构建或积层直到获得所需数量的层。
在完成电绝缘层结构和导电层结构的叠置件的形成之后，可以对所获得的层结构或部件承载件进行表面处理。
特别地，在表面处理方面，可以将电绝缘阻焊剂施加到层叠置件或部件承载件的一个或两个相反的主表面上。例如，可以在整个主表面上形成例如阻焊剂并随后对阻焊剂层进行图案化，以使一个或更多个导电表面部分暴露，该导电的表面部分将用于使部件承载件与电子外围电耦接。可以有效地保护那些保持被阻焊剂覆盖的部件承载件的表面部分、特别是含铜的表面部分免受氧化或腐蚀。
就表面处理而言，还可以选择性地将表面修饰应用于部件承载件的暴露的导电表面部分。这种表面修饰可以是在部件承载件的表面上暴露的导电层结构(例如特别是包含铜或由铜组成的垫或垫、导电迹线等)上的导电覆盖材料。如果这种暴露的导电层结构不受保护，则暴露的导电的部件承载件材料(特别是铜)可能氧化，使得部件承载件不太可靠。然后可以形成表面修饰，例如作为表面安装的部件与部件承载件之间的界面。表面修饰具有以下功能：保护暴露的导电层结构(特别是铜电路)，并且能够例如通过焊接而与一个或更多个部件连接。用于表面修饰的适当材料的示例是有机可焊性保护材料(OSP)、无电镀镍浸金(ENIG)、金(特别是硬金)、化学锡、镍-金、镍-钯、无电镀镍钯浸金(ENEPIG)等。
从下文将要描述的实施方式的示例，本申请的上述方面和其他方面是明显的，并且参考这些实施方式的示例对本申请的上述方面和其他方面进行解释。
附图说明
图1示出了根据本申请的示例性实施方式的部件承载件的剖视图。
图2至图6示出了根据本申请的示例性实施方式的在执行用于制造部件承载件的确定电绝缘层结构的固化收缩值的方法期间获得的结构的剖视图。
图7是用于制造部件承载件的传统面板的图像，并且表现出明显的翘曲。
图8是根据本申请示例性实施方式的具有低固化收缩值的用于制造部件承载件的电介质材料的面板的图像，并且表现出强烈地抑制翘曲。
图9和图10示出了根据本申请的其他示例性实施方式的部件承载件的剖视图。
图11示出了从部件承载件结构的实验测量获得的固化收缩值与翘曲之间的相关性。
图12示出了从部件承载件结构的模拟获得的固化收缩值与翘曲之间的相关性。
图13是根据本发明的示例性实施方式的由具有低固化收缩值的材料制成的电绝缘层结构的示意图的图像。
具体实施方式
附图中的图示是示意性的。在不同的附图中，相似或相同的元件设置有相同的附图标记。
在参考附图之前，将更详细地描述示例性实施方式，将基于本申请的已开发的示例性实施方式来总结一些基本考虑。
根据本申请的示例性实施方式，层压型的部件承载件设置有低固化收缩的电介质，用于抑制部件承载件(例如，印刷电路板，PCB)的翘曲。特别地，本申请的示例性实施方式提供了基于在层叠置件中层压低收缩材料的电子部件封装的概念。
特别地，嵌入技术一直面临着制造的部件承载件的翘曲行为的问题。为了解决这些类型的问题，本申请的示例性实施方式可以使用专用类型的材料来减少翘曲并实现较低的翘曲行为的封装。本申请的实施方式涉及一种情形，其中通过利用低收缩材料将(一个或更多个)电子部件完全地或部分地嵌入PCB封装系统中。当将收缩值低于2％的特定(特别是电介质)材料用于嵌入式封装时，可减少封装级上的翘曲。
本申请的示例性实施方式的要旨是提供用于封装嵌入应用的技术构思，从而能够实现用于超高管芯-封装件比率的部件承载件的稳定技术。在扇出(fan-out)封装方面可以实现特别明显的优点。本申请的示例性实施方式允许通过将电介质叠置件材料的收缩值识别为用于翘曲抑制的关键参数来显著提高部件承载件的可靠性。
更具体地，可以优选具有小于0.5％的低固化收缩值的电介质叠置件材料。高度优选的是收缩值低于0.2％的材料。
本申请的示例性实施方式可以特别地使用任何适当的嵌入技术(例如中央芯嵌入)来实施。
特别有利的是，提供低收缩材料特别地用于对部件进行包封的包封层和/或用于叠置件的一个或更多个附加的积层层。作为替代方案，也可以提供低收缩材料的叠置件的整个电介质材料。特别地，收缩可以表示材料的固化收缩，特别是其树脂的固化收缩。
因此，本申请的示例性实施方式将电介质叠置件材料的固化收缩行为识别为(特别是封装件类型的)部件承载件的总翘曲控制的关键参数。在电介质叠置件中设置低收缩材料可以允许改进部件承载件的翘曲性能，特别是在部件承载件配备有嵌入式部件时。
图1示出了根据本申请示例性实施方式的部件承载件100的剖视图。
根据图1，提供了层压型部件承载件100，其可以被构造为板状的PCB(印刷电路板)或IC(集成电路)基板。部件承载件100包括层压的叠置件102，该层压的叠置件102包括导电层结构104和电绝缘层结构106。层压可以特别地表示通过施加压力和/或热量来连接所述层结构104、106。例如，导电层结构104可以包括图案化的铜箔和竖向的贯穿连接部，例如铜填充的激光过孔。电绝缘层结构106可以包括相应的树脂(例如相应的环氧树脂)，可选地在树脂中包含增强颗粒(例如玻璃纤维或玻璃球)。例如，电绝缘层结构106的一部分(除了如下所述的材料108)可以由预浸料或FR4制成。
在部件承载件100中，电绝缘层结构106的一部分是由固化收缩值低于0.5％的材料108制成的。这意味着在固化期间同时在将层状材料108层压在叠置件102上时该层状材料108的长度L可以减小小于0.5％。下面将参照图2至图6来描述细节。特别地，可以通过相应地设定材料108的树脂的特性来调节这种固化收缩值。例如，低收缩材料可以是可从AjinomotoTM公司获得的ABFTM材料GX92TM。当通过施加热量和/或压力来层压该叠置件102时，低收缩材料108将经历固化，这将使材料108的长度L减小小于0.5％(比较图2至图6，示出了测量固化收缩的过程)。这样的优点是，可以显著降低易于制造的部件承载件100表现出翘曲的趋势。
进一步有利地，所述低固化收缩材料108可以具有高于8GPa的杨氏模量值，即所述低固化收缩材料108可以是相对刚性的。这总体上提高了部件承载件100的刚性。考虑到其低的固化收缩性能，因此材料108不必另外具有低的杨氏模量性能(尽管在其他实施方式中是可能的)。可以相信，对翘曲的强烈抑制使得可以在叠置件102中提供特别柔软的材料变成非必要的。
或者，所述低固化收缩材料108可以具有不高于5GPa的杨氏模量值，即所述低固化收缩材料108可以是相对软的。在这样的实施方式中，低固化收缩材料108可以用作机械缓冲区，特别是用于保护以下描述的嵌入式部件120。
叠置件102的中央芯112包括完全固化的电介质(例如FR4)。在完全固化的电介质的两个相反的主表面上，可以提供相应的图案化的铜层作为导电层结构104。在一实施方式中，芯112可以由小于15ppm/K的低热膨胀系数(CTE)值的材料来提供。当对部件承载件100进行加热或冷却时，这可以减小叠置件102内部的热应力。
在所示的实施方式中，低固化收缩材料108形成将芯112和嵌入式部件120夹在中间的叠置件102的两个相反的外层。更具体地，低固化收缩材料108周向地围绕嵌入式部件120，作为壳体122。
部件120被嵌入在叠置件102中，并且部件120在周向上完全被低固化收缩材料108和提供对嵌入式部件120的外部电接入的导电层结构104的材料所围绕。例如，嵌入式部件120是半导体芯片。如图所示，低固化收缩材料108直接围绕所述部件120，使得电介质的低固化收缩材料108与嵌入式部件120物理接触。如上所述，所述低固化收缩材料108具有围绕所述部件120的壳体122并且具有两个相反的层124、126，所述两个相反的层124、126将该部件120和围绕用壳体122夹在中间、并且侧向地延伸超出部件120的所有侧壁128，例如侧向延伸直至部件承载件100的外部边缘。将部件120嵌入低固化收缩的电介质显著有利于图1所示的部件承载件100的翘曲抑制。
同样如图1所示，嵌入式部件120的长度l与部件承载件100的长度L之间的比率可以大于50％。因此，部件承载件100具有高的管芯-封装件比率，并因此特别容易翘曲。得益于低固化收缩材料108，可以显著降低部件承载件102翘曲的趋势。
由于翘曲的有效抑制，部件承载件100的机械可靠性以及该部件承载件的各个组成部分(特别是导电层结构104及其子结构)的定位的精度可以很高。如图所示，导电层结构104包括铜垫114，每个垫都连接到相应的铜镀覆的过孔116。相应的垫114的尺寸或直径D大于过孔116的最大尺寸或直径d，以平衡公差和不准确性(例如，当将导电迹线(未在图1中示出)连接到垫114时)。更具体地，相应垫114的直径D与所分配的经镀覆的过孔116的最大直径d之间的比率可以小于2。这种小的垫尺寸可以产生部件承载件100的紧凑构造，这种小的垫尺寸是导电层结构104的子结构的高定位精度的结果，这得益于由低固化收缩材料108引起的强翘曲抑制。
尽管未明确示出，但根据图1的部件承载件100可能具有导电层结构104，该导电层结构104包括无垫的经镀覆的过孔116，即过孔116根本没有垫(例如，过孔直接连接至未示出的导电迹线，而没有垫)。鉴于由于强烈抑制翘曲而显著提高的对准精度，因此可以实现较小的垫尺寸或甚至无垫的构型。
图1的实施方式示出了嵌入式部件120在顶侧、底侧处被基本完全地包封在低收缩材料108内，并且还沿着侧壁128被围绕。这确保了特别强的翘曲抑制。
图2至图6示出了根据本申请的示例性实施方式的在实施用于制造部件承载件100的确定电绝缘层结构106特别是上述材料108的固化收缩值的方法期间获得的结构的剖视图。因此，下面将参考图2至图6描述如何测量固化收缩值(根据图1的材料108，固化收缩值为0.5％)。
参照图2，示出了(例如层压的)层叠置件140，该层叠置件包括底部层142(该底部层例如由聚酰亚胺、PI制成)，该底部层142被材料108'的未固化的层(该材料108'在固化期间将转化为上述材料108)覆盖，所述材料108'的未固化的层又被保护层144(例如聚对苯二甲酸乙二醇酯、PET)覆盖。
参照图3，可以在层叠置件140中形成孔146，从而在所述孔之间限界层叠置件140的具有限定的初始长度“A”的平面部分。未固化的材料108'的长度“A”是在孔146的中心148之间测量的。
参照图4，所述初始长度为“A”的所述材料108'的层在未固化的状态下附接到板状基底150，其中在所述材料108'的层与板状基底150之间具有底部层142。换句话说，未固化的材料108'被设在基底150之上，该基底可以被实现为临时的承载件结构或背板，并且被固定在该处。保护层144可以例如通过将该保护层剥离而从层叠置件140移除。层142、108'的位于孔146的外侧的边缘部分可以用固定结构152来固定，所述固定结构例如是聚酰亚胺带(可以是粘合剂)。
参考图5，然后例如通过施加热量和/或压力来固化图4中所示的布置结构，特别是材料108'。由此，可以实施或模拟层压程序。在固化期间，未固化的材料108'的长度通过收缩而减小，从而获得固化的材料108。
参照图6，在固化条件下确定所述材料108(即，通过使材料108'固化而获得)的固化长度“a”。为上述目的，将通过固化从未固化的材料108'转变为固化的材料108的层从基底150和从底部层142移除。然后，在固化之后重新测量所述中心148之间的距离。由于固化过程中的轻微收缩，所以a<A。在确定固化长度“a”之后，可以基于公式(A-a)/A来计算固化收缩值。
图7和图8中所示的参考数据源自具有不同收缩系数材料的生产线中的运作。
图7是在其上具有导电层结构162和电绝缘层结构164的常规面板的图像160。如图所示，常规地用于制造部件承载件的所述面板显示出明显的翘曲。用于根据图7的面板的电介质材料的杨氏模量值为4GPa。它显示出44mm的明显的翘曲。
图8是根据本申请示例性实施方式的具有低固化收缩值的用于制造部件承载件100的电介质材料108的面板的图像170，并且显示出强烈地抑制翘曲。
用于根据图8的面板的电介质材料的杨氏模量值为10GPa。得益于使用了具有小于2％的低固化收缩值的电介质材料108，该面板显示出零翘曲。高度有利地，根据本申请的示例性实施方式的部件承载件100的电介质材料可以甚至具有更高的杨氏模量值，使得设置这种材料108所需的努力甚至比传统上的更低。同时，翘曲行为得到显著改进。具有更高的杨氏模量值但具有显著改进的收缩性能的材料108提供了非常有利的翘曲性能。
图9示出了根据本申请的另一示例性实施方式的部件承载件100的剖视图。
根据图9，高杨氏模量且低固化收缩材料108通过另一电介质材料110而相对于嵌入式部件120间隔开。所述另一材料110可有利地具有低杨氏模量值，例如低于1GPa。因此，所述另一电介质材料110可以用作用于保护嵌入式部件120的软的机械缓冲区。如图9所示，所述另一材料110以物理接触的方式直接围绕该部件120。另一材料110可以具有例如大于2％的相对较大的固化收缩值。由于低固化收缩材料108为部件承载件100提供了低翘曲构型，因此另一材料110不需要满足该材料性能。这增加了选择所述另一材料110的自由度。
如图9所示，低固化收缩材料108形成叠置件102的两个外部相反层，其中部件120和另一材料110位于所述两个外部相反层之间。低固化收缩材料108形成叠置件102的最外层。
在该实施方式中，部件120可以被嵌入在延伸穿过芯112的通孔中。此后，部件120可以通过对有机电介质材料110进行层压而被胶合就位。由此，部件120的上主表面和下主表面以及侧壁128可以被固化的另一材料110围绕。如图所示，所述另一材料110具有直接围绕部件120的壳体192和两个相反的层194、196，所述两个相反的层194、196将部件120和壳体192夹在中间并且侧向地延伸超出部件120的所有侧壁128。
如图9中的细节180所示，可以例如通过添加具有期望的物理特性的对应的填料颗粒182来对所述材料108和/或所述另一材料110进行功能化。例如，这种填料颗粒182可以为材料108和/或另一材料110提供高导热性、在高信号频率下的低损耗、和/或在层压期间的高流动性。
有利地，图9的实施方式将材料108(鉴于材料108的高杨氏模量和低收缩性质，材料108提供了高的机械板强度)与另一材料110(另一材料110以低杨氏模量的材料提供了包封)相结合。
图9还示出了不同的电绝缘层结构106，即特别是与所述材料108有关的第一层结构和与所述另一材料110有关的第二层结构。如上所述，材料108和另一材料110具有不同的物理性质、但是彼此直接物理接触。更具体地，与材料108有关的电绝缘层结构106和与另一材料110有关的另一电绝缘层结构106可以通过直接物理接触而被压在一起、和/或可以在层压期间被用热的方法相互连接。
图10示出了根据本申请的又一示例性实施方式的部件承载件100的剖视图。
图10的实施方式与图9的实施方式的不同之处在于：根据图10，所述另一材料110仅围绕侧壁128和嵌入式部件120的上主表面。更具体地，所述另一材料110具有围绕所述部件120的仅一部分的壳体192、并且具有侧向超出部件120的所有侧壁128延伸到部件承载件100的侧向边缘的一个层196。根据图10，嵌入式部件120的下主表面与材料108直接物理接触。
图11示出了图200，图200示出了从部件承载件结构的实验测量获得的固化收缩值(沿横坐标202以百分比表示)与翘曲(沿纵坐标204以毫米表示)之间的相关性。图11还指示了40mm的测试规格。对于该实验，具有不同收缩特性的未固化的电绝缘层已经被施加在相应的铜层上，并且随后被固化。然后通过比较固化之前和固化之后的尺寸来测量每个相应的电绝缘层结构的翘曲。如图所示，通过使用低收缩材料、特别是固化收缩值小于2％的低收缩材料可以显著减少翘曲。大于约2％的固化收缩值可能会导致过度翘曲。
因此，根据图11的实验表明，小于2％的固化收缩值可以显著减少翘曲的发生。关于下面参考图12所述的模拟，发现了非常相似的趋势。
图12示出了图210，图210说明了使用模拟软件ABAQUS 2019对部件承载件结构进行仿真所获得的固化收缩值(沿横坐标212以百分比表示)与翘曲(沿纵坐标214以毫米表示)之间的相关性。对于该模拟，已经模拟了类似于以上参考图11描述的部件承载件结构。更具体地，已经在厚度为35μm且水平尺寸为160mm×120mm(这可以表示为四分之一面板模拟方法)的铜层上模拟了具有不同收缩率值、厚度为40μm且水平尺寸为150mm×110mm的不同的基于树脂的电绝缘层结构。模拟包括将相应的部件承载件结构加热到170℃的层压温度，随后冷却到室温。该仿真的结果绘制在图12中并且确认了：通过使用低收缩材料108、特别是固化收缩值小于2％的材料可以显著减少翘曲(如由图12所示的部件承载件结构的竖向弯曲所表示的)。从图12可以看出，对于收缩值小于约2％的模拟，可以实现符合约20毫米翘曲的基准值216(对于模拟面板尺寸160mm×120mm/150mm×110mm)。根据图12的定量测量的翘曲是部件承载件结构在竖向方向上的延伸。
实验和仿真均表明，随着收缩的增加，翘曲会增加。从1％的固化收缩值到2％的固化收缩值，翘曲增加的程度是明显的，而增加的翘曲的程度随固化收缩值的增加而持续略微地降低。在不希望受特定理论束缚的情况下，目前认为这主要是由于树脂下方的铜的最大可变形性所引起。存在这样的阈值：在所述阈值处，铜不能进一步明显地弯曲。
如图11和图12一致地示出的，可接受的翘曲量与小于2％的固化收缩值相对应。
图13是根据本发明的示例性实施方式的由具有低固化收缩值的材料108制成的电绝缘层结构106的示意图的图像。
所示的低收缩材料108可以包括树脂153的基体、填料颗粒151、溶剂155、硬化剂157和聚合物159。优选但非必要地，所述材料108可以不含增强玻璃纤维。例如，树脂153可以是环氧树脂、特别是双酚A环氧树脂和双酚F环氧树脂的混合物。填料颗粒151可以是二氧化硅球或珠。填料颗粒151可以被添加以用于对材料108的功能进行调节、特别是用于增强材料108的热导率。可以使用具有不同溶剂成分的混合物作为溶剂155，例如包括煤焦油石脑油、环己酮、萘、甲乙酮和甲苯。硬化剂157可以是苯酚硬化剂。此外，可以添加一种或更多种聚合物159(特别是具有酚残基的聚合物)以对材料108的功能进行微调。
另外，可以将一种或更多种反应性物质(未示出)、例如1,6-双(2,3-环氧丙氧基)萘添加到制剂中。后面提到的物质可能在层压过程中发生反应，并且可能掺入到聚合物(树脂)网络中。此外，1,6-双(2,3-环氧丙氧基)萘可以降低树脂的总粘度。该反应性物质可以占重量百分比5％。所述反应性组分(特别是单体)可以在层压期间聚合。
优选地，材料108包括相对大量的填料颗粒151，例如在相对于所述材料108的总重量的重量百分比60-70％(通常重量百分比为至少50％，特别地重量百分比为至少60％)的范围内。所述填料颗粒151的最大直径B的算术平均值可以在0.25μm至1μm的范围内。例如，80％或以上的填料颗粒151的直径B在0.2μm至4μm的范围内。据信，大量的填料颗粒151抑制了材料108的收缩趋势。
此外，相对于所述材料108的总重量而言，所述材料108包括相对少量的、重量百分比小于10％的树脂153。从描述上讲，少量的树脂153使材料108内部的空腔变小并且因此对收缩性能具有有限的影响。优选地，树脂153已经初始地、即在层压之前被以高填充密度设置在材料108中，这另外限制了材料108在固化期间显著收缩的可能性，因为内部未填充的体积很小。
此外，相对于所述材料108的总重量而言，所述材料108在固化状态下包含重量百分比小于1％的溶剂155。据信，固化的材料108中的少量的溶剂155使材料108的内部空隙保持较小，因此对收缩的趋势也具有限制作用。
由于可以通过固化来减少溶剂155的量，因此在固化之前溶剂155的量可以高于重量百分比1％。优选地，通过在对叠置件102进行层压之前进行额外的预加热处理，可以相对于所述材料108的总重量而言，将所述材料108的溶剂165的量减少至例如重量百分比小于1％。相对于所述材料108的总重量而言，通过将材料108层压在叠置件102中，可以在易制造的部件承载件100中将所述材料108的溶剂155的量进一步减少至优选重量百分比小于0.05％。在减少过程和层压过程之前，所述材料108的溶剂155的量最初可以为例如重量百分比至少5％。
聚合物159的适当的选择也可以有助于降低固化收缩。除此之外，固化收缩降低的重要原因可以是足够大量的添加的填料颗粒151。所使用的材料108可以例如具有重量百分比约63％的填料含量。至少在一定范围内，制剂的热膨胀系数(CTE)可以随所添加的填料颗粒151的量而几乎线性地下降。此外，树脂153、硬化剂157和其他聚合物159可以被设计成增加材料108的叠置密度以实现在其间具有非常低的自由体积的非常紧凑地堆叠的结构。由于材料108被非常紧凑地堆叠，因此无法进一步显著地收缩，因为没有可用的另外的自由体积。
此外且如上所述，溶剂含量155的减少也可对材料108的收缩行为产生积极影响。有利地，可以通过在将材料108层压到层叠置件102之前对材料108进行预处理来改进容易制造的部件承载件100的性能和/或可靠性。所述预处理可以特别地适于在层压之前去除材料108中的部分溶剂155。尽管材料108中的某些溶剂155对于制造过程可能是有利的，但是材料108中的过量溶剂155可能会导致部件承载件100的可靠性和性能问题，并可能促进不希望的翘曲。在层压期间可以从材料108中去除一定量的溶剂155。容易制造的部件承载件100中的其余过量的溶剂155可能由此使其可靠性和性能方面的特性恶化，并且可能引起诸如分层和翘曲之类的问题。有利地，根据示例性实施方式，在与叠置件102层压之前，可以对材料108进行预处理(例如，通过在低于层压温度的温度下进行预烘烤)，从而在预处理期间在材料108没有完全固化的情况下，从材料108中去除过量的溶剂155。在不希望受特定理论的束缚的情况下，目的可以是将预烘烤期间的温度保持在所涉及的树脂153的玻璃化转变温度以下。由此，树脂153的交联(作为用于固化的示例)受到限制，并且树脂153在预处理期间可以是不能够完全固化的。
应当注意，术语“包括”或“包含”不排除其他元件或步骤，并且“一”或“一种”不排除复数。还可以将结合不同实施方式描述的元件组合起来。
还应注意，权利要求中的附图标记不应被解释为限制权利要求的范围。
本申请的实现方式不限于图中所示和上面描述的优选实施方式。相反，即使在基本上不同的实施方式的情况下，也可以使用所示的解决方案和根据本申请的原理的多种变型。

Claims (31)

1.一种部件承载件(100)，其中，所述部件承载件(100)包括：
叠置件(102)，所述叠置件包括至少一个导电层结构(104)和/或至少一个电绝缘层结构(106)；
其中，所述至少一个电绝缘层结构(106)的至少一部分包含固化收缩值小于2％的材料(108)，或者所述至少一个电绝缘层结构(106)的至少一部分由固化收缩值小于2％的材料(108)组成，
其中，所述部件承载件(100)包括嵌入在所述叠置件(102)中的部件(120)，
其中，所述材料(108)具有围绕所述部件(120)的至少一部分的壳体(122)并且具有两个相反的层(124、126)，所述两个相反的层(124、126)将所述部件(120)和围绕所述部件的至少一部分的所述壳体(122)夹在中间、并且侧向地延伸超出所述部件(120)的所有侧壁(128)。
2.根据权利要求1所述的部件承载件(100)，其中，所述材料(108)的所述固化收缩值小于1％。
3.根据权利要求1所述的部件承载件(100)，其中，所述材料(108)的杨氏模量值高于8GPa。
4.根据权利要求1所述的部件承载件(100)，其中，所述材料(108)的杨氏模量值低于8GPa。
5.根据权利要求1所述的部件承载件(100)，其中，所述材料(108)被功能化。
6.根据权利要求1所述的部件承载件(100)，其中，所述叠置件(102)包括芯(112)，所述芯包括具有低热膨胀系数值的材料。
7.根据权利要求1所述的部件承载件(100)，其中，所述材料(108)形成所述叠置件(102)的外层。
8.根据权利要求1所述的部件承载件(100)，
其中，所述至少一个导电层结构(104)包括连接到经镀覆的过孔(116)的垫(114)；以及
其中，所述垫(114)的直径(D)与所述经镀覆的过孔(116)的最大直径(d)之间的比率小于2。
9.根据权利要求1所述的部件承载件(100)，其中，所述至少一个导电层结构(104)包括无垫的经镀覆的过孔。
10.根据权利要求1所述的部件承载件(100)，其中，所述材料(108)直接覆盖所述部件(120)的至少一部分。
11.根据权利要求1所述的部件承载件(100)，其中，所述材料(108)的至少一部分相对于所述部件(120)被另一材料(110)间隔开。
12.根据权利要求11所述的部件承载件(100)，其中，所述另一材料(110)的杨氏模量值低于8GPa。
13.根据权利要求12所述的部件承载件(100)，其中，所述另一材料(110)通过物理接触的方式直接围绕所述部件(120)的至少一部分。
14.根据权利要求11所述的部件承载件(100)，其中，所述另一材料(110)的固化收缩值大于1％。
15.根据权利要求11所述的部件承载件(100)，其中，所述材料(108)形成所述叠置件(102)的两个相反的层(124、126)，并且所述部件(120)和所述另一材料(110)位于所述两个相反的层(124、126)之间。
16.根据权利要求11所述的部件承载件(100)，其中，所述另一材料(110)具有围绕所述部件(120)的至少一部分的壳体(192)、并且具有一个层(196)或两个相反的层(194、196)，所述一个层或所述两个相反的层侧向地延伸超出所述部件(120)的所有侧壁(128)。
17.根据权利要求1所述的部件承载件(100)，其中，嵌入的所述部件(120)的长度(l)与所述部件承载件(100)的长度(L)之间的比率为至少30％。
18.根据权利要求1所述的部件承载件(100)，其中，所述至少一个电绝缘层结构(106)包含另一材料(110)，所述另一材料(110)的物理性质与所述材料(108)的物理性质不同，并且所述另一材料(110)与所述材料(108)直接物理接触。
19.根据权利要求1所述的部件承载件(100)，其中，所述材料(108)的所述固化收缩值是通过以下方式来测量的：
在未固化的状态下且以初始长度“A”将所述材料(108′)的层连接在基底(150)上；
使所述层固化；
在所述材料(108)的固化状态下确定经固化的层的长度“a”；以及
计算所述固化收缩值：(A-a)/A。
20.根据权利要求1所述的部件承载件(100)，其中，相对于所述材料(108)的总重量而言，所述材料(108)包括重量百分比为至少50％的填料颗粒(151)。
21.根据权利要求1所述的部件承载件(100)，其中，所述材料(108)包括平均直径(B)在0.25μm至1μm的范围内的填料颗粒(151)。
22.根据权利要求1所述的部件承载件(100)，其中，所述材料(108)包括填料颗粒(151)，其中，至少80％的填料颗粒(151)的直径(B)在0.2μm至4μm的范围内。
23.根据权利要求1所述的部件承载件(100)，其中，相对于所述材料(108)的总重量而言，所述材料(108)包括重量百分比小于10％的树脂(153)。
24.根据权利要求1所述的部件承载件(100)，其中，相对于所述材料(108)的总重量而言，所述材料(108)在固化状态下包括重量百分比小于1％的溶剂(155)。
25.根据权利要求1所述的部件承载件(100)，其中，所述材料(108)是无纤维的。
26.根据权利要求1所述的部件承载件(100)，包括以下特征中的至少一者：
其中，所述至少一个导电层结构(104)包括铜、铝、镍、银、金、钯和钨中的至少一者，所提及的材料中的任一材料可选地涂覆有超导材料，例如石墨烯；
其中，所述至少一个电绝缘层结构(106)中的至少一个电绝缘层结构包括以下项中的至少一者：树脂；FR-4；FR-5；氰酸酯；聚亚苯基衍生物；玻璃；预浸料；聚酰亚胺；聚酰胺；液晶聚合物；环氧基积层材料；聚四氟乙烯；陶瓷和金属氧化物；
其中，所述部件承载件(100)成形为板；
其中，所述部件承载件(100)被构造为印刷电路板和基板中的一者；
其中，所述部件承载件(100)被构造为层压型的部件承载件。
27.一种制造部件承载件(100)的方法，其中，所述方法包括：
提供包括至少一个导电层结构(104)和/或至少一个电绝缘层结构(106)的叠置件(102)；以及
提供由固化收缩值小于2％的材料(108)构成的至少一个电绝缘层结构(104)的至少一部分，
其中，所述部件承载件(100)包括嵌入在所述叠置件(102)中的部件(120)，
其中，所述材料(108)具有围绕所述部件(120)的至少一部分的壳体(122)并且具有两个相反的层(124、126)，所述两个相反的层(124、126)将所述部件(120)和围绕所述部件的至少一部分的所述壳体(122)夹在中间、并且侧向地延伸超出所述部件(120)的所有侧壁(128)。
28.根据权利要求27所述的方法，其中，所述方法包括：相对于所述材料(108)的总重量而言，将所述材料(108)的溶剂(165)的量在层压之前减少至重量百分比小于1％。
29.根据权利要求28所述的方法，其中，所述方法包括：相对于所述材料(108)的总重量而言，通过层压将所述材料(108)的溶剂(155)的量进一步减少至重量百分比小于0.15％。
30.根据权利要求27所述的方法，其中，所述材料(108)的溶剂(155)的量在根据权利要求28所述的通过减少而改变所述量之前最初为重量百分比至少5％。
31.根据权利要求27的方法，其中，所述材料(108)的溶剂(155)的量在根据权利要求29所述的通过层压而改变所述量之前最初为重量百分比至少5％。
CN202011405746.2A 2019-12-31 2020-12-03 部件承载件及其制造方法 Active CN113130438B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201922496823 2019-12-31
CN2019224968239 2019-12-31

Publications (2)

Publication Number Publication Date
CN113130438A CN113130438A (zh) 2021-07-16
CN113130438B true CN113130438B (zh) 2022-12-06

Family

ID=76547757

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011405746.2A Active CN113130438B (zh) 2019-12-31 2020-12-03 部件承载件及其制造方法

Country Status (2)

Country Link
US (1) US11688668B2 (zh)
CN (1) CN113130438B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105828529A (zh) * 2015-01-22 2016-08-03 三星电机株式会社 印刷电路板及其制造方法
CN106349461A (zh) * 2015-07-15 2017-01-25 三星Sdi株式会社 鏻化合物、包括其的环氧树脂组成物以及使用其制备的半导体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU4802199A (en) * 1998-07-28 2000-02-21 Hitachi Chemical Company, Ltd. Semiconductor device and method for manufacturing the same
JP2004039867A (ja) 2002-07-03 2004-02-05 Sony Corp 多層配線回路モジュール及びその製造方法
JP3925378B2 (ja) 2002-09-30 2007-06-06 ソニー株式会社 高周波モジュール装置の製造方法。
JP5155879B2 (ja) * 2005-12-30 2013-03-06 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 電子基板
US10323126B2 (en) * 2012-11-28 2019-06-18 Hitachi Chemical Company, Ltd. Siloxane compound, modified imide resin, thermosetting resin composition, prepreg, film with resin, laminated plate, multilayer printed wiring board, and semiconductor package
JP2014154594A (ja) * 2013-02-05 2014-08-25 Ibiden Co Ltd 電子部品内蔵配線板
JP2016219478A (ja) 2015-05-15 2016-12-22 イビデン株式会社 配線基板及びその製造方法
JP6369405B2 (ja) 2015-07-07 2018-08-08 信越化学工業株式会社 半導体封止用熱硬化性樹脂組成物
US10276467B2 (en) 2016-03-25 2019-04-30 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
WO2018092318A1 (ja) * 2016-11-21 2018-05-24 オリンパス株式会社 内視鏡用撮像モジュール、および内視鏡
JP2018098302A (ja) * 2016-12-09 2018-06-21 株式会社デンソー 電子装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105828529A (zh) * 2015-01-22 2016-08-03 三星电机株式会社 印刷电路板及其制造方法
CN106349461A (zh) * 2015-07-15 2017-01-25 三星Sdi株式会社 鏻化合物、包括其的环氧树脂组成物以及使用其制备的半导体装置

Also Published As

Publication number Publication date
US11688668B2 (en) 2023-06-27
CN113130438A (zh) 2021-07-16
US20210202355A1 (en) 2021-07-01

Similar Documents

Publication Publication Date Title
US8314343B2 (en) Multi-layer board incorporating electronic component and method for producing the same
CN108347820B (zh) 容纳部件的基底结构上的高导热涂层
US20220053633A1 (en) Embedding Component in Component Carrier by Component Fixation Structure
CN109757025B (zh) 部件承载件及其制造方法
US20150003020A1 (en) Electronic component-embedded printed circuit board having cooling member
US8186042B2 (en) Manufacturing method of a printed board assembly
CN112349676B (zh) 半柔性的部件承载件及其制造方法
EP3355666B1 (en) Semifinished product and method of manufacturing a component carrier
KR20170004882A (ko) 반도체장치 및 그 제조방법
US11570905B2 (en) Method of manufacturing component carrier and component carrier
US11963310B2 (en) Component carrier having component covered with ultra-thin transition layer
CN113130438B (zh) 部件承载件及其制造方法
CN112351571A (zh) 半柔性部件承载件及其制造方法
US11810844B2 (en) Component carrier and method of manufacturing the same
CN113133178B (zh) 具有中心承载件和两个相反的层堆叠体的布置结构、部件承载件及制造方法
US11445601B2 (en) Component carrier and method of manufacturing a component carrier
EP4152388A1 (en) Electronic package with components mounted at two sides of a layer stack
CN111640727B (zh) 包括具有不同物理特性的介电结构的部件承载件
US20230217589A1 (en) Component Carrier With Asymmetric Build-Up And Methods for Determining a Design of And Manufacturing the Same
EP4081005A1 (en) Component carrier
CN213960397U (zh) 用于部件承载件的层结构
US20220287181A1 (en) Component Carrier Comprising at Least Two Components
US20240021440A1 (en) Component Carrier and Method of Manufacturing the Same
CN114141721A (zh) 具有低溶剂无纤维介电层的部件承载件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant