JP3925378B2 - 高周波モジュール装置の製造方法。 - Google Patents

高周波モジュール装置の製造方法。 Download PDF

Info

Publication number
JP3925378B2
JP3925378B2 JP2002286837A JP2002286837A JP3925378B2 JP 3925378 B2 JP3925378 B2 JP 3925378B2 JP 2002286837 A JP2002286837 A JP 2002286837A JP 2002286837 A JP2002286837 A JP 2002286837A JP 3925378 B2 JP3925378 B2 JP 3925378B2
Authority
JP
Japan
Prior art keywords
frequency
layer
module device
unit
frequency module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002286837A
Other languages
English (en)
Other versions
JP2004128029A (ja
Inventor
剛 小川
孝彦 小瀬村
輝 武藤
明彦 奥洞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002286837A priority Critical patent/JP3925378B2/ja
Priority to KR1020047008152A priority patent/KR101010126B1/ko
Priority to PCT/JP2003/011254 priority patent/WO2004032229A1/ja
Priority to US10/496,878 priority patent/US7183135B2/en
Priority to TW092125215A priority patent/TWI227608B/zh
Publication of JP2004128029A publication Critical patent/JP2004128029A/ja
Priority to US11/710,785 priority patent/US7741162B2/en
Application granted granted Critical
Publication of JP3925378B2 publication Critical patent/JP3925378B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、受動素子を備え、小型化、薄型化が図られた高周波回路部の製造方法に関する。
【０００２】
【従来の技術】
例えば、音楽、音声或いは画像等の各種情報は、近年、データのデジタル化に伴ってパーソナルコンピュータやモバイルコンピュータ等によっても手軽に扱えるようになっている。また、これらの情報は、音声コーデック技術や画像コーデック技術により帯域圧縮が図られて、デジタル通信やデジタル放送により各種の通信端末機器に対して容易に且つ効率的に配信される環境が整いつつある。例えば、オーディオ・ビデオデータ（ＡＶデータ）は、携帯電話機によって屋外での受信も可能である。
【０００３】
ところで、データ等の送受信システムは、家庭を始めとして小規模な地域内においても好適なネットワークシステムの提案によって、様々に活用されるようになっている。ネットワークシステムとしては、例えばIEEE802.11aで提案されているような５ＧＨｚ帯域の狭域無線通信システム、IEEE802.11bで提案されているような２．４５ＧＨｚ帯域の無線ＬＡＮシステム或いはBluetoothと称される近距離無線通信システム等の種々の次世代ワイヤレスシステムが注目されている。
【０００４】
データ等の送受信システムは、かかるワイヤレスネットワークシステムを有効に利用して、家庭内や屋外等の様々な場所において手軽に且つ中継装置等を介することなく様々なデータの授受、インターネット網へのアクセスやデータの送受信が可能となっている。
【０００５】
一方、データ等の送受信システムにおいては、小型軽量で携帯可能であり上述した通信機能を有する通信端末機器の実現が必須となる。通信端末機器においては、送受信部においてアナログの高周波信号の変復調処理を行うことが必要であることから、一般に図２２に示すような送受信信号からいったん中間周波数に変換するようにしたスーパーへテロダイン方式による高周波送受信回路１００が備えられる。
【０００６】
高周波送受信回路１００には、アンテナや切替スイッチを有して情報信号を受信或いは送信するアンテナ部１０１と、送信と受信との切替を行う送受信切替器１０２とが備えられる。高周波送受信回路１００には、周波数変換回路部１０３や復調回路部１０４等からなる受信回路部１０５が備えられる。高周波送受信回路１００には、パワーアンプ１０６やドライブアンプ１０７及び変調回路部１０８等からなる送信回路部１０９が備えられる。高周波送受信回路１００には、受信回路部１０５や送信回路部１０９に基準周波数を供給する基準周波数生成回路部が備えられる。
【０００７】
以上のような構成の高周波送受信回路１００においては、詳細を省略するが、各段間にそれぞれ介挿された種々のフィルタ、局発装置（VOC:voltage contolled oscillator）、ＳＡＷフィルタ（Surface Acoustic Wave）等の大型機能部品や、整合回路或いはバイアス回路等の高周波アナログ回路に特有なインダクタンス、レジスタンス、キャパシタンス等の受動部品の点数が非常に多い構成となっている。したがって、高周波送受信回路１００は、全体に大型となり、通信端末機器の小型軽量化に大きな障害となっていた。
【０００８】
一方、通信端末機器には、図２３に示すように、中間周波数への変換を行わずに情報信号の送受信を行うようにしたダイレクトコンバージョン方式による高周波送受信回路１１０も用いられる。高周波送受信回路１１０においては、アンテナ部１１１によって受信された情報信号が送受信切替器１１２を介して復調回路部１１３に供給されて直接ベースバンド処理が行われる。高周波送受信回路１１０においては、ソース源で生成された情報信号が変調回路部１１４において中間周波数に変換されることなく直接所定の周波数帯域に変調され、アンプ１１５と送受信切替器１１２を介してアンテナ部１１１から送信される。
【０００９】
以上のような構成の高周波送受信回路１１０においては、情報信号について中間周波数の変換を行うことなくダイレクト検波を行うことによって送受信する構成であることから、フィルタ等の部品点数が低減されて全体構成の簡易化が図られ、より１チップ化に近い構成が見込まれるようになる。しかしながら、高周波送受信回路１１０においても、後段に配置されたフィルタ或いは整合回路の対応が必要となる。また、高周波送受信回路１１０は、高周波段で一度の増幅を行うことから充分なゲインを得ることが困難となり、ベースバンド部でも増幅操作を行う必要がある。したがって、高周波送受信回路１１０は、ＤＣオフセットのキャンセル回路や余分なローパスフィルタを必要とし、さらに全体の消費電力が大きくなるといった問題があった。
【００１０】
従来の高周波送受信回路は、上述したようにスーパーへテロダイン方式及びダイレクトコンバージョン方式のいずれにおいても、通信端末機器の小型軽量化等の要求仕様に対して充分な特性を満足し得ないものであった。このため、高周波送受信回路については、例えばＳｉ−ＣＭＯＳ回路等をベースとして簡易な構成によって小型化を図ったモジュール化について種々の試みが図られている。すなわち、試みの１つは、例えば特性のよい受動素子をＳｉ基板上に形成するとともにフィルタ回路や共振器等をＬＳＩ（Large-scale Integrated Circuit）上に作り込み、さらにベースバンド部分のロジックＬＳＩも集積化することで、いわゆる１チップ化された高周波回路基板を製作する方法である。
【００１１】
このような１チップ化された高周波回路基板においては、図２４に示すように、いかにして性能のよいインダクタ１２０を形成するかが極めて重要となる。この高周波回路基板では、Ｓｉ基板１２１及びＳｉＯ２絶縁層１２２のインダクタ形成部位１２３に対応して大きな凹部１２４を形成する。この高周波回路基板は、凹部１２４に臨ませて第１の配線層１２５を形成すると共に、ＳｉＯ２絶縁層１２２上に第２の配線層１２６が形成されてコイル部１２７を構成する。また、高周波回路基板は、他の対応として配線パターンの一部を基板表面から立ち上げて空中に浮かすといった対応を図ることによってインダクタ１２０が形成されていた。
【００１２】
しかしながら、この高周波回路基板は、いずれもインダクタ１２０を形成する工程が多くて極めて煩わしいことからコストがアップするといった問題があった。また、この高周波回路基板においては、アナログ回路の高周波回路部と、デジタル回路のベースバンド回路部との間に介在するＳｉ基板の電気的干渉が大きな問題となることがあった。
【００１３】
以上のような欠点を改善する高周波回路基板としては、例えば図２５に示したＳｉ基板を用いた高周波モジュール装置１３０や、図２６に示したガラス基板を用いた高周波モジュール装置１４０が提案されている。
【００１４】
この高周波モジュール装置１３０は、Ｓｉ基板をベース基板１３１として用い、このベース基板１３１上にＳｉＯ２層１３２を形成した後に、例えばリソグラフィ技術等の薄膜形成技術によって受動素子層１３３が成膜形成された構成となっている。高周波モジュール装置１３０において、受動素子層１３３には、詳細を省略するが、その内部に配線層１３４と共にインダクタ、レジスタ或いはキャパシタ等の受動素子部１３５が絶縁層１３６を介して多層に形成されている。
【００１５】
高周波モジュール装置１３０は、受動素子層１３３上にビア（スルーホール）等を介して配線層１３４と接続された端子部１３７が形成され、これら端子部１３７にフリップチップ実装法等により高周波ＩＣやＬＳＩ等の機能性素子１３８が実装された構成となっている。この高周波モジュール装置１３０では、例えばマザー基板等に実装することで、高周波回路部とベースバンド回路部とを区分し、これら両者が電気的に干渉することを抑制させる。
【００１６】
ところで、この高周波モジュール装置１３０においては、受動素子層１３３内に受動素子部１３５を形成する際に、ベース基板１３１が導電性を有するＳｉ基板であることから受動素子部１３５の良好な高周波特性にとって邪魔になることがある。
【００１７】
一方、高周波モジュール装置１４０は、上述した高周波モジュール装置１３０におけるベース基板１３１の問題を解決するために、ベース基板１４１にガラス基板が用いられている。高周波モジュール装置１４０も、ベース基板１４１上に例えば薄膜形成技術等によって受動素子層１４２が成膜形成されてなる。高周波モジュール装置１４０において、受動素子層１４２には、詳細を省略するが、その内部に配線層１４３と共にインダクタ、レジスタ或いはキャパシタ等の受動素子部１４４が絶縁層１４５を介して多層に形成されている。
【００１８】
高周波モジュール装置１４０は、受動素子層１４２上にビア等を介して配線層１４３と接続された端子部１４６が形成され、これら端子部１４６にフリップチップ実装法等により高周波ＩＣやＬＳＩ等の機能性素子１４７が直接実装されて構成される。この高周波モジュール装置１４０は、ベース基板１４１に導電性を有しないガラス基板を用いることで、ベース基板１４１と受動素子層１４２との容量的結合度が抑制され受動素子層１４２内に良好な高周波特性を有する受動素子部１４４を形成させる。この高周波モジュール装置１４０においては、例えばマザー基板等に実装するために、受動素子層１４２の表面に端子パターンを形成するとともにワイヤボンディング法等によってマザー基板との接続が行われる。
【００１９】
これらの高周波モジュール装置１３０，１４０においては、上述したようにベース基板１３１，１４１上に高精度の受動素子層１３２，１４２が形成されている。ベース基板１３１，１４１には、受動素子層を薄膜形成する際に、スパッタリング時の表面温度の上昇に対する耐熱特性、リソグラフィ時の焦点深度の保持、マスキング時のコンタクトアライメント特性が必要となる。
【００２０】
このため、ベース基板１３１，１４１は、このために高精度の平坦性が必要とされるとともに、絶縁性、耐熱性或いは耐薬品性等が要求される。上述したベース基板１３１，１４１は、Ｓｉ基板やガラス基板であることから、かかる特性を有しておりＬＳＩと別プロセスにより低コストで低損失な受動素子の形成を可能にさせる。
【００２１】
また、高周波モジュール装置１３０，１４０において、ベース基板１３１，１４１は、従来のセラミックモジュール技術で用いられる印刷によるパターン等の形成方法或いはプリント配線基板に配線パターンを形成する湿式エッチング法等と比較して、高精度の受動素子の形成が可能であると共に、素子サイズをその面積の１／１００程度まで縮小することが可能である。また、高周波モジュール装置１３０，１４０では、ベース基板１３１，１４１にＳｉ基板やガラス基板を用いることで、受動素子の使用限界周波数を２０ＧＨｚ以上まで高めることが可能である。
【００２２】
ところで、これらの高周波モジュール装置１３０、１４０においては、上述したようなベース基板１３１，１４１上に形成した配線層１３４，１４３を介して高周波信号系のパターン形成と、電源やグランドの供給配線或いは制御系信号配線が行われる。このため、高周波モジュール装置１３０、１４０では、各配線間に電気的干渉が生じるとともに、配線層を多層に形成することによるコストアップや、配線の取り回しによる大型化といった問題が生じてしまうことがある。
【００２３】
また、これらの高周波モジュール装置１３０，１４０では、ベース基板１３１，１４１に比較的高価なＳｉ基板やガラス基板が用いられることで、コストがアップするといった問題もある。
【００２４】
これらの高周波モジュール装置１３０，１４０は、図２７に示すように、いわゆる１チップ部品としてマザー基板１５０の主面に実装される。ここでは、高周波モジュール装置１３０を図面に挙げて説明する。
【００２５】
マザー基板１５０には、主面上に高周波モジュール装置１３０が実装されていると共に、高周波モジュール装置１３０全体を覆う絶縁樹脂等からなるシールドカバー１５１も実装されている。また、マザー基板１５０の表裏主面には、パターン配線や入出力端子部等がそれぞれ形成されていると共に、高周波モジュール装置１３０の搭載領域の周囲に多数のランド部１５２が形成されている。
【００２６】
そして、マザー基板１５０上に高周波モジュール装置１３０を実装する場合、高周波モジュール装置１３０の配線層１３６とランド部１５２とをワイヤボンディング法によるワイヤ１５３で電気的に接続し、高周波モジュール装置１３０に電源供給や信号の送受を行うようにさせる。なお、高周波モジュール装置１４０についても、同様にしてマザー基板１５０に実装される。
【００２７】
マザー基板１５０に実装された高周波モジュール装置１３０では、受動素子層１３３がベース基板１３１を介してマザー基板１５０上に配置されることで厚み方向に大型化するといった問題もあった。
【００２８】
さらに、マザー基板１５０に実装された高周波モジュール装置１３０では、ベース基板１３１内に配線構造を設けることが困難であり、その周囲に電源を供給するランド部１５２が多数配置されることから面方向に大型化するといった問題もある。
【００２９】
このような問題を解決する手段としては、例えば図２８に示すような高周波モジュール装置１６０等が提案されている。（例えば、特許文献１を参照。）
この高周波モジュール装置１６０は、有機配線基板等からなるベース基板１６１の主面に平坦化処理が施され、高度に平坦化されたベース基板１６１の主面に薄膜形成技術等によって受動素子等を有する高周波素子層部１６２が形成された構成になっている。
【００３０】
このような構成の高周波モジュール装置１６０では、高周波素子層部１６２に対する電気や信号の供給を、上述した高周波モジュール装置１５０の場合のワイヤ１５４等を用いることなく有機配線基板であるベース基板１６１で行えることから、レギュレーションの高い電源供給が行える。また、この高周波モジュール装置１６０では、ベース基板１６１が有機配線基板であることから、ベース基板にＳｉ基板やガラス基板を用いた場合に比べてコストダウンが図れる。
【００３１】
【特許文献１】
特開２００２−９４２４７号公報（第５−６頁）
【００３２】
【発明が解決しようとする課題】
しかしながら、上述した高周波モジュール装置１６０では、ベース基板１６１の主面上に高周波素子層部１６２が順次積層形成されており、製造コストが高価な高周波素子層部１６２がベース基板１６１の主面全体に形成されることから、更なる小型化、低コスト化を図ることは困難である。
【００３３】
そこで、本発明は、受動素子や配線部を精度良く形成することを可能にすると共に、小型化、低価格化を図った高周波モジュール装置の製造方法を提供することを目的に提案されたものである。
【００３４】
【課題を解決するための手段】
上述した目的を達成する本発明に係る高周波モジュール装置の製造方法は、ダミー基板の平坦化された主面上に、一部に受動素子が設けられた配線層と、絶縁層とを有する単位配線層が、互いの配線層が電気的に層間接続されるように複数積層形成され、単位配線層の最上層の主面から配線層を露出する高周波回路部を形成する回路部形成工程と、接続部が形成されたベース基板の主面に、接続部と単位配線層の最上層の主面で露出する配線層とを接合させるように高周波回路部を実装する実装工程と、ベース基板の主面に実装された高周波回路部から、ダミー基板を除去する除去工程とを有することを特徴としている。
【００３５】
この高周波モジュール装置の製造方法では、ダミー基板の平坦化された主面上に単位配線層が複数積層形成された高周波回路部を、単位配線層の最上層の主面で露出する配線層とベース基板の主面に形成された接続部とを接合させるようにベース基板の主面に実装させた後に、ダミー基板を高周波回路部より除去することでベース基板の主面の所定の範囲に高周波回路部が実装された構成の高周波モジュール装置が製造される。
【００３６】
この高周波モジュール装置の製造方法では、ダミー基板の平坦化された主面上に高周波回路部が形成されることから、受動素子を有する配線層が精度良く形成された高周波モジュール装置を製造できる。
【００３７】
また、この高周波モジュール装置の製造方法では、高精度に形成される高周波回路部の必要な部分だけをダミー基板の主面上に形成させることで、高周波回路部の必要な部分だけをベース基板に実装できることから、小型化、低コスト化が図られた高周波モジュール装置を製造できる。
【００３８】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。図１に本発明を適用した高周波モジュール装置の製造方法で製造される高周波モジュール装置１を示す。この高周波モジュール装置１は、携帯通信端末機器等に備えられた送受信部においてスーパーへテロダイン方式やダイレクトコンバージョン方式等によって高周波信号の交換処理等を行う高周波回路を構成している。
【００３９】
高周波モジュール装置１は、高周波回路部２、いわゆる高周波回路基板がベース基板３に例えば半田等によるバンプ部４で電気的に接続され実装された構成となっている。
【００４０】
高周波回路部２は、第１の単位配線層５の主面の下方に第２の単位配線層６が形成され、第２の単位配線層６の主面の下方に第３の単位配線層７が形成されている。これら第１の単位配線層５〜第３の単位配線層７は、それぞれ絶縁層とパターン配線とによって構成されている。
【００４１】
高周波回路部２は、第１の単位配線層５〜第３の単位配線層７が全層を貫通或いは上下層を貫通するビア８によって電気的に層間接続されている。高周波回路部２は、第１の単位配線層５〜第３の単位配線層７における主面が機械的化学的研磨法（CMP:Chemical-Mechanical Polishing）によって平坦化処理が施されており、例えば第１の単位配線層５のビア８と第２の単位配線層６のビア８とが重なるように形成させるビア−オン−ビア（Via-on-Via）構造が可能とされている。高周波回路部２は、第１の単位配線層５〜第３の単位配線層７における主面が平坦化されていることから、上層の各単位配線層のパターン配線を精度良く形成することが可能となる。
【００４２】
高周波回路部２は、ベース基板３と相対する主面（以下、接続面と記す。）２ａとは反対側の主面２ｂに、例えば半導体チップやＬＳＩ（Large-scale Integrated Circuit）チップ等の機能性素子９、或いは図示しない表面実装部品が、フリップチップボンディング法等で形成された素子用バンプ部１０で第１の単位配線層５のパターン配線と電気的に接続されている。
【００４３】
高周波回路部２は、第１の単位配線層５の主面上に、機能性素子９の周囲を埋めるように樹脂層１１が形成され、これら機能性素子９と樹脂層１１とに研磨処理が施されることにより全体の薄型化が図られている。
【００４４】
高周波回路部２は、第１の単位配線層５〜第３の単位配線層７におけるパターン配線の所定の位置にキャパシタ１２、レジスタ１３、インダクタ１４といった受動素子が形成されている。キャパシタ１２は、例えばデカップリングキャパシタやＤＣカット用キャパシタであり、タンタルオキサイト（ＴａＯ）膜によって薄膜形成されている。レジスタ１３は、例えば終端抵抗用抵抗体であり、窒化タンタル（ＴａＮ）膜によって薄膜形成されている。
【００４５】
高周波回路部２では、上述したように、第１の単位配線層５〜第３の単位配線層７における主面が平坦化されていることから、係る受動素子を精度良く形成することが可能である。このように、高周波回路部２では、半導体チップ等を用いることなく、受動素子としてキャパシタ１２等が各単位配線層内に精度良く薄膜形成されていることから小型且つ高性能な受動素子を搭載することになる。
【００４６】
高周波回路部２は、詳細は後述するが、第１の単位配線層５〜第３の単位配線層７が平坦な主面を有するダミー基板３０上に剥離層３１を介して順次積層形成され、ダミー基板３０及び剥離層３１が除去されることで形成される。このため、高周波回路部２では、ダミー基板３０上に必要な部分だけを形成できる。また、この高周波回路部２は、例えばガラス基板やＳｉ基板等のベース基板を用いることのない構成となっていることから、従来に比べて大幅にコストダウンできる。
【００４７】
一方、ベース基板３は、複数の配線層１５が各層間に絶縁層１６を介して構成されており、複数の配線層１５は全層を貫通或いは複数層を貫通するビアホール１７で層間接続されている。ベース基板３は、その表裏主面に入出力端子部１８が複数備えられており、これら入出力端子部１８が例えば外部電源に対する接続端子や、高周波回路部２を実装する際のバンプ部４のベースとして機能する。また、ベース基板３においては、複数の配線層１５が、入出力端子部１８から供給された電力、コントロール信号、高周波信号等を高周波回路部２へ伝達させる配線として機能すると共に、グランド部（接地電極）１９としても機能する。
【００４８】
ベース基板３においては、絶縁層１６の材料に低誘電率で低いＴａｎδ、すなわち高周波特性に優れた材料、例えばポリフェニレンエーテル（ＰＰＥ）、ビスマレイドトリアジン（ＢＴ−ｒｅｓｉｎ）、ポリテトラフルオロエチレン、ポリイミド、液晶ポリマ（ＬＣＰ）、ポリノルボルネン（ＰＮＢ）、フェノール樹脂、ポリオレフィン樹脂等の有機材料、セラミック等の無機材料、或いはガラスエポキシ等の有機材料と無機材料の混合体等が用いられる。なお、ベース基板３は、一般的な多層配線基板製造工程を経ることによって製造される。
【００４９】
次に、上述した高周波モジュール装置１の製造方法について説明する。高周波モジュール装置１は、先ず、高周波回路部２を作製する。高周波回路部２を形成する際は、図２に示すように、主面３０ａ上に剥離層３１が成膜されたダミー基板３０を用意する。ダミー基板３０には、高い耐熱性を有し、その主面が高度に平坦化されている例えばガラス基板や、石英基板や、Ｓｉ基板等を用いる。剥離層３１は、例えばスパッタリング法や化学蒸着（CDV:Chemical Vapor Deposition）法等といった薄膜形成技術によってダミー基板３０の主面３０ａ上の全面に亘って１０００Å程度の均一な厚みに成膜された銅やアルミニウム等の金属膜３１ａと、この金属膜３１ａ上にスピンコート法等で全面に亘って１μｍ〜２μｍ程度の厚みに成膜されたポリイミド樹脂等の樹脂膜３１ｂとによって構成されている。
【００５０】
次に、剥離層３１上には、図３に示すように、第１の絶縁層３２が均一な厚みに形成される。第１の絶縁層３２は、従来の配線基板製造工程において一般的に知られる絶縁性誘電材料を用いて成膜形成される。第１の絶縁層３２には、低誘電率で低いＴａｎδ、すなわち高周波特性に優れた、例えばポリフェニレンエーテル（ＰＰＥ）、ビスマレイドトリアジン（ＢＴ−ｒｅｓｉｎ）、液晶ポリマ（ＬＣＰ）、ポリノルボルネン（ＰＮＢ）、ビスマレイドトリアジン（ＢＴ−レジン）、ポリイミド、ベンゾシクロブテン（ＢＣＢ）、エポキシ樹脂、アクリル系樹脂等の絶縁性誘電材料が用いられる。第１の絶縁層３２は、絶縁性誘電材料が例えばスピンコート法、カーテンコート法、ロールコート法、ディップコート法等によって剥離層３１上に塗布されることで成膜形成される。
【００５１】
次に、第１の絶縁層３２には、所定の位置にビア８となる開口部３２ａがパターンニング処理により形成される。開口部３２ａは、第１の絶縁層３２にパターンニング処理が施されることによって形成される。開口部３２ａは、第１の絶縁層３２に感光性の絶縁性誘電材料を用いた場合、フォトリソグラフ技術によるパターンニング処理が施されることで形成される。また、開口部３２ａは、第１の絶縁層３２に非感光性の絶縁性誘電材料を用いた場合、フォトレジストやアルミニウム等のマスクを用いてドライエッチングやレーザ加工等によってパターンニング処理が施される。
【００５２】
次に、第１の絶縁層３２には、図４に示すように、エッチング処理が施されて第１の配線溝３３が形成される。第１の配線溝３３は、第１の絶縁層３２上に第１の配線溝３３のパターンに対応した開口部を有するエッチングマスクが形成され、第１の絶縁層３２のエッチングマスク以外の領域に例えば酸素プラズマによる方向性イオンエッチング法（RIE:Reactive Ion Etching）等のドライエッチング処理が施された後に、エッチングマスクが除去されることで形成される。
【００５３】
次に、第１の配線溝３３が形成された第１の絶縁層３２上には、図５に示すように、金属めっき処理が施されることによって、金属めっき層３４が形成される。金属めっき層３４は、例えば銅等、導電性の高い金属によって形成されている。金属めっき処理は、電解めっき或いは無電解めっきのいずれを用いても良く、第１の絶縁層３２の第１の配線溝３３が設けられている主面全面及び開口部３２ａを金属めっき層３４が埋めて、金属めっき層３４の最厚部が第１の絶縁層３２の最厚部よりも厚くなるように施される。金属めっき処理は、電解めっきによって金属めっき層３４を形成する場合に、剥離層３１の金属膜３１ａが電圧印加電極として機能することになる。
【００５４】
次に、第１の絶縁層３２の主面には、図６に示すように、第１の絶縁層３２が露出するまで金属めっき層３４に平坦化処理が施されることで第１のパターン配線３５が形成される。これにより、剥離層３１上には、第１の絶縁層３２と第１のパターン配線３５とによって構成され、平坦化処理により高度に平坦化された主面５ａを有する第１の単位配線層５が形成される。平坦化処理は、材質が異なる第１の絶縁層３２と金属めっき層３４とを同時に研磨することから、機械的化学的研磨法（CMP:Chemical-Mechanical Polishing）が用いられる。このＣＭＰ法は、銅等の金属からなる金属めっき層３４の研磨レートを大きくさせるように材料に選択性をもった研磨を施すことが可能であり研磨面を高精度に平坦化させる。
【００５５】
この第１の単位配線層５においては、第１の絶縁層３２に感光性の絶縁性誘電材料を用いた場合、第１の絶縁層３２が高精度の平坦化されているダミー基板３０の主面３０ａ上に形成されて第１の絶縁層３２の厚みにばらつきがないことから、フォトリソグラフ処理によるパターンニング像の焦点のずれが抑制されて第１のパターン配線３５やビア８を精度良く形成させることが可能となる。
【００５６】
このようにして形成された第１の単位配線層５は、第１の絶縁層３２に第１のパターン配線３５が埋め込まれた状態で形成され、その主面５ａがＣＭＰ法による平坦化処理により高精度に平坦化されていると共に、ビア８も一括して形成されている。このビア８は、第１の単位配線層５の主面５ａに露出していいる端部も高精度の平坦化されていることから、その上方に後述する工程で形成される第２の単位配線層６との電気的な接続をビア８同士、すなわち上述したビア−オン−ビア（Via-on-Via）構造にすることが可能となる。このビア−オン−ビア構造は、各単位配線層同士の電気的な接続を最短で行えると共に、高周波回路部２の小面積化も図ることが可能となる。
【００５７】
次に、第１の単位配線層５の主面５ａ上には、図７に示すように、受動素子部としてキャパシタ１２の下電極や、レジスタ１３の受電極となる受電極部３６が形成される。この受電極部３５を形成する際は、ビア８を有する第１の単位配線層５の主面５ａ上に例えばチタン等の金属からなる第１の金属膜を表面全面に亘って２００Å程度の厚みにスパッタリング法や蒸着法等を用いて成膜する。次に、この金属膜の表面全面に亘って例えばＣｕ、Ａｌ、Ａｕ、Ｐｔ等の金属からなる第２の金属膜を２０００Å程度の厚みに成膜する。
【００５８】
次に、第２の金属膜には、その主面上に受電極部３６が形成させる領域をマスクが形成され、マスキングされていない領域にエッチング処理が施される。このエッチング処理は、例えば硝酸、硫酸、酢酸等を所定の割合で混合した混酸をエッチャントとするウェットエッチングによって行われる。このエッチング処理では、混酸からなるエッチャントの腐食性がチタン金属に対して小さいことから、第１の金属膜が露呈するまで行うことで、マスキングされていない第２の金属膜だけを腐食することができる。
【００５９】
次に、マスキングされていない第１の金属膜には、エッチング処理が施される。このエッチング処理は、例えば弗酸アンモニウムと一水素二弗化アンモニウム等を所定の割合で混合した混酸をエッチャントとするウェットエッチングや、ＣＦ４プラズマ等によるプラズマエッチング等によって行われる。このエッチング処理では、エッチャントやＣＦ４プラズマにおける腐食性がチタン金属以外の金属に対して小さいことから、第１の金属膜だけを腐食することができる。このようにして、第１の単位配線層５上には、第１の金属膜及び第２の金属膜によって構成される受電極部３６が形成される。
【００６０】
次に、図８に示すように、受電極部３６と接続されるように受動素子部としてキャパシタ１２とレジスタ１３とが形成される。これらの受動素子部を形成する際は、先ず、第１の単位配線層５の主面５ａ全面に受電極部３６を覆うように窒化タンタル（ＴａＮ）膜を成膜する。このＴａＮ膜は、陽極酸化することによってキャパシタ１２となる酸化タンタル（ＴａＯ）誘電体膜のベース膜である。このＴａＮ膜の成膜方法は、例えば２０００Å程度の厚みに成膜が可能なスパッタリング法等が好ましい。
【００６１】
次に、ＴａＮ層上には、キャパシタ１２及びレジスタ１３が形成される部分だけを陽極酸化させるためのマスクが形成される。これにより、ＴａＮ層上は、マスクの開口部から外方に臨む部分だけが陽極酸化されることになる。次に、マスクの開口部ａから外方に臨むＴａＮ層には、陽極酸化処理が施される。この陽極酸化処理は、例えばホウ酸化アンモニウム等の電解液中でＴａＮが陽極となるように５０〜２００Ｖの電圧が印加されることにより、ＴａＮ層が酸化されて、ＴａＯ層を形成させる。なお、ＴａＯ層は、ＴａＮ層に印加される電圧を調節することで所望の厚みに形成させることが可能となる。
【００６２】
次に、陽極酸化処理が施されたＴａＮ層上に形成されたマスクを除去する。これにより、ＴａＮ層の表面が選択的に酸化されたＴａＯ層をキャパシタ１２の誘電体材料とすることができる。次に、ＴａＯ層には、キャパシタ１２及びレジスタ１３の形成部位をレジスト等でマスクした状態でドライエッチング等を施し、マスクを除去することでキャパシタ１２及びレジスタ１３の誘電体膜３７が同時に形成される。このようにして、第１の単位配線層５上には、キャパシタ１２及びレジスタ１３といった受動素子部が形成される。これらの受動素子部では、高精度に平坦化されている第１の単位配線層５の主面５ａ上に形成されていることから、精度良く形成することができ、高周波特性の向上を図ることが可能である。なお、キャパシタ１２は、誘電体膜３７に例えばＢＳＴ（Ｂａ，ＳＲ，Ｔｉ，Ｏ）膜やＳＴＯ（Ｓｒ，Ｔｉ，Ｏ）膜等を用いて形成されても良い。
【００６３】
次に、キャパシタ１２上には、上電極部３８が成膜される。この上電極部３８は、例えばＡｌ、Ｃｕ、Ｐｔ、Ａｕ等の金属膜が密着性を向上させるためのＣｒ、Ｎｉ、Ｔｉ等の下地層を介して成膜されている。上電極部３８は、金属膜にＡｌ、Ｃｕを用いた場合、第１の単位配線層５上に受動体部を覆うようにスパッタリング法等により２０００Å程度の厚みに成膜された後に、マスキング及びエッチング等によって所定のパターン形状に成膜される。
【００６４】
次に、第１の単位配線層５上には、図９に示すように、その主面５ａ上に形成された受動素子部を覆うように第２の単位配線層６が積層形成される。この第２の単位配線層６は、第１の単位配線層と同様の材料を用いると共に同様の工程を経ることによって形成される。第２の単位配線層６は、第２の絶縁層３９と第２のパターン配線４０とによって構成されている。第２の単位配線層６においては、第２の絶縁層３９に感光性の絶縁性誘電材料を用いた場合、第２の絶縁層３９が高精度の平坦化された第１の単位配線層５上に形成されて第２の絶縁層３９の厚みにばらつきがないことから、フォトリソグラフ処理によるパターンニング像の焦点のずれが抑制されて第２のパターン配線４０やビア８を精度良く形成させることができる。
【００６５】
第２の単位配線層６は、高精度に平坦化されている第１の単位配線層５の主面５ａ上に形成されていることから、第２のパターン配線４０が精度良く形成されている。第２の単位配線層６のパターン配線４０が臨む主面６ａは、上述したＣＭＰ法による平坦化処理が施されており、第１の単位配線層５の主面５ａと同様に高精度に平坦化されている。
【００６６】
次に、第２の単位配線層６の主面６ａ上には、図１０に示すように、受動素子部としてキャパシタ４１が形成される。このキャパシタ４１は、第１の単位配線層５の主面５ａ上に形成させたキャパシタ１２と同様の形成工程を経ることによって形成される。キャパシタ４１も、高精度に平坦化されている第２の単位配線層６の主面６ａ上に形成されていることから、精度良く形成されて高周波特性の向上が図られている。
【００６７】
次に、第２の単位配線層６の主面６ａ上には、図１１に示すように、第１の単位配線層５を形成するのと同様の手順で、第３の絶縁層４２と第３のパターン配線４３とからなる第３の単位配線層７を形成させる。この第３の単位配線層７は、高精度に平坦化されている第２の単位配線層６の主面６ａ上に成膜されることから、第３のパターン配線４３やビア８が精度良く形成されることになる。できる。また、第３の単位配線層７においては、第３のパターン配線４３の一部にインダクタ１４が精度良くパターン形成されている。
【００６８】
以上のようにして、最上層の主面、ベース基板３に対する接続面２ａが高精度に平坦化された高周波回路部２が作製される。このようにして作製される高周波回路部２では、ダミー基板３０の主面３０ａ上に高精度なパターン配線を有する各単位配線層の必要な部分だけを形成できることから、小型化、低コスト化を図ることができる。
【００６９】
なお、この高周波回路部２おいては、単位配線層を３層構造としているが、このことに限定されることはなく、第１の単位配線層５の形成工程を繰り返すことによって単位配線層を三層以上有する構成にすることができる。また、高周波回路部２においては、各単位配線層のパターン配線を絶縁層に埋め込むように形成しているが、このことに限定されることはなく、例えばセミアディティブ法等、従来の薄膜形成技術によってパターン配線を形成させることも可能である。
【００７０】
次に、高周波回路部２には、図１２に示すように、接続面２ａに露出している第３のパターン配線４３の所定の位置に例えば半田等によるバンプ部４が形成される。バンプ部４は、ベース基板３に高周波回路部２を実装する際の電気的接続部として機能し、例えば電解めっきや無電解めっき等によりニッケル／銅めっき層として形成しても良い。高周波回路部２では、ダミー基板３０を支持基板としていることから撓みのない状態にされており、高精度に平坦化された接続面２ａにバンプ部４を精度良く形成することが可能となる。
【００７１】
次に、高周波回路部２は、図１３に示すように、接続面３ａとベース基板３とが対向するように反転させてベース基板３上に、他の半導体チップ４４と一緒に実装される。ベース基板３は、層内にグランド部１９等を備える配線層１５を複数有し、高周波回路部２等が実装される主面（以下、実装面）３ａ上にレジスト等によって形成される保護層４５から露出する入出力端子部１８が形成されている。
【００７２】
そして、高周波回路部２は、ベース基板３の実装面３ａで露出している入出力端子部１８に、接続面２ａ上に形成されたバンプ部４を介して電気的に接続されることでベース基板３に実装されている。具体的には、バンプ部４と出入力端子部１８とが相対している状態の高周波回路部２とベース基板３との間にアンダーフィル４６が充填され、例えば半田リフロー槽等で加熱されることによって入出力端子部１８とバンプ部４とが電気的に接続されて、高周波回路部２がベース基板３の実装面３ａに実装される。
【００７３】
次に、ダミー基板３０は、図１４に示すように、高周波回路部２から剥離層３１と共に除去される。具体的には、ダミー基板３０及び剥離層３１を高周波回路部２及びベース基板３ごと例えば塩酸や硝酸等の酸性溶液中に浸漬させることで酸性溶液が剥離層３１の金属膜３１ａを僅かに溶解させつつ金属膜３１ａと樹脂膜３１ｂとの間に浸入していき、金属膜３１ａと樹脂膜３１ｂとの間で剥離が進行し、接続面２ａとは反対側の主面２ｂ上に樹脂膜３１ｂが残留した状態でダミー基板３０が除去される。また、ダミー基板３０は、例えばレーザアブレーション処理によって高周波回路部２から除去されるようにしても良い。
【００７４】
次に、高周波回路部２に主面２ｂ上に残留した樹脂膜３１ｂは、例えば酸素プラズマによるドライエッチング法等によって除去される。これにより、高周波回路部２の主面２ｂには、ビア８が露出することになる。高周波回路部２は、相対していたダミー基板３０の主面３０ａが高度に平坦化されていることから、このダミー基板３０の主面３０ａと相対する主面２ｂも高度に平坦化されることになる。なお、ダミー基板３０は、必要に応じて再利用される。
【００７５】
このようにして、高周波回路部２とベース基板３とにより構成される高周波モジュール装置１が製造される。
【００７６】
以上のようにして製造された高周波モジュール装置１は、ダミー基板３０の平坦化された主面３０ａ上に第１の単位配線層５〜第３の単位配線層７が積層形成された高周波回路部２を、ベース基板３の実装面３ａに、高周波回路部２の接続面２ａで露出する第３のパターン配線４３とベース基板３の実装面３ａで露出する入出力端子部１８とをバンプ部４を介して接続させるようにして実装させた後に、ダミー基板３０を高周波回路部２より除去することで、ベース基板３の実装面３ａの所定の範囲に高周波回路部２が実装された構成になっている。
【００７７】
この高周波モジュール装置１では、ダミー基板３０の平坦化された主面３０ａ上に高周波回路部２が形成されることから、キャパシタ１２、レジスタ１３、インダクタ１４といった受動素子やパターン配線等を精度良く形成させることができ、配線の引き回しを高密度にして小面積化すると共に高周波特性を向上させることができる。
【００７８】
この高周波モジュール装置１では、高精度なパターン配線を有する高周波回路部２をダミー基板３０の主面３０ａ上に必要な部分だけ形成させることで、高周波回路部２の必要な部分だけをベース基板３の実装面３ａ上に実装できることから、小型化、低コスト化を図ることができる。
【００７９】
この高周波モジュール装置１では、高周波回路部２に対して電力、コントロール信号、高周波信号等を高周波回路部２へ伝達させる配線やグランド部１９として機能する複数の配線層１５がベース基板３の内部に設けられており、例えば従来のようなベース基板の実装面における高周波回路部の周囲に電源を供給するためのランドやワイヤ等を必要としないことから、更なる小面積化を図ることができる。
【００８０】
この高周波モジュール装置１では、ベース基板３側に充分な面積を有する配線層１５やグランド部１９が形成されていることから、レギュレーションの高い電力供給を高周波回路部２に行うことが可能である。
【００８１】
この高周波モジュール装置１では、ダミー基板３０の主面３０ａ上に積層形成された高周波回路部２を、反転させてダミー基板３０ごとベース基板３に実装させることにより、精密部材である高周波回路部２の取り扱いが容易になり、製造時の歩留まりを向上できる。
【００８２】
そして、この高周波モジュール装置１には、例えば半導体チップやＬＳＩチップ等といった機能性素子９が実装される。
【００８３】
具体的に、この高周波モジュール装置１に機能性素子９と実装させる際は、図１５に示すように、高周波回路部２の主面２ｂを覆うレジスト層４７が形成される。このレジスト層４７には、例えばソルダーレジストや、絶縁性誘電材料等を用いる。次に、レジスト層４７には、所定の形状にパターンニングされたマスクを介してフォトリソグラフ処理を施すことによって所定の位置にビア８が臨む開口部４７ａが形成される。次に、開口部４７ａから露出しているビア８の直上には、無電解ニッケル／銅めっきが施され、素子用バンプ１０のベース部４８が形成される。
【００８４】
次に、高周波モジュール装置１においては、図１６に示すように、高周波回路部２の主面２ｂの上方に例えば半導体チップやＬＳＩチップ等といった機能性素子９が実装される。この機能性素子９は、フリップチップボンディング法により高周波回路部２の主面２ｂ上に形成されたベース部４８に素子用バンプ部１０を介して電気的に接続されている。なお、機能性素子９の実装方法は、フリップチップボンディング法を用いることに限定されず、例えばＴＡＢ（Tape Automated Bonding）法やリードビームボンディング法等のフェースダウン実装法を用いても良い。
【００８５】
次に、高周波モジュール装置１においては、図１７に示すように、実装された機能性素子９を被覆するように樹脂層１１が形成される。樹脂層１１は、例えばトランスファーモールド法や印刷法等によって機能性素子９と第１の単位配線層５との間にまで樹脂が充填されるように高周波回路部２の主面２ｂ全面に亘って形成されている。樹脂層１１には、例えばエポキシ系樹脂等のように熱硬化による樹脂自体の収縮率が小さな樹脂が用いる。これにより、第１の単位配線層５〜第３の単位配線層７では、樹脂層１１が熱硬化する際の収縮によって反り等の変形が生じることが防止される。
【００８６】
次に、機能性素子９及び樹脂層１１には、図１８に示すように、研磨処理が施される。この研磨処理は、例えばグラインダを用いた機械研磨法、ウェットエッチングによる化学研磨法或いはこれらの研磨法を併用したＣＭＰ方等によって行われ、樹脂層１１と共に、その機能に支障が生じない限界の厚みまで機能性素子９を研磨する。この研磨処理では、ベース基板３を機能性素子９及び樹脂層１１に対する支持基板とし、機能性素子９の研磨面方向の周囲を樹脂層１１が埋め込まれて機能性素子９と樹脂層１１との間に段差が生じないようにして研磨していくことから、機能性素子９のエッジ欠けを防止することが可能である。以上のようにして、高周波モジュール装置１に機能性素子９を実装させる。
【００８７】
この高周波モジュール装置１では、機能性素子９が高周波回路部２の主面２ｂに実装されても、機能性素子９と樹脂層１１とに研磨処理が施されることにより全体の薄型化を図ることができる。
【００８８】
そして、この高周波モジュール装置１は、図１９に示すように、ベース基板３の実装面３ａ上にバンプ部４を介して実装された高周波回路部２、半導体チップ４４を覆うように、電磁ノイズの影響を排除するためのシールドカバー４９が組み付けられた構成となっている。
【００８９】
このため、高周波モジュール装置１においては、高周波回路部２や半導体チップ４４がシールドカバー４９によって覆われていることから、ベース基板３の実装面３ａ上の高周波回路部２における機能性素子９や半導体チップ４４から発生した熱がシールドカバー４９内にこもって高周波特性に悪影響を及ぼすことがある。したがって、高周波モジュール装置１には、適宜の放熱構造を設けることが好ましい。
【００９０】
具体的に、高周波モジュール装置１は、高周波回路部２とシールドカバー４９との間に熱伝導性樹脂材５０を充填して放熱構造を構成させるようにしている。高周波モジュール装置１においては、高周波回路部２に実装された機能性素子９からの発熱が熱伝導性樹脂材５０を介してシールドカバー４９へと伝達され、このシールドカバー４９が放熱部となることから、熱がシールドカバー４９内部にこもって高周波特性に悪影響を及ぼすことが防止される。なお、高周波モジュール装置１においては、高周波回路部２を熱伝導性樹脂材５０とシールドカバー４９とで保持することで、機械的な実装剛性の向上も図られるようになる。
【００９１】
図２０に示した高周波モジュール装置６０は、高周波回路部２や半導体チップ４４から発生する熱をさらに効率的に放熱するように構成されており、上述した熱伝導性樹脂材５０に加えて高周波回路部２の搭載領域に対応してベース基板３の内部に連通する多数の冷却用ビア６１が形成されている。これらの冷却用ビア６１は、マザー基板部３のビアホール１７を形成する際と同様の工程によって形成される。
【００９２】
高周波モジュール装置６０においては、高周波回路部２の機能性素子９から発生した熱が、上述したように熱伝導性樹脂材５０を介してシールドカバー４９から放熱されるとともに、冷却用ビア６１を介してベース基板３の底面に伝達されて外部へと放熱される。高周波モジュール装置６０は、高周波回路部２とベース基板３の両者から放熱が行われることで効率的な放熱が行われるようになる。なお、高周波モジュール装置６０は、冷却用ビア６１のみによって放熱構造を構成するようにしても良い。また、高周波モジュール装置６０は、例えばベース基板３に形成される配線層１５の厚みを例えば５０ｎｍ程度に厚くして形成したものを用いるようにし、この配線層１５に対して冷却用ビア６１がそれぞれ接続されるようにすることによって配線層１５からの放熱が行われるようにしても良い。
【００９３】
図２１に示した高周波モジュール装置７０は、ベース基板３の内部に例えば銅やアロイ等の導電性が良好なメタルコア７１を有する構成とされている。高周波モジュール装置７０は、このメタルコア７１に対して上述した多数の冷却用ビア６１がそれぞれ接続されるように構成されている。高周波モジュール装置７０においては、冷却用ビア６１を介してメタルコア７１からの放熱も行われ、上述した放熱用の熱伝導性樹脂材５３や冷却用ビア６１の構成とによってさらに効率的な放熱が行われるようになり信頼性の向上が図られる。
【００９４】
【発明の効果】
以上詳細に説明したように、本発明によれば、ダミー基板の平坦化された主面上に高周波回路部を形成させることにより、受動素子を有する配線層が精度良く形成されることから、高密度な配線の引き回しを可能にして小面積化が図れると共に、高周波特性が向上された高周波モジュール装置を製造できる。
【００９５】
また、本発明によれば、高精度な配線層を有する高周波回路部の必要な部分だけをダミー基板の主面上に形成させることで、高周波回路部の必要な部分だけをベース基板に実装できることから、小型化、低コスト化が図られた高周波モジュール装置を製造できる。
【００９６】
したがって、本発明によれば、高周波特性に優れ、且つ小型化、薄型化、低コスト化が図られた高周波回路として幅広く用いることが可能な高周波モジュール装置を製造できる。
【図面の簡単な説明】
【図１】本発明を適用した高周波モジュール装置の製造方法で製造される高周波モジュール装置の一例を示す断面図である。
【図２】同高周波モジュール装置の製造方法を説明するため図であり、ダミー基板の縦断面図である。
【図３】同高周波モジュール装置の製造方法を説明するため図であり、ダミー基板上に第１の絶縁層が形成された状態を示す縦断面図である。
【図４】同高周波モジュール装置の製造方法を説明するため図であり、第１の絶縁層に第１の配線溝が形成された状態を示す縦断面図である。
【図５】同高周波モジュール装置の製造方法を説明するため図であり、第１の絶縁層上に金属めっき層が形成された状態を示す縦断面図である。
【図６】同高周波モジュール装置の製造方法を説明するため図であり、第１の単位配線層が形成された状態と示す縦断面図である。
【図７】同高周波モジュール装置の製造方法を説明するため図であり、第１の単位配線層上に受電極部が形成された状態を示す縦断面図である。
【図８】同高周波モジュール装置の製造方法を説明するため図であり、第１の単位配線層上に受動素子部が形成された状態を示す縦断面図である。
【図９】同高周波モジュール装置の製造方法を説明するため図であり、第１の単位配線層上に第２の単位配線層が形成された状態を示す縦断面図である。
【図１０】同高周波モジュール装置の製造方法を説明するため図であり、第２の単位対戦層上に受動素子部が形成された状態を示す縦断面図である。
【図１１】同高周波モジュール装置の製造方法を説明するため図であり、ダミー基板上に高周波回路部が形成された状態を示す縦断面図である。
【図１２】同高周波モジュール装置の製造方法を説明するため図であり、高周波回路部上にバンプ部が形成された状態を示す縦断面図である。
【図１３】同高周波モジュール装置の製造方法を説明するため図であり、ベース基板に高周波回路部を実装させた状態を示す縦断面図である。
【図１４】同高周波モジュール装置の製造方法を説明するため図であり、完成した高周波モジュール装置を示す縦断面図である。
【図１５】同高周波モジュール装置の製造方法で製造された高周波モジュール装置に機能性素子を実装する工程を説明するため図であり、高周波回路部上にベース部が形成された状態を示す縦断面図である。
【図１６】同高周波モジュール装置の製造方法で製造された高周波モジュール装置に機能性素子を実装する工程を説明するため図であり、高周波回路部上に機能性素子が実装された状態を示す縦断面図である。
【図１７】同高周波モジュール装置の製造方法で製造された高周波モジュール装置に機能性素子を実装する工程を説明するため図であり、機能性素子を覆う樹脂層が形成された状態を示す縦断面図である。
【図１８】同高周波モジュール装置の製造方法で製造された高周波モジュール装置に機能性素子を実装する工程を説明するため図であり、機能性素子及び樹脂層に研磨処理が施された状態を示す縦断面図である。
【図１９】同高周波モジュール装置の製造方法で製造された高周波モジュール装置にシールドカバー及び熱伝導性樹脂材が組み付けられた状態を示す縦断面図である。
【図２０】同高周波モジュール装置の製造方法で製造された高周波モジュール装置のベース基板の内部に冷却用ビアが形成された状態を示す縦断面図である。
【図２１】同高周波モジュール装置の製造方法で製造された高周波モジュール装置のベース基板の内部にメタルコアを備えた状態を示す縦断面図である。
【図２２】スーパーへテロダイン方式による高周波送受信回路の構成図である。
【図２３】ダイレクトコンバージョン方式による高周波送受信回路の構成図である。
【図２４】従来の高周波回路基板に備えられるインダクタを示す図であり、同図（ａ）は要部斜視図、同図（ｂ）は要部縦断面図である。
【図２５】従来の高周波モジュール装置のベース基板にシリコン基板を用いた構成を示す縦断面図である。
【図２６】同高周波モジュール装置のベース基板にガラス基板を用いた構成を示す縦断面図である。
【図２７】同高周波モジュール装置がマザー基板に実装された状態を示す縦断面図である。
【図２８】同高周波モジュール装置のベース基板に有機配線基板を用いた構成を示す縦断面図である。
【符号の説明】
１，６０，７０ 高周波モジュール装置、２ 高周波回路部、３ ベース基板、４バンプ部、５ 第１の単位配線層、６ 第２の単位配線層、７ 第３の単位配線層、８ ビア、９ 機能性素子、１０ 素子用バンプ部、１１ 樹脂層、１２ キャパシタ、１３ レジスタ、１４ インダクタ、１５ 配線層、１６ 絶縁層、１７ ビアホール、１８ 入出力端子部、１９ グランド部、３０ ダミー基板、３１ 剥離層

Claims (4)

  1. ダミー基板の平坦化された主面上に、一部に受動素子が設けられた配線層と、絶縁層とを有する単位配線層が、互いの上記配線層が電気的に層間接続されるように複数積層形成され、上記単位配線層の最上層の主面から上記配線層を露出する高周波回路部を形成する回路部形成工程と、
    接続部が形成されたベース基板の主面に、当該接続部と上記単位配線層の最上層の主面で露出する上記配線層とを接合させるように上記高周波回路部を実装する実装工程と、
    上記ベース基板の主面に実装された上記高周波回路部から、上記ダミー基板を除去する除去工程とを有することを特徴とする高周波モジュール装置の製造方法。
  2. 上記回路部形成工程において、上記単位配線層が有する上記受動素子としてインダクタ、レジスタ、キャパシタのうちの何れか一種以上を形成することを特徴とする請求項１記載の高周波モジュール装置の製造方法。
  3. 上記回路部形成工程において、上記高周波回路部における複数の上記単位配線層の主面を機械的化学的研磨によりそれぞれ平坦化する平坦化処理を行うことを特徴とする請求項１記載の高周波モジュール装置の製造方法。
  4. 上記除去工程の後に、上記ダミー基板が除去されることで露出した上記高周波回路部の最上層の主面とは反対側の主面に、半導体チップを実装することを特徴とする請求項１記載の高周波モジュール装置の製造方法。
JP2002286837A 2002-09-30 2002-09-30 高周波モジュール装置の製造方法。 Expired - Lifetime JP3925378B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002286837A JP3925378B2 (ja) 2002-09-30 2002-09-30 高周波モジュール装置の製造方法。
KR1020047008152A KR101010126B1 (ko) 2002-09-30 2003-09-03 고주파 모듈 장치의 제조 방법
PCT/JP2003/011254 WO2004032229A1 (ja) 2002-09-30 2003-09-03 高周波モジュール装置の製造方法
US10/496,878 US7183135B2 (en) 2002-09-30 2003-09-03 Method for manufacturing high-frequency module device
TW092125215A TWI227608B (en) 2002-09-30 2003-09-12 Method of manufacturing high-frequency module device
US11/710,785 US7741162B2 (en) 2002-09-30 2007-02-26 Method for manufacturing high-frequency module device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002286837A JP3925378B2 (ja) 2002-09-30 2002-09-30 高周波モジュール装置の製造方法。

Publications (2)

Publication Number Publication Date
JP2004128029A JP2004128029A (ja) 2004-04-22
JP3925378B2 true JP3925378B2 (ja) 2007-06-06

Family

ID=32063582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002286837A Expired - Lifetime JP3925378B2 (ja) 2002-09-30 2002-09-30 高周波モジュール装置の製造方法。

Country Status (5)

Country Link
US (2) US7183135B2 (ja)
JP (1) JP3925378B2 (ja)
KR (1) KR101010126B1 (ja)
TW (1) TWI227608B (ja)
WO (1) WO2004032229A1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003087007A (ja) * 2001-09-13 2003-03-20 Sony Corp 高周波モジュール基板装置
JP4318417B2 (ja) * 2001-10-05 2009-08-26 ソニー株式会社 高周波モジュール基板装置
JP3925378B2 (ja) * 2002-09-30 2007-06-06 ソニー株式会社 高周波モジュール装置の製造方法。
US20040155382A1 (en) * 2002-12-03 2004-08-12 Dai Huang Manufacture of carbon/carbon composites by hot pressing
US20050112842A1 (en) * 2003-11-24 2005-05-26 Kang Jung S. Integrating passive components on spacer in stacked dies
JP4541800B2 (ja) * 2004-08-20 2010-09-08 ルネサスエレクトロニクス株式会社 インダクタを備えた半導体装置
JP2006080333A (ja) * 2004-09-10 2006-03-23 Toshiba Corp 半導体装置
JP4185499B2 (ja) 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
JP4595593B2 (ja) * 2005-03-08 2010-12-08 Ｔｄｋ株式会社 半導体ｉｃ内蔵基板
JP4916715B2 (ja) * 2005-12-21 2012-04-18 富士通株式会社 電子部品
JP2008091638A (ja) 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
US7934977B2 (en) * 2007-03-09 2011-05-03 Flow International Corporation Fluid system and method for thin kerf cutting and in-situ recycling
KR101499948B1 (ko) * 2007-07-23 2015-03-09 엘지이노텍 주식회사 집적 통신 모듈
KR100957787B1 (ko) * 2008-03-24 2010-05-12 삼성전기주식회사 다층 기판 제조 방법 및 다층 기판
TWI394248B (zh) * 2008-05-22 2013-04-21 Unimicron Technology Corp 封裝基板之製法
JP5578797B2 (ja) * 2009-03-13 2014-08-27 ルネサスエレクトロニクス株式会社 半導体装置
US8349648B2 (en) 2010-06-15 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming RF FEM with IC filter and IPD filter over substrate
US8867219B2 (en) * 2011-01-14 2014-10-21 Harris Corporation Method of transferring and electrically joining a high density multilevel thin film to a circuitized and flexible organic substrate and associated devices
US8551882B2 (en) * 2011-06-14 2013-10-08 Nxp B.V. Back-side contact formation
US9209106B2 (en) * 2012-06-21 2015-12-08 Ati Technologies Ulc Thermal management circuit board for stacked semiconductor chip device
US20140091440A1 (en) * 2012-09-29 2014-04-03 Vijay K. Nair System in package with embedded rf die in coreless substrate
JP6160308B2 (ja) 2013-07-02 2017-07-12 富士通株式会社 積層基板
US9837484B2 (en) * 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
JP6463323B2 (ja) * 2016-12-01 2019-01-30 太陽誘電株式会社 無線モジュール、およびその製造方法
JP6408540B2 (ja) 2016-12-01 2018-10-17 太陽誘電株式会社 無線モジュール及び無線モジュールの製造方法
KR102003840B1 (ko) 2018-03-12 2019-07-25 삼성전자주식회사 안테나 모듈
JP2020161645A (ja) * 2019-03-26 2020-10-01 国立大学法人信州大学 電子部品
CN112310041B (zh) * 2019-07-29 2023-04-18 群创光电股份有限公司 电子装置及其制造方法
JP7197448B2 (ja) * 2019-09-06 2022-12-27 ルネサスエレクトロニクス株式会社 電子装置
CN113130408A (zh) 2019-12-31 2021-07-16 奥特斯奥地利科技与系统技术有限公司 部件承载件及制造部件承载件的方法
US11688668B2 (en) 2019-12-31 2023-06-27 At&S (China) Co. Ltd. Component carrier with low shrinkage dielectric material
CN116235292A (zh) * 2020-09-30 2023-06-06 株式会社村田制作所 高频模块以及通信装置
KR102537710B1 (ko) * 2021-05-28 2023-05-31 (주)티에스이 일괄 접합 방식의 다층 회로기판 및 그 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239448A (en) * 1991-10-28 1993-08-24 International Business Machines Corporation Formulation of multichip modules
JPH06318783A (ja) 1993-05-10 1994-11-15 Meikoo:Kk 多層回路基板の製造方法
JPH07202427A (ja) * 1993-12-29 1995-08-04 Nec Corp 有機樹脂多層配線層の製造方法
JP4529262B2 (ja) * 2000-09-14 2010-08-25 ソニー株式会社 高周波モジュール装置及びその製造方法
JP4701506B2 (ja) * 2000-09-14 2011-06-15 ソニー株式会社 回路ブロック体の製造方法、配線回路装置の製造方法並びに半導体装置の製造方法
DE10295940B4 (de) * 2001-01-31 2013-04-04 Sony Corp. Verfahren zur Herstellung einer Halbleitereinrichtung mit einem plattenförmigen Schaltungsblock
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
JP2003163459A (ja) * 2001-11-26 2003-06-06 Sony Corp 高周波回路ブロック体及びその製造方法、高周波モジュール装置及びその製造方法。
JP3925378B2 (ja) * 2002-09-30 2007-06-06 ソニー株式会社 高周波モジュール装置の製造方法。

Also Published As

Publication number Publication date
WO2004032229A1 (ja) 2004-04-15
US7741162B2 (en) 2010-06-22
US20070155060A1 (en) 2007-07-05
KR101010126B1 (ko) 2011-01-24
TWI227608B (en) 2005-02-01
KR20050074895A (ko) 2005-07-19
JP2004128029A (ja) 2004-04-22
US7183135B2 (en) 2007-02-27
US20050037535A1 (en) 2005-02-17
TW200415865A (en) 2004-08-16

Similar Documents

Publication Publication Date Title
JP3925378B2 (ja) 高周波モジュール装置の製造方法。
JP4529262B2 (ja) 高周波モジュール装置及びその製造方法
US7057279B2 (en) High-frequency circuit block, its manufacturing method, high-frequency module device, and its manufacturing method
JP4318417B2 (ja) 高周波モジュール基板装置
JP3666411B2 (ja) 高周波モジュール装置
US7599190B2 (en) High-frequency module, and method of producing same
US7244656B2 (en) Thin film circuit board device and method for manufacturing the same
JP3941416B2 (ja) 高周波モジュール装置及びその製造方法
JP4604398B2 (ja) 高周波モジュール用基板装置、高周波モジュール装置及びこれらの製造方法
JP4608794B2 (ja) 高周波モジュール装置及びその製造方法
JP4595240B2 (ja) 高周波モジュール基板装置及びその製造方法
JP2002374069A (ja) 高周波モジュール装置及びその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070219

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100309

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 6