JP2006080333A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006080333A
JP2006080333A JP2004263412A JP2004263412A JP2006080333A JP 2006080333 A JP2006080333 A JP 2006080333A JP 2004263412 A JP2004263412 A JP 2004263412A JP 2004263412 A JP2004263412 A JP 2004263412A JP 2006080333 A JP2006080333 A JP 2006080333A
Authority
JP
Japan
Prior art keywords
wiring
dummy
semiconductor chip
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004263412A
Other languages
English (en)
Inventor
Masahiko Hasunuma
正彦 蓮沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004263412A priority Critical patent/JP2006080333A/ja
Priority to US11/028,664 priority patent/US7112883B2/en
Priority to TW094103110A priority patent/TW200610016A/zh
Priority to CNB2005100075649A priority patent/CN100383958C/zh
Publication of JP2006080333A publication Critical patent/JP2006080333A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】半導体チップ内の熱を半導体チップ外に確実に放出させて、信頼性が高い半導体装置を提供する。
【解決手段】半導体装置１は、内部に配線１２とダミー配線１３を有する半導体チップ１０と、内部にそれぞれ配線１２に電気的に接続された配線３３，５１とダミー配線１３に熱的に接続されたダミー配線３５，５３を有するパッケージ基板３０及び冷却基板５０と、配管５４ａが冷却基板５０に設けられ、ダミー配線５３と熱的に接続され、半導体チップ１０内の温度を制御する冷却モジュール５４とを具備している。
【選択図】図１

Description

本発明は、半導体装置に関する。
近年、信号遅延を改善するため、配線抵抗の低抵抗化、層間絶縁膜の低誘電率化が進められている。具体的には、配線材料をＡｌからＣｕに代えることにより、配線抵抗の低抵抗化を図っている。また、ＳｉＯ２に代えてフッ素ドープＳｉＯ２、有機成分を含むＳｉＯ２膜、有機膜をはじめとした低誘電率絶縁膜（Ｌｏｗ−ｋ膜）の適用、更には低誘電率膜のポーラス化により、層間絶縁膜の低誘電率化を図っている。しかしながら、層間絶縁膜の低誘電率化は、一方で熱伝導率の低下という問題を引き起こす。特にポーラス化は層間絶縁膜内に蓄熱効果をもたらす。
一方、半導体デバイスの高速化、高集積化により消費電力が増大しており、益々半導体チップ内からの発生量は増大している。
このようなことから、現在の半導体チップにおいては、発熱量は多く、かつ熱がこもり易くなっている。このため、Ｓｉ基板の裏面からの放熱だけでは放熱が間に合わず、チップ温度の上昇を招き、動作不良更には信頼性不良を引き起こす可能性がある。
このような放熱問題に対し、Ｓｉ基板の裏面に金属板又は金属フィンを接合させて、放熱する方法が提案されている。しかしながら、放熱効果としては不十分であり、更なる改善が必要である。
また、半導体チップ内に多層のダミー配線を形成するとともにダミー配線を互いにダミービアを介して接続して、ダミー配線により熱を伝達させて、半導体チップの表層から放熱する方法が提案されている（例えば、特許文献１参照）。しかしながら、半導体チップ表層は、環境からのコロージョン対策及び機械的破壊からの保護のために熱伝導性の低い樹脂により封止されるのが一般的なため、このような場合も結局は半導体チップ内に熱がこもってしまい、放熱効果としては不十分である。
特開平１０−１９９８８２号公報
本発明は、上記課題を解決するためになされたものである。即ち、半導体チップ内の熱を半導体チップ外に確実に放出させて、信頼性が高い半導体装置を提供することを目的とする。
本発明の一の態様によれば、内部に第１の金属熱伝達媒体を有する半導体チップと、前記第１の金属熱伝達媒体と熱的に接続された第２の金属熱伝達媒体を有する基板と、少なくとも一部が前記基板に設けられ、前記第２の金属熱伝達媒体と熱的に接続され、前記半導体チップ内の温度を制御する温度制御デバイスとを具備することを特徴とする半導体装置が提供される。
本発明の一の態様によれば、半導体チップ内の熱を半導体チップ外に確実に放出させることができ、信頼性が高い半導体装置を提供することができる。
（第１の実施の形態）
以下、第１の実施の形態について説明する。図１は本実施の形態に係る半導体装置の模式的な垂直断面図であり、図２は本実施の形態に係る半導体チップの模式的な垂直断面図であり、図３は本実施の形態に係る半導体チップの模式的な平面断面図である。
図１及び図２に示されるように、半導体装置１は、ＰＢＧＡ［ＦＣ］（フリップチップ接続されたＰｌａｓｔｉｃ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージ構造のものである。半導体装置１は、半導体チップ１０等から構成されている。半導体チップ１０はトランジスタ等の半導体素子（図示せず）が形成された半導体基板１１を備えている。
半導体基板１１上には、実際の配線として機能する配線１２、及び実際の配線として機能せずに、半導体チップ１０内の熱を吸収して、後述する冷却モジュール５４に伝達するダミー配線１３（第１の金属熱伝達媒体）が形成されている。
配線１２は、配線層１２ａ，１２ｂ、配線層１２ａと配線層１２ｂを接続するビア１２ｃ、及び配線層１２ｂと後述する電極パッド１７を接続するビア１２ｄ等から構成されている。なお、図２においては、配線層１２ｂとビア１２ｃが一体的に形成されているものが図示されているが、これらのものは別体であってもよい。配線層１２ａ，１２ｂ及びビア１２ｃ，１２ｄは、例えばＣｕ等の金属から構成されている。
ダミー配線１３は、ダミー配線層１３ａ，１３ｂ、ダミー配線層１３ａとダミー配線層１３ｂを接続するダミービア１３ｃ、及びダミー配線層１３ｂと後述するダミー電極パッド１８を接続するダミービア１３ｄ等から構成されている。ダミービア１３ｃ，１３ｄは、ビア１２ｃ，１２ｄ同様に円柱形状であってもよいが、望ましくは図２及び図３に示されるように配線状にパターン形成されている。これにより、後述する層間絶縁膜１５，１６に対するダミービア１３ｃ，１３ｄの接触面積が大きくなり、層間絶縁膜１５，１６からより多くの熱を吸収することができる。
なお、図２においては、ダミー配線層１３ｂとダミービア１３ｃが一体的に形成されているものが図示されているが、これらのものは別体であってもよい。ダミー配線層１３ａ，１３ｂ及びダミービア１３ｃ，１３ｄは、例えばＣｕ、Ａｌ、Ａｇ、或いはこれらの合金等の金属から構成されている。
配線１２及びダミー配線１３は、ともにダマシン配線構造を有し、層間絶縁膜１４〜１６内に形成されている。即ち、配線層１２ａ，１２ｂは層間絶縁膜１４，１５に形成された配線溝内にそれぞれ形成されており、ビア１２ｃ，１２ｄは層間絶縁膜１５，１６に形成されたビアホール内にそれぞれ形成されている。また、ダミー配線層１３ａ，１３ｂは層間絶縁膜１４，１５に形成されたダミー配線溝内にそれぞれ形成されており、ダミービア１３ｃ，１３ｄは層間絶縁膜１５，１６に形成されたダミービアホール内にそれぞれ形成されている。
配線１２とダミー配線１３とは層間絶縁膜１４〜１６により絶縁されており、ダミー配線１３は配線１２から１μｍ以上５μｍ以下離れた位置に形成されている。ここで、ダミー配線１３を配線１２から１μｍ以上５μｍ以下離れた位置に形成したのは、１μｍ未満であると、リソグラフィー工程及び寄生容量に影響を及ぼす可能性があるからであり、また５μｍを超えると、ダミー配線１３により配線１２の熱を効率良く吸収することができなくなるからである。また、ダミー配線１３の電位は、浮遊容量の点からグランド電位が好ましい。
また、層間絶縁膜１６には電極パッド溝及びダミー電極パッド溝が形成されており、電極パッド溝内には配線１２と電気的に接続された電極パッド１７が形成され、かつダミー電極パッド溝内にはダミー配線１３と熱的に接続されたダミー電極パッド１８が形成されている。
層間絶縁膜１４〜１６の構成材料としては、例えば、有機Ｓｉ酸化膜、有機樹脂膜、及びポーラスＳｉ酸化膜等の低誘電率絶縁膜、及びＳｉＯ２等が挙げられ、電極パッド１７及びダミー電極パッド１８の構成材料としては、例えばＡｌ、Ｃｕ等の金属が挙げられる。
層間絶縁膜１４〜１６と配線１２との間、層間絶縁膜１４〜１６とダミー配線１３との間等には、層間絶縁膜１４〜１６への金属拡散を抑制するためのバリアメタル膜１９が形成されている。バリアメタル膜１９の構成材料としては、例えばＴａ、Ｔｉ、ＴａＮ、ＴｉＮ、ＮｂＮ、ＷＮ、或いはＶＮ等の導電性材料が挙げられる。なお、これらの材料を積層したものからバリアメタル膜１９を形成してもよい。
層間絶縁膜１４と層間絶縁膜１５との間、及び層間絶縁膜１５と層間絶縁膜１６との間には、化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）時における過度の研磨を抑制するためのキャップ膜２０が形成されている。キャップ膜２０の構成材料としては、例えばＳｉＯ２系の材料等が挙げられる。なお、キャップ膜２０は、配線層１２ａ，１２ｂ上及びダミー配線層１３ａ，１３ｂ上には形成されていない。
キャップ膜２０上には、上層の層間絶縁膜１５，１６への金属拡散を抑制するためのトップバリア膜２１が形成されている。トップバリア膜２１の構成材料としては、例えばＳｉＣＮ等が挙げられる。なお、トップバリア膜２１は配線層１２ａ，１２ｂ上及びダミー配線層１３ａ，１３ｂ上に形成されているが、ビア１２ｃ，１２ｄ及びダミービア１３ｃ，１３ｄを通すために開口が形成されている。
電極パッド１７上には電極パッド１７と電気的に接続されたバンプ２２が形成されており、ダミー電極パッド１８上にはダミー電極パッド１８と熱的に接続されたダミーバンプ２３が形成されている。バンプ２２及びダミーバンプ２３の構成材料としては、はんだ又はＡｕ等の金属が挙げられる。
層間絶縁膜１６上にはパッシベーション膜２４及びポリイミド膜２５が形成されている。なお、バンプ２２及びダミーバンプ２３を通すためにパッシベーション膜２４及びポリイミド膜２５には開口が形成されている。
半導体チップ１０は、パッケージ基板３０上にフェイスダウンで搭載されている。具体的には、バンプ２２はパッケージ基板３０の上面に形成された電極パッド３１に電気的に接続されており、ダミーバンプ２３はパッケージ基板３０の上面に形成されたダミー電極パッド３２に熱的に接続されている。このように、半導体チップ１０の電極パッド１７とパッケージ基板３０の電極パッド３１間、及び半導体チップ１０のダミー電極パッド１８とパッケージ基板３０のダミー電極パッド３２間の接続を、例えばバンプ２２、ダミーバンプ２３を用いた同一の接続形態とすることで、特に製造工程の煩雑化を招くことなく、両者間をそれぞれ電気的、熱的に接続することが可能となる。
電極パッド３１は、パッケージ基板３０の内部に形成された配線３３を介してパッケージ基板３０の下面に設けられたＢＧＡボール３４に電気的に接続されており、ダミー電極パッド３２は、パッケージ基板３０の内部に形成されたダミー配線３５（第２の金属熱伝達媒体）を介してパッケージ基板３０の下面に設けられたダミーＢＧＡボール３６に熱的に接続されている。配線３３の構成材料としては、配線１２の構成材料と同様のものが挙げられ、またダミー配線３５の構成材料としてはダミー配線１３の構成材料と同様のものが挙げられる。
半導体チップ１０とパッケージ基板３０との間には、ヒートサイクル時にバンプ２２等に加わるひずみを吸収するため及びバンプ２２等の疲労破断を防ぐためのアンダーフィル樹脂４０が充填されている。
パッケージ基板３０の上面には、半導体チップ１０を取り囲むように枠状の補強板４１が接着剤４２により取り付けられている。また、補強板４０の上面には、半導体チップ１０を覆うようにカバープレート４３が接着剤４４により取り付けられている。半導体チップ１０とカバープレート４３との間には、半導体チップ１０から発生する熱を吸収して、カバープレート４３に伝えるためのサーマルペースト４５が充填されている。
パッケージ基板３０の下面側には、冷却基板（基板）５０が配置されている。ＢＧＡボール３４は、冷却基板５０の内部に形成された配線５１を介して冷却基板５０の下面に設けられたバンプ５２に電気的に接続されており、ダミーＢＧＡボール３６は、冷却基板５０の内部に形成されたダミー配線５３（第２の金属熱伝達媒体）を介して冷却基板５０内に配置された冷却モジュール５４（温度制御デバイス）の配管５４ａに熱的に接続されている。
冷却モジュール５４は、半導体チップ１０の温度を制御するものであり、配管５４ａ、配管５４ａ内に冷却媒体を供給する熱交換器（図示せず）等から構成されている。冷却媒体としては、例えば水及び液体窒素等の液体、或いは気体が挙げられる。
冷却モジュール５４は、ダミー電極パッド１８等を介して、半導体チップ１０内のダミー配線１３と熱的に接続されている。なお、本実施の形態では、温度制御デバイスとして、冷却モジュール５４を使用した場合について説明しているが、冷却モジュール５４の代わりに又は冷却モジュール５４とともに放熱板、放熱フィン、或いはペルチェ素子等を使用してもよい。配線５１は配線１２と同様の金属から構成されており、ダミー配線５３はダミー配線１３と同様の金属から構成されている。
本実施の形態では、半導体チップ１０の内部にダミー配線１３を形成し、パッケージ基板３０及び冷却基板５０にそれぞれダミー配線１３と熱的に接続されたダミー配線３５，５３を形成し、かつ冷却基板５０にダミー配線５３と熱的に接続された配管５４ａを設けているので、半導体チップ１０内の熱をダミー配線１３等を介して半導体チップ１０外に確実に放出させることができる。これにより、信頼性が高い半導体装置１を提供することができる。
本実施の形態では、半導体チップ１０内の熱をダミーバンプ２３を介して半導体チップ１０の外部に放出させているので、電極パッド１７及びバンプ２２におけるコロージョンの発生を抑制することができる。即ち、雰囲気中に含まれる水分と電極パッド１７及びバンプ２２にこもる熱により電極パッド１７及びバンプ２２にコロージョンが発生する可能性があるが、本実施の形態では、半導体チップ１０内の熱をダミーバンプ２３を介して外部に放出しているので、電極パッド１７及びバンプ２２にこもる熱を低減させることができる。これにより、電極パッド１７及びバンプ２２におけるコロージョンの発生を抑制することができる。
本実施の形態では、半導体チップ１０とカバープレート４３との間にサーマルペースト４５を介在させているので、半導体チップ１０の裏面側からも放熱を行うことができ、より信頼性が高い半導体装置１を提供することができる。
（実験例）
以下、実験例について説明する。本実験例では、第１の実施の形態の半導体チップとほぼ同様の構造の半導体チップを用いて行われた。層間絶縁膜は、ヤング率５ＧＰａ、線膨張係数４０ｐｐｍの低誘電率絶縁膜から構成されており、厚さは約３００ｎｍであった。バリアメタル膜は、Ｔａ／ＴａＮの積層膜から構成されており、厚さは約１０ｎｍであった。バリアメタル膜はバイアス印加形式のスパッタにより形成された。配線及びダミー配線は、べた膜換算で７０ｎｍのＣｕシード膜をＳＩＳ（Ｓｅｌｆ Ｉｏｎｉｚｅｄ Ｓｐｕｔｔｅｒ）方式スパッタにより形成し、その後電解めっきによりＣｕめっき膜を形成し、ＣＭＰにより不要なめっき膜を除去することにより形成された。なお、ビアの直径及び配線状のダミービアの幅は、０．１３μｍであった。キャップ膜は、ｄ−ＴＥＯＳから構成されており、厚さは約５０μｍであった。電極パッド及びダミー電極パッドはＡｌから構成されており、バンプ及びダミーバンプはＰｂＳｎから構成された。
このような半導体チップのダミーバンプを冷却基板を介してペルチェ素子に熱的に接続したものを複数用意し、１５０℃で高温動作試験を行い、動作不良率を調べた。ここで、高温動作試験中にペルチェ素子を動作させた場合と動作させなかった場合についてそれぞれ動作不良率を調べた。高温動作試験中にペルチェ素子を動作させた場合においては、ペルチェ素子は約２０℃になるように設定された。また、試験後解体解析を行って、電極パッド及びバンプにおけるコロージョンの発生を調べた。なお、ダミー配線を形成していない半導体チップについても同様の試験を行った。
以下、結果について述べる。ダミー配線を形成していない半導体チップに関しては、動作不良率が２０００ｐｐｍであった。これに対し、ダミー配線を形成した半導体チップに関しては、高温動作試験中にペルチェ素子を動作させた場合、動作不良はみられなかった。また、高温動作試験中にペルチェ素子を動作させなかった場合でも、動作不良率は５００ｐｐｍであった。この結果から、半導体チップ内にダミー配線を形成し、かつダミー配線とペルチェ素子を熱的に接続した場合には、ダミー配線を形成していない場合に比べて放熱効果が高く、半導体素子の動作不良が起こり難いということが確認された。
試験後の解体解析の結果、ダミー配線を形成し、高温動作試験中にペルチェ素子を動作させた半導体チップ及びペルチェ素子を動作させなかった半導体チップに関しては、電極パッド及びバンプには、コロージョンが発生しておらず、またデバイス動作に支障をきたすことはなかった。さらに、幅０．１３μｍの配線状のダミービアに代わり、直径０．１３μｍのダミービアをダミー配線に対して１０μｍおきに形成した半導体チップについて同様の試験を行ったところ、同等の結果を得ることができ、ダミービアは１０μｍ以下の間隔で配置されれば十分な放熱効果が達成されることが分かった。
（第２の実施の形態）
以下、第２の実施の形態について説明する。なお、第１の実施の形態と重複する説明は省略することもある。図４は、本実施の形態に係る半導体装置の模式的な垂直断面図である。
図４に示されるように、半導体装置１は、ＥＢＧＡ（Ｅｎｈａｎｃｅｄ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージ構造のものである。半導体チップ１０は、パッケージ基板６０内に配置されている。具体的には、パッケージ基板６０の中央部には開口６０ａが形成されており、開口６０ａ内に半導体チップ１０が配置されている。半導体チップ１０は、ポッティング樹脂６１により覆われている。
半導体チップ１０の電極パッド１７には、バンプ２２の代わりにボンディングワイヤ２６が電気的に接続されており、ダミー電極パッド１８には、ダミーバンプ２３の代わりにダミーボンディングワイヤ２７が熱的に接続されている。ボンディングワイヤ２６は、パッケージ基板６０の内部に形成された配線６２を介してパッケージ基板６０の下面に設けられたＢＧＡボール６３に電気的に接続されており、ダミーボンディングワイヤ２７は、パッケージ基板６０の内部に形成されたダミー配線６４（第２の金属熱伝達媒体）を介してパッケージ基板６０の上面に設けられた放熱板６５に熱的に接続されている。放熱板６５は、金属から構成されている。
放熱板６５内には、冷却モジュール６７の配管６７ａが配置されている。冷却モジュール６７は、第１の実施の形態で説明した冷却モジュール５４と同様の構成となっている。半導体チップ１０と放熱板６５との間には、サーマルペースト６８が充填されている。
本実施の形態では、半導体チップ１０の内部にダミー配線１３を形成し、パッケージ基板６０にダミー配線１３と熱的に接続されたダミー配線６４を形成し、かつパッケージ基板６０にダミー配線６４と熱的に接続された放熱板６５及び配管６７ａを設けているので、第１の実施の形態と同様に半導体チップ１０内の熱を半導体チップ１０外に確実に放出させることができ、信頼性が高い半導体装置１を提供することができる。
本実施の形態では、半導体チップ１０と放熱板６５との間にサーマルペースト６８を介在させているので、半導体チップ１０の裏面側からも放熱を行うことができ、より信頼性が高い半導体装置１を提供することができる。
なお、本発明は上記実施の形態の記載内容に限定されるものではなく、構造や材質、各部材の配置等は、本発明の要旨を逸脱しない範囲で適宜変更可能である。例えば、冷却モジュール５４，６７の配管５４ａ，６７ａをパッケージ基板３０，６０内に配置してもよい。また、冷却モジュール５４の配管５４ａを冷却基板５０の表面に配置してもよい。さらに、配線層１２ａ，１２ｂ及びダミー配線層１３ａ，１３ｂの層数は、特に限定されず、何層であってもよい。
図１は第１の実施の形態に係る半導体装置の模式的な垂直断面図である。 図２は第１の実施の形態に係る半導体チップの模式的な垂直断面図である。 図３は第１の実施の形態に係る半導体チップの模式的な平面断面図である。 図４は第２の実施の形態に係る半導体装置の模式的な垂直断面図である。
符号の説明
１…半導体装置、１０…半導体チップ、１２…配線、１２ａ，１２ｂ…配線層、１３…ダミー配線、１３ａ，１３ｂ…ダミー配線層、３０，６０…パッケージ基板、３３，５１，６２…配線、５０…冷却基板、３５，５３，６４…ダミー配線、５４，６７…冷却モジュール、５４ａ，６７ａ…配管、６５…放熱板。

Claims (5)

  1. 内部に第１の金属熱伝達媒体を有する半導体チップと、
    前記第１の金属熱伝達媒体と熱的に接続された第２の金属熱伝達媒体を有する基板と、
    少なくとも一部が前記基板に設けられ、前記第２の金属熱伝達媒体と熱的に接続され、前記半導体チップ内の温度を制御する温度制御デバイスと
    を具備することを特徴とする半導体装置。
  2. 前記第１の金属熱伝達媒体は、複数のダミー配線層と、前記ダミー配線層間を接続するダミービアとを備えたダミー配線であることを特徴とする請求項１記載の半導体装置。
  3. 前記半導体チップは配線をさらに備えており、前記配線と前記ダミー配線との距離は、１μｍ以上５μｍ以下であることを特徴とする請求項２記載の半導体装置。
  4. 前記基板は配線をさらに備えており、前記半導体チップの配線と前記基板の配線とは、前記第１の金属熱伝達媒体と前記第２の金属熱伝達媒体との熱的な接続と同一の接続形態により、電気的に接続されていることを特徴とする請求項３記載の半導体装置。
  5. 前記温度制御デバイスは、放熱板、放熱フィン、ペルチェ素子、及び液体又は気体を冷却媒体とする冷却モジュールの少なくともいずれかであることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
JP2004263412A 2004-09-10 2004-09-10 半導体装置 Pending JP2006080333A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004263412A JP2006080333A (ja) 2004-09-10 2004-09-10 半導体装置
US11/028,664 US7112883B2 (en) 2004-09-10 2005-01-05 Semiconductor device with temperature control mechanism
TW094103110A TW200610016A (en) 2004-09-10 2005-02-01 Semiconductor device
CNB2005100075649A CN100383958C (zh) 2004-09-10 2005-02-05 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004263412A JP2006080333A (ja) 2004-09-10 2004-09-10 半導体装置

Publications (1)

Publication Number Publication Date
JP2006080333A true JP2006080333A (ja) 2006-03-23

Family

ID=36033035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004263412A Pending JP2006080333A (ja) 2004-09-10 2004-09-10 半導体装置

Country Status (4)

Country Link
US (1) US7112883B2 (ja)
JP (1) JP2006080333A (ja)
CN (1) CN100383958C (ja)
TW (1) TW200610016A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294905A (ja) * 2005-04-12 2006-10-26 Sony Corp 半導体装置及び半導体素子
JP2011222818A (ja) * 2010-04-12 2011-11-04 Yokogawa Electric Corp 半導体デバイスの冷却構造
WO2014181697A1 (ja) * 2013-05-08 2014-11-13 株式会社村田製作所 多層配線基板

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3790469B2 (ja) * 2001-12-21 2006-06-28 富士通株式会社 半導体装置
JP2006222374A (ja) * 2005-02-14 2006-08-24 Fuji Film Microdevices Co Ltd 半導体チップ
US7443020B2 (en) * 2005-02-28 2008-10-28 Texas Instruments Incorporated Minimizing number of masks to be changed when changing existing connectivity in an integrated circuit
JP5165207B2 (ja) * 2006-03-29 2013-03-21 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
DE102006022360B4 (de) 2006-05-12 2009-07-09 Infineon Technologies Ag Abschirmvorrichtung
JP2008198909A (ja) * 2007-02-15 2008-08-28 Elpida Memory Inc 半導体パッケージ
US8373266B2 (en) * 2007-03-29 2013-02-12 Continental Automotive Systems, Inc. Heat sink mounted on a vehicle-transmission case
US20080268396A1 (en) * 2007-04-26 2008-10-30 Duncan Stewart Active control of time-varying spatial temperature distribution
US8957515B2 (en) * 2007-11-07 2015-02-17 Stats Chippac Ltd. Integrated circuit package system with array of external interconnects
WO2009116517A1 (ja) * 2008-03-17 2009-09-24 日本電気株式会社 電子装置及びその製造方法
US8531024B2 (en) * 2008-03-25 2013-09-10 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and multilevel conductive trace
JP4538764B2 (ja) * 2008-07-24 2010-09-08 カシオ計算機株式会社 半導体装置およびその製造方法
US7787252B2 (en) * 2008-12-04 2010-08-31 Lsi Corporation Preferentially cooled electronic device
JP5445001B2 (ja) * 2009-09-29 2014-03-19 沖電気工業株式会社 半導体素子内蔵基板及び半導体素子内蔵基板の製造方法
US8030776B2 (en) * 2009-10-07 2011-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with protective structure
US8299633B2 (en) * 2009-12-21 2012-10-30 Advanced Micro Devices, Inc. Semiconductor chip device with solder diffusion protection
US20110198749A1 (en) * 2010-02-16 2011-08-18 Samsung Electro-Mechanics Co., Ltd. Semiconductor chip package and method of manufacturing the same
KR101711499B1 (ko) * 2010-10-20 2017-03-13 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR20120053332A (ko) * 2010-11-17 2012-05-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US8269350B1 (en) * 2011-05-31 2012-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing the switching noise on substrate with high grounding resistance
US8987893B1 (en) * 2011-10-18 2015-03-24 Marvell International Ltd. Heat dissipating interposers
US8796855B2 (en) 2012-01-13 2014-08-05 Freescale Semiconductor, Inc. Semiconductor devices with nonconductive vias
US8963335B2 (en) * 2012-09-13 2015-02-24 Invensas Corporation Tunable composite interposer
TWI534573B (zh) * 2013-07-03 2016-05-21 致茂電子股份有限公司 廣域溫度控制裝置
US9548273B2 (en) 2014-12-04 2017-01-17 Invensas Corporation Integrated circuit assemblies with rigid layers used for protection against mechanical thinning and for other purposes, and methods of fabricating such assemblies
KR101697603B1 (ko) 2014-12-08 2017-01-19 삼성전자주식회사 반도체 패키지
KR102653499B1 (ko) * 2019-06-28 2024-03-29 삼성전자주식회사 반도체 패키지

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62194652A (ja) * 1986-02-21 1987-08-27 Hitachi Ltd 半導体装置
US5304743A (en) * 1992-05-12 1994-04-19 Lsi Logic Corporation Multilayer IC semiconductor package
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
JPH10199882A (ja) 1997-01-13 1998-07-31 Nec Corp 半導体装置
JP2000100814A (ja) * 1998-09-18 2000-04-07 Hitachi Ltd 半導体装置
JP2001196372A (ja) * 2000-01-13 2001-07-19 Mitsubishi Electric Corp 半導体装置
JP2002064274A (ja) * 2000-08-21 2002-02-28 Toppan Printing Co Ltd ビアホール構造とその形成方法およびこれを用いた多層配線基板
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
US6642622B2 (en) 2002-02-28 2003-11-04 Kabushiki Kaisha Toshiba Semiconductor device with protective layer
JP4416373B2 (ja) * 2002-03-08 2010-02-17 株式会社日立製作所 電子機器
JP2003282778A (ja) * 2002-03-26 2003-10-03 Fujikura Ltd 半導体装置及びプリント配線基板
US20030218246A1 (en) * 2002-05-22 2003-11-27 Hirofumi Abe Semiconductor device passing large electric current
US7138711B2 (en) * 2002-06-17 2006-11-21 Micron Technology, Inc. Intrinsic thermal enhancement for FBGA package
JP4005958B2 (ja) 2002-09-03 2007-11-14 株式会社東芝 半導体装置
US6958542B2 (en) 2002-09-03 2005-10-25 Kabushiki Kaisha Toshiba Semiconductor device
JP3925378B2 (ja) * 2002-09-30 2007-06-06 ソニー株式会社 高周波モジュール装置の製造方法。
JP4131935B2 (ja) * 2003-02-18 2008-08-13 株式会社東芝 インターフェイスモジュールとインターフェイスモジュール付ｌｓｉパッケージ及びその実装方法
JP2004281830A (ja) * 2003-03-17 2004-10-07 Shinko Electric Ind Co Ltd 半導体装置用基板及び基板の製造方法及び半導体装置
US20040245617A1 (en) * 2003-05-06 2004-12-09 Tessera, Inc. Dense multichip module
JP4248928B2 (ja) * 2003-05-13 2009-04-02 ローム株式会社 半導体チップの製造方法、半導体装置の製造方法、半導体チップ、および半導体装置
JP3842759B2 (ja) * 2003-06-12 2006-11-08 株式会社東芝 三次元実装半導体モジュール及び三次元実装半導体システム
JP2005064479A (ja) * 2003-07-31 2005-03-10 Sanyo Electric Co Ltd 回路モジュール
US6897125B2 (en) * 2003-09-17 2005-05-24 Intel Corporation Methods of forming backside connections on a wafer stack
JP3846482B2 (ja) * 2004-01-30 2006-11-15 セイコーエプソン株式会社 バンプ付ｉｃ並びにそれを用いた表示装置及び電子機器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294905A (ja) * 2005-04-12 2006-10-26 Sony Corp 半導体装置及び半導体素子
JP2011222818A (ja) * 2010-04-12 2011-11-04 Yokogawa Electric Corp 半導体デバイスの冷却構造
WO2014181697A1 (ja) * 2013-05-08 2014-11-13 株式会社村田製作所 多層配線基板
US9844138B2 (en) 2013-05-08 2017-12-12 Murata Manufacturing Co., Ltd. Multilayer wiring board

Also Published As

Publication number Publication date
TW200610016A (en) 2006-03-16
US7112883B2 (en) 2006-09-26
CN1747158A (zh) 2006-03-15
CN100383958C (zh) 2008-04-23
US20060055028A1 (en) 2006-03-16

Similar Documents

Publication Publication Date Title
JP2006080333A (ja) 半導体装置
US7964959B2 (en) Semiconductor chip, method of fabricating the same and stacked package having the same
KR102005313B1 (ko) 반도체 장치
JP5807220B2 (ja) インターポーザ及びそれを用いた半導体モジュール
US9240394B1 (en) Stacked chips attached to heat sink having bonding pads
US11145566B2 (en) Stacked silicon package assembly having thermal management
JP2013508954A (ja) 半導体ダイにおける応力を軽減するためのルーティング層
JP2014516472A (ja) 半導体ダイにおける応力を軽減するためのルーティング層
KR20180002913A (ko) 반도체 패키지 및 그 제조방법
US20190333870A1 (en) Package structure and method of fabricating the same
TWM610767U (zh) 晶片封裝組件
KR20110036150A (ko) 열방출 수단을 갖는 적층 칩 반도체 패키지
US20200185352A1 (en) Semiconductor devices having a conductive pillar and methods of manufacturing the same
US8461695B2 (en) Grain refinement by precipitate formation in Pb-free alloys of tin
KR20220164946A (ko) 반도체 패키지
US20190090391A1 (en) Interconnect substrate having stress modulator and flip chip assembly thereof
US20240021591A1 (en) Semiconductor package
US20240186290A1 (en) Semiconductor package
US20220392878A1 (en) Semiconductor devices
US20230178533A1 (en) Semiconductor device
TWI842045B (zh) 用於半導體裝置及相關系統及方法之熱分佈網路
US20230086202A1 (en) Semiconductor chip and semiconductor package
US11955405B2 (en) Semiconductor package including thermal interface structures and methods of forming the same
KR20220014680A (ko) 양극산화막 기판 베이스, 이를 구비하는 양극산화막 기판부, 이를 구비하는 양극산화막 기반 인터포저 및 이를 구비하는 반도체 패키지
JPH11251352A (ja) 多層配線構造の半導体集積回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081216

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090519