JPH11251352A - 多層配線構造の半導体集積回路 - Google Patents

多層配線構造の半導体集積回路

Info

Publication number
JPH11251352A
JPH11251352A JP6453598A JP6453598A JPH11251352A JP H11251352 A JPH11251352 A JP H11251352A JP 6453598 A JP6453598 A JP 6453598A JP 6453598 A JP6453598 A JP 6453598A JP H11251352 A JPH11251352 A JP H11251352A
Authority
JP
Japan
Prior art keywords
wiring
insulating film
integrated circuit
semiconductor integrated
uppermost
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6453598A
Other languages
English (en)
Inventor
Masashi Ikeda
正史 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6453598A priority Critical patent/JPH11251352A/ja
Publication of JPH11251352A publication Critical patent/JPH11251352A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 配線で発生した熱を実装基盤まで効率よく逃
すことにより配線の温度上昇を防止して、エレクトロマ
イグレーションの発生を抑え信頼性の向上を実現する多
層配線構造の半導体集積回路を提供する。 【解決手段】 この多層配線構造の半導体集積回路は、
最上層配線11,12と1以上の下層配線18からなる
配線の層間を配線層間絶縁膜13によって絶縁し、最上
層配線の上面に高熱伝導性絶縁膜14を被覆し、さらに
その上面に表面保護膜17を被覆してなり、高熱伝導性
絶縁膜を、配線層間絶縁膜の熱伝導率より高い絶縁膜に
よって形成し、最上層配線のうち、実装基盤に接続する
最上層配線に、表面保護膜と高熱伝導性絶縁膜を通して
最上層配線を実装基板に接続するための金属バンプ16
を接続し、配線で発生した熱を高熱伝導性絶縁膜と金属
バンプを通して実装基板まで伝える構造とした。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、多層配線構造の半
導体集積回路に関し、特に、配線で発生した熱を効果的
に除去することを可能とする多層配線構造の半導体集積
回路に関する。
【0002】
【従来の技術】従来、この種の半導体集積回路として
は、例えば特開平2−58254号公報に開示されるよ
うに、半導体素子で局所的に発生した熱を除去すること
を目的とするものが提案されている。
【0003】図6は、従来の半導体集積回路の一例であ
るMOS FETの概略構造を示す図である。ゲート電
極103は、例えば多結晶シリコンからなる。配線10
6は、例えばアルミニウム(Al)等の金属からなる。
ソース又はドレイン105は、例えばn+Siからな
る。ゲート電極103、配線106、ソース又はドレイ
ン105を絶縁する高熱伝導性絶縁膜107は、例えば
AlN等の絶縁膜からなる。
【0004】上記のような構造の半導体集積回路におい
ては、チャンネル102や配線106等の局所的な発熱
部で発生した熱は、高熱伝導性絶縁膜107に伝わるこ
とにより発散されるようになっている。
【0005】
【発明が解決しようとする課題】上述したような従来の
半導体集積回路においては、以下に述べるような問題点
があった。
【0006】第1に、信号配線で発生した熱を効率よく
除去することができないという問題点があった。これ
は、局所的に発生した熱は高熱伝導性絶縁膜に伝わり発
散されるが、近年のLSIの微細構造により半導体素子
数が増加し熱の発生個所も多くなるため、上述した従来
の構造では発生した全ての熱を十分に除去することが困
難であるためである。
【0007】第2に、信号配線の自己発熱が高いため、
信頼性が損なわれ、かつ高速化、高集積化LSIの設計
に限度が生じるという問題点があった。これは、配線抵
抗を減少させるため上層配線ほど、配線厚と配線層間絶
縁膜の厚さが大きくなっているため、上層配線ほど自己
発熱による温度上昇が顕著となり、エレクトロマイグレ
ーションが発生するためである。このことは、一般的に
用いられる配線の自己発熱による温度上昇θを示す次の
式(1)からも明らかである。
【0008】θ=A*(ht/λ) ・・・(1) ここで、A:発熱量、h:配線厚、t:下地酸化膜厚、
λ:配線層間絶縁膜の熱伝導率である。
【0009】図7は、従来の半導体集積回路における5
層配線構造の例を示す断面図である。5層配線である最
上層配線111、最上層電源配線112及び下層配線領
域116の層配線にはそれぞれAl、配線層間絶縁膜1
13にはSiO2、高熱伝導性絶縁膜114にはAl2O
3、半導体素子表面保護膜115にはポリイミドが使用
されている。ここで、SiO2の熱伝導率は1.35W
m-1K-1、Al2O3の熱伝導率は21Wm-1K-1であ
る。
【0010】ここで、例えば、最上層配線111に、
3.5×105A/cm2の電流が印加されるとし、その
配線厚を1.6μm、下地酸化膜厚を8μmとするとす
ると、もしAl2O3がなく発生した熱が下層にしか逃げ
ないとした場合、上記式(1)により約30℃の温度上
昇が生ずる。この温度上昇は、信頼性の面から考えると
無視できるレベルとは言えない。配線寿命の基準として
一般的に用いられる50%故障時間の式を以下に示す。
【0011】 t50=B*J-2*exp(φ/kT) ・・・(2) ここで、t50:50%故障時間(hours)、B:
定数、J:実効電流密度(A/cm2)、φ:活性化エ
ネルギー(eV)、k:ボルツマン定数、T:ジャンク
ション温度(K)である。
【0012】式(2)から分かるように、例えば85℃
での動作を前提として設計を行なうと、t50は配線の
温度が30℃上昇することにより温度上昇がないときの
約22%に減少し信頼性やLSI設計の面からも問題と
なる。
【0013】この例では、高熱伝導性絶縁膜114にA
l2O3を使用している。Al2O3の熱伝導率は、配線層
間絶縁膜113のSiO2の熱伝導率の十数倍あるた
め、最上層配線111や最上層電源配線112で発生し
た熱は下層に伝わらないでほとんどが高熱伝導性絶縁膜
114に伝わるが、高熱伝導性絶縁膜114からの熱伝
達経路がない。このため、吸収した熱が高熱伝導性絶縁
膜114にこもるため、自己発熱により発生した熱を全
て除去することは不可能である。
【0014】本発明の目的は、配線で発生した熱を実装
基盤まで効率よく逃すことにより配線の温度上昇を防止
して、エレクトロマイグレーションの発生を抑え信頼性
の向上を実現する多層配線構造の半導体集積回路を提供
することにある。
【0015】本発明の他の目的は、エレクトロマイグレ
ーションの発生を抑えることにより設計上の制約を軽減
することで、配線を細かく設計することを可能とし、高
速化、高集積化を実現することができる多層配線構造の
半導体集積回路を提供することにある。
【0016】
【課題を解決するための手段】上記目的を達成する本発
明は、最上層配線と1以上の下層配線からなる配線の層
間を配線層間絶縁膜によって絶縁し、前記最上層配線の
上面に高熱伝導性絶縁膜を被覆し、さらにその上面に表
面保護膜を被覆してなる多層配線構造の半導体集積回路
において、前記高熱伝導性絶縁膜を、前記配線層間絶縁
膜の熱伝導率より高い絶縁膜によって形成し、前記最上
層配線のうち、前記実装基盤に接続する前記最上層配線
に、前記表面保護膜と前記高熱伝導性絶縁膜を通して前
記最上層配線を前記実装基板に接続するための接続部材
を接続し、前記配線で発生した熱を前記高熱伝導性絶縁
膜と前記接続部材を通して前記実装基板まで伝える構造
としたことを特徴とする。
【0017】上記本発明においては、配線で発生した熱
を、効率良く高熱伝導性絶縁膜に伝え、接続部材を通し
て実装基盤から逃がすことができるため、実装基盤に実
装した場合に配線の温度上昇を効果的に抑えることがで
きる。
【0018】請求項2の多層配線構造の半導体集積回路
は、前記接続部材を、前記最上層配線よりも熱伝導率の
高い材質からなるバリアメタルを介して前記最上層配線
に接続したことを特徴とする。
【0019】請求項3の多層配線構造の半導体集積回路
は、前記接続部材が、フリップチップ方式により前記実
装基板に接続する金属バンプであることを特徴とする。
また、金属バンプとして、半田又はAuを用いたことを
特徴とする。
【0020】請求項6の多層配線構造の半導体集積回路
は、前記接続部材が、ビームリード方式により前記実装
基板に接続するビーム状リードであることを特徴とす
る。
【0021】請求項7の多層配線構造の半導体集積回路
は、前記配線層間絶縁膜が、SiO2、SiON、Si
N又はこれらの混合により形成し、前記高熱伝導性絶縁
膜が、Al2O3、AlN、C又はCの化合物により形成
したことを特徴とする。
【0022】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図1は本発明の実施
の形態による多層配線構造の半導体集積回路の配線構造
を示す断面図である。本実施の形態による半導体集積回
路は、フリップチップ方式によって実装基盤にボンディ
ングするための金属バンプを形成した構造としている。
本実施の形態による半導体集積回路は、MOS FET
やバイポーラトランジスタ等に適用することができる。
【0023】図1において、最上層の信号配線11と電
源配線12との配線間及びそれらと下層配線18との層
間は、配線層間絶縁膜13によって絶縁されている。こ
こで、信号配線11と電源配線12及び下層配線18の
配線材料としては、例えばAl、Cu、W、Ti、A
u、Ag等の金属を用いることが好ましい。この配線層
間絶縁膜13としては、例えば、SiO2、SiON、
SiN等の混合膜が望ましい。
【0024】信号配線11と電源配線12の上面は、配
線層間絶縁膜13よりも熱伝導率の高い高熱伝導性絶縁
膜14によって被覆されている。この高熱伝導性絶縁膜
14としては、熱伝導率が配線層間絶縁膜13の10〜
100倍である、Al2O3、AlN等、またはCやCの
化合物等が望ましい。
【0025】電源配線12は、実装基盤と接続し、LS
I外部から電源(VDD、GND)を得るための金属バ
ンプ16と、金属バンプ16を装着する時に金属の飛び
散りが配線へ拡散されるのを防ぐためのバリアメタル1
5を介して電気的に接続されている。
【0026】この金属バンプ16としては、一般的には
半田が用いられるが、半田より熱伝導率の高いAu、A
g、Cu等を用いることもできる。また、バリアメタル
15としては、例えばCu、Ti等の金属が望ましい。
【0027】集積回路(LSI)の表面は、半導体素子
を保護するため半導体素子表面保護膜17で覆われてい
る。この半導体素子表面保護膜17としては、例えばポ
リイミド等の高分子材料を用いるのが好ましい。
【0028】次に、図1のように構成される半導体集積
回路の作用について図を参照して説明する。信号配線1
1は、配線層間絶縁膜13と高熱伝導性絶縁膜14に接
しているが、高熱伝導性絶縁膜14は配線層間絶縁膜1
3に比べて熱伝導率が高いため(数十倍)、自己発熱に
より発生した熱は、そのほとんどが高熱伝導性絶縁膜1
4に伝わる。
【0029】高熱伝導性絶縁膜14に伝わった熱は、バ
リアメタル15を介して金属バンプ16に伝わる。電源
配線12で発生した熱は、バリアメタル15を介して金
属バンプ16に伝わる。
【0030】このように、信号配線11、電源配線12
で発生した熱は、高熱伝導性絶縁膜14から金属バンプ
16まで効率良く伝わるため、集積回路(LSI)を実
装基盤に装着したときに効率よく熱を逃すことができ、
配線の温度上昇を効果的に防止することができるように
なる。
【0031】図2は、金属バンプとして半田バンプを使
用した第1の実施例による半導体集積回路の平面図であ
る。図3は5層配線の断面構造を示す図である。
【0032】この実施例では、5層配線である最上層配
線21、最上層電源配線22及び下層配線領域30の各
配線にAl、配線層間絶縁膜23にSiO2、高熱伝導
性絶縁膜24にAl2O3、バリアメタル25にCu、金
属バンプとして半田バンプ26、半導体素子表面保護膜
27にポリイミドを使用している。
【0033】高熱伝導性絶縁膜24に使用しているAl
2O3の熱伝導率は、SiO2の熱伝導率の十数倍あるた
め、最上層配線21で発生した熱は、下層には伝わらな
いでほとんどが高熱伝導性絶縁膜24に伝わる。
【0034】Cuからなるバリアメタル25の熱伝導率
は、Al2O3やAlの配線に比べて高いため、高熱伝導
性絶縁膜24に伝わった熱は、バリアメタル25まで効
率よく伝達する。
【0035】半田バンプ26は、合金であるが、Alに
比べて熱伝導率が低い。このため、本実施例では、バリ
アメタル25まで伝わってきた熱を全て吸収できるのに
十分な数の半田バンプ26を配置している。また、最上
層電源配線22で発生した熱は、バリアメタル25に直
接伝わり半田バンプ26に伝わる。
【0036】以上により、この実施例によれば、配線で
発生した熱は、高熱伝導性絶縁膜24、バリアメタル2
5、半田バンプ26に伝わり、実装基盤まで逃すことが
できるため配線の温度上昇を抑えられる。従って、配線
の温度上昇を考慮することなく、回路構成により配線に
流れると予想される電流に対応できるだけの配線幅で設
計すればよくなるため、高速、高集積の半導体集積回路
を実現することができる。
【0037】図4は、第2の実施例を示す平面図であ
る。この実施例では、金属バンプの材質を、半田からA
uに変えて、Auバンプ36としている。Auバンプ3
6以外の各材質と、最上層配線21や最上層電源配線2
2からバリアメタル25まで熱が伝わる動作については
第1の実施例と同じである。
【0038】ここで、金属バンプとして用いたAuバン
プ36は、Cuからなるバリアメタル25より熱伝導率
が高いため、Al配線からバリアメタル25まで伝わっ
てきた熱が効率的に簡単にAuバンプ36まで伝わる。
このため、Auバンプ36の数を半田バンプの場合より
も少なくすることができる。
【0039】本発明の他の実施の形態による多層配線構
造の半導体集積回路の配線構造を図5に示す。本実施の
形態による半導体集積回路は、いわゆるビームリード方
式によって実装基盤にボンディングするためのビームリ
ードを形成した構造としている。本実施の形態による半
導体集積回路は、MOS FETやバイポーラトランジ
スタ等に適用することができる。
【0040】図5において、電源配線12に、バリアメ
タル15を介してビーム状リード41を形成している。
このビーム状リード41の材質としては、例えば、Au
やCu等を用いることができる。ビーム状リード41以
外の構造と各材質については、図1に示した実施の形態
と同じであり、共通の符号を付している。
【0041】この実施の形態による半導体集積回路で
は、信号配線11で発生した熱は、高熱伝導性絶縁膜1
4に伝わり、バリアメタル15を介してビーム状リード
41に伝わる。また、電源配線12で発生した熱は、バ
リアメタル15を介して直接ビーム状リード41に伝わ
る。このように、信号配線11、電源配線12で発生し
た熱は、高熱伝導性絶縁膜14から金属バンプ16まで
効率良く伝わるため、集積回路(LSI)を実装基盤に
装着したときに効率よく熱を逃すことができ、配線の温
度上昇を効果的に防止することができるようになる。
【0042】なお、本発明は上述した実施の形態に限定
されるものではなく、その技術思想の範囲内において様
々に変形して実施することができる。
【0043】
【発明の効果】以上説明したように本発明の多層配線構
造の半導体集積回路によれば、最上層配線の上面に被覆
する高熱伝導性絶縁膜を配線層間絶縁膜の熱伝導率より
高い絶縁膜によって形成し、かつ実装基盤に接続する最
上層配線に、表面保護膜と高熱伝導性絶縁膜を通して実
装基板に接続するための接続部材を形成することによ
り、配線で発生した熱を熱伝導率の高い高熱伝導性絶縁
膜に効率良く伝えて接続部材を通して実装基板まで効率
よく熱を逃すことができ、配線の温度上昇を効果的に防
止することができる。
【0044】このため、温度上昇によるエレクトロマイ
グレーションの発生が抑えられ信頼性が大幅に向上す
る。
【0045】さらに、エレクトロマイグレーションの発
生を抑えることにより設計上の制約が軽減され、配線を
細かく設計することが可能となり、高速化、高集積化が
実現できるといった効果も得られる。
【図面の簡単な説明】
【図1】 本発明の実施の形態による多層配線構造の半
導体集積回路の構造を示す断面図である。
【図2】 本発明の第1の実施例による多層配線構造の
半導体集積回路の平面図である。
【図3】 本発明の第1の実施例による多層配線構造の
半導体集積回路の断面図である。
【図4】 本発明の第2の実施例による多層配線構造の
半導体集積回路の平面図である。
【図5】 本発明の他の実施の形態による多層配線構造
の半導体集積回路の平面図である。
【図6】 従来の半導体集積回路の一例であるMOS
FETの概略構造を示す図である。
【図7】 従来の半導体集積回路における5層配線構造
の例を示す断面図である。
【符号の説明】
11 信号配線 12 電源配線 13 配線層間絶縁膜 14 高熱伝導性絶縁膜 15 バリアメタル 16 金属バンプ 17 半導体素子表面保護膜 18 下層配線 21 最上層配線 22 最上層電源配線 23 配線層間絶縁膜 24 高熱伝導性絶縁膜 25 バリアメタル 26 半田バンプ 27 半導体素子表面保護膜 30 下層配線領域 36 金バンプ 41 ビーム状リード

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 最上層配線と1以上の下層配線からなる
    配線の層間を配線層間絶縁膜によって絶縁し、前記最上
    層配線の上面に高熱伝導性絶縁膜を被覆し、さらにその
    上面に表面保護膜を被覆してなる多層配線構造の半導体
    集積回路において、 前記高熱伝導性絶縁膜を、前記配線層間絶縁膜の熱伝導
    率より高い絶縁膜によって形成し、 前記最上層配線のうち、前記実装基盤に接続する前記最
    上層配線に、前記表面保護膜と前記高熱伝導性絶縁膜を
    通して前記最上層配線を前記実装基板に接続するための
    接続部材を接続し、 前記配線で発生した熱を前記高熱伝導性絶縁膜と前記接
    続部材を通し前記実装基板まで伝える構造としたことを
    特徴とする多層配線構造の半導体集積回路。
  2. 【請求項2】 前記接続部材を、前記最上層配線よりも
    熱伝導率の高い材質からなるバリアメタルを介して前記
    最上層配線に接続したことを特徴とする請求項1に記載
    の多層配線構造の半導体集積回路。
  3. 【請求項3】 前記接続部材が、フリップチップ方式に
    より前記実装基板に接続する金属バンプであることを特
    徴とする請求項1又は請求頃2に記載の多層配線構造の
    半導体集積回路。
  4. 【請求項4】 前記金属バンプとして半田を用いたこと
    を特徴とする請求項3に記載の多層配線構造の半導体集
    積回路。
  5. 【請求項5】 前記金属バンプとしてAuを用いたこと
    を特徴とする請求頃3に記載の多層配線構造の半導体集
    積回路。
  6. 【請求項6】 前記接続部材が、ビームリード方式によ
    り前記実装基板に接続するビーム状リードであることを
    特徴とする請求項1又は請求頃2に記載の多層配線構造
    の半導体集積回路。
  7. 【請求項7】 前記配線層間絶縁膜が、SiO2、Si
    ON、SiN又はこれらの混合により形成し、前記高熱
    伝導性絶縁膜が、Al2O3、AlN、C又はCの化合物
    により形成したことを特徴とする請求項1から請求項6
    に記載の多層配線構造の半導体集積回路。
JP6453598A 1998-02-27 1998-02-27 多層配線構造の半導体集積回路 Pending JPH11251352A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6453598A JPH11251352A (ja) 1998-02-27 1998-02-27 多層配線構造の半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6453598A JPH11251352A (ja) 1998-02-27 1998-02-27 多層配線構造の半導体集積回路

Publications (1)

Publication Number Publication Date
JPH11251352A true JPH11251352A (ja) 1999-09-17

Family

ID=13261027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6453598A Pending JPH11251352A (ja) 1998-02-27 1998-02-27 多層配線構造の半導体集積回路

Country Status (1)

Country Link
JP (1) JPH11251352A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003530694A (ja) * 2000-04-11 2003-10-14 マイクロン テクノロジー インコーポレイテッド 銅保護層及び熱伝導体としての窒化アルミニウムの使用
JP2012142434A (ja) * 2010-12-28 2012-07-26 Toshiba Corp 半導体集積回路の配線方法、半導体回路配線装置および半導体集積回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003530694A (ja) * 2000-04-11 2003-10-14 マイクロン テクノロジー インコーポレイテッド 銅保護層及び熱伝導体としての窒化アルミニウムの使用
JP2012142434A (ja) * 2010-12-28 2012-07-26 Toshiba Corp 半導体集積回路の配線方法、半導体回路配線装置および半導体集積回路

Similar Documents

Publication Publication Date Title
US7352063B2 (en) Semiconductor structure that includes a cooling structure formed on a semiconductor surface and method of manufacturing the same
US7087511B2 (en) Method for conducting heat in a flip-chip assembly
JP3905580B2 (ja) 冷却改善用の熱伝達構造を有する高密度cmos集積回路
US7005734B2 (en) Double-sided cooling isolated packaged power semiconductor device
JP2006080333A (ja) 半導体装置
JP2005019452A (ja) 半導体装置
US7633152B2 (en) Heat dissipation in integrated circuits
US6246583B1 (en) Method and apparatus for removing heat from a semiconductor device
TW200924094A (en) Semiconductor device having bonding pad above low-k dielectric film and manufacturing method therefor
US6784022B2 (en) Method of dicing a semiconductor wafer and heat sink into individual semiconductor integrated circuits
JP6457206B2 (ja) 半導体パッケージ及びその製造方法
JP2006121004A (ja) パワーic
JP2007281043A (ja) 半導体装置
JPH11251352A (ja) 多層配線構造の半導体集積回路
JP2002057238A (ja) 集積回路パッケージ
JPH10233473A (ja) 半導体素子の放熱構造とその放熱方法
US10903136B2 (en) Package structure having a plurality of insulating layers
TWM593659U (zh) 直接導出電子元件熱能的封裝結構
JP2002093903A (ja) 半導体装置
JPH11135692A (ja) 集積回路
JPH0377355A (ja) 放熱型半導体装置
JPS61212045A (ja) 半導体装置
US20030151132A1 (en) Microelectronic die providing improved heat dissipation, and method of packaging same
JPH10335327A (ja) 半導体装置
JPS61171153A (ja) 半導体装置